JP2006120004A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2006120004A JP2006120004A JP2004308667A JP2004308667A JP2006120004A JP 2006120004 A JP2006120004 A JP 2006120004A JP 2004308667 A JP2004308667 A JP 2004308667A JP 2004308667 A JP2004308667 A JP 2004308667A JP 2006120004 A JP2006120004 A JP 2006120004A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- timing
- setting
- changed
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】クロック分周設定レジスタ3において、そのクロック分周比の変更に伴って可変分周器2によって生成される動作クロックの周波数が変更される。同時に、カウンタ回路6は、クロック分周比を変更と同時に、クロックダウンカウント数レジスタ7またはクロックアップカウント数レジスタ8に設定されているカウント数をカウントする。アクセスタイミング設定レジスタ51およびセレクタ52は、カウント回路でのカウント終了後に、アクセスタイミングを変更する。
【選択図】図1
Description
2 可変分周器(動作クロック生成手段)
3 クロック分周設定レジスタ(保持手段)
5 メモリ制御回路(インターフェイス)
6 カウンタ回路(計測手段、カウンタ手段、検出手段)
7 クロックダウンカウント数レジスタ(計測手段、カウンタ手段)
8 クロックアップカウント数レジスタ(計測手段、カウンタ手段)
9 メモリ(被制御デバイス)
51 アクセスタイミング設定レジスタ(アクセスタイミング変更手段)
52 セレクタ(アクセスタイミング変更手段)
54 カウントイネーブルレジスタ(アクセスタイミング設定保持手段、メモリアクセス設定保持手段)
Claims (5)
- 被制御デバイスを制御するインターフェイスを有し、動作クロックの周波数を可変して動作する情報処理装置において、
動作クロックにおけるクロック分周比を設定および保持する保持手段と、
上記保持手段に保持されているクロック分周比に基づいて基本クロックを分周し、動作クロックを生成する動作クロック生成手段と、
上記保持手段におけるクロック分周比の設定が変更されたときに、該設定変更からの所定時間の経過を計測する計測手段と
上記被制御デバイスへのアクセスにおいて設けられるウエイト時間を変更するアクセスタイミング変更手段とを備えており、
上記アクセスタイミング変更手段におけるウエイト時間の変更を、上記計測手段によって計測される所定時間の経過後に行うことを特徴とする情報処理装置。 - 上記計測手段は、任意のカウント数を設定できるカウンタ手段であり、設定したカウント数を基本クロックに基づいて計数することで、上記所定時間の経過を計測することを特徴とする請求項1の情報処理装置。
- 上記保持手段におけるクロック分周比の設定が変更されたときに、該分周比の設定変更が動作クロックの周波数を上げる変更であるのか下げる変更であるのかを検出する検出手段を有していると共に、
上記カウンタ手段は、上記検出手段の検出結果に基づいて動作クロックの周波数を上げる場合と下げる場合とでそれぞれ異なるカウント数を設定することで、動作クロックの周波数を上げる場合には、動作クロックの周波数が変更されるタイミングをアクセスタイミングが変更されるタイミングよりも後とし、動作クロックの周波数を下げる場合には、アクセスタイミングが変更されるタイミングを動作クロックの周波数が変更されるタイミングよりも後とすることを特徴とする請求項2の情報処理装置。 - 複数の上記インターフェイスおよび1つのインターフェイスにつき、1つまたは複数の被制御デバイスとそれぞれのインターフェイスに対応するカウンタとを持ち、
上記インターフェイス毎に、メモリアクセスタイミングの変更を自動で行うかどうかの設定を保持するアクセスタイミング設定保持手段を有することを特徴とする請求項1ないし3の何れかに記載の情報処理装置。 - 上記インターフェイス毎に、カウント中のメモリアクセスを制限するかどうかの設定を保持するメモリアクセス設定保持手段を有することを特徴とする請求項4に記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004308667A JP2006120004A (ja) | 2004-10-22 | 2004-10-22 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004308667A JP2006120004A (ja) | 2004-10-22 | 2004-10-22 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006120004A true JP2006120004A (ja) | 2006-05-11 |
Family
ID=36537813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004308667A Pending JP2006120004A (ja) | 2004-10-22 | 2004-10-22 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006120004A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452306B (zh) * | 2007-11-30 | 2010-10-27 | 瑞昱半导体股份有限公司 | 延迟级选择电路和其相关方法 |
CN117806880A (zh) * | 2024-02-29 | 2024-04-02 | 中国科学院长春光学精密机械与物理研究所 | 一种存储器双模冗余切换电路 |
-
2004
- 2004-10-22 JP JP2004308667A patent/JP2006120004A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452306B (zh) * | 2007-11-30 | 2010-10-27 | 瑞昱半导体股份有限公司 | 延迟级选择电路和其相关方法 |
CN117806880A (zh) * | 2024-02-29 | 2024-04-02 | 中国科学院长春光学精密机械与物理研究所 | 一种存储器双模冗余切换电路 |
CN117806880B (zh) * | 2024-02-29 | 2024-05-14 | 中国科学院长春光学精密机械与物理研究所 | 一种存储器双模冗余切换电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9225343B2 (en) | Electronics device capable of efficient communication between components with asyncronous clocks | |
JP4921765B2 (ja) | プロセッサ動作電圧の自動動的制御 | |
JP2006516780A (ja) | デバッグの間データ処理システムを制御するための方法および装置 | |
EP2477090A2 (en) | Coordinating performance parameters in multiple circuits | |
KR100747714B1 (ko) | 전자 장치에서 클록 속도를 관리하는 시스템 및 방법 | |
JP2013527963A (ja) | 通信ポートに可変クロックゲーティングヒステリシスを使用する装置および方法 | |
US7127626B2 (en) | Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU | |
JP2014006905A (ja) | 熱制御装置及び方法 | |
BR112017007876B1 (pt) | Sistema de processamento de processador múltiplo, aparelho, método de comutação de uma pluralidade de processadores entre um modo de processamento múltiplo simétrico (smp) e um modo de processamento múltiplo assimétrico (asmp), e método de processamento em um sistema de processador múltiplo que tem uma pluralidade de processadores | |
JP2007133527A (ja) | クロック信号生成回路、半導体集積回路及び分周率制御方法 | |
JPWO2009075102A1 (ja) | クロック制御装置、クロック制御方法、クロック制御プログラム及び集積回路 | |
US20090006696A1 (en) | Computer system, processor device, and method for controlling computer system | |
US7290158B2 (en) | Method of controlling data transfer within a semiconductor integrated circuit based on a clock sync control signal | |
JP2010026716A (ja) | キャッシュメモリ制御回路及びプロセッサ | |
KR101867772B1 (ko) | 데이터 프로세서 및 데이터 처리 시스템 | |
JP2005339310A (ja) | 半導体装置 | |
JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
JP2006120004A (ja) | 情報処理装置 | |
US5916311A (en) | Bus controller and information processing device providing reduced idle cycle time during synchronization | |
KR100635873B1 (ko) | 글리치 제거가 가능한 내장 시스템 | |
JP2011150759A (ja) | メモリインタフェース回路、半導体装置、メモリインタフェース方法 | |
US6076170A (en) | Method and apparatus for selectively programming access time in a data processor | |
US20170003904A1 (en) | Electronic apparatus and power management method for solid state disk thereof | |
JP2005071203A (ja) | マイクロプロセッサ | |
JPH11328961A (ja) | 電子回路装置及びインタフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |