JP2006516780A - デバッグの間データ処理システムを制御するための方法および装置 - Google Patents
デバッグの間データ処理システムを制御するための方法および装置 Download PDFInfo
- Publication number
- JP2006516780A JP2006516780A JP2006502871A JP2006502871A JP2006516780A JP 2006516780 A JP2006516780 A JP 2006516780A JP 2006502871 A JP2006502871 A JP 2006502871A JP 2006502871 A JP2006502871 A JP 2006502871A JP 2006516780 A JP2006516780 A JP 2006516780A
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- activation
- subsystems
- data processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Abstract
Description
図面内の要素は簡略化と明確化のために示されたものであって、必ずしも一定の縮尺で描かれていないことは当業者にとって明らかである。例えば、図面内の要素のいくつかの寸法は、本発明の実施態様の理解を良くするために、他の要素に比べて誇張することができる。
に双方向に接続されている。また、デバッグユニット14は、プロセッサ12、サブシステム24〜27、および電力管理クロック制御回路18との間で、デバッグ制御/状態信号22を送受信する。電力管理クロック制御回路18はサブシステム24〜27のそれぞれに、それぞれ双方向導体30,31,32,33を介して電力管理クロック/制御信号28を供給する。プロセッサ12はまた、導体36を介して電力管理クロック制御回路18と双方向に接続されている。
力管理クロック制御回路18は、プロセッサ12内に位置してもよいし、あるいはプロセッサ12もしくはサブシステム24〜27のいくつかまたはすべての間に分散していてもよい。また、デバッグユニット14の一部または全部がデータ処理システムの外部に(例えば、チップの外に)位置してもよい。従って、明らかなように、種々の異なる方法で、データ処理システム10を、設計し、さまざまなサブシステムに分割することができる。
も含まれることができることに注目すべきである。
アップテーブルに付加された他のシステムを使用して、どのサブシステムが使用されるべきかを決定することができる。例えば、インテリジェントソフトウェアによる決定または状態マシーンに基づく方法を用いることができる。
制御回路18に供給することができる。必要により、電源管理クロック制御回路18はそれからデバッグ状態情報をデバッグユニット14に提供することができる。デバッグ状態信号は、デバッグ状態レジスタ46の対応する状態フィールドに格納されるか、さもなければ、そのフィールド内の値として反映される状態値を与える。このようにして、デバッグユニット14は選択サブシステムの起動レベルを認識することができる。一実施態様においては、デバッグユニット14はデバッグ状態レジスタ46をポーリングして、選択サブシステムの起動レベルを決定することができる。これに代わって、デバッグユニット14は、伝達の遅延を許容するために、デバッグ状態レジスタ46を読み取る前に所定時間だけ待機してもよい。
ードの間のデバッグ動作に対して必要に応じてサブシステムの一部だけを起動することによって、電力を節約することができる。また、上記のように、フロー60はデータ処理システム10の動作モードの変更を必要としない。即ち、サブシステム起動制御の使用を通じて、本書に述べられた実施態様は、データ処理システムの動作モードの変更を必要としないデバッグ機能を提供し、デバッグの間の電力消費量を低減するための機能を提供するので、改善されたより正確なデバッグを達成することができる。
Claims (10)
- 複数のサブシステムを有するデータ処理システムをデバッグ動作中に制御するための方法であって、
前記複数のサブシステムのうち、前記デバッグ動作中に起動されるべき選択サブシステムを選択するステップと、
前記データ処理システムの動作モードを変更することなく、前記複数のサブシステムの前記選択サブシステムの起動を制御するステップであって、その起動制御は、クロックの属性の変更および電力消費量の変更開始の少なくとも一方を含むステップと、
前記複数のサブシステムの前記選択サブシステムから起動状態情報を提供するステップと、
前記デバッグ動作を実行するステップとを備えることを特徴とする方法。 - 前記複数のサブシステムの前記選択サブシステムの起動制御を解除するステップを更に備えることを特徴とする請求項1に記載の方法。
- 前記デバッグ動作を実行するために前記複数のサブシステムのいずれが前記選択サブシステムでなければならないかを決定するステップを更に備えることを特徴とする請求項1に記載の方法。
- 複数のサブシステムと、デバッグ動作を実行するための手段とを備えたデータ処理システムであって、
前記デバッグ動作を実行するための手段は、
前記複数のサブシステムのいずれが前記デバッグ動作中に起動されるべきかを選択するための手段と、
前記デバッグ動作中に前記複数のサブシステムのそれぞれの起動を個別に制御するための手段とを備え、該データ処理システムの動作モードは起動によって不変であり、前記複数のサブシステムのそれぞれの起動を個別に制御するための手段は、前記複数のサブシステムの少なくとも一つに供給されるクロックの属性を変更するための手段、および前記複数のサブシステムの少なくとも一つの電力使用量を変更するための手段の少なくとも一方を含むことを特徴とするデータ処理システム。 - 前記複数のサブシステムのそれぞれの起動を個別に制御するための手段は、前記複数のサブシステムの少なくとも一つに供給されるクロックの周波数を変更するための手段を含むことを特徴とする請求項4に記載のデータ処理システム。
- 前記複数のサブシステムのそれぞれの起動を個別に制御するための手段は、前記複数のサブシステムのうちの前記デバッグ動作を実行するために必要とされるサブシステムのみを起動することを特徴とする請求項4に記載のデータ処理システム。
- 前記起動を個別に制御するための手段は、前記複数のサブシステムのそれぞれを解除して、前記複数のサブシステムのそれぞれが前記デバッグ動作の開始前に有していた起動状態にすることを特徴とする請求項4に記載のデータ処理システム。
- 第1サブシステムと、
第2サブシステムと、
デバッグ動作を実行するためのデバッグユニットとを備え、該デバッグ動作を実行するためのデバッグユニットは、
前記第1サブシステムに対するデバッグ動作のための電力属性およびクロック属性の少なくとも一方に対応する第1起動制御情報を記憶する第1制御レジスタフィールドと
、
前記第2サブシステムに対するデバッグ動作のための電力属性およびクロック属性の少なくとも一方に対応する第2起動制御情報を格納する第2制御レジスタフィールドと、
前記第1サブシステムに対するデバッグ動作のための第1起動状態情報を示す第1状態レジスタフィールドと、
前記第2サブシステムに対するデバッグ動作のための第2起動状態情報を示す第2状態レジスタフィールドとを備えることを特徴とするデータ処理システム。 - 第1サブシステムと、
第2サブシステムと、
前記第1サブシステムに、デバッグ動作のための電力属性およびクロック属性の少なくとも一方に対応する第1起動制御情報を提供し、前記第2サブシステムに、デバッグ動作のための電力属性およびクロック属性の少なくとも一方に対応する第2起動制御情報を提供する回路とを備え、前記第1起動制御情報および第2起動制御情報は、前記第1サブシステムおよび前記第2サブシステムにおいて異なる応答を生成し、前記第1起動制御情報および第2起動制御情報は、当該データ処理システムに動作モードを変更することを要求しないことを特徴とするデータ処理システム。 - 第1サブシステムと、
第2サブシステムと、
前記第1サブシステムに、デバッグ動作のための電力属性およびクロック属性の少なくとも一方に対応する第1起動制御情報を提供し、前記第2サブシステムに、デバッグ動作のための電力属性およびクロック属性の少なくとも一方に対応する第2起動制御情報を提供する回路とを備え、前記回路は、前記第1起動制御情報を提供することに応答して第1起動状態情報を受け取り、前記第2起動制御情報を提供することに応答して第2起動状態情報を受け取り、前記第1起動状態情報は前記第1サブシステムの起動レベルを示し、前記第2起動状態情報は前記第2サブシステムの起動レベルを示すことを特徴とするデータ処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/350,658 US6895530B2 (en) | 2003-01-24 | 2003-01-24 | Method and apparatus for controlling a data processing system during debug |
PCT/US2004/001224 WO2004068279A2 (en) | 2003-01-24 | 2004-01-16 | Method and apparatus for controlling a data processing system during debug |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006516780A true JP2006516780A (ja) | 2006-07-06 |
JP2006516780A5 JP2006516780A5 (ja) | 2010-11-11 |
Family
ID=32735615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006502871A Pending JP2006516780A (ja) | 2003-01-24 | 2004-01-16 | デバッグの間データ処理システムを制御するための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6895530B2 (ja) |
EP (1) | EP1590912A2 (ja) |
JP (1) | JP2006516780A (ja) |
KR (1) | KR100993134B1 (ja) |
CN (1) | CN1742458B (ja) |
TW (1) | TWI338835B (ja) |
WO (1) | WO2004068279A2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
KR100520082B1 (ko) * | 2003-10-06 | 2005-10-11 | 삼성전자주식회사 | 컴퓨터 시스템 |
US7318172B2 (en) * | 2004-08-31 | 2008-01-08 | Broadcom Corporation | Wireless remote firmware debugging for embedded wireless device |
US9304773B2 (en) * | 2006-03-21 | 2016-04-05 | Freescale Semiconductor, Inc. | Data processor having dynamic control of instruction prefetch buffer depth and method therefor |
US7865704B2 (en) | 2006-03-29 | 2011-01-04 | Freescale Semiconductor, Inc. | Selective instruction breakpoint generation based on a count of instruction source events |
US7962786B2 (en) * | 2006-11-17 | 2011-06-14 | Nokia Corporation | Security features in interconnect centric architectures |
US20080141226A1 (en) * | 2006-12-11 | 2008-06-12 | Girouard Janice M | System and method for controlling trace points utilizing source code directory structures |
US7870455B2 (en) | 2007-12-12 | 2011-01-11 | Infineon Technologies Ag | System-on-chip with master/slave debug interface |
US7870430B2 (en) * | 2008-02-29 | 2011-01-11 | Freescale Semiconductor, Inc. | Method and apparatus for sharing debug resources |
US7870434B2 (en) * | 2008-02-29 | 2011-01-11 | Freescale Semiconductor, Inc. | Method and apparatus for masking debug resources |
US8441298B1 (en) | 2008-07-01 | 2013-05-14 | Cypress Semiconductor Corporation | Analog bus sharing using transmission gates |
US8135884B1 (en) | 2009-05-04 | 2012-03-13 | Cypress Semiconductor Corporation | Programmable interrupt routing system |
US9448964B2 (en) * | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8179161B1 (en) | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
US8487655B1 (en) | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
US9612987B2 (en) * | 2009-05-09 | 2017-04-04 | Cypress Semiconductor Corporation | Dynamically reconfigurable analog routing circuits and methods for system on a chip |
US8549334B2 (en) * | 2009-06-25 | 2013-10-01 | Panasonic Corporation | Electric power control support device and electric power control support method |
JP5875782B2 (ja) * | 2010-05-07 | 2016-03-02 | 三星電子株式会社Samsung Electronics Co.,Ltd. | システムオンチップ並びにこれを含む電子装置及び携帯用通信装置 |
KR20110124617A (ko) * | 2010-05-11 | 2011-11-17 | 삼성전자주식회사 | 시스템-온-칩 및 그것의 디버깅 방법 |
US8601315B2 (en) * | 2010-11-01 | 2013-12-03 | Freescale Semiconductor, Inc. | Debugger recovery on exit from low power mode |
US9053233B2 (en) * | 2011-08-15 | 2015-06-09 | Freescale Semiconductor, Inc. | Method and device for controlling debug event resources |
US8826079B2 (en) * | 2011-12-16 | 2014-09-02 | Arm Limited | Data processing apparatus and method for identifying debug events |
US9213388B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Delaying reset signals in a microcontroller system |
US9323312B2 (en) | 2012-09-21 | 2016-04-26 | Atmel Corporation | System and methods for delaying interrupts in a microcontroller system |
US9213397B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Changing power modes of a microcontroller system |
US9507406B2 (en) * | 2012-09-21 | 2016-11-29 | Atmel Corporation | Configuring power domains of a microcontroller system |
KR20150019457A (ko) | 2013-08-14 | 2015-02-25 | 삼성전자주식회사 | 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템 |
US9383807B2 (en) | 2013-10-01 | 2016-07-05 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9483373B2 (en) * | 2014-02-14 | 2016-11-01 | Freescale Semiconductor, Inc. | Debug configuration tool with layered graphical user interface |
US9270553B1 (en) * | 2014-03-26 | 2016-02-23 | Amazon Technologies, Inc. | Dynamic service debugging in a virtual environment |
KR102210770B1 (ko) | 2014-09-02 | 2021-02-02 | 삼성전자주식회사 | 반도체 장치, 반도체 시스템 및 그 제어 방법 |
US9632137B2 (en) * | 2015-04-22 | 2017-04-25 | Apple Inc. | Serial wire debug bridge |
US9892024B2 (en) * | 2015-11-02 | 2018-02-13 | Sony Interactive Entertainment America Llc | Backward compatibility testing of software in a mode that disrupts timing |
CN105549499A (zh) * | 2016-03-03 | 2016-05-04 | 深圳市博巨兴实业发展有限公司 | 一种面向键控类应用的低功耗mcu-soc系统 |
CN115220978B (zh) * | 2022-09-19 | 2023-02-03 | 瀚博半导体(上海)有限公司 | 包括在线调试模式的芯片启动方法和装置、芯片和设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9320052D0 (en) * | 1993-09-29 | 1993-11-17 | Philips Electronics Uk Ltd | Testing and monitoring of programmed devices |
US5889988A (en) * | 1995-01-03 | 1999-03-30 | Intel Corporation | Debugger for debugging tasks in an operating system virtual device driver |
US5680620A (en) * | 1995-06-30 | 1997-10-21 | Dell Usa, L.P. | System and method for detecting access to a peripheral device using a debug register |
US5887146A (en) * | 1995-08-14 | 1999-03-23 | Data General Corporation | Symmetric multiprocessing computer with non-uniform memory access architecture |
US5828824A (en) | 1996-12-16 | 1998-10-27 | Texas Instruments Incorporated | Method for debugging an integrated circuit using extended operating modes |
US6026503A (en) * | 1997-08-12 | 2000-02-15 | Telrad Communication And Electronic Industries Ltd. | Device and method for debugging systems controlled by microprocessors |
US6279123B1 (en) * | 1997-09-15 | 2001-08-21 | Lucent Technologies, Inc. | System for viewing and monitoring embedded processor operation |
US6446221B1 (en) * | 1999-05-19 | 2002-09-03 | Arm Limited | Debug mechanism for data processing systems |
US6560712B1 (en) | 1999-11-16 | 2003-05-06 | Motorola, Inc. | Bus arbitration in low power system |
US6598180B1 (en) * | 1999-12-30 | 2003-07-22 | International Business Machines Corporation | Method, system and program products for selectively debugging program versions executing with in a computing environment |
US6732311B1 (en) * | 2000-05-04 | 2004-05-04 | Agere Systems Inc. | On-chip debugger |
JP3913470B2 (ja) * | 2000-12-28 | 2007-05-09 | 株式会社東芝 | システムlsi |
US6823224B2 (en) * | 2001-02-21 | 2004-11-23 | Freescale Semiconductor, Inc. | Data processing system having an on-chip background debug system and method therefor |
US20020144235A1 (en) * | 2001-03-30 | 2002-10-03 | Charles Simmers | Debugging embedded systems |
-
2003
- 2003-01-24 US US10/350,658 patent/US6895530B2/en not_active Expired - Lifetime
- 2003-12-16 TW TW092135595A patent/TWI338835B/zh not_active IP Right Cessation
-
2004
- 2004-01-16 WO PCT/US2004/001224 patent/WO2004068279A2/en active Application Filing
- 2004-01-16 KR KR1020057013637A patent/KR100993134B1/ko not_active IP Right Cessation
- 2004-01-16 JP JP2006502871A patent/JP2006516780A/ja active Pending
- 2004-01-16 EP EP04703014A patent/EP1590912A2/en not_active Withdrawn
- 2004-01-16 CN CN2004800026631A patent/CN1742458B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100993134B1 (ko) | 2010-11-10 |
WO2004068279A3 (en) | 2004-09-30 |
CN1742458B (zh) | 2010-09-29 |
WO2004068279A2 (en) | 2004-08-12 |
EP1590912A2 (en) | 2005-11-02 |
CN1742458A (zh) | 2006-03-01 |
US6895530B2 (en) | 2005-05-17 |
KR20050100639A (ko) | 2005-10-19 |
TWI338835B (en) | 2011-03-11 |
TW200422819A (en) | 2004-11-01 |
WO2004068279B1 (en) | 2004-11-25 |
US20040148548A1 (en) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006516780A (ja) | デバッグの間データ処理システムを制御するための方法および装置 | |
US20200159279A1 (en) | Low power autonomous peripheral management | |
JP6092649B2 (ja) | 演算装置、アレイ型演算装置およびその制御方法、情報処理システム | |
JP5427775B2 (ja) | 低パワーキャッシュアクセスモードを備えたデータ処理デバイス | |
EP1723532B1 (en) | Multiple burst protocol device controller | |
GB2424499A (en) | Method for managing the power consumption of a processor with variable wake-up and sleep latencies | |
JP2013069110A (ja) | 制御装置およびプログラム | |
JP2006114034A (ja) | プロセッサ動作電圧の自動動的制御 | |
JP2007164793A (ja) | データ処理システムの中に分散された分配型ダイレクトメモリアクセス手段 | |
KR20070001786A (ko) | 전자 장치에서 클록 속도를 관리하는 시스템 및 방법 | |
CN109582371B (zh) | 一种低功耗唤醒方法及装置 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
US20070118682A1 (en) | Method and apparatus for interfacing and managing NAND flash memory | |
WO2013003029A2 (en) | Multi-element memory device with power control for individual elements | |
US7617339B2 (en) | Serial interface circuit for data transfer | |
JP2009151599A (ja) | マルチデバイスシステム | |
US20050138236A1 (en) | Direct memory access control device and method for automatically updating data transmisson size from peripheral | |
JP2004185619A (ja) | クロックソースを切り替えるシステムおよび方法 | |
US20130013831A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
JP7493369B2 (ja) | 通信装置、制御方法、及びプログラム | |
WO2011016154A1 (ja) | 外部バスインタフェース、lsiおよびシステム | |
US20040039873A1 (en) | Management system for access control modes of a DRAM module socket | |
JP2013038741A (ja) | コンフィグレーション装置及びコンフィグレーション方法 | |
JP2018088096A (ja) | 制御装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100706 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100813 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100906 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100913 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20100927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110309 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110316 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110408 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110531 |