JP2006516780A5 - - Google Patents

Download PDF

Info

Publication number
JP2006516780A5
JP2006516780A5 JP2006502871A JP2006502871A JP2006516780A5 JP 2006516780 A5 JP2006516780 A5 JP 2006516780A5 JP 2006502871 A JP2006502871 A JP 2006502871A JP 2006502871 A JP2006502871 A JP 2006502871A JP 2006516780 A5 JP2006516780 A5 JP 2006516780A5
Authority
JP
Japan
Prior art keywords
debugging
subsystem
activation
debug unit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006502871A
Other languages
English (en)
Other versions
JP2006516780A (ja
Filing date
Publication date
Priority claimed from US10/350,658 external-priority patent/US6895530B2/en
Application filed filed Critical
Publication of JP2006516780A publication Critical patent/JP2006516780A/ja
Publication of JP2006516780A5 publication Critical patent/JP2006516780A5/ja
Pending legal-status Critical Current

Links

Claims (8)

  1. データ処理システム(10)が有する複数のサブシステム(24,25,26,27)をデバッグ動作するデバッグ装置であって、前記データ処理システム(10)は更に、デバッグユニット(14)とプロセッサ(12)とを有し、前記サブシステム(24,25,26,27)それぞれは、制御装置と、周辺装置と、入出力装置と、入出力インターフェースと、ディジタル信号プロセッサとのうちのいずれか1つであり、前記プロセッサ(12)の複数の動作モードのうち、実際のアプリケーションにおいて使用される動作モードを、実際動作モードと称すると、
    前記デバッグ装置は、
    前記デバッグユニット(14)を介して、複数の前記サブシステム(24,25,26,27)のうち、デバッグ対象としてデバッグ開始前に起動される選択サブシステムを選択し、
    前記デバッグユニット(14)を介して、前記プロセッサ(12)の前記実際動作モードを変更することなく、前記選択サブシステムの起動レベルを制御し、前記起動レベルは前記選択サブシステムに電源電圧を供給することと、クロック周波数を供給することとのうちの少なくとも一方を制御し、
    前記選択サブシステムは、前記選択サブシステムの起動状態情報を、前記デバッグユニット(14)に供給し、
    前記デバッグユニット(14)は、前記起動状態情報によって前記起動レベルを認識し、
    前記デバッグユニット(14)を介して、前記起動レベルに基づき前記選択サブシステムをデバッグ動作するように構成されることを特徴とする、デバッグ装置
  2. 前記デバッグ装置は更に、
    前記デバッグユニット(14)を介して、前記起動レベルの制御を解除する、
    請求項1記載のデバッグ装置
  3. 前記デバッグ装置は更に、
    前記デバッグユニット(14)を介して、前記制御を解除された前記選択サブシステムを、前記デバッグ動作の開始前に有していた前記起動レベルに設定する、
    請求項2記載のデバッグ装置
  4. 複数の前記サブシステム(24,25,26,27)は、
    第1サブシステム(24)と;
    第2サブシステム(25)と
    を備え、
    前記デバッグユニット(14)は、
    前記第1サブシステム(24)に対するデバッグ動作のための電力属性とクロック属性とのうちの少なくとも一方に対応する第1起動制御情報を記憶する第1制御レジスタフィールド(42)と;
    前記第2サブシステム(25)に対するデバッグ動作のための電力属性とクロック属性とのうちの少なくとも一方に対応する第2起動制御情報を格納する第2制御レジスタフィールド(43)と;
    前記第1サブシステム(24)に対するデバッグ動作のための第1起動状態情報を示す第1状態レジスタフィールド(47)と;
    前記第2サブシステム(25)に対するデバッグ動作のための第2起動状態情報を示す第2状態レジスタフィールド(48)と
    を備える、
    請求項1記載のデバッグ装置
  5. データ処理システム(10)が有する複数のサブシステム(24,25,26,27)をデバッグ装置がデバッグ動作するデバッグ動作方法であって、前記サブシステム(24,25,26,27)それぞれは、制御装置と、周辺装置と、入出力装置と、入出力インターフェースと、ディジタル信号プロセッサとのうちのいずれか1つであり、前記データ処理システム(10)は更に、デバッグユニット(14)とプロセッサ(12)とを有し、前記プロセッサ(12)の複数の動作モードのうち、実際のアプリケーションにおいて使用される動作モードを、実際動作モードと称すると、
    前記デバッグ動作方法は、前記デバッグ装置によって、
    前記デバッグユニット(14)を介して、複数の前記サブシステム(24,25,26,27)のうち、デバッグ対象としてデバッグ開始前に起動される選択サブシステムを選択する選択ステップ(66)と;
    前記デバッグユニット(14)を介して、前記プロセッサ(12)の前記実際動作モードを変更することなく、前記選択サブシステムの起動レベルを制御する制御ステップ(68)であって、前記起動レベルは、前記選択サブシステムに電源電圧を供給することと、クロック周波数を供給することとのうちの少なくとも一方を制御することと;
    前記選択サブシステムが、前記選択サブシステムの起動状態情報を、前記デバッグユニット(14)に供給する供給ステップ(70)であって、前記デバッグユニット(14)は、前記起動状態情報を用いることによって前記起動レベルを認識することと;
    前記デバッグユニット(14)を介して、前記起動レベルに基づき前記選択サブシステムをデバッグ動作する動作ステップ(72)と
    を有することを特徴とする、デバッグ動作方法。
  6. 前記デバッグ動作方法は更に、
    前記デバッグユニット(14)を介して、前記起動レベルの制御を解除する解除ステップ(74)と
    を有する、
    請求項5記載のデバッグ動作方法。
  7. 前記解除ステップ(74)では、
    前記デバッグユニット(14)を介して、前記制御を解除された前記選択サブシステムを、前記デバッグ動作の開始前に有していた前記起動レベルに設定する、
    請求項6記載のデバッグ動作方法。
  8. 複数の前記サブシステム(24,25,26,27)は、
    第1サブシステムと;
    第2サブシステムと
    を備え、
    前記デバッグユニット(14)は、
    前記第1サブシステムに対するデバッグ動作のための電力属性とクロック属性とのうちの少なくとも一方に対応する第1起動制御情報を記憶する第1制御レジスタフィールドと;
    前記第2サブシステムに対するデバッグ動作のための電力属性とクロック属性とのうちの少なくとも一方に対応する第2起動制御情報を格納する第2制御レジスタフィールドと;
    前記第1サブシステムに対するデバッグ動作のための第1起動状態情報を示す第1状態レジスタフィールドと;
    前記第2サブシステムに対するデバッグ動作のための第2起動状態情報を示す第2状態レジスタフィールドと
    を備える、
    請求項5記載のデバッグ動作方法。
JP2006502871A 2003-01-24 2004-01-16 デバッグの間データ処理システムを制御するための方法および装置 Pending JP2006516780A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/350,658 US6895530B2 (en) 2003-01-24 2003-01-24 Method and apparatus for controlling a data processing system during debug
PCT/US2004/001224 WO2004068279A2 (en) 2003-01-24 2004-01-16 Method and apparatus for controlling a data processing system during debug

Publications (2)

Publication Number Publication Date
JP2006516780A JP2006516780A (ja) 2006-07-06
JP2006516780A5 true JP2006516780A5 (ja) 2010-11-11

Family

ID=32735615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006502871A Pending JP2006516780A (ja) 2003-01-24 2004-01-16 デバッグの間データ処理システムを制御するための方法および装置

Country Status (7)

Country Link
US (1) US6895530B2 (ja)
EP (1) EP1590912A2 (ja)
JP (1) JP2006516780A (ja)
KR (1) KR100993134B1 (ja)
CN (1) CN1742458B (ja)
TW (1) TWI338835B (ja)
WO (1) WO2004068279A2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
KR100520082B1 (ko) * 2003-10-06 2005-10-11 삼성전자주식회사 컴퓨터 시스템
US7318172B2 (en) * 2004-08-31 2008-01-08 Broadcom Corporation Wireless remote firmware debugging for embedded wireless device
US9304773B2 (en) * 2006-03-21 2016-04-05 Freescale Semiconductor, Inc. Data processor having dynamic control of instruction prefetch buffer depth and method therefor
US7865704B2 (en) 2006-03-29 2011-01-04 Freescale Semiconductor, Inc. Selective instruction breakpoint generation based on a count of instruction source events
US7962786B2 (en) * 2006-11-17 2011-06-14 Nokia Corporation Security features in interconnect centric architectures
US20080141226A1 (en) * 2006-12-11 2008-06-12 Girouard Janice M System and method for controlling trace points utilizing source code directory structures
US7870455B2 (en) 2007-12-12 2011-01-11 Infineon Technologies Ag System-on-chip with master/slave debug interface
US7870434B2 (en) * 2008-02-29 2011-01-11 Freescale Semiconductor, Inc. Method and apparatus for masking debug resources
US7870430B2 (en) * 2008-02-29 2011-01-11 Freescale Semiconductor, Inc. Method and apparatus for sharing debug resources
US8441298B1 (en) 2008-07-01 2013-05-14 Cypress Semiconductor Corporation Analog bus sharing using transmission gates
US9448964B2 (en) * 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8135884B1 (en) 2009-05-04 2012-03-13 Cypress Semiconductor Corporation Programmable interrupt routing system
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US9612987B2 (en) * 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
WO2010150480A1 (ja) * 2009-06-25 2010-12-29 パナソニック株式会社 電力制御支援装置および電力制御支援方法
US8726047B2 (en) * 2010-05-07 2014-05-13 Samsung Electronics Co., Ltd. System on chip, devices having the same, and method for power control of the SOC
KR20110124617A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 시스템-온-칩 및 그것의 디버깅 방법
US8601315B2 (en) * 2010-11-01 2013-12-03 Freescale Semiconductor, Inc. Debugger recovery on exit from low power mode
US9053233B2 (en) * 2011-08-15 2015-06-09 Freescale Semiconductor, Inc. Method and device for controlling debug event resources
US8826079B2 (en) * 2011-12-16 2014-09-02 Arm Limited Data processing apparatus and method for identifying debug events
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9507406B2 (en) * 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
KR20150019457A (ko) 2013-08-14 2015-02-25 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9483373B2 (en) * 2014-02-14 2016-11-01 Freescale Semiconductor, Inc. Debug configuration tool with layered graphical user interface
US9270553B1 (en) * 2014-03-26 2016-02-23 Amazon Technologies, Inc. Dynamic service debugging in a virtual environment
KR102210770B1 (ko) 2014-09-02 2021-02-02 삼성전자주식회사 반도체 장치, 반도체 시스템 및 그 제어 방법
US9632137B2 (en) * 2015-04-22 2017-04-25 Apple Inc. Serial wire debug bridge
US9892024B2 (en) * 2015-11-02 2018-02-13 Sony Interactive Entertainment America Llc Backward compatibility testing of software in a mode that disrupts timing
CN105549499A (zh) * 2016-03-03 2016-05-04 深圳市博巨兴实业发展有限公司 一种面向键控类应用的低功耗mcu-soc系统
CN115220978B (zh) * 2022-09-19 2023-02-03 瀚博半导体(上海)有限公司 包括在线调试模式的芯片启动方法和装置、芯片和设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9320052D0 (en) * 1993-09-29 1993-11-17 Philips Electronics Uk Ltd Testing and monitoring of programmed devices
US5889988A (en) * 1995-01-03 1999-03-30 Intel Corporation Debugger for debugging tasks in an operating system virtual device driver
US5680620A (en) * 1995-06-30 1997-10-21 Dell Usa, L.P. System and method for detecting access to a peripheral device using a debug register
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US5828824A (en) 1996-12-16 1998-10-27 Texas Instruments Incorporated Method for debugging an integrated circuit using extended operating modes
US6026503A (en) * 1997-08-12 2000-02-15 Telrad Communication And Electronic Industries Ltd. Device and method for debugging systems controlled by microprocessors
US6279123B1 (en) * 1997-09-15 2001-08-21 Lucent Technologies, Inc. System for viewing and monitoring embedded processor operation
US6446221B1 (en) * 1999-05-19 2002-09-03 Arm Limited Debug mechanism for data processing systems
US6560712B1 (en) 1999-11-16 2003-05-06 Motorola, Inc. Bus arbitration in low power system
US6598180B1 (en) * 1999-12-30 2003-07-22 International Business Machines Corporation Method, system and program products for selectively debugging program versions executing with in a computing environment
US6732311B1 (en) * 2000-05-04 2004-05-04 Agere Systems Inc. On-chip debugger
JP3913470B2 (ja) * 2000-12-28 2007-05-09 株式会社東芝 システムlsi
US6823224B2 (en) * 2001-02-21 2004-11-23 Freescale Semiconductor, Inc. Data processing system having an on-chip background debug system and method therefor
US20020144235A1 (en) * 2001-03-30 2002-10-03 Charles Simmers Debugging embedded systems

Similar Documents

Publication Publication Date Title
JP2006516780A5 (ja)
US8874889B2 (en) Method of switching between multiple operating systems of computer system
JP5347753B2 (ja) 電源ユニット、処理システム及び制御方法
TW201351133A (zh) 系統事件讀取方法及系統
TW200602848A (en) Computer readable storage medium comprising a program product, recording medium, method, and information processing apparatus for controlling an execution mode of a CPU
JP6048020B2 (ja) 情報処理装置
JP2010117813A (ja) デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム
JP6264879B2 (ja) 情報処理装置、監視プログラム及び監視方法
JP6109340B2 (ja) 情報機器
JP2008204395A (ja) 情報処理装置、その制御方法及び制御プログラム
JP2008226207A (ja) シミュレーション装置
JP2002297207A (ja) バックアップ処理装置
TWI526817B (zh) 電腦系統、可適性休眠控制模組及其控制方法
JP2013122673A5 (ja)
JP6000655B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP2010079572A (ja) 情報処理装置、外部記憶装置、制御方法
JP2008243141A (ja) Usbデバイス機器の認識順制御方法
JP2009176151A (ja) 情報処理装置およびその起動方法
JP6532240B2 (ja) 情報処理装置およびその制御方法
JP2009093270A (ja) コンピュータシステム及びその起動方法
JP2011165042A (ja) 動的バックアップ機能を有する電子計算機、動的バックアップ方法及びそのプログラム
JP2017102887A (ja) 情報処理装置、起動方法および起動プログラム
JP2005267255A (ja) クロックオートストップ制御装置およびこの制御装置を有する電子機器又は画像処理装置
TWI463401B (zh) 作業系統開機的方法
JP2017021669A (ja) 情報処理装置、及び起動方法