TWI338835B - Method and apparatus for controlling a data processing system during debug - Google Patents

Method and apparatus for controlling a data processing system during debug Download PDF

Info

Publication number
TWI338835B
TWI338835B TW092135595A TW92135595A TWI338835B TW I338835 B TWI338835 B TW I338835B TW 092135595 A TW092135595 A TW 092135595A TW 92135595 A TW92135595 A TW 92135595A TW I338835 B TWI338835 B TW I338835B
Authority
TW
Taiwan
Prior art keywords
subsystem
subsystems
debug
data processing
processing system
Prior art date
Application number
TW092135595A
Other languages
English (en)
Other versions
TW200422819A (en
Inventor
William C Moyer
John Kelley
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200422819A publication Critical patent/TW200422819A/zh
Application granted granted Critical
Publication of TWI338835B publication Critical patent/TWI338835B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3664Environments for testing or debugging software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/28Error detection; Error correction; Monitoring by checking the correct order of processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3636Software debugging by tracing the execution of the program

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)

Description

玫、發明說明: 【發明所屬之技術領域】 = 月般係關於資料處理系統及除錯,而更明確地 s本發月係關於除錯過程令資料處理系統之控制。 【先前技術】 許夕貝料處理系統中利用除錯系統以提供系統組件的存 可見丨生諸如晶片上系統(system on chip ; SoC)等。因 此可利用該等除錯系統來倘測並校正資料處理系統㈣ 缺陷。然巾’目前可用的許多除錯系統係過度介入式,因 為其會極大地影響資料處理系統之系統狀態,此會減弱精 確除錯資料處理系統的能力H為執行除錯操作,一 些除錯系統亦需要開啟資料處理系統之全部電源。然而, 在此全部電源開啟過程中,資料處理系統的部分電源可能 並不需要開啟’故會增加不必要的功率消耗。因此,需要 一種較少介入、功率察覺(power_aware)式除錯系統。 【發明内容】 此申請案已於2003年I月24曰提出美國專利申請,申請案 號為 10/350,658。 本文使用的術語「匯流排」用以表示複數個信號或導體, 其可用以傳輸一個或多個各種類型的資訊,諸如資料、位 址、控制或狀態等。本文討論的導體(或信號)可參考單—導 體、複數個導體、單向導體或雙向導體解釋或說明。然而, 不同具體實施例可改變導體之實施。例如,可使用分離的 單向導體,而非雙向導體,反之亦然。同樣,複數個導體 0\89\89862.DOC -6- 1338835 可用連續或以時間多工化方式傳輸多個信號的單一導體取 代同樣冑送夕個信號的單—導體可分成載送這此 之子集的各種不同導體。因此,傳輸信號可有許多選擇 術語「判定」或「設定」及「否定」(或「消除」或「清 除」)係用以表示使信號、狀態仅元或類似裝置分別處於邏 輯真或邏輯假狀態。若邏輯真狀㈣邏輯位準―,則邏輯 假狀態係邏輯位準零。若邏輯真狀態係邏輯位準零,則邏 輯假狀態係邏輯位準一。 圖1顯示根據本發明的-項具體實施例之資料處理系統 ίο。資料處理系統10包含處理器12、除錯單元14、功率管 理與時脈控制電路18以及子系統24至27。處理器12、除錯 單元14、功率管理與時脈控制電路18及子系統^、乃經由 匯流排2〇相互雙向耦合。另外,除錯單元14將除錯控制/狀 態信號22傳送至處理器12 '子系統以至”及功率管理與時 脈控制電路18各組件,且接收來自各該等組件之除錯控制/ 狀態信號22。功率管理與時脈控制電路18分別經由雙向導 體30、31、32及33向各子系統24至27提供功率管理與時脈/ 控制信號28。處理器12亦經由導體36雙向耦合至功率管理 與時脈控制電路18。 除錯單元14提供除錯資料處理系統1〇之能力。藉由控制 除錯操作所需的所有子系統24至27或其一子集之啟動位 準’除錯單元14能向資料處理系統1〇之正常操作提供非介 入(unobtrusive)除錯能力。不同於先前技術系統,本發明之 具體實施例在除錯過程中能控制子系統24至27的啟動位
O:\89\89862DOC 1338835 準’而無需改變資料處理系統10之操作模式。此合乎理想, 因為在除錯過程中,為提供較精確的除錯,需要使對資料 處理系統ίο之改變最小化。資料處理系統之操作模式的改 變可導致除錯資訊精確度降低,因為在資料處理系統1 〇之 實際應用中,其並非在除錯模式下操作。因此,為取得較 精確的除錯資訊,除錯過程中資料處理系統應以盡可能接 近實際應用所使用的操作模式操作。 【實施方式】 在一項具體實施例中,資料處理系統1〇係一低功率s〇C, 其可用於(例如)手持式元件(諸如無線應用中的手持式元件 等)中。或者,資料處理系統10可為任何類型的具有多個子 系、”先之資料處理系統,如圖丨所示。資料處理系統10包含子 系統24至27’纟中子系統24、25為二個由複數個子系統組 成之子系統,該等複數個子系統可耦合至匯流排2〇,且能 將除錯控制與狀態信號傳送至除錯單元14並從其中接收除 錯控制與狀態信號,且其中子系統26、27為二個由複數個 子系統組成之子系統,該等複數個子系統可不耦合至匯流 排20,但仍然能將除錯控制與狀態信號傳送至除錯單元μ 並從其中接收除錯控制與狀態信號。雖然圖中僅顯示四個 子系統,但資料處理系統1〇可包含任意數目(包括一或零) 的諸如子系統2 4、2 5之類子系統以及任意數目(包括一或零) 的諸如子系統26、27之類子系統。 八—般而言,各子系統24至27均為資料處理系統ι〇之部 刀各該等子系統24至27可具有不同的時脈域或功率域,
〇A89\89862.D〇C 1338835 其中時脈及/或功率供應(及/或其他屬性)可獨立控制,從而 (例如)降低總體系統功率消耗。請注意某些子系統亦可共享 時脈或功率域。因此各該等子系統可包含資料處理系統^ 之不同部分,諸如其他控制器、周邊設備、輸入/輸出 (mput/output ; I/O)元件、1/〇介面、其他處理器(諸如數位 仏號處理器(digital signal processor ; DSP)等)等。因此,資 料處理系統10可包含各種不同類型的主元件及從屬元件, 且可分組成不同子系統,其中該等子系統或該等子系統之 P刀了重疊。另外,凊注意處理器12、除錯單元μ及功率 管理與時脈控制電路18各可考慮為一子系統,或可作為一 子系統之一部分而包含於該子系統中。亦請注意在替代具 體實施例中,資料處理系統丨〇可以不同方式組織。例如, 除錯單元14可位於處理器12内或功率管理與時脈控制電路 18内,而功率管理與時脈控制電路18可位於處理器12内或 可分散於處理器12及子系統24至27中或其中一些組件中。 另外,除錯單元丨4之全體或部分可位於資料處理系統丨〇外 部(諸如位於一晶片外位置等)。因此可明白,資料處理系統 10可以各種不同方式設計並劃分成不同子系統。 請注意,資料處理系統10之正常操作(除錯之外)可如技術 中一般熟知的方式運作,故其描述將僅限於為更好瞭解圖i 至3之說明所需的程度。另外,請注意圖1所示之方塊可以 各種不同方式排列,其中一些部分甚至可位於資料處理系 統ίο外部。另外,圖1所示之各方塊,諸如除錯單元14及功 率管理與時脈控制電路18等’可實施於軟體、硬體、勃體 OA89NS9862.DOC -9- 1338835 或其任意組合中。 ^所述,子系統24至27可以各種不同方式控制。例如, :系統24至27各可藉由戴斷問或停用其時脈、藉由降低或 移除供應電壓、或藉由修改其時脈之頻率來獨立地關閉電 源。即各種不同的子系統属性(諸如時脈或功率屬性或功率 使用量等)可以各種方式獨立地控制。因此功率管理與時脈 控制電路18可用以向各”子系統提供控制信號以控制任 意該等功能或屬性,或可向任意該等子系統提供實際時脈 ㈣。因此功率管理與時脈/控制信號28可包含控制信號、 時脈或子,系統24至27之功率管理與啟動控制(其將在下文 知述)可能需要的任何其他類型資訊。 子系統之啟動位準可以各種不同方式控制。在一項具體 實施例中’各子系統可僅具有二可能啟動位準:啟動或停 用(或非活動)。在此具雜實施例中,啟動—子系統可表示致 動其時脈、提高時脈頻率或向該子系統提供__供應電壓, 而停用一子系統可表示截斷閘或停用時脈、完全移除供應 電壓或降低時脈頻率。或者’各子系統可具有更多啟動位 準。例如,控制一子系統之一啟動位準可包括提供一特定 供應電壓、或提供一特定時脈頻率、或使該子系統處於全 功率狀態、降低功率狀態、低功率狀態或其他一些操作模 式。因此,除錯單元14之各種不同具體實施例可提供不同 啟動控制。 在一項具體實施例中’除錯單元14包含除錯暫存器丨6, 其如圖2所示’包含除錯控制暫存器40及除錯狀態暫存器
O:\89\89862.DOC -10- 1338835 6*該等暫存器在除錯單元14與子系統μ至27之間提供功 率管理交握(handshaking)。除錯控制暫存器4〇係用以控制 —除錯操作所選擇的子系統之啟動。除錯狀態暫存器46係 用以指示子系統24至27之狀態。除錯單元14可利用該狀態 資訊來確;t其何時可繼續-涉及該等選擇子系統之除錯操 作。亦請注意在替代具體實施例中,除錯暫存器16可包含 所需的任意數目暫存器,且可包含於資料處理系統ι〇中的 任意位置。 如圖2所示,除錯控制暫存器4〇包含分別對應於各子系统_ 24至27的欄位42至45。因此,子系統24啟動欄位“對應於 子系統24,子系統25啟動攔位43對應於子系統25,子系統 26啟動欄位44對應於子系統26 ’且子系統27啟動欄位45對 應於子系統27。各啟動爛位42至45可為一單一位元值,其 中該位元之一狀態指示該對應子系統需啟動,而該位元之 另一狀態指示該對應子系統無需啟動,除非其已啟動,(或 指示該對應子系統需停用)。或者’各啟動欄位可為一 n位 _ 元值’其為該對應子系統提供一啟動位準。例如,可使用 一 2位元值’其為各子系統提供最多4個不同啟動位準,例 如範圍從停用至部分啟動至全部啟動。或者,可使用___ 位元值來指示一啟動位準之一預定增量或減量。另外,請 注意各啟動攔位可對應於一子系統的不同屬性。例如,子 系統24啟動欄位42可用以控制一類型的時脈屬性,而子系 統25啟動欄位43可用以控制一不同類型的時脈屬性、一功 率屬性或任何其他類型的子系統屬性。另外,在一項替代 O:\89\89862.DOC -11 - 1338835 具體實施例中,多個子系統可共享一單一除錯啟動欄位β 仍參考圖2 ’除錯狀態暫存器46包含分別對應於各子系統 24至27的欄位47至50。因此,子系統24狀態攔位47對應於 子系統24,子系統25狀態欄位48對應於子系統25,子系統 26狀態欄位49對應於子系統26,且子系統27狀態攔位50對 應於子系統27。各狀態欄位47至50可為一單一位元值,其 中該位元之一狀態指示該對應子系統係活動的,而該位元 之另一狀態指示該對應子系統係非活動的。或者,各狀態 攔位可為一 η位元值,其指示該對應子系統的一目前啟動位 準。另外,在一項替代具體實施例中,不同的子系統可共 享一單一除錯狀態攔位。或者,一些子系統可能根本不需 要除錯狀態欄位,因為其可能不需要將狀態資訊傳送至除 錯單元14。 圖3包括一流程6〇,其顯示除錯操作過程中控制資料處理 系統ίο之方法。流程60以開始62開始,且前進至方塊64 , 其中一除錯操作啟動。然後流程前進至方塊66,其中除錯 單7L 14決定該除錯操作過程中需使用何子系統。在一項具 體實施例令,除錯單元14利用一查找表來決定此資訊,其 中該查找表包含一除錯操作列表及各除錯操作所需的對應 子系統。亦請注意,決定需使用何子系統亦可包含決定各 子系統需要何啟動位準,從而執行該特定除錯操作。例如, 在一項替代具體實施例中,對於該查找表中的各除錯操 作’可儲存該對應除錯資訊所需的各子系統之啟動位準。 故該等啟動位準值可對應於需儲存於除錯控制暫存器40中
O:\89\89862.DOC •12· 1338835 的該等值。因此,以此方式,不同子系統可具有不同啟動 位準(其中可控制不同屬性),取決於所執行的特定除錯操 作。或者,可使用不同於查找表或除了查找表之外的其他 系、-先來決疋何子系統需使用。例如,可使用基於智慧型軟 體決定或狀態機之方法來決定。 除錯單元14使用來自該查找表(或提供用於所選擇子系 統之適當啟動位準的其他系統)的資訊且將適當值寫入除 錯控制暫存1140巾。即對於各選擇子H對餘該適當 啟動位準之一適當值係儲存於對應的啟動欄位中。例如, 在上述具體實施例中’纟中該決定方法使用提供各除錯操 作所需的子系統之-查找表,可將—相同預定值寫入對應 於各所需子系統之一啟動攔位(位於除錯控制暫存器中) 令’從而啟動所需子系統。或者,若該列表亦提供各所需 子系統的啟動位準值,則可將該等值寫人除錯控制暫存器 4〇中。(請注意,在一項具體實施例中,對於目前除錯操作, 對應於未選擇子系統的任何剩餘啟動爛位不受影響。或 者,可清除該等欄位或將一預定值寫入其中。 然後,流程前進至方塊68,其中控制所選擇子系統之啟 動。在—項具體實施例中,除錯控制暫存器40中的該等值 係提供給功率管理與時脈控制電路18,從而適當的控制作 信號可提供給適當的子系統,以達到根據除錯: 制暫存态40之理想的啟動位畢 ㈣好 或者,除了㈣存於除錯 控制暫存㈣之啟動爛位中的該等值傳送給功率管理 脈控制電路18之外,或非將該等值傳送給功率管理與時脈
O:\89\89862.DOC •13· 1338835 控制電路18,除錯單元14可將該等值直接提供給各對應子 系統。 請注意在一項具體實施例中,除錯單元14可用以僅啟動 除錯操作過程甲需使用的該等子系統。或者,除錯單元μ 可啟動更多子系統,或亦可停用任何子系統或修改其啟動 位準。在一些情形中,請注意提供給用於_除錯操作之一 選擇子系統的啟動位準可與該選擇子系統目前的啟動位準 相^ ’意指無需改變啟動位準。或者,若提供給用於一除 錯操作之—選擇子系統的啟動位準小於其目前啟動位準, 則一些具體實施例可選擇不改變此情況下的該啟動位準。 如上所述,除錯單元14可以各種不同方式實施,其中在 一項範例中,部分係位於資料處理系㈣内部以及外部。 在一項範例中,方塊66之決定可藉由位於資料處理系統ι〇 外部的硬體或軟體(例如晶片外硬體或軟體)來執行,且該結 果可寫入位於資料處理系統1〇内部的硬體(諸如除錯控: 暫存器4Gm以此方式,任何查找表或軟體決定方法皆 可儲存於資料處理系統1 〇外部。 然後,流程前進至方塊7〇’其中接收來自所選擇子系統 之狀態資訊。從除錯單元14(及/或從功率管理與時脈控制電 路18)接收到啟動控制f訊的各該等選擇子系統向除錯單 疋14提供除錯狀態信號(經由除錯控制/狀態信號U),其提 供啟動狀態資訊。或者’非直接向除錯單元14提供除 態信號,或除了直接向除錯單元14提供該等信號之外,3各 選擇子系統可向功率管理與時脈控制電路丨8提供該等信
O:\89\89862. DOC -14- 1338835 號。若需要’功率管理與時脈控制電路18可將該除錯狀態 資訊提供給除錯單元14 ^該等除錯狀態信號提供除錯狀態 暫存器46之對應狀態欄位中儲存的或以其他方式反應為一 值的狀態值。以此方式,除錯單元14可察覺該等選擇子系 統的啟動位準。在一項具體實施例中,除錯單元14可輪詢 除錯狀態暫存器46以決定該等選擇子系統的啟動位準。或 者,考慮到傳播延遲,除錯單元14可等待預定時間量,然 後才讀取除錯狀態暫存器46。 接收到該狀態資訊,流程即可前進 -工々外/ Z赘長甲 利用設定至it當啟動位準的適當子系统來執行該除錯操 作。請注意在-項具體實施例中,該狀態資訊指示該對應 子系統現在係以正確的啟動位準操作。然而,在一項替代 具體實施例中,該狀態資訊可指示該對應子系統正在進入 正j的啟動位準。在此具體實施例中,除錯單元m可等待 預定寺間i ’然後才執行該除錯操作,以確保該等子系統 係處於適當的啟動位準。另夕卜,除錯單⑽可使用除錯狀 通暫存H46中㈣訊以決定該㈣擇子㈣巾是否有未能 進入正確啟動位準的子系統。料,位於資料處理系統1〇 ^部或外邛的軟體可從除錯狀態暫存器辦讀取該狀態資 將°亥等、乡°果與預期結果相比以幫助決定該啟動控制 的正確操作。 除錯操作完成後’流程進人方塊74,其中除錯單元^ ::該等選擇子系統的啟動控制。在-項具體實施例中 控制釋放之後,該等選擇子系統回復至除錯操作之
O:\89\89862.DOC •15- 1338835 其所具有的啟動位準。例如,若除錯操作之前一特定選擇 子系統係處於低功率模式,但因該除錯操作而不得不啟動 _ (諸如藉由提供一供應電源或致動其時脈來啟動),則在除錯 單元14釋放啟動控制之後,該特定選擇子系統將自動回復 至低功率模式。在一項具體實施例中,除錯單元14藉由清 楚除錯控制暫存器4〇中的對應攔位來釋放啟動控制。在一 項替代具體實施例中,除錯單元14藉由將預定值重新儲存 於除錯控制暫存器40中的對應欄位來釋放啟動控制。或 者,啟動控制釋放之後,該等選擇子系統可回復至預設模 式或啟動位準。然後流程於76結束。 請注意在替代具體實施例中,方塊7〇及74係非必選方 塊。例如,在一項具體實施例中,除錯單元14不從該等選 擇子系統接收狀態資訊等回饋,故方塊7〇不存在。在此具 體實施例中,於方塊68控制啟動之後,除錯單元14可等待 預定時間量,然後才執行方塊72之除錯操作。類似地,方 塊74係非必選方塊,因為除錯電路丨4並不需要主動釋放啟鲁 動控制。例如,完成除錯操作之後,可利用其他方法釋放 或解決啟動控制。 應可明白,涉及交握控制與狀態資訊的流程6〇中之閉環 刼作如何確保除錯操作可正確進行,因為發出除錯命令之 月J P已知心所需子系統係活動的。另外,低功率模式過 程中,藉由僅啟動除錯操作所需的子系統之一子集,而不 必開啟整個資料處理系統的電源,可節約功率。另外,如 上所述,流程60並不需要資料處理系統1〇之操作模式發生
O:\89V89862DOC •16- 1338835 改變。即透過利用子系統啟動控制,本文所述的具體實施 例提供除錯能力,而無需資料處理系統的操作模式發生改 變’且能降低除錯過程中的功率消耗,因此除錯得以改善 且更精端。 於前面的說明書令,已參考特定具體實施例來說明本發 明。然而,熟知本技術人士應明白本發明的各種修改,並 且其修改不會背離如下申請專利範圍所設定的本發明範 疇。例如,方塊圖可具有與所顯示者不同的方塊,且可有 更多或更少方塊或以不同方式配置。另外,流程圖亦可以 不同方式配置,包括以不同方式配置的更多或更少步驟, 或所具有之步驟又可分成多個步驟或可彼此同時執行的步 驟。因此,說明書暨附圖應視為解說,而不應視為限制, 並且所有此類修改皆屬本發明範脅内。 優勢、其他優點及問題解決方案已參照具體實施例如上 所述。但是,優勢、優點、問題解決方案及產生或彰顯任 何優勢'優點或解決方案的任何元件,均不應視為任何或 所有申請專利範圍的關鍵、必要項或基本功能或元件。本 文中所使用的術語「包括」、「包含」或其任何其他變化, 都是用來涵蓋非專有内含項,使得包括元件清單的程序、 方法、物品或裝置,不僅包括這些元件,而且還包括未明 確列出或此類程序、方法、物品或裝置原有的其他元件。 【圖式簡單說明】 本發明藉由實例及附圖來進行解說,但本發明並未限定 在這些實例及附圖内’其中相同的元件符號代表相同的元
〇\89\89862.D〇C -17· 1338835 件,且其中: 的一項具體實施例之 圖1以方塊圖形式顯示根據本發明 資料處理系統; 圖顯不圖I令根據本發明的一項具趙實施例之資料處理 系統的除錯控制與狀態暫存器;以及 圖3以机耘圖形式顯示除錯過程中控制圖1中根據本發明 的一項具體實施例之資料處理系統的方法。 熟悉此項技術者可以發現,為了簡化及清楚起見,並沒 有將圖式中的元件依照比例緣製。例如,為了有助於瞭解 本發明的具體實施例’ ®中部分元件的尺寸和其他元件比 起來可能過度放大。 【圖式代表符號說明】 10 資料處理系統 12 處理器 14 除錯單元 16 除錯暫存器 18 功率管理與時脈控制電路 20 匯流排 22 除錯控制/狀態信號 24 子系統 25 子系統 26 子系統 27 子系統 28 功率管理與時脈/控制信號
O:\89\89862.DOC -18- 1338835 30 雙向導體 31 雙向導體 32 雙向導體 33 雙向導體 36 導體 40 除錯控制暫存器 42 啟動欄位 43 啟動欄位 44 啟動欄位 45 啟動欄位 46 除錯狀態暫存器 47 狀態欄位 48 狀態欄位 49 狀態欄位 50 狀態欄位 60 流程 62 開始 64 方塊 66 方塊 68 方塊 70 方塊 72 方塊 74 方塊 76 結果 O:\89\89862.DOC -19-

Claims (1)

  1. <年p月7日修正本 拾、申請專利範圍: ;在除錯操作過程中控制—資料處理系統⑽ :方法’ 4資料處理系統具有複數個子系統,該方法包 含: 選擇該除錯操作過程巾堂& # 柱τ需啟動的s玄4複數個子系統中 的選擇之子系統; 控制該等複數個子系統中 尔既T之及4選擇子系統的啟動, 而不改變該資料處理系 卞玩之镅作模式,其中控制啟動包 3改變一時脈之-屬性及啟動—功率消耗改變至少一者 > :::自該等複數個子系統中的該等選擇子系統之啟 動狀態資訊;以及 執行該除錯操作。 2. 如申請專利範圍第1項之方法,其進-步包含: 釋放對該等複數個子系统中之矽算# 控制。 孕,先中之以選擇子系統的啟動 3. 如申請專利範圍第】項之方法,其進一步包含: ㈣㈣子^中何者必定為該等選擇子系統 ’從而執行該除錯操作。 Γ據該啟動狀態資訊,選擇性地暫停該除錯操作t 如申請專利範圍第】項之方法,,中該選擇步驟包作含 將啟動控制資訊寫入一除錯控制暫存器中。 一種資料處理系統,其包含·· 4. 如申請專利範圍第】項之方法,其進一步包含·· 5. 複數個子系統;及 用於執行一除錯操作之構件,其包含: 用於在該除錯操作過程中選擇該等複數個子系統中 何者需啟動之構件;及 /用於在该除錯操作過程中個別控制各該等複數個子 系,的啟動之構件’其中啟動未改變該資料處理系統 的操作模式’纟巾用於個肋制各該等複數個子系統 的啟動之該構件, 系統至少一者之— 等複數個子系統中 件至少一者。 包含用於改變提供至該等複數個子 時脈之一屬性之構件及用於改變該 之至少一子系統的功率使用量之構 如申月專利把圍第6項之資料處理系統,其中用於執行該 除錯操作之該構件進一步包含 用於從該等複數個子系統中的至少一 狀態資訊之構件。 如申請專利範圍第7項之資料處理系統, 動狀態資訊之該構件包含: 用於該等複數個子系統中的該至少一 統的至少一狀態暫存器攔位。 9.如申請專利範圍第7項之資料處理系統, 係根據該啟動狀態資訊選擇性地暫停。 1〇如申》月專利範圍第6項之資料處理系統, 包含: 用於該等複數個子系統中的至少—子 -2 - 子系統接收啟動 8. 其中用於接收啟 子系統之各子系 其中該除錯操作 其中該選擇構# 系統之至少 控 制暫存器攔位。 】】.如申請專利範園第6項之資料處 錯操作過料選擇該等複數個子用於在該除 構件,其亦包含 ….中何者需啟動的該 9 , ^ 夫疋—啟動位準之氆杜 明專利範園第6項之資 制各該等複數個子系統的啟動之二其1 中用於個別控 變提供仏兮堂Λ 件,其包含用於改 U專複數個子系統 的頻率之構件。 夕一子系統之一時脈 如申請專利範圍第6項之 制各該等複數個子系, 系統,其令用於個別控 等複數個子孚統巾A # Μ冓件,其係僅啟動該 統。 系,“為執行該除錯操作所需的該等子系 ===!第6項之資料處理系統,其中用於個別控 離下/冑各该等複數個子系統釋放至-啟動狀 態下,在該除錯操作 风助狀 的一啟動狀態 一種資料處理系統,其包含: 一第一子系統; 一第二子系統;及 一用於執行-除錯操作之除錯單元,其包含: -第-控制暫存器攔位,其储存相應於一功率屬性 時脈屬性至少一者用於該第一子系統之該除錯操 作的第一啟動控制資訊; 、 第一控制暫#器^,其儲存相應於一功率屬性 的-啟動μ#料龍個η統具有 及時脈屬性至少一者用於該第二子系統之該除錯操 作的第二啟動控制資訊; —第—狀態暫存器欄位,其指示用於該第一子系統 之s玄除錯操作的第一啟動狀態資訊;以及 —第二狀態暫存器欄位,其指示用於該第二子系統 之該除錯操作的第二啟動狀態資訊。 16. —種資料處理系統,其包含: —第一子系統; —第二子系統;及 向言歹签一工/ 系統提供相應於一功率屬性及一時脈屬性 '、者用於—除錯操作的第一啟動控制資訊,且向該 第子系統提供相應於一功率屬性及—時脈屬性至少一 者用於該^錯操作的第二啟動控制資訊之電路,其中該 第啟動控制資訊與該第二啟動控制資訊在該第一與第 一子系統中產生一不同的回應,且其中該第一與第二啟 動控制資訊未請求該資料纟理系統?文變操作模式。 17. —種資料處理系統,其包含: 一第一子系統; 一第二子系統;及 向該第一子系統提供相應於一功率屬性及一時脈屬性 至少一者用於一除錯操作的第一啟動控制資訊,且向該 第一子系統提供相應於一功率屬性及一時脈屬性至少一 者用於該除錯操作的第二啟動控制資訊之電路,其中回 應該第一啟動控制資訊之提供,t玄電路接收第—啟動狀 1338835 態資訊,且回應該第二啟動控制資訊之提供,該電路接 收第二啟動狀態資訊,其中該第一啟動狀態資訊指示該 第一子系統之一啟動位準,且該第二啟動狀態資訊指示該 第二子系統之一啟動位準。
TW092135595A 2003-01-24 2003-12-16 Method and apparatus for controlling a data processing system during debug TWI338835B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/350,658 US6895530B2 (en) 2003-01-24 2003-01-24 Method and apparatus for controlling a data processing system during debug

Publications (2)

Publication Number Publication Date
TW200422819A TW200422819A (en) 2004-11-01
TWI338835B true TWI338835B (en) 2011-03-11

Family

ID=32735615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135595A TWI338835B (en) 2003-01-24 2003-12-16 Method and apparatus for controlling a data processing system during debug

Country Status (7)

Country Link
US (1) US6895530B2 (zh)
EP (1) EP1590912A2 (zh)
JP (1) JP2006516780A (zh)
KR (1) KR100993134B1 (zh)
CN (1) CN1742458B (zh)
TW (1) TWI338835B (zh)
WO (1) WO2004068279A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
KR100520082B1 (ko) * 2003-10-06 2005-10-11 삼성전자주식회사 컴퓨터 시스템
US7318172B2 (en) * 2004-08-31 2008-01-08 Broadcom Corporation Wireless remote firmware debugging for embedded wireless device
US9304773B2 (en) * 2006-03-21 2016-04-05 Freescale Semiconductor, Inc. Data processor having dynamic control of instruction prefetch buffer depth and method therefor
US7865704B2 (en) 2006-03-29 2011-01-04 Freescale Semiconductor, Inc. Selective instruction breakpoint generation based on a count of instruction source events
US7962786B2 (en) * 2006-11-17 2011-06-14 Nokia Corporation Security features in interconnect centric architectures
US20080141226A1 (en) * 2006-12-11 2008-06-12 Girouard Janice M System and method for controlling trace points utilizing source code directory structures
US7870455B2 (en) * 2007-12-12 2011-01-11 Infineon Technologies Ag System-on-chip with master/slave debug interface
US7870430B2 (en) * 2008-02-29 2011-01-11 Freescale Semiconductor, Inc. Method and apparatus for sharing debug resources
US7870434B2 (en) * 2008-02-29 2011-01-11 Freescale Semiconductor, Inc. Method and apparatus for masking debug resources
US8441298B1 (en) 2008-07-01 2013-05-14 Cypress Semiconductor Corporation Analog bus sharing using transmission gates
US8135884B1 (en) 2009-05-04 2012-03-13 Cypress Semiconductor Corporation Programmable interrupt routing system
US9448964B2 (en) * 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US9612987B2 (en) * 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
WO2010150480A1 (ja) * 2009-06-25 2010-12-29 パナソニック株式会社 電力制御支援装置および電力制御支援方法
CN102270030B (zh) * 2010-05-07 2015-09-09 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法
KR20110124617A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 시스템-온-칩 및 그것의 디버깅 방법
US8601315B2 (en) * 2010-11-01 2013-12-03 Freescale Semiconductor, Inc. Debugger recovery on exit from low power mode
US9053233B2 (en) * 2011-08-15 2015-06-09 Freescale Semiconductor, Inc. Method and device for controlling debug event resources
US8826079B2 (en) * 2011-12-16 2014-09-02 Arm Limited Data processing apparatus and method for identifying debug events
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9507406B2 (en) * 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
KR20150019457A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9483373B2 (en) * 2014-02-14 2016-11-01 Freescale Semiconductor, Inc. Debug configuration tool with layered graphical user interface
US9270553B1 (en) 2014-03-26 2016-02-23 Amazon Technologies, Inc. Dynamic service debugging in a virtual environment
KR102210770B1 (ko) 2014-09-02 2021-02-02 삼성전자주식회사 반도체 장치, 반도체 시스템 및 그 제어 방법
US9632137B2 (en) * 2015-04-22 2017-04-25 Apple Inc. Serial wire debug bridge
US9892024B2 (en) 2015-11-02 2018-02-13 Sony Interactive Entertainment America Llc Backward compatibility testing of software in a mode that disrupts timing
CN105549499A (zh) * 2016-03-03 2016-05-04 深圳市博巨兴实业发展有限公司 一种面向键控类应用的低功耗mcu-soc系统
CN115220978B (zh) * 2022-09-19 2023-02-03 瀚博半导体(上海)有限公司 包括在线调试模式的芯片启动方法和装置、芯片和设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9320052D0 (en) * 1993-09-29 1993-11-17 Philips Electronics Uk Ltd Testing and monitoring of programmed devices
US5889988A (en) * 1995-01-03 1999-03-30 Intel Corporation Debugger for debugging tasks in an operating system virtual device driver
US5680620A (en) * 1995-06-30 1997-10-21 Dell Usa, L.P. System and method for detecting access to a peripheral device using a debug register
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US5828824A (en) * 1996-12-16 1998-10-27 Texas Instruments Incorporated Method for debugging an integrated circuit using extended operating modes
US6026503A (en) * 1997-08-12 2000-02-15 Telrad Communication And Electronic Industries Ltd. Device and method for debugging systems controlled by microprocessors
US6279123B1 (en) * 1997-09-15 2001-08-21 Lucent Technologies, Inc. System for viewing and monitoring embedded processor operation
US6446221B1 (en) * 1999-05-19 2002-09-03 Arm Limited Debug mechanism for data processing systems
US6560712B1 (en) 1999-11-16 2003-05-06 Motorola, Inc. Bus arbitration in low power system
US6598180B1 (en) * 1999-12-30 2003-07-22 International Business Machines Corporation Method, system and program products for selectively debugging program versions executing with in a computing environment
US6732311B1 (en) * 2000-05-04 2004-05-04 Agere Systems Inc. On-chip debugger
JP3913470B2 (ja) * 2000-12-28 2007-05-09 株式会社東芝 システムlsi
US6823224B2 (en) * 2001-02-21 2004-11-23 Freescale Semiconductor, Inc. Data processing system having an on-chip background debug system and method therefor
US20020144235A1 (en) * 2001-03-30 2002-10-03 Charles Simmers Debugging embedded systems

Also Published As

Publication number Publication date
JP2006516780A (ja) 2006-07-06
WO2004068279B1 (en) 2004-11-25
WO2004068279A3 (en) 2004-09-30
CN1742458A (zh) 2006-03-01
EP1590912A2 (en) 2005-11-02
US20040148548A1 (en) 2004-07-29
US6895530B2 (en) 2005-05-17
KR20050100639A (ko) 2005-10-19
TW200422819A (en) 2004-11-01
KR100993134B1 (ko) 2010-11-10
WO2004068279A2 (en) 2004-08-12
CN1742458B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
TWI338835B (en) Method and apparatus for controlling a data processing system during debug
US20200159279A1 (en) Low power autonomous peripheral management
JP4145146B2 (ja) オンチップ・バックグラウンド・デバッグシステムを有するデータ処理システム及びその方法
US9225343B2 (en) Electronics device capable of efficient communication between components with asyncronous clocks
US8531893B2 (en) Semiconductor device and data processor
JP2007004967A (ja) 並列データ経路アーキテクチャ
US20030093612A1 (en) Microcomputer
CN102646446A (zh) 硬件动态高速缓存电源管理
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
US8015448B2 (en) System and method for conducting BIST operations
JP2008059300A (ja) マイクロコンピュータ
CN116225995B (zh) 一种总线系统及芯片
KR20190095874A (ko) 제로 전력 상태로부터의 저 대기시간 부팅
KR20110116990A (ko) 마이크로 컴퓨터
US20120210108A1 (en) Semiconductor device
US20040186939A1 (en) Method and apparatus for communications interfacing capable of effectively reducing disk drive power consumption
US6618790B1 (en) Burst suspend and resume with computer memory
US20070234098A1 (en) Self-timed clock-controlled wait states
GB2456656A (en) Controlling timeouts of an error recovery procedure in a digital circuit
JP3231683B2 (ja) シリアル・データ転送方法及び装置
JP2007305073A (ja) データ処理装置及びメモリコントローラチップ
JP2007310900A (ja) チップセレクト回路
WO2002048861A2 (en) Method of initiating a digital component
JP2000207272A (ja) メモリ制御装置およびメモリ制御方法およびコンピュ―タが読み出し可能なプログラムを格納した記憶媒体
JP2000207380A (ja) マイクロコンピュ―タ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees