JP6000655B2 - 情報処理装置、情報処理装置の制御方法及びプログラム - Google Patents

情報処理装置、情報処理装置の制御方法及びプログラム Download PDF

Info

Publication number
JP6000655B2
JP6000655B2 JP2012122905A JP2012122905A JP6000655B2 JP 6000655 B2 JP6000655 B2 JP 6000655B2 JP 2012122905 A JP2012122905 A JP 2012122905A JP 2012122905 A JP2012122905 A JP 2012122905A JP 6000655 B2 JP6000655 B2 JP 6000655B2
Authority
JP
Japan
Prior art keywords
processing apparatus
information processing
predetermined data
reading
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012122905A
Other languages
English (en)
Other versions
JP2013250609A5 (ja
JP2013250609A (ja
Inventor
啓介 相園
啓介 相園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012122905A priority Critical patent/JP6000655B2/ja
Priority to US13/902,690 priority patent/US10205841B2/en
Priority to CN201310206501.0A priority patent/CN103455394B/zh
Publication of JP2013250609A publication Critical patent/JP2013250609A/ja
Publication of JP2013250609A5 publication Critical patent/JP2013250609A5/ja
Application granted granted Critical
Publication of JP6000655B2 publication Critical patent/JP6000655B2/ja
Priority to US16/234,158 priority patent/US10530954B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00904Arrangements for supplying power to different circuits or for supplying power at different levels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888Control thereof
    • H04N1/00896Control thereof using a low-power mode, e.g. standby
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00928Initialisation or control of normal start-up or shut-down, i.e. non failure or error related
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0082Image hardcopy reproducer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0091Digital copier; digital 'photocopier'

Description

本発明は、情報処理装置、情報処理装置の制御方法及びプログラムに関する。
近年、情報処理装置は、多機能化等により、ユーザが電源スイッチをONにしてから実際に使用できるようになるまでに要する時間が長くなってきている。
この解決方法の一つとして、特許文献1に記載されているような、サスペンドという技術がある。具体的には、ユーザが電源スイッチをOFFにした際に、シャットダウンを行うのではなく、RAMへの電力供給を継続することでデータを保持しつつ、その他の構成には電力供給を停止する(サスペンド)。そして、次にユーザが電源スイッチをONにした際には、ブートを行うのではなく、停止していた構成への電力供給を再開してから、RAMに保持されていたデータを使用して速やかに復帰する(レジューム)。これにより、ユーザからは電源がOFFになっているように見えつつも、実際には通常よりも高速に起動可能な状態を実現することができる。
一方、情報処理装置には、消えてしまうと動作上や運用上の観点から問題となるデータが存在する。例えば、データの信頼性が要求される、セキュリティーに関する情報や、課金に関する情報等である。このようなデータを守るため、複数のメモリを用いて多重バックアップ(相互にバックアップし合うこと)を行うことにより、一つのメモリが故障しても、他のメモリからデータを修復することができる技術がある。この技術では、ブート時に、多重バックアップしている領域を全てチェックし、複数のメモリ間のデータの整合性を確認している。
特開2007−293806号公報
しかしながら、複数のメモリを用いて多重バックアップを行う情報処理装置に対して、サスペンド機能を適用すると、次のような課題が発生する。すなわち、サスペンド機能において、レジューム時にブートは行わないため、当然のことながら、ブート時に行われる複数のメモリ間のデータの整合性の確認も行われない。このため、例えば、サスペンド状態でユーザがメモリを交換した場合、その後は複数のメモリ間のデータの整合性がとれていない状態が継続してしまうのである。
このような事態を回避するため、レジューム時にも複数のメモリ間のデータの整合性を確認するようにすることが考えられるが、そうすると、サスペンド状態から復帰するのに要する時間が長くなってしまい、レジューム機能を適用した意味が薄れてしまう。
本発明は、複数のメモリを用いて多重バックアップを行う情報処理装置に対してサスペンド機能を適用した際に、サスペンド状態でメモリが交換されることで複数のメモリ間のデータの整合性がとれなくなることを検知することを目的とする。
本発明に係る情報処理装置は、複数の記憶手段のそれぞれで特定のデータを記憶し、前記複数の記憶手段に記憶される前記特定のデータの整合性をチェックするチェック処理を実行する第1の起動モードと、前記チェック処理を実行しない第2の起動モードとを含む複数の起動モードの何れかで起動可能な情報処理装置であって、前記複数の記憶手段のそれぞれから第1の所定のデータを読み出す第1の読出手段と、前記第1の読出手段により読み出された前記第1の所定のデータを保持する保持手段と、前記情報処理装置が前記第2の起動モードで起動する場合に、複数の記憶手段のそれぞれから第2の所定のデータを読み出す第2の読出手段と、前記保持手段により保持された前記第1の所定のデータと前記第2の読出手段により読み出された前記第2の所定のデータとが一致しない場合に、前記チェック処理を実行するよう制御する制御手段と、を有する。
本発明によれば、複数のメモリを用いて多重バックアップを行う情報処理装置に対してサスペンド機能を適用した際に、サスペンド状態でメモリが交換されることで複数のメモリ間のデータの整合性がとれなくなることを検知することが可能となる。
画像形成装置の構成を示すブロック図 NVMEMにおけるデータの配置例を示す図 NVMEMにおけるデータの整合チェックパターンを示す図 画像形成装置において電源スイッチがONになった際の動作を示すフローチャート 整合性チェック処理Aの詳細を示すフローチャート 整合性チェック処理Bの詳細を示すフローチャート 画像形成装置において電源スイッチがONになった際の動作を示すフローチャート
以下、本発明の実施形態について、図面を用いて詳細に説明する。
なお、以下の説明ではプリンタ等に代表される画像形成装置について説明するが、本発明はPC(パーソナルコンピュータ)等に代表される一般的な情報処理装置等に適用されてもよい。
〔第1の実施形態〕
図1は、画像形成装置の構成を示すブロック図である。
画像形成装置100は、コントローラ部101、プリンタ部102、スキャナ部103、電源部104、電源スイッチ部105、操作部106から構成されている。
コントローラ部101は、デバイス制御I/Fを介してプリンタ部102、スキャナ部103に接続されており、画像形成装置100の全体の制御を行う。詳細な構成は、後述する。
プリンタ部102は、コントローラ部101から送信される画像データを印刷用紙にプリントする。
スキャナ部103は、コントローラ部101からスキャン指示を受け付け、スキャン動作を行い、その画像データをコントローラ部101に送信する。
電源部104は、コントローラ部101、プリンタ部102、スキャナ部103に対して電力供給を行う。
電源スイッチ部105は、電力状態の移行要因を監視するものであり、ユーザがこれをON/OFFすることによって、電源ON/OFFやサスペンド状態への移行/復帰を指示することができる。
操作部106は、LED、液晶ディスプレイ、操作用ボタンなどを備え、ユーザからの操作を受け付け、その操作内容の表示や装置の内部状態の表示を行う。操作部106の電力は、コントローラ部101経由で供給される。
コントローラ部101は、FET107(半導体スイッチ)、FET108(半導体スイッチ)、電源制御部109、RAM110、CPU111、電源系A112、HDD113(ハードディスク)から構成されている。また、コントローラ部101は、NVMEM−A114(不揮発性メモリ)、NVMEM−B115(不揮発性メモリ)、NVMEM−C116(不揮発性メモリ)から構成されている。
FET107は、電源部104から電力供給を受け、電源スイッチ部105からの指示または電源制御部109からの指示に従い、電源系A112とFET108への電力の供給/遮断を行う。
FET108は、FET107から電力供給を受け、電源制御部109からの指示に従い、電源系B117への電力供給/遮断を行う。
電源制御部109は、電源スイッチ部105からの指示またはCPU111からの指示を受け、FET107、FET108の電力供給/遮断の指示を行う。また、CPU111に電源スイッチ部105が操作された等の電源管理に必要な情報を通知する。
RAM110は、揮発性の記憶媒体であり、CPU111が使用するプログラムや画像データ等を一時的に記憶する。
CPU111は、HDD113に内蔵されているコントローラファームの実行媒体であり、各メモリや各I/Fなどを介して、コントローラ部101に接続されるデバイスの動作を制御する。
電源系A112は、電源制御部109、RAM110、CPU111の一部を含み、画像形成装置100の電源管理を行うためサスペンド状態でも電力は供給され続ける。
HDD113は、磁気ディスクなどの記憶媒体であり、コントローラファームや画像データなどを記憶している。
NVMEM−A114、NVMEM−B115、NVMEM−C116は、不揮発の記憶媒体であり、画像形成装置100の動作や表示などに必要なデータの中でも特に信頼性が要求されるデータを記憶している。多重バックアップの必要なデータは、同じ内容がNVMEM−A114,NVMEM−B115,NVMEM−C116に保持されている。このような多重バックアップを行うことで一部のNVMEMの故障や交換があっても、他のNVMEMから修復を行うことができる。NVMEM−A114,NVMEM−B115,NVMEM−C116は容量や記憶素子などが異なっていてもよい。
電源系B117は、CPU111、HDD113、NVMEM−A114、NVMEM−B115、NVMEM−C116を含み、サスペンド状態で電力は遮断される。
ここで、画像形成装置100が取り得る電力状態、画像形成装置100が起動可能な起動モードについて説明しておく。
画像形成装置100の電力状態には、電源ON状態、省電力状態、電源OFF状態が存在する。電源ON状態とは、画像形成装置100の構成のうち、プリンタ部102、スキャナ部103、操作部106、電源系A112、電源系B117を含む全ての構成に対して電力供給が行われる電力状態のことである。省電力状態とは、画像形成装置100の構成のうち、電源系A112に対しては電力供給が行われるが、プリンタ部102、スキャナ部103、操作部106、電源系B117を含むその他の構成に対しては電力供給が行われない電力状態のことである。電源OFF状態とは、画像形成装置100の構成のうち、プリンタ部102、スキャナ部103、操作部106、電源系A112、電源系B117を含む全ての構成に対して電力供給が行われない電力状態のことである。これらの電力状態を消費電力の大きい順に並べると、電源ON状態>省電力状態>電源OFF状態となる。
画像形成装置100の起動モードには、通常起動モード(第1の起動モード)と高速起動モード(第2の起動モード)が存在する。通常起動モードとは、電源OFF状態で、電源スイッチがONにされ、ブート処理を行って、電源ON状態に移行する起動モードのことである。高速起動モードとは、省電力状態で、電源スイッチがONにされ、ブート処理を行うことなく、電源ON状態に移行する起動モードのことである。これらの起動モードを起動時間の速い順に並べると、高速起動モード>通常起動モードとなる。
図2は、NVMEMにおけるデータの配置例を示す図である。このような仕組みにより、メモリ内におけるデータの整合チェックを行うことができる。
ここでは、4バイト単位でデータを保持しており、16バイト単位にブロックを分け、各ブロックでチェックサムを保持している。具体的には、0x0000〜0x000Fが第1のブロック、0x0010〜0x001Fが第2のブロック、0x0020〜0x002Fが第3のブロックというように分けている。
また、第1のブロックは、チェックサム0、データ01、データ02、データ03から構成されており、チェックサム0は0x0004〜0x000Fをバイト単位で加算し、最後に1加算したものである。データ01、データ02、データ03のいずれかの書き込み時、チェックサムも再計算し書き込む。これにより、メモリ単位で、整合チェック時にデータ01、データ02、データ03の値が壊れていないかチェックすることができる。
第2のブロック以降も同様の形式である。
図3は、NVMEMにおけるデータの整合チェックパターンを示す図である。このような方法により、複数のメモリ間におけるデータの整合チェックを行うことができる。
パターン1は、全NVMEMの値が”A”であり、整合がとれている状態を示している。そのため、修復処理を行う必要はなく、正常起動する。
パターン2は、NVMEM−Bの値のみが”B”で異なっており、各メモリの多数決によりNVMEM−Bの値を”A”に修復し、正常起動する。
パターン3は、NVMEM−Aの値ものが”A”で異なっており、各メモリの多数決によりNVMEM−Aの値を”B”に修復し、正常起動する。
パターン4は、全NVMEMの値が異なっており、各メモリの多数決では修復元を決定でいないため、操作部106にエラーを表示する。
パターン5は、NVMEM−Cの値がチェックサムエラーで特定できないことを示している(表中には”‐”で表記する)。この場合、NVMEM−A/NVMEM−Bの値は”A”で一致しているため、NVMEM−Cの値を”A”に修復し、正常起動する。
パターン6は、NVMEM−Cの値がチェックサムエラーで、かつ、NVMEM−AとNVMEM−Bの値が異なるため、修復元を決定できないため、操作部106にエラーを表示する。
パターン7は、NVMEM−Aのみ値が正常なため、NVMEM−BとNVMEM−Cの値を”A”に修復し、正常起動する。
パターン8は、全NVMEMがチェックサムエラーとなっているため、操作部106にエラーを表示する。
なお、これらのパターンは、代表的なものを示しており、予め整合チェック方法と修復方法が決まっていれば、これ以外の方法を採用してもよい。例えば、今回は単純な多数決による修復方法を例に示したが、各NVMEMのハード的な信頼度などに応じて重みづけを行ってもよい。
また、ここではNVMEMの個数が3つの場合について説明したが、NVMEMの個数は複数であれば3つ以外であってもよい。
図4は、画像形成装置において電源スイッチがONになった際の動作を示すフローチャートである。図4の処理は、CPU111が、HDD113に記憶されたプログラムをRAM110に読み出して実行することによって実現される。なお、高速起動モードで起動する際には、プログラムは既にRAM110に保持されているため、プログラムをRAM110からHDD113に読み出す処理は省略される。
S101において、電源スイッチ部105は、電源がONされたことを検知する。
S102において、今回の起動が通常起動モードの起動であればS103に進み、今回の起動が高速起動モードの起動であればS108に進む。ここで、通常起動モードとは、電源系A112と電源系B117のどちらにも電力が供給されない電源OFF状態からブート処理を行って起動する起動方法であり、S103〜S106に対応する。一方、高速起動モードとは、RAM110に保持されたRAMイメージを用いて、電源系A112に電力供給され電源系B117には電力供給ないサスペンド状態からレジューム処理を行って起動する起動方法であり、S108〜S109に対応する。すなわち、S102においては、電源がONされた時の状態が電源OFF状態であればS103に進み、電源がONされた時の状態がサスペンド状態であればS108に進む。
S103において、FET107は、電源スイッチ部105からの指示を受け、電源部104から供給されている電力を、電源系A112とFET108に供給する。
S104において、電源制御部109は、FET107からの電力供給を受け起動し、FET107とFET108に電力供給指示を行う。FET107は、すでに電源スイッチ部105から電力供給指示を受けている。しかし、電源制御部109からも電力供給指示を行うことで、FET107が電源スイッチ部105から電力遮断指示を受けても、FET107の電力は遮断されなくなる。そして、電源制御部109からの電力遮断指示も必要となる。これにより、CPU111で電力管理を行うことができるようになる。また、FET108は、電源制御部109から電源供給指示を受けることで、電源系B117に電力供給を行う。
S105において、CPU111は、RAMチェック等を含むブート処理を実行する。
S106において、CPU111は、HDD113に保存されているコントローラファームをRAM110に読み込み、その展開したプログラムに従い処理を実行し、システム全体を起動させる。
S107において、CPU111は、複数のMVMEMに対して整合チェック処理Aを実行する。整合チェック処理Aの詳細は、図5を用いて後述する。
S108において、CPU111は、電源制御部109経由で、FET108に電力供給指示を行う。これを受け、FET108は、電源系Bに電力供給を行う。
S109において、CPU111は、サスペンド状態になっているコントローラファームのレジューム処理を実行し、システム全体を起動させる。
S107において、CPU111は、複数のMVMEMに対して整合チェック処理Bを実行する。整合チェック処理Bの詳細は、図6を用いて後述する。
図5は、整合性チェック処理Aの詳細を示すフローチャートである。整合性チェック処理Aとは、通常起動モードで起動した際に複数のMVMEMに対して行う整合チェック処理方法である。図5の処理は、CPU111が、HDD113に記憶されたプログラムをRAM110に読み出して実行することによって実現される。
S201において、CPU111は、各NVMEMの全データを読出してRAM110に記憶する。なお、この時に読出す各NVMEMのデータの中には、代表データ(所定のデータ)も含まれる。代表データとは、シリアルナンバーなどの個体情報等のように、前回起動時から今回起動時までの間に変化することのないデータである。代表データは、例えば、各NVMEMにおいて、図2のデータ01に保持されている。
S202において、CPU111は、各NVMEM間のデータの値のチェックを一つずつ行う。このチェック方法は、図3を用いて説明した通りである。S202でOKであれば、S205に進む。S202でNGであれば、S203に進む。
S203において、CPU111は、整合がとれなかったデータの修復が可能か否か判断する。S203でYESであれば、S204に進む。S203でNOであれば、S206に進む。
S204において、CPU111は、S202でチェックした整合のパターンに対応する修復方法でデータの修復処理を行う。整合のパターンと修復処理の対応関係は、図3を用いて説明した通りである。
S205において、CPU111は、全領域のデータのチェックが完了したか否か判断する。ここで、S205が正常に終了した際に、CPU111は、各NVMEMの代表データをRAM110に保持する。S205でYESであれば、メインフローに戻り、画像形成装置100を使用可能とする。S205でNOであれば、S202に進む。
S206において、CPU111は、操作部106にエラーを表示する。
図6は、整合性チェック処理Bの詳細を示すフローチャートである。整合性チェック処理Bとは、高速起動モードで起動した際に複数のMVMEMに対して行う整合チェック処理方法である。図6の処理は、CPU111が、HDD113に記憶されたプログラムをRAM110に読み出して実行することによって実現される。
S301において、CPU111は、RAM110に保持されている各NVMEMの整合チェック済みのデータにアクセスし、前回通常起動時の各NVMEMの代表データを読み出す(第1の読出)。
S302において、CPU111は、現在接続されている各NVMEMの代表データにアクセスし、今回高速起動時の各NVMEMの代表データを読み出す(第2の読出)。
S303において、CPU111は、各NVMEMについて、代表データのみを使用して、高速に各NVMEMの整合チェックを行う。具体的には、各NVMEMについて、S301で読み出した前回通常起動時のNVMEMの代表データと、S302で読み出した今回高速起動時のNVMEMの代表データとを比較し、代表データが一致するか否かチェックする。S303でOKであれば、メインフローに戻り、画像形成装置100を使用可能とする。S303でNGであれば、S304に進む。
S304において、CPU111は、再起動を行う。この再起動には、S103〜S106で説明した通常起動モードの起動処理と、S107で説明した整合チェックAが含まれる。
図7は、画像形成装置において電源スイッチがOFFになった際の動作を示すフローチャートである。図7の処理は、CPU111が、HDD113に記憶されたプログラムをRAM110に読み出して実行することによって実現される。図7の処理は、CPU111が、HDD113に記憶されたプログラムをRAM110に読み出して実行することによって実現される。
S401において、CPU111は、電源制御部109経由で、電源スイッチ部105がOFFされたことを検知する。
S402において、CPU111は、NVMEM−A114に保存されている起動モードを読み込み、高速起動モードが有効になっているか否か判断する。S402でYESであれば、S405に進む。S402でNOであれば、S403に進む。
S403において、CPU111は、画像形成装置100のシャットダウン処理を行う。
S404において、CPU111は、電源制御部109経由で、FET107及びFET108に電力遮断指示を行う。これにより、電源系A112及び電源系B117への電力供給が遮断され、画像形成装置100は電源OFF状態となる。
S405において、CPU111は、画像形成装置100のサスペンド処理を行う。
S406において、CPU111は、電源制御部109経由で、FET108に電力遮断指示を行う。これにより、電源系A112への電力供給は継続されつつ、電源系B117への電力供給が遮断され、画像形成装置100はサスペンド状態となる。
第1の実施形態によれば、高速起動モードで起動する際に、各メモリについて、前回通常起動時の代表データと今回高速起動時の代表データを比較して、データの整合性のチェックを行う。これにより、複数のメモリを用いて多重バックアップを行う情報処理装置に対してサスペンド機能を適用した際に、サスペンド状態でメモリが交換されることで複数のメモリ間のデータの整合性がとれなくなることを検知することが可能となる。
〔他の実施形態〕
本発明は、以下の処理を実行することによっても実現される。
即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (15)

  1. 起動時に複数の記憶手段のそれぞれに記憶され特定のデータの整合性をチェックするチェック処理を実行する第1の起動モードと、起動時に前記チェック処理を実行しない第2の起動モードとを含む複数の起動モードの何れかで起動可能な情報処理装置であって、
    前記複数の記憶手段のそれぞれから第1の所定のデータを読み出す第1の読出手段と、
    前記第1の読出手段により読み出された前記第1の所定のデータを保持する保持手段と、
    前記情報処理装置が前記第2の起動モードで起動する場合に、複数の記憶手段のそれぞれから第2の所定のデータを読み出す第2の読出手段と、
    前記保持手段により保持された前記第1の所定のデータと前記第2の読出手段により読み出された前記第2の所定のデータとが一致しない場合に、前記チェック処理を実行するよう制御する制御手段と、を有することを特徴とする情報処理装置。
  2. 前記第1の所定のデータ及び前記第2の所定のデータは、記憶手段を特定するための個体情報である、ことを特徴とする請求項1に記載の情報処理装置。
  3. 前記第1の所定のデータ及び前記第2の所定のデータは、記憶手段のシリアルナンバーである、ことを特徴とする請求項1又は2に記載の情報処理装置。
  4. 前記複数の記憶手段のそれぞれで記憶される前記特定のデータは、セキュリティーに関する情報、又は、課金に関する情報、であることを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。
  5. 前記制御手段は、前記保持手段により保持された前記第1の所定のデータと前記第2の読出手段により読み出された前記第2の所定のデータとが一致しない場合に、前記情報処理装置を第1の起動モードで起動する、ことを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  6. 前記制御手段は、前記チェック処理を実行した結果として、前記複数の記憶手段のそれぞれに記憶された前記特定のデータが互いに一致した場合に、前記情報処理装置を使用可能とする、ことを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
  7. 前記制御手段は、前記チェック処理を実行した結果として、前記複数の記憶手段のそれぞれに記憶された前記特定のデータが互いに一致しなかった場合に、エラーを通知する、ことを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。
  8. 前記第1の起動モードは、ブート処理を行う起動モードである、ことを特徴とする請求項1乃至7の何れか1項に記載の情報処理装置。
  9. 前記第2の起動モードは、ブート処理を行わずに揮発性のメモリに記憶されるデータを使ってレジューム処理を行う起動モードであることを特徴とする請求項1乃至8の何れか1項に記載の情報処理装置。
  10. 前記記憶手段は、不揮発性の記憶媒体である、ことを特徴とする請求項1乃至9の何れか1項に記載の情報処理装置。
  11. 画像を形成する画像形成手段を更に有する、ことを特徴とする請求項1乃至10の何れか1項に記載の情報処理装置。
  12. 前記制御手段は、前記保持手段により保持された前記第1の所定のデータと前記第2の読出手段により読み出された前記第2の所定のデータとが一致する場合に、前記チェック処理を実行しない、ことを特徴とする請求項1乃至11の何れか1項に記載の情報処理装置。
  13. 前記複数の記憶手段は、第1記憶手段、第2記憶手段及び第3記憶手段を含み、前記制御手段は、前記チェック処理を実行した結果として、前記第1記憶手段と前記第2記憶手段とに記憶された前記特定のデータが互いに一致し、前記第3記憶手段に記憶されたデータが前記第1記憶手段及び前記第2記憶手段に記憶された前記特定のデータとは一致しない場合、前記第1記憶手段及び前記第2記憶手段に記憶された前記特定のデータを前記第3記憶手段に記憶する、ことを特徴とする請求項1乃至11の何れか1項に記載の情報処理装置。
  14. 起動時に複数の記憶手段のそれぞれに記憶され前記特定のデータの整合性をチェックするチェック処理を実行する第1の起動モードと、起動時に前記チェック処理を実行しない第2の起動モードとを含む複数の起動モードの何れかで起動可能な情報処理装置の制御方法であって、
    前記複数の記憶手段のそれぞれから第1の所定のデータを読み出す第1の読出工程と、前記第1の読出工程で読み出された前記第1の所定のデータを保持する保持工程と、
    前記情報処理装置が前記第2の起動モードで起動する場合に、複数の記憶手段のそれぞれから第2の所定のデータを読み出す第2の読出工程と、
    前記保持工程により保持された前記第1の所定のデータと前記第2の読出工程により読み出された前記第2の所定のデータとが一致しない場合に、前記チェック処理を実行するよう制御する制御工程と、を有することを特徴とする制御方法。
  15. 起動時に複数の記憶手段のそれぞれに記憶され前記特定のデータの整合性をチェックするチェック処理を実行する第1の起動モードと、起動時に前記チェック処理を実行しない第2の起動モードとを含む複数の起動モードの何れかで起動可能な情報処理装置を、
    前記複数の記憶手段のそれぞれから第1の所定のデータを読み出す第1の読出手段、前記第1の読出手段により読み出された前記第1の所定のデータを保持する保持手段、前記情報処理装置が前記第2の起動モードで起動する場合に、前記複数の記憶手段のそれぞれから第2の所定のデータを読み出す第2の読出手段、及び、前記保持手段により保持された前記第1の所定のデータと前記第2の読出手段により読み出された前記第2の所定のデータとが一致しない場合に、前記チェック処理を実行するよう制御する制御手段、として機能させるためのプログラム。
JP2012122905A 2012-05-30 2012-05-30 情報処理装置、情報処理装置の制御方法及びプログラム Active JP6000655B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012122905A JP6000655B2 (ja) 2012-05-30 2012-05-30 情報処理装置、情報処理装置の制御方法及びプログラム
US13/902,690 US10205841B2 (en) 2012-05-30 2013-05-24 Information processing apparatus, control method of information processing apparatus, and storage medium
CN201310206501.0A CN103455394B (zh) 2012-05-30 2013-05-29 信息处理装置及信息处理装置的控制方法
US16/234,158 US10530954B2 (en) 2012-05-30 2018-12-27 Information processing apparatus, control method of information processing apparatus, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012122905A JP6000655B2 (ja) 2012-05-30 2012-05-30 情報処理装置、情報処理装置の制御方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2013250609A JP2013250609A (ja) 2013-12-12
JP2013250609A5 JP2013250609A5 (ja) 2015-07-23
JP6000655B2 true JP6000655B2 (ja) 2016-10-05

Family

ID=49669904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012122905A Active JP6000655B2 (ja) 2012-05-30 2012-05-30 情報処理装置、情報処理装置の制御方法及びプログラム

Country Status (3)

Country Link
US (2) US10205841B2 (ja)
JP (1) JP6000655B2 (ja)
CN (1) CN103455394B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984790B2 (ja) 2013-12-18 2016-09-06 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、記憶媒体およびプログラム
JP2023026946A (ja) * 2021-08-16 2023-03-01 富士フイルムビジネスイノベーション株式会社 情報処理装置およびプログラム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214684A (ja) * 1993-01-13 1994-08-05 Nippon Steel Corp コンピュータ
JPH0793505A (ja) * 1993-09-21 1995-04-07 Sharp Corp 計数積算装置
US5710930A (en) * 1995-08-04 1998-01-20 Intel Corporation Apparatus and a method for allowing an operating system of a computer system to persist across a power off and on cycle
JP4022936B2 (ja) * 1997-02-05 2007-12-19 富士ゼロックス株式会社 制御装置
US6298370B1 (en) * 1997-04-04 2001-10-02 Texas Instruments Incorporated Computer operating process allocating tasks between first and second processors at run time based upon current processor load
JP3328832B2 (ja) * 1999-03-12 2002-09-30 カシオ計算機株式会社 データ処理装置
JP2000322160A (ja) * 1999-05-10 2000-11-24 Denso Corp データ処理装置
JP2001142839A (ja) * 1999-11-18 2001-05-25 Hitachi Ltd 情報処理装置
US7890741B2 (en) * 2000-12-01 2011-02-15 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US6735663B2 (en) * 2000-12-18 2004-05-11 Dell Products L.P. Combination personal data assistant and personal computing device
US6564286B2 (en) * 2001-03-07 2003-05-13 Sony Corporation Non-volatile memory system for instant-on
US7356677B1 (en) * 2001-10-19 2008-04-08 Flash Vos, Inc. Computer system capable of fast switching between multiple operating systems and applications
US7082529B2 (en) * 2003-04-25 2006-07-25 Dell Products L.P. Method and apparatus for capturing display characteristic information to achieve faster boot and resume of an information handling system
US20050044302A1 (en) * 2003-08-06 2005-02-24 Pauley Robert S. Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules
US20050138267A1 (en) * 2003-12-23 2005-06-23 Bains Kuljit S. Integral memory buffer and serial presence detect capability for fully-buffered memory modules
US20050240558A1 (en) * 2004-04-13 2005-10-27 Reynaldo Gil Virtual server operating on one or more client devices
JP4616586B2 (ja) * 2004-06-30 2011-01-19 富士通株式会社 メモリ初期化制御装置
US7046538B2 (en) * 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
US7607003B2 (en) * 2004-09-21 2009-10-20 Cyberlink Corp. System and method for loading an operating system on a personal computer
US20060161582A1 (en) * 2005-01-18 2006-07-20 Microsoft Corporation Application object as primitive of operating system
US7590839B2 (en) * 2005-03-22 2009-09-15 Qnx Software Systems Gmbh & Co. Kg System employing fast booting of application programs
US7489923B2 (en) * 2005-08-05 2009-02-10 Research In Motion Limited Methods and systems for handling software operations associated with startup and shutdown of handheld devices
JP4827537B2 (ja) * 2006-01-23 2011-11-30 キヤノン株式会社 画像処理装置および画像処置装置の起動方法
US20070220228A1 (en) * 2006-03-15 2007-09-20 Inventec Corporation Computer memory configuration inspection method and system
JP4918350B2 (ja) * 2006-03-29 2012-04-18 富士通株式会社 情報処理装置、電源制御方法及びプログラム
US20100306773A1 (en) * 2006-11-06 2010-12-02 Lee Mark M Instant on Platform
JP4748057B2 (ja) 2006-12-28 2011-08-17 ソニー株式会社 情報処理装置、起動方法、およびプログラム
JP2009259197A (ja) 2008-03-18 2009-11-05 Ricoh Co Ltd 情報処理装置およびその起動方法
JP5292978B2 (ja) * 2008-08-01 2013-09-18 富士通株式会社 制御装置、情報処理装置、及びメモリモジュール認識方法
JP5444698B2 (ja) * 2008-11-25 2014-03-19 カシオ計算機株式会社 データ処理装置及びプログラム
CN101630267B (zh) 2009-08-24 2012-09-05 中兴通讯股份有限公司 一种嵌入式系统及其控制方法
CN101976198B (zh) 2010-10-27 2014-11-05 中兴通讯股份有限公司 一种嵌入式系统中控制应用程序启动的方法和装置
CN102207881B (zh) 2011-07-07 2014-01-22 电子科技大学 一种基于Android的操作系统快速启动方法

Also Published As

Publication number Publication date
US10530954B2 (en) 2020-01-07
US20130321848A1 (en) 2013-12-05
US20190132466A1 (en) 2019-05-02
CN103455394B (zh) 2016-05-18
US10205841B2 (en) 2019-02-12
CN103455394A (zh) 2013-12-18
JP2013250609A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
US8700935B2 (en) Power supply unit configured to not control a power supply from reducing the power state to a mirroring unit and storage units during a rebuild operation even when such power reducing state is satisfied
JP4839841B2 (ja) スナップショット再起動方法
US8713296B2 (en) Apparatus for restoring setting information of a board management controller from a backup memory before loading an OS when a system board is replaced
JP5460167B2 (ja) 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP5780769B2 (ja) データ処理装置、その制御方法およびプログラム、並びに記憶媒体
JP2011028430A (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP2009187134A (ja) 情報処理装置、情報処理装置の起動制御方法、プログラム及び記録媒体
JP2008097105A (ja) 記憶装置及び起動方法
JP2011095916A (ja) 電子機器
JP6000655B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP5970867B2 (ja) 情報処理装置、画像形成装置およびプログラム
JP5747680B2 (ja) 情報処理装置、画像形成装置およびプログラム
JP2002099390A (ja) ディスク制御装置
JP6746095B2 (ja) 印刷制御装置およびプログラム
WO2018145456A1 (zh) 热敏打印机的打印方法、打印机和计算机可读存储介质
JP2015032103A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP6160688B2 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
JP2010079572A (ja) 情報処理装置、外部記憶装置、制御方法
JP6842641B2 (ja) 画像形成装置
JP6532240B2 (ja) 情報処理装置およびその制御方法
JP6526111B2 (ja) 印刷装置及びその制御方法
JP5800861B2 (ja) 情報処理装置、情報処理装置の制御方法及び制御プログラム
US10992825B2 (en) Image forming apparatus, method for controlling image forming apparatus, and storage medium
JP6981098B2 (ja) 復旧制御装置、復旧制御システム、復旧制御方法、及び、復旧制御プログラム
JP2010079579A (ja) レジューム方法および情報処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160831

R151 Written notification of patent or utility model registration

Ref document number: 6000655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151