TWI526817B - 電腦系統、可適性休眠控制模組及其控制方法 - Google Patents

Description

電腦系統、可適性休眠控制模組及其控制方法

本創作係與電腦系統、控制模組及控制方法有關，特別有關於具可適性休眠控制功能的電腦系統、可適性休眠控制模組及可適性休眠控制方法。

習知進階組態與電源介面(Advanced Configuration and Power Interface，ACPI)標準是當前最常見的電源管理規格。藉由此ACPI標準，令研發人員可以更便捷地對電腦系統進行電源管理。

於ACPI標準中，電腦系統的睡眠狀態(Sleeping States，S-States)包括S0、S1、S2、S3、S4或S5六種模式。於此僅針對較為常用的S0、S3及S4三種模式進行介紹。

於S0模式下，電腦系統為正常開機運作的狀態。

S3模式又稱為待機(Standby)模式或掛到主記憶體(Suspend to RAM，STR)模式，於待機模式下，一電腦系統僅提供電力至一主記憶體，而停止供電至其他裝置以節省電力。當電腦系統離開待機模式時，由於該主記憶體中仍儲存有該電腦系統進入待機模式前的所有狀態資料，該電腦系統不須重載各種軟體(如驅動程式或作業系統)或重新進行初始化即可直接運作，而可實現快速開機功能並恢復至進入待機模式前的狀態。

更詳細地，由於該主記憶體為揮發性記憶體(volatile memory)，故該電腦系統須在進入待機模式後持續供電至該主記憶體。一旦該主記憶體被斷電，將導致儲存於該主記憶體的所有資料(包括該電腦系統的狀態資料)消失，如此將使得該電腦系統無法於離開待機模式後實現快速開機功能及恢復至進入待機模式前的狀態。

S4模式又稱為休眠(Hibernate)模式或掛到硬碟(Suspend to Disk，STD)模式。請參閱圖1A及圖1B，圖1A為習知休眠模式的第一示意圖，圖1B為習知休眠模式的第二示意圖，用以說明習知電腦系統進入休眠模式及離開休眠模式的運作方式。

如圖1A所示，習知電腦系統1包括一中央處理器10、一主記憶體12及一硬碟14。該主記憶體12中儲存有對應該習知電腦系統1當前狀態的一狀態資料120。

該硬碟14儲存有一休眠程式140。該休眠程式140係專用於特定的該中央處理器10。具體而言，該休眠程式140係該習知電腦系統1的作業系統(Operating system，OS)或開機程式(bootloader)的一部分。

當該中央處理器10收到一休眠觸發訊號時，可執行該休眠程式140以使該習知電腦系統10進入休眠模式。具體而言，該中央處理器10於執行該休眠程式140後，可將該狀態資料120備份至該硬碟14以作為一備份狀態資料120’，並停止供電至該習知電腦系統1的所有裝置(包括該主記憶體12)以節省電力。

當已進入休眠模式的該中央處理器10收到一喚醒觸發訊號時，可執行該休眠程式140以離開休眠模式。具體而言，該中央處理器10被喚醒並執行該休眠程式140後，可自該硬碟14載入該備份狀態資料120’至該主記憶體12以作為該狀態資料120(如圖1B所示)，並重新開啟其他裝置。

藉此，該習知電腦系統1可實現快速開機功能，並可藉由該備份狀態資料120’，於被喚醒後快速恢復當前狀態為進入休眠模式前的狀態。並且，由於該習知電腦系統1於休眠模式下對 所有裝置停止供電，因此休眠模式為睡眠狀態中最省電的模式。

然而，由於該休眠程式140係專用於特定的該中央處理器10。當該習知電腦系統1的製造商欲推出使用新的中央處理器(即，與該中央處理器10不同類型的另一中央處理器)的該習知電腦系統1時，系統製造商的研發人員須對該休眠程式140進行大幅度的修改，以使該休眠程式140可適用於新的該中央處理器。並且，由於該休眠程式140係作業系統或開機程式的一部分，更增添了前述修改的難度及複雜度。

是以，習知休眠模式執行方案存在上述可適性過低的問題，而亟待更有效的解決方案被提出。

本發明之主要目的，係在於提供一種電腦系統、可適性休眠控制模組及可適性休眠控制方法，可適用於不同類型的中央處理器。

為達上述目的，本發明係提供一種電腦系統，包括一JTAG連接埠、電性連接該JTAG連接埠的一中央處理器及連接該JTAG連接埠的一輔助處理器。該輔助處理器具有對應該中央處理器的一喚醒資料。其中，該輔助處理器於接收一休眠觸發訊號時發送一休眠控制訊號至該中央處理器，藉由對該中央處理器的控制來執行一休眠程序，該休眠程序包括備份該電腦系統當前的一狀態資料並關閉該電腦系統；並且，該輔助處理器於接收一喚醒觸發訊號時發送一喚醒控制訊號至該中央處理器，藉由對該中央處理器的控制來依據該喚醒資料執行一喚醒程序，該喚醒程序包括使該電腦系統恢復至執行該休眠程序前的狀態。

本發明進一步提供一種可適性休眠控制模組，包括經由一JTAG連接元件連接一電腦系統的一JTAG連接埠的一輔助連接埠及電性連接該輔助連接埠的一輔助處理器。該輔助處理器具有對應該中央處理器的一喚醒資料。其中該JTAG連接埠電性連接該電腦系統的一中央處理器。其中，該輔助處理器於接收一休眠觸發訊號時發送一休眠控制訊號至該中央處理器，藉由對該 中央處理器的控制來執行一休眠程序，該休眠程序包括備份該電腦系統的當前狀態並關閉該電腦系統；並且，該輔助處理器於接收一喚醒觸發訊號時發送一喚醒控制訊號至該中央處理器，藉由對該中央處理器的控制來依據該喚醒資料執行一喚醒程序，該喚醒程序包括使電腦系統恢復至執行該休眠程序前的狀態。

本發明進一步提供一種可適性休眠控制方法，包括下列步驟：a)一輔助處理器於接收一休眠觸發訊號時發送一休眠控制訊號至一電腦系統的一中央處理器，藉由對該中央處理器的控制來執行一休眠程序；b)該中央處理器依據該休眠控制訊號備份該電腦系統的當前狀態並關閉該電腦系統；c)該輔助處理器於接收一喚醒觸發訊號時取得對應該電腦系統的一中央處理器的一喚醒資料；d)發送一喚醒控制訊號及該喚醒資料至該中央處理器，藉由對該中央處理器的控制來依據該喚醒資料執行一喚醒程序；及e)該中央處理器依據該喚醒控制訊號使該電腦系統恢復至執行該休眠程序前的狀態。

本發明經由以輔助處理器取代中央處理器來執行休眠程序及喚醒程序，可在不必修改電腦系統的作業系統或啟動程式的狀況下，令採用不同類型的中央處理器的電腦系統皆可實現快速開機功能。

1‧‧‧習知電腦系統

10、22‧‧‧中央處理器

12、26‧‧‧主記憶體

120、260‧‧‧狀態資料

120’、260’‧‧‧備份狀態資料

14‧‧‧硬碟

140‧‧‧休眠程式

2‧‧‧電腦系統

20‧‧‧JTAG連接埠

24、40‧‧‧輔助處理器

240、400‧‧‧喚醒資料

28‧‧‧非揮發性記憶體

30‧‧‧觸發元件

32‧‧‧印刷電路板

34‧‧‧讀取模組

36‧‧‧外部記憶體

4‧‧‧可適性休眠控制模組

42‧‧‧輔助連接埠

44‧‧‧輔助印刷電路板

a1、a2‧‧‧JTAG連接元件

S600-S612‧‧‧第一控制步驟

S700-S720‧‧‧第二控制步驟

圖1A為習知休眠模式的第一示意圖。

圖1B為習知休眠模式的第二示意圖。

圖2為本發明第一具體實施例之電腦系統架構圖。

圖3為本發明第一具體實施例之電腦系統外觀示意圖。

圖4為本發明第一具體實施例之可適性休眠控制模組架構圖。

圖5為本發明第一具體實施例之可適性休眠控制模組外觀示意圖。

圖6為本發明第一具體實施例之可適性休眠控制方法流程圖。

圖7為本發明第二具體實施例之可適性休眠控制方法流程圖。

茲就本發明之一較佳實施例，配合圖式，詳細說明如後。

首請參閱圖2，為本發明第一具體實施例之電腦系統架構圖。如圖2所示，本發明之具可適性休眠控制功能的電腦系統2(以下簡稱電腦系統2)主要包括一JTAG連接埠20、一中央處理器22及一輔助處理器24。

該JTAG連接埠20用於傳輸指令或資料。具體而言，該JTAG連接埠20係支援聯合測試工作群組(Joint Test Action Group，JTAG)介面技術的連接埠。

值得一提的是，JTAG介面技術是基於IEEE-1149.1邊界掃描架構(IEEE-1149.1 Boundary Scan Architecture)所發展出的技術。 於應用方面，JTAG介面是一種專門用於燒錄或測試一印刷電路板(Printed Circuit Board，PCB)(如圖3所示之印刷電路板32)的介面。

舉例來說，於研發階段，當研發人員想對該電腦系統2的各個功能進行偵錯或除錯(debug)時，可將一電路模擬器(In-Circuit Emulator，ICE)連接至該電腦系統2的該JTAG連接埠20。接著，該研發人員可操作該電路模擬器來發送特定的一控制訊號至該電腦系統2，並觀察該電腦系統2依據該控制訊號運作時，是否發生錯誤以及錯誤是否排除。綜上所述，該研發人員可便捷地經由JTAG介面技術輸入各種的該控制訊號至該電腦系統2，以模擬各種狀況並進行偵錯或除錯。

較佳地，該控制訊號包括一位址欄位及一指令欄位。該位址欄位對應至欲控制的裝置的一硬體位置，以指示該中央處理器22欲控制的裝置為何。該指令欄位用以指示控制操作的內容(如中斷電力、提供電力、讀取資料或寫入資料)。

由於上述優點，電腦系統於研發階段可設置該JTAG連接埠20，以方便研發人員進行偵錯或除錯。

該中央處理器22電性連接該JTAG連接埠20，並可控制該電腦系統2的各元件運作(如電源開啟/關閉或滑鼠致能/禁能)。並且，該中央處理器22可經由該JTAG連接埠20接收該控制訊號，並執行對應該控制訊號的操作。較佳地，該中央處理器22支援JTAG技術。

舉例來說，若該控制訊號為一關機控制訊號，則該中央處理器22於收到該關機控制訊號後，可關閉該電腦系統2的所有裝置(包括該中央處理器22)，以使該電腦系統2進入關機狀態。

該輔助處理器24連接該JTAG連接埠20。具體而言，該輔助處理器24經由一JTAG連接元件a1連接該JTAG連接埠20。該JTAG連接埠20連接該JTAG連接元件a1的一端，該輔助處理器連接該JTAG連接元件a1的另一端。較佳地，該JTAG連接元件a1係匯流排(bus)或印刷於該印刷電路板32的導電線路，但不以此為限。

該輔助處理器24可經由該JTAG連接元件a1及該JTAG連接埠20發送該控制訊號至該中央處理器22以控制該中央處理器22，並藉由該中央處理器22來控制該電腦系統2。

接著說明本發明的該輔助處理器24如何控制該電腦系統2進入一休眠模式(Hibernate mode)。該輔助處理器24於接收到一休眠觸發訊號時，可發送對應該休眠觸發訊號的一休眠控制訊號至該中央處理器22以控制該中央處理器22。本實施例中，該輔助處理器24係經由發送該休眠控制訊號來執行一休眠程序。該休眠程序包括藉由控制該中央處理器22來備份該電腦系統2的當前狀態的動作，以及關閉該電腦系統2，以使該電腦系統2進入該休眠模式的動作。

具體而言，該電腦系統2更包括一主記憶體26(如隨機存取記憶體(Random Access Memory，RAM))及一非揮發性記憶體28(non-volatile memory，如磁碟硬碟(Hard Disk Drive，HDD)、快閃記憶體(flash memory)或固態硬碟(Solid State Drive，SSD))。該主記憶體26電性連接該中央處理器22，用以暫存一 狀態資料260。其中，前述狀態資料260係用以表示該電腦系統2的當前狀態(如當前開啟的應用程式、視窗或當前的系統設定參數)，並被儲存於該主記憶體26的一存取資料位址。

該輔助處理器24執行該休眠程序時，係控制該中央處理器22以將該狀態資料260自該存取資料位址備份至該非揮發性記憶體28的一映射位址，其中該映射位址對應至該存取資料位址。藉此，該非揮發性記憶體28可儲存有一備份狀態資料260’，而可避免因該主記憶體26被斷電而遺失該狀態資料260。並且，該電腦系統2於進入該休眠模式(即，該輔助處理器24執行該休眠程序成功)後可完全關閉，而不需提供電力至該主記憶體26。

接著說明該輔助處理器24如何控制該電腦系統2離開該休眠模式。當該輔助處理器24接收到一喚醒(wake up)觸發訊號時，可先取得對應該中央處理器22的一喚醒資料240，並依據該喚醒資料240發送一喚醒控制訊號至該中央處理器22以控制該中央處理器22。本實施例中，該輔助處理器24係經由發送該喚醒控制訊號來執行一喚醒程序。該喚醒程序係包括藉由控制該中央處理器22啟動該電腦系統2的動作，以及使該電腦系統2恢復至執行該休眠程序前的狀態的動作。

具體而言，該喚醒資料240可被儲存於該輔助處理器24的一記憶體、該非揮發性記憶體28或連接該中央處理器22的一外部記憶體。若該喚醒資料240被設計為儲存於該輔助處理器24的記憶體，由於該研發人員可不須考慮不同檔案系統(file system)間(即，該非揮發性記憶體28與該輔助處理器24可能使用不同的檔案系統標準)的存取問題，而可有效縮短研發時間。本實施例中，該喚醒資料240主要包括對應該中央處理器22的一暫存器資料位址、該存取資料位址及該映射位址。較佳地，該暫存器資料位址係由該研發人員依據該中央處理器22的類型所預先設定，該存取資料位址係該輔助處理器24於執行該休眠程序時所取得的該主記憶體26儲存該狀態資料250的記憶體位 址，該映射位址係該研發人員預先於該非揮發性記憶體28中所規畫的用以儲存該備份狀態資料260’的記憶體位址，但不以此限定。

該輔助處理器24取得該喚醒資料240後，依據該喚醒資料240發出該喚醒控制訊號至該中央處理器22，以執行該喚醒程序。通過該喚醒程序的執行，該輔助處理器24可傳送該暫存器資料位址至該中央處理器22，以使該中央處理器22依據該暫存器資料位址運作。

更詳細地，該中央處理器22包括複數暫存器。並且，各該暫存器分別對應至一組該暫存器資料位址。該中央處理器22係依據複數該暫存器資料位址來對該複數暫存器進行存取控制，以執行各種運算或程序。

因此，於本發明中，當該中央處理器22收到該喚醒控制訊號及該暫存器資料位址後，該中央處理器22可被致能。並且，該中央處理器22可依據該暫存器資料位址來對該複數暫存器進行存取控制，而可依據該喚醒控制訊號執行對應控制(如控制該電腦系統2的其他裝置恢復運作)。

該中央處理器22依據該喚醒控制訊號及該暫存器資料位址恢復正常運作後，可進一步依據該喚醒控制訊號、該存取資料位址及該映射位址讀取該備份狀態資料260’，並載入至該主記憶體26的存取資料位址以恢復該狀態資料260。藉此，該輔助處理器24經由該喚醒資料240可使該中央處理器22快速恢復正常運作，並使該電腦系統2可實現快速開機功能及休眠控制功能。

舉例來說，當製造商將該電腦系統2的該中央處理器22(如第一中央處理器)替換為不同類型的另一中央處理器(如第二中央處理器)，以作為新產品時，該製造商的該研發人員僅需修改該喚醒資料(如將對應該第一中央處理器的該暫存器資料位址替換為對應該第二中央處理器的該暫存器資料位址)，透過該輔助處理器24，即可使配置有該第二中央處理器的電腦系統實現 快速開機功能及休眠控制功能，而不須另外對該電腦系統2的作業系統或啟動程式進行修改。綜上所述，本發明實可有效縮短電腦系統的研發時間。

較佳地，該喚醒資料240係一文字檔(如一腳本檔(script file))或一二元檔(binary file)。當該喚醒資料240為該文字檔時，該輔助處理器24可先將該文字檔轉換(如編譯(compiler)或組譯(assembler))為該二元檔，再依據該二元檔的內容執行該喚醒程序。

於本發明之另一實施例中，該電腦系統2更包括一觸發元件30(如電源按鍵)。該觸發元件30連接該中央處理器22，並於接受外部操作時產生該休眠觸發訊號或該喚醒觸發訊號，並經由該中央處理器22傳送至該輔助處理器24。本實施例中該觸發元件30係連接該中央處理器22，但不以此為限。於另一實施例中，該觸發元件30亦可直接連接該輔助處理器24，並直接傳送該休眠觸發訊號或該喚醒觸發訊號至該輔助處理器24。

請參閱圖3，為本發明第一具體實施例之電腦系統外觀示意圖，用以說明該電腦系統2的各元件的設置方式。

如圖3所示，於本例子中，該JTAG連接埠20、該中央處理器22、該輔助處理器24、該主記憶體26及該非揮發性記憶體28皆被設置於相同的該印刷電路板32上。

該電腦系統2更包括一讀取模組34。該讀取模組34設置於該印刷電路板32上，並通過該印刷電路板32電性連接該中央處理器22。本實施例中，該讀取模組34用以讀取一外部記憶體36(該外部記憶體36可例如為安全數位(Secure Digital，SD)，該讀取模組34可例如為讀卡機)，其中該喚醒資料240係被儲存於該外部記憶體36。

較佳地，該研發人員可將對應不同類型的中央處理器的複數該喚醒資料240分別儲存至不同的該外部記憶體36中(即，各該外部記憶體36所儲存的該喚醒資料240洽對應至一種類型的中央處理器)。當該電腦系統2的該中央處理器22被更換時，該 研發人員僅需將儲存有對應至被更換的中央處理器的該喚醒資料240的該外部記憶體36插入至該讀取模組34，即可使該輔助處理器24取得對應的該喚醒資料240，並實現快速開機功能及休眠控制功能。

請參閱圖2及圖4，圖4為本發明第一具體實施例之可適性休眠控制模組架構圖。如圖4所示，該可適性休眠控制模組4，包括一輔助處理器40及一輔助連接埠42。該輔助連接埠42經由一JTAG連接元件a2外接該電腦系統2的該JTAG連接埠20。該輔助處理器40的一記憶體(圖未標示)儲存有一喚醒資料400。其中，該輔助處理器40不必然與該電腦系統2整合在一起，藉此更增加了設置上的彈化。

請參閱圖5,為本發明第一具體實施例之可適性休眠控制模組外觀示意圖。如圖5所示，該輔助處理器40及該輔助連接埠42被設置於相同的一輔助印刷電路板44上。該JTAG連接埠20、該中央處理器22、該主記憶體26及該非揮發性記憶體28皆被設置於相同的該印刷電路板32上。並且，該輔助連接埠42連接該JTAG連接元件a2的一端，該JTAG連接埠20連接該JTAG連接元件a2的另一端。

藉此，該研發人員可於不變更該電腦系統2的印刷電路板32的原始設計下，經由外接該可適性休眠控制模組4來實現該電腦系統2的快速開機功能及休眠控制功能。

請參閱圖2、圖4及圖6，圖6為本發明第一具體實施例之可適性休眠控制方法流程圖。本發明方法包含以下步驟：

步驟S600：偵測是否收到該休眠觸發訊號。具體而言，該輔助處理器24偵測是否自該觸發元件30收到該休眠觸發訊號。若該輔助處理器24收到該休眠觸發訊號，則執行步驟S602，否則重複執行該步驟S600以持續偵測。

步驟S602：發送該休眠控制訊號至該中央處理器2。具體而言，該輔助處理器24經由該JTAG連接元件a1及該JTAG連接埠20發送該休眠控制訊號至該電腦系統2的該中央處理器22，以 經由對該中央處理器22的控制來執行該休眠程序。

步驟S604：備份該電腦系統2的當前狀態並關閉該電腦系統2。具體而言，該中央處理器22依據該休眠控制訊號備份該電腦系統2的當前狀態，並關閉該電腦系統2以使該電腦系統2進入該休眠模式。

步驟S606：偵測是否收到該喚醒觸發訊號。具體而言，該輔助處理器24偵測是否自該觸發元件30收到該喚醒觸發訊號。若該輔助處理器24收到該喚醒觸發訊號，則執行步驟S608以使該電腦系統2離開該休眠模式，否則重複執行該步驟S606以持續偵測。

步驟S608：取得該喚醒資料240。

步驟S610：發送該喚醒控制訊號及該喚醒資料240至該中央處理器22。具體而言，該輔助處理器24經由該JTAG連接元件a1及該JTAG連接埠20發送該喚醒控制訊號及該喚醒資料240至該電腦系統2的該中央處理器22，以經由對該中央處理器22的控制來執行該喚醒程序。

步驟S612：使該電腦系統2恢復至執行該休眠程序前的狀態。具體而言，該中央處理器22依據該喚醒控制訊號及該喚醒資料使該電腦系統2恢復至執行該休眠程序前(即執行該步驟S602前)的狀態。至此，該電腦系統2可離開該休眠模式並達成快速開機功能。

請參閱圖2、圖4及圖7，圖7為本發明第二具體實施例之可適性休眠控制方法流程圖。本發明方法包含以下步驟：

步驟S700：偵測是否收到該休眠觸發訊號。若該輔助處理器24收到該休眠觸發訊號，則執行步驟S702，否則重複執行該步驟S700以持續偵測。

步驟S702：發送該休眠控制訊號至該中央處理器22。

步驟S704：該中央處理器22接收該休眠控制訊號。

步驟S706：備份該狀態資料206至該非揮發性記憶體28。具體而言，該中央處理器22依據該輔助處理器24的控制(即，依據 該休眠控制訊號的內容)，將儲存於該主記憶體26的該存取資料位址的該狀態資料206備份至該非揮發性記憶體28的該映射位置，以作為該備份狀態資料260’。

步驟S708：關閉該電腦系統2。具體而言，該中央處理器22依據該休眠控制訊號關閉電腦系統2，以使該電腦系統2進入該休眠模式。

步驟S710：偵測是否收到該喚醒觸發訊號。若該輔助處理器24收到該喚醒觸發訊號，則執行步驟S712，否則重複執行該步驟S710以持續偵測。

步驟S712：取得該喚醒資料240。

步驟S714：發送該喚醒控制訊號及該喚醒資料240至該中央處理器22。

步驟S716：該中央處理器22接收該喚醒控制訊號及該喚醒資料240。

步驟S718：啟動該電腦系統2。具體而言，該喚醒資料240包括對應該中央處理器22的該暫存器資料位址。該中央處理器22依據該喚醒控制訊號及該暫存器資料位址恢復正常運作，並依據該喚醒控制訊號使該電腦系統2的其他裝置恢復運作。

步驟S720：讀取該備份狀態資料260’，並載入至該主記憶體26。具體而言，該喚醒資料240還包括該主記憶體26的該存取資料位址及該非揮發性記憶體28的該映射位址。該中央處理器22依據該喚醒控制訊號及該喚醒資料240，自該非揮發性記憶體28的該映射位址讀取該備份狀態資料260’，並載入該備份狀態資料260’至該主記憶體26的該存取資料位址，以作為該狀態資料260。至此，該電腦系統2可離開該休眠模式並實現快速開機功能。

本發明經由以輔助處理器取代電腦系統內的中央處理器來執行休眠程序及喚醒程序，可使電腦系統實現快速開機功能，並可於不修改作業系統或啟動程式的狀況下使快速開機功能適用於不同類型的中央處理器。

換句話說，本發明不須依據中央處理器的類型來對作業系統或啟動程式進行客製化修改，既可通過輔助處理器令採用不同類型的中央處理器的電腦系統皆能實現快速開機功能，進而有效縮短系統研發時間。

以上所述僅為本發明之較佳具體實例，非因此即侷限本發明之專利範圍，故舉凡運用本發明內容所為之等效變化，均同理皆包含於本發明之範圍內，合予陳明。

S600-S612‧‧‧第一控制步驟

Claims (14)

1. 一種電腦系統，包括：一JTAG連接埠；一中央處理器，電性連接該JTAG連接埠；及一輔助處理器，連接該JTAG連接埠，具有對應該中央處理器的一喚醒資料；其中，該輔助處理器於接收一休眠觸發訊號時經由該JTAG連接埠傳送一休眠控制訊號至該中央處理器，以強制控制該中央處理器執行一休眠程序，該休眠程序包括備份該電腦系統當前的一狀態資料並關閉該電腦系統，並且該輔助處理器於接收一喚醒觸發訊號時經由該JTAG連接埠傳送一喚醒控制訊號及該喚醒資料至該中央處理器以致能該中央處理器並使該中央處理器依據該喚醒資料恢復運作，以強制控制該中央處理器依據該喚醒資料執行一喚醒程序，該喚醒程序包括使該電腦系統恢復至執行該休眠程序前的狀態。
2. 如請求項1所述的電腦系統，其中更包括：一主記憶體，電性連接該中央處理器，儲存該狀態資料；及一非揮發性記憶體，電性連接該中央處理器；該輔助處理器於執行該休眠程序時備份該狀態資料至該非揮發性記憶體以作為一備份狀態資料，並於執行該喚醒程序時，依據該喚醒資料自該非揮發性記憶體讀取該備份狀態資料，並載入至該主記憶體以作為該狀態資料。
3. 如請求項2所述的電腦系統，其中該喚醒資料包括對應該中央處理器的一暫存器資料位址、該主記憶體的一存取資料位址及該非揮發性記憶體的一映射位址，其中該映射位址對應至該存取資料位址。
4. 如請求項3所述的電腦系統，其中該輔助處理器於執行該喚醒程序時，令該中央處理器依據該暫存器資料位址運作並啟動該電腦系統，並自該非揮發性記憶體的該映射位址讀取該備份狀態資料，並載入至該主記憶體的該存取資料位址。
5. 如請求項3所述的電腦系統，其中該喚醒資料係一文字檔或一二元檔；該喚醒資料係儲存於該輔助處理器的一記憶體、該非揮發性 記憶體或連接該中央處理器的一外部記憶體。
6. 如請求項1所述的電腦系統，其中該JTAG連接埠連接一JTAG連接元件的一端，該輔助處理器連接該JTAG連接元件的另一端；該中央處理器支援聯合測試工作群組技術。
7. 如請求項1所述的電腦系統，其中更包括一觸發元件，連接該中央處理器或該輔助處理器，該觸發元件於接受外部操作時產生該休眠觸發訊號或該喚醒觸發訊號。
8. 一種可適性休眠控制模組，包括：一輔助連接埠，經由一JTAG連接元件連接一電腦系統的一JTAG連接埠，其中該JTAG連接埠電性連接該電腦系統的一中央處理器；及一輔助處理器，電性連接該輔助連接埠，具有對應該中央處理器的一喚醒資料；其中，該輔助處理器於接收一休眠觸發訊號時經由該輔助連接埠、該JTAG連接元件及該JTAG連接埠傳送一休眠控制訊號至該中央處理器，以強制控制該中央處理器執行一休眠程序，該休眠程序包括備份該電腦系統的當前狀態並關閉該電腦系統，並且該輔助處理器於接收一喚醒觸發訊號時經由該輔助連接埠、該JTAG連接元件及該JTAG連接埠傳送一喚醒控制訊號及該喚醒資料至該中央處理器以致能該中央處理器並使該中央處理器依據該喚醒資料恢復運作，以強制控制該中央處理器依據該喚醒資料執行一喚醒程序，該喚醒程序包括使電腦系統恢復至執行該休眠程序前的狀態。
9. 一種可適性休眠控制方法，包括下列步驟：a)一輔助處理器於接收一休眠觸發訊號時經由一JTAG連接埠發送一休眠控制訊號至一電腦系統的一中央處理器，以強制控制該中央處理器執行一休眠程序；b)於該休眠程序執行中，藉由該休眠控制訊號強制控制該中央處理器備份該電腦系統的當前狀態並關閉該電腦系統；c)該輔助處理器於接收一喚醒觸發訊號時取得對應該電腦系統的一中央處理器的一喚醒資料；d)經由該JTAG連接埠發送一喚醒控制訊號及該喚醒資料至該中央處 理器以致能該中央處理器並使該中央處理器依據該喚醒資料恢復運作，以強制控制該中央處理器依據該喚醒資料執行一喚醒程序；及e)於該喚醒程序執行中，藉由該喚醒控制訊號及該喚醒資料強制控制該中央處理器使該電腦系統恢復至執行該休眠程序前的狀態。
10. 如請求項9所述之可適性休眠控制方法，其中該步驟b包括下列步驟：b1)接收該休眠控制訊號；b2)依據該休眠控制訊號備份儲存於該電腦系統的一狀態資料至一非揮發性記憶體，以作為一備份狀態資料；及b3)依據該休眠控制訊號關閉該電腦系統。
11. 如請求項10所述之可適性休眠控制方法，其中該步驟e包括下列步驟：e1)接收該喚醒控制訊號及該喚醒資料；e2)依據該喚醒控制訊號及該喚醒資料啟動該電腦系統；及e3)依據該喚醒控制訊號及該喚醒資料自該非揮發性記憶體讀取該備份狀態資料，並載入至該電腦系統的一主記憶體，以作為該狀態資料。
12. 如請求項11所述之可適性休眠控制方法，其中該喚醒資料包括對應該中央處理器的一暫存器資料位址；該步驟e2係令該中央處理器依據該暫存器資料位址運作並啟動該電腦系統。
13. 如請求項11所述之可適性休眠控制方法，其中該喚醒資料包括該主記憶體的一存取資料位址及該非揮發性記憶體的一映射位址，其中該映射位址對應該存取資料位址；該步驟e3係自該非揮發性記憶體的該映射位址讀取該備份狀態資料，並載入至該主記憶體的該存取資料位址。
14. 如請求項9所述之可適性休眠控制方法，其中該喚醒資料係一文字檔或一二元檔。