CN117806880B - 一种存储器双模冗余切换电路 - Google Patents

Abstract

本发明涉及集成电路设计技术领域，具体提供一种存储器双模冗余切换电路，包括看门狗复位单元、分频单元以及逻辑转换单元，看门狗复位单元用于监测外部处理器的启动状态，并产生复位信号，分频单元用于将所述复位信号进行分频后，产生极性相反的两个分频信号，逻辑转换单元用于与两片存储器电连接，对输入的两个分频信号进行逻辑运算生成选通信号，工作模式可以通过外部接口控制，当工作在双模冗余模式下，存储器双模冗余切换电路选通其中一片存储器供外部处理器使用；当在一段时间内，如果外部处理器从该存储器启动失败，则能够自动切换到另一片存储器从而实现双模冗余功能，具有电路简单、成本较低的优点。

Description

一种存储器双模冗余切换电路

技术领域

本发明涉及集成电路设计技术领域，具体提供一种存储器双模冗余切换电路。

背景技术

DSP（数字信号处理，Digital Signal Process）、FPGA（现场可编程门阵列，FieldProgrammable Gate Array）、ARM（高级精简指令集计算机，Advanced RISC Machine）等常见的嵌入式处理器都需要外置大容量Flash存储器用于程序的固化和数据的读写。系统上电后，处理器最先执行的指令一定是从Flash存储器中将程序数据加载到处理器内部，通常是内部的SRAM（静态随机存取存储器，Static Random-Access Memory）。因此Flash存储器的可靠性直接影响到了整个系统能否可靠有效的运行。

所有的Flash存储器都有可能在某些条件下发生位翻转和坏块的现象，其中NandFlash发生这些错误的次数要远高于Nor Flash。因此所有的Nand Flash在使用时都必须使用ECC（椭圆加密算法，Elliptic curve cryptography）校验算法及坏块管理算法以保证数据的正确性。

在航空航天、军工、仪器仪表等可靠性要求较高的领域中，通常还会用部件甚至系统级的多模冗余来进一步提升可靠性。这些多模冗余方法会将关键的部件同时配备多份，然后通过额外的处理器自动判别多份部件的状态和计算结果。一旦检测到部件出现故障，立刻使用备用部件替换故障部件。这种方法虽然稳定可靠，但使用了额外的处理器作为判别单元，进一步增加了系统的成本和复杂性，不利于多模冗余在系统中的部署。

发明内容

本发明为解决上述问题，提供了一种存储器双模冗余切换电路，一片存储器启动失败，能够及时切换到另一片存储器，从而实现双模冗余功能，具有电路简单、成本较低等优点。

本发明提供一种存储器双模冗余切换电路，包括：看门狗复位单元、分频单元以及逻辑转换单元；

看门狗复位单元，用于监测外部处理器的启动状态，并产生复位信号；

分频单元，用于将所述复位信号进行分频后，产生极性相反的两个分频信号；

逻辑转换单元，用于与两片存储器电连接，对输入的所述两个分频信号进行逻辑运算生成选通信号，所述选通信号用于在双模冗余模式下，选通其中一片存储器供所述外部处理器使用。

作为一种优选的方案，所述看门狗复位单元采用型号为MAX706的看门狗复位芯片，当所述看门狗复位单元在1.6秒内未接收到外部处理器的喂狗信号，则会产生一个复位信号；当所述看门狗复位单元接收到所述喂狗信号后，所述看门狗复位单元重启1.6秒的计时。

作为一种优选的方案，所述分频单元采用型号为B54AC74RH的D触发器，当所述外部处理器的控制信号均为高电平时，则处于双模冗余模式下，所述分频单元将输入的所述复位信号进行分频产生两个极性相反的分频信号。

作为一种优选的方案，所述逻辑转换单元采用型号为SN54AC00的四通道与非门芯片，其中，第一通道采用“非”运算对将复位信号进行极性相反调整；

第二通道采用“非”运算对所述存储器选通信号进行重新生成；

第三通道将所述存储器选通信号和第一分频信号做“与非”运算，生成第一选通信号；

第四通道将所述存储器选通信号和第二分频信号做“与非”运算，生成第二选通信号。

与现有技术相比，本发明能够取得如下有益效果：

本发明实施例中提供的存储器双模冗余切换电路，包括看门狗复位单元、分频单元以及逻辑转换单元，看门狗复位单元用于监测外部处理器的启动状态，并产生复位信号，分频单元用于将所述复位信号进行分频后，产生极性相反的两个分频信号，逻辑转换单元用于与两片存储器电连接，对输入的两个分频信号进行逻辑运算生成选通信号，工作模式可以通过外部接口控制，当工作在双模冗余模式下，存储器双模冗余切换电路选通其中一片存储器供外部处理器使用；当在一段时间内，如果外部处理器从该存储器启动失败，则存储器双模冗余切换电路能够自动切换到另一片存储器从而实现双模冗余的功能，具有电路简单、成本较低，无需额外的判别单元即可自动实现存储器双模冗余的优点。

附图说明

图1是根据本发明实施例提供的一种存储器双模冗余切换电路的系统组成框图；

图2是根据本发明实施例提供的一种存储器双模冗余切换电路的电路原理图；

图3是根据本发明实施例提供的一种存储器双模冗余切换电路的复位信号WD_RST_n波形图；

图4是根据本发明实施例提供的一种存储器双模冗余切换电路的分频信号BOOT_SEL波形图；

图5是根据本发明实施例提供的一种存储器双模冗余切换电路的分频信号BOOT_SEL_B波形图；

图6是根据本发明实施例提供的一种存储器双模冗余切换电路的选通信号CE_SEL0波形图；

图7是根据本发明实施例提供的一种存储器双模冗余切换电路的选通信号CE_SEL1波形图。

其中的附图标记包括：

看门狗复位单元10、分频单元20、逻辑转换单元30、存储器40、外部处理器50。

具体实施方式

在下文中，将参考附图描述本发明的实施例。在下面的描述中，相同的模块使用相同的附图标记表示。在相同的附图标记的情况下，它们的名称和功能也相同。因此，将不重复其详细描述。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，而不构成对本发明的限制。

结合图1所示，本发明实施例中提供一种存储器双模冗余切换电路，包括：看门狗复位单元10、分频单元20以及逻辑转换单元30，看门狗复位单元10用于监测外部处理器50的启动状态，并产生复位信号，分频单元20用于将所述复位信号进行分频后，产生极性相反的两个分频信号，逻辑转换单元30用于与两片存储器40电连接，对输入的所述两个分频信号进行逻辑运算生成选通信号，所述选通信号用于在双模冗余模式下，选通其中一片存储器40供所述外部处理器使用。

在一些实施例中，所述看门狗复位单元10采用型号为MAX706的看门狗复位芯片，当看门狗复位单元10在1.6秒内未接收到外部处理器50的喂狗信号，则外部处理器50会产生一个复位信号；当所述看门狗复位单元10接收到所述喂狗信号后，所述看门狗复位单元10重启1.6秒的计时。

在一些实施例中，所述分频单元20采用型号为B54AC74RH的D触发器，当所述外部处理器50的控制信号均为高电平时，则处于双模冗余模式下，所述分频单元20将输入的所述复位信号进行分频产生两个极性相反的分频信号。

下面结合使用场景对本发明实施例中提供的存储器双模冗余切换电路加以说明。

DSP、FPGA、ARM等外部处理器在上电或复位后，会向外挂的存储器发起读指令，将程序数据读入内部的SRAM中，因此需要通过本发明提供的存储器双模冗余切换电路来保证外部处理器50在反复启动时依次激活其中一片存储器，即：第一次启动时激活第一存储器Flash0、第二次启动时激活第二存储器Flash1以此类推。这样就保证了两片存储器不会相互干扰，并且当其中一片存储器数据错误时，下一次能够自动从另一片工作正常的存储器中启动。

在本发明实施例中，看门狗复位单元10可以采用型号为MAX706的看门狗复位芯片D2，起到了监控外部处理器50启动情况和生成复位信号的功能，分频单元20可以采用型号为B54AC74RH的D触发器芯片D1，会将输入的复位信号WD_RST进行分频，产生极性相反的第一分频信号BOOT_SEL和第二分频信号BOOT_SEL_B，逻辑转换单元30可以采用型号为SN54AC00的四通道与非门芯片D3，用于对输入信号进行与、非等逻辑运算。

结合图2和图3所示，具体地，系统上电后如果在1.6秒内外部处理器未启动，看门狗复位芯片D2的6脚不会接收到脉冲信号即喂狗信号WDI，1.6秒以后看门狗复位芯片D2的7脚会产生宽度为0.2秒的低电平脉冲的复位信号WD_RST_n。该低电平脉冲的复位信号WD_RST_n可以复位外部处理器，使外部处理器再次启动。复位信号WD_RST_n的波形如图3所示，如果外部处理器正常启动，则外部处理器会向看门狗复位芯片D2的6脚周期性（周期小于1.6秒）的发送一个喂狗信号WDI。看门狗复位芯片D2接收到该喂狗信号WDI表明外部处理器启动正常，无需切换启动存储器。看门狗复位芯片D2会自动重置内部计数器，即重启1.6秒的计时，也不产生复位信号WD_RST_n。

结合图1-图7所示，逻辑转换单元采用型号为SN54AC00的四通道与非门芯片D3，用于对输入信号进行与、非等逻辑运算。复位信号WD_RST_n是低电平脉冲，四通道与非门芯片D3的第一通道将该复位信号WD_RST_n做“非”运算，生成了极性相反的复位信号WD_RST并传输至D触发器芯片D1的3脚。该D触发器芯片D1会根据1、3、4脚输入的电平，D触发器芯片D1产生极性相反的第一分频信号BOOT_SEL和第二分频信号BOOT_SEL_B。当置位信号SET为低电平、重置信号CLR为高电平时，D触发器芯片D1的输出引脚不受复位信号WD_RST的控制，第一分频信号BOOT_SEL恒为高电平、第二分频信号BOOT_SEL_B恒为低电平；当置位信号SET为高电平、重置信号CLR为低电平时，D触发器芯片D1的输出引脚不受复位信号WD_RST的控制，第一分频信号BOOT_SEL恒为低电平、第二分频信号BOOT_SEL_B恒为高电平；当重置信号CLR和置位信号SET均为高电平时，电路工作在双模冗余模式下。第一分频信号BOOT_SEL与第二分频信号BOOT_SEL_B会在复位信号WD_RST的上升沿产生翻转，第一分频信号BOOT_SEL与第二分频信号BOOT_SEL_B的波形对应如图4、图5所示。

外部处理器复位时产生的存储器选通信号CE_n也是一个低电平脉冲，四通道与非门芯片D3的第二通道将该存储器选通信号CE_n做“非”运算，生成了极性相反的存储器选通信号CE，四通道与非门芯片D3的第三通道和第四通道将存储器选通信号CE、第一分频信号BOOT_SEL、第二分频信号BOOT_SEL_B分别做“与非”运算，最终生成了第一存储器选通信号CE_SEL0和第二存储器选通信号CE_SEL1，第一存储器选通信号CE_SEL0和第二存储器选通信号CE_SEL1相应的波形如图6、图7所示。从该波形可以看出当外部处理器周期性的复位时，两片存储器被一次选通，起到了双模冗余及自动切换的功能。

本发明实施例中提供的存储器双模冗余切换电路，包括看门狗复位单元、分频单元以及逻辑转换单元，看门狗复位单元用于监测外部处理器的启动状态，并产生复位信号，分频单元用于将所述复位信号进行分频后，产生极性相反的两个分频信号，逻辑转换单元用于与两片存储器电连接，对输入的两个分频信号进行逻辑运算生成选通信号，工作模式可以通过外部接口控制，当工作在双模冗余模式下，存储器双模冗余切换电路选通其中一片存储器供外部处理器使用；当在一段时间内，如果外部处理器从该存储器启动失败，则存储器双模冗余切换电路能够自动切换到另一片存储器从而实现双模冗余的功能，具有电路简单、成本较低，无需额外的判别单元即可自动实现存储器双模冗余的优点。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制。本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

以上本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。

Claims (3)

1.一种存储器双模冗余切换电路，其特征在于，包括：看门狗复位单元、分频单元以及逻辑转换单元；

看门狗复位单元，用于监测外部处理器的启动状态，并产生复位信号；

分频单元，用于将所述复位信号进行分频后，产生极性相反的第一分频信号和第二分频信号；

逻辑转换单元，采用四通道与非门芯片，用于与两片存储器电连接，所述四通道与非门芯片的第一通道采用“非”运算对将所述复位信号进行极性相反调整；所述四通道与非门芯片的第二通道采用“非”运算对来自所述外部处理器复位时产生的存储器选通信号进行重新生成；所述四通道与非门芯片的第三通道将所述存储器选通信号和所述第一分频信号做“与非”运算，生成第一选通信号；所述四通道与非门芯片的第四通道将所述存储器选通信号和所述第二分频信号做“与非”运算，生成第二选通信号；根据所述第一选通信号和所述第二选通信号选通其中一片存储器供所述外部处理器使用。

2.根据权利要求1所述的存储器双模冗余切换电路，其特征在于，所述看门狗复位单元采用型号为MAX706的看门狗复位芯片，当所述看门狗复位单元在1.6秒内未接收到外部处理器的喂狗信号，则会产生一个复位信号；当所述看门狗复位单元接收到所述喂狗信号后，所述看门狗复位单元重启1.6秒的计时。

3.根据权利要求1所述的存储器双模冗余切换电路，其特征在于，所述分频单元采用型号为B54AC74RH的D触发器，当所述外部处理器的控制信号均为高电平时，则处于双模冗余模式下，所述分频单元将输入的所述复位信号进行分频产生两个极性相反的分频信号。