JP2004078940A - マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理する方法 - Google Patents
マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理する方法 Download PDFInfo
- Publication number
- JP2004078940A JP2004078940A JP2003283303A JP2003283303A JP2004078940A JP 2004078940 A JP2004078940 A JP 2004078940A JP 2003283303 A JP2003283303 A JP 2003283303A JP 2003283303 A JP2003283303 A JP 2003283303A JP 2004078940 A JP2004078940 A JP 2004078940A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- voltage
- level
- performance level
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
【課題】 個々のプロセッサの要求性能、およびマルチプロセッサ・システムのシステムの電力・熱全体量により、個々のプロセッサの電圧および周波数を調整できるようにすること。
【解決手段】 プロセッサ・ベースのシステム内の第1のプロセッサの第1の電圧レベルを調整することを含む方法を提供する。第1のプロセッサは、第1の性能レベルで動作する。また、プロセッサ・ベースのシステム内の第2のプロセッサの第2の電圧レベルを調整する。第2のプロセッサは、第2の性能レベルで動作する。第1の性能レベルは、前述の第2の性能レベルよりも高い。この方法は、電力・熱全体量を維持し、また、プロセッサ・ベースのコンピュータシステム内のブレードの電圧を調整することで、性能を最適化する。
【選択図】図1
【解決手段】 プロセッサ・ベースのシステム内の第1のプロセッサの第1の電圧レベルを調整することを含む方法を提供する。第1のプロセッサは、第1の性能レベルで動作する。また、プロセッサ・ベースのシステム内の第2のプロセッサの第2の電圧レベルを調整する。第2のプロセッサは、第2の性能レベルで動作する。第1の性能レベルは、前述の第2の性能レベルよりも高い。この方法は、電力・熱全体量を維持し、また、プロセッサ・ベースのコンピュータシステム内のブレードの電圧を調整することで、性能を最適化する。
【選択図】図1
Description
(関連出願)
本願は、Andrew H.BARR氏らによってなされた「要求性能に基づく、ブレード型アーキテクチャにおけるブレードの周波数管理のためのシステム、方法、装置」と称する米国特許出願第10/216,437号、Andrew H.BARR氏らによってなされた「キャパシティ・オン・デマンドを可能にするコンピュータシステムの周波数管理のためのシステムおよび方法」と称する米国特許出願第10/216,438号、Ricardo ESPINOZA−IBARRA氏らによってなされた「プロセッサ・レベルにて性能を最適化するシステム、方法、装置」と称する米国特許出願第10/216,283号、Ricardo ESPINOZA−IBARRA氏らによってなされた「ブレード型システムにおいて、装着により周波数および性能を調整するシステムおよび方法」と称する米国特許出願第10/216,234号、Andrew H.BARR氏らによってなされた「要求性能に基づく、ブレード型アーキテクチャにおけるブレードの電圧管理」と称する米国特許出願第10/216,284号、Ricardo ESPINOZA−IBARRA氏らによってなされた「プロセッサまたはブレードの動作周波数を管理するシステムおよび方法」と称する米国特許出願第10/216,285号、Ricardo ESPINOZA−IBARRA氏らによってなされた「ブレード型システム内のブレードの動作周波数を管理するシステムおよび方法」と称する米国特許出願第10/216,229号、Andrew H.BARR氏らによってなされた「装着に基づく、ブレード型システム内のプロセッサの電圧管理」と称する米国特許出願第10/216,233号、Andrew H.BARR氏らによってなされた「性能と電力消費を最適化するプロセッサの電圧管理のためのシステムおよび方法」と称する米国特許出願第10/216,232号、および、Andrew H.BARR氏らによってなされた「メモリ・サブシステムの管理」と称する米国特許出願第10/216,435号に関係がある。以上の米国特許出願はすべて、2002年8月12に出願されたものである。
本願は、Andrew H.BARR氏らによってなされた「要求性能に基づく、ブレード型アーキテクチャにおけるブレードの周波数管理のためのシステム、方法、装置」と称する米国特許出願第10/216,437号、Andrew H.BARR氏らによってなされた「キャパシティ・オン・デマンドを可能にするコンピュータシステムの周波数管理のためのシステムおよび方法」と称する米国特許出願第10/216,438号、Ricardo ESPINOZA−IBARRA氏らによってなされた「プロセッサ・レベルにて性能を最適化するシステム、方法、装置」と称する米国特許出願第10/216,283号、Ricardo ESPINOZA−IBARRA氏らによってなされた「ブレード型システムにおいて、装着により周波数および性能を調整するシステムおよび方法」と称する米国特許出願第10/216,234号、Andrew H.BARR氏らによってなされた「要求性能に基づく、ブレード型アーキテクチャにおけるブレードの電圧管理」と称する米国特許出願第10/216,284号、Ricardo ESPINOZA−IBARRA氏らによってなされた「プロセッサまたはブレードの動作周波数を管理するシステムおよび方法」と称する米国特許出願第10/216,285号、Ricardo ESPINOZA−IBARRA氏らによってなされた「ブレード型システム内のブレードの動作周波数を管理するシステムおよび方法」と称する米国特許出願第10/216,229号、Andrew H.BARR氏らによってなされた「装着に基づく、ブレード型システム内のプロセッサの電圧管理」と称する米国特許出願第10/216,233号、Andrew H.BARR氏らによってなされた「性能と電力消費を最適化するプロセッサの電圧管理のためのシステムおよび方法」と称する米国特許出願第10/216,232号、および、Andrew H.BARR氏らによってなされた「メモリ・サブシステムの管理」と称する米国特許出願第10/216,435号に関係がある。以上の米国特許出願はすべて、2002年8月12に出願されたものである。
マルチプロセッサ・システムは、多くのタイプのプロセッサを含む。サーバーのプロセッサは、単一構造体の中に、いっしょに収納されることが多く、モジューラ・アーキテクチャを用いて高密度のシステムを作り出し、それにより、フレキシビリティ(柔軟性)およびスケーラビリティが保証される。したがって、このモジューラ・アーキテクチャにより、スペースの必要が減る。サーバー・プロセッサは、通常、ストレージ・タイプ、ネットワーキング・タイプ、および他のタイプのプロセッサといっしょに、複数のプロセッサをホストする(host)共通のエンクロージャまたはシャーシ内にインストールされる。これらの複数のプロセッサは、ケーブル、電源、冷却ファンなどの共通リソースを共有する。
マルチプロセッサ・システムでは、プロセッサで生じる熱と、シャーシ内の限られたスペースが一部だが主な要因で、厄介な技術問題が発生する。通常、マルチプロセッサ・システムは、基本的な電力・熱設計枠によって制限される。例えば、マルチプロセッサ・システムをホストするシャーシは、限られたワット数しか利用しないように設計されていることもある。すなわち、このシャーシは、それだけの電力しか消費できず、シャーシ内のプロセッサを冷却するのに利用できるエアフローの量が限られている。
要求性能と、熱・電力所要量との間のかね合い(トレードオフ)を最適化するときに、技術課題が発生する。マルチプロセッサ・システムでは、それぞれ別々のシステムを表わす複数のプロセッサが、同一シャーシ内にある。このシャーシには、特定の電力・熱所要量の組が関連する。具体的に言えば、これらの所要量は、それぞれのプロセッサが消費できる電力量に制限を加える。公知の電力制限戦略には、CPU機能ユニット、例えば、浮動小数点ユニットまたはオンダイ・キャッシュを停止するか、あるいは、ハードディスク・ドライブにおいて、速度と引き換えに、電力消費を削減する方策がある。
この電力制限は、プロセッサが動作できる周波数に制約を加え、したがって、その性能を制限する。さらに、システム内のプロセッサは、通例、すべて同一周波数で動作するように設定されている。これは、個々のプロセッサが、最適な性能およびキャパシティで動作できる能力をさらに制限する。
以前の解決策では、シャーシの電力・熱冷却全体量を満たすように、すべてのプロセッサを、その最高性能レベルよりも低い性能レベルで動作させる。この解決策に関連する欠点は、このような量の範囲内に入るように、それぞれのプロセッサの性能が落とされるかあるいは下げられることである。例えば、シャーシが冷却できる能力がXに限定され、しかもプロセッサがY基ある場合には、それぞれのプロセッサは、このシャーシ内での消費電力に対して、ほぼX/Yしか寄与することができない。したがって、それぞれのプロセッサは、X/Y電力レベルに対応した性能に限定される。
他の解決策は、高価な制御回路を必要とする複数のうるさい、スペースを要するファンを追加することであった。このような冷却システムを使用する場合、マルチプロセッサ・システムのコストが上昇し、他の機構用のシャーシ内に残される、他の機構用のスペースが少なくなり、しかも、故障およびダウン時間が増加してしまう危険性が高まる。他の解決策には、他の使用機構の数を制限するだけでなく、このマルチプロセッサ・システム内のI/Oカードの数を制限する方策もあった。さらに他の解決策は、このマルチプロセッサ・システム内の他の機構のための電力量を削減することであった。
必要とされるものは、マルチプロセッサ・システムの性能を最適化する方法である。この方法は、マルチプロセッサ・システム内のプロセッサの周波数と共同し、これらのプロセッサの電圧を調整することにより、マルチプロセッサ・システムの熱・電力の利益を向上させるものである。
本願に述べられる方法およびシステムは、個々のプロセッサの要求性能、およびマルチプロセッサ・システムのシステムの電力・熱全体量により、個々のプロセッサの電圧および周波数を調整できるようにする点で有利である。
上記および他の利点は、例えば、プロセッサ・ベースのシステム内の第1のプロセッサの第1の電圧レベルを調整することを含む方法の中に見出される。第1のプロセッサは、第1の性能レベルで動作する。この方法はまた、プロセッサ・ベースのシステム内の第2のプロセッサの第2の電圧レベルを調整することも含む。第2のプロセッサは、第2の性能レベルで動作する。第1の性能レベルは、前述の第2の性能レベルよりも高い。この方法は、電力・熱全体量を維持し、また、プロセッサ・ベースのコンピュータシステム内のブレードの電圧を調整することで、性能を最適化する。
上記および他の利点は、例えば、プロセッサ・ベースのシステム内の第1のプロセッサの第1の電圧レベルを調整する手段を含むシステムの中にも見出される。第1のプロセッサは、第1の性能レベルで動作する。このシステムはまた、前述のプロセッサ・ベースのシステム内の第2のプロセッサの第2の電圧レベルを調整する手段も含む。第2のプロセッサは、第2の性能レベルで動作する。第1の性能レベルは、前述の第2の性能レベルよりも高い。
上記および他の利点は、さらに、例えば入力信号を受け取るユーザ・インターフェースを含むシステムの中にも見出される。この入力信号は、第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含むものであって、ユーザにより定められる。このシステムはまた、Inter−IC(IC間)バスと、Inter−ICバスから入力信号を受け取って制御信号を発生させる入出力拡張も含む。この制御信号は、入力信号に入っている命令によって決定された情報を含む。このシステムは、さらに、DC−DCコンバータも含む。DC−DCコンバータは、この制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給する。第1の性能レベルは、第2の性能レベルよりも高い。
上記および他の利点は、第1のプロセッサの第1の最適性能レベルと、第2のプロセッサの第2の最適性能レベルに基づいて、第1のプロセッサの第1の出力電圧と、第2のプロセッサの第2の出力電圧を計算するシリアル・プレゼンス検出(SPD)回路を含むシステムの中にも見出される。このシリアル・プレゼンス検出(SPD)回路は、第1のプロセッサの第1の電圧レベルと、第2のプロセッサの第2の電圧レベルを調整する命令を含む入力信号も発生させる。このシステムはまた、Inter−ICバスと、このInter−ICバスから入力信号を受け取って制御信号を発生させる入出力拡張も含む。この制御信号は、その入力信号に入っている命令により決定された情報を含む。このシステムは、さらに、DC−DCコンバータも含む。DC−DCコンバータは、この制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給する。第1の性能レベルは、第2の性能レベルよりも高い。
上記および他の利点は、さらに、例えば入力信号を提供する手動設定装置を含むシステムの中に見出される。この入力信号は、第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含むものであって、ユーザにより定められる。このシステムは、DC−DCコンバータも含む。DC−DCコンバータは、制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給するが、ただし、第1の性能レベルは、第2の性能レベルよりも高い。
上記および他の利点は、例えば入力信号を受け取るユーザ・インターフェースを含むシステムの中にも見出される。この入力信号は、第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含むものであって、ユーザにより定められる。このシステムはまた、Inter−ICバスと、Inter−ICバスから入力信号を受け取って制御信号を発生させるマイクロプロセッサも含む。この制御信号は、入力信号に入っている命令によって決定された情報を含む。このシステムは、さらに、DC−DCコンバータも含む。DC−DCコンバータは、この制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給する。第1の性能レベルは、第2の性能レベルよりも高い。
上記および他の利点は、例えば、入力信号を受け取るユーザ・インターフェースを含むシステムの中にも見出される。この入力信号は、第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含むものであって、ユーザにより定められる。このシステムはまた、Inter−ICバスと、Inter−ICバスから入力信号を受け取って制御信号を発生させるマイクロコントローラも含む。この制御信号は、その入力信号に入っている命令により決定された情報を含む。このシステムは、さらに、DC−DCコンバータも含む。DC−DCコンバータは、この制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給する。第1の性能レベルは、第2の性能レベルよりも高い。
上記および他の利点は、さらに、例えば、入力信号を受け取るユーザ・インターフェースを含むシステムの中にも見出される。この入力信号は、第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含むものであって、ユーザにより定められる。このシステムはまた、Inter−ICバスと、Inter−ICバスから入力信号を受け取って制御信号を発生させるFPGA(field programmable gate array)も含む。この制御信号は、その入力信号に入っている命令により決定された情報を含む。このシステムは、さらに、DC−DCコンバータも含む。DC−DCコンバータは、この制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給する。第1の性能レベルは、第2の性能レベルよりも高い。
上記および他の利点は、例えば、入力信号を受け取るユーザ・インターフェースを含むシステムの中にも見出される。この入力信号は、第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含むものであって、ユーザにより定められる。このシステムはまた、Inter−ICバスと、Inter−ICバスから入力信号を受け取って制御信号を発生させるPLD(プログラム可能な論理素子)も含む。この制御信号は、その入力信号に入っている命令により決定された情報を含む。このシステムは、さらに、DC−DCコンバータも含む。DC−DCコンバータは、この制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、第1の出力電圧を第1のプロセッサに、また第2の出力電圧を第2のプロセッサに供給する。第1の性能レベルは、第2の性能レベルよりも高い。
この詳細な説明は、同じ要素に同じ番号を付した以下の図面を参照する。
次に、プロセッサ・レベルでの性能最適化と共同する電圧調整のためのシステムおよび方法の好ましい実施形態を、同じ要素に同じ番号を付した以下の図を参照して詳しく説明する。図1は、マルチプロセッサ・システムの基本モジュラー・ビルディング・ブロックの一実施形態を描いたブロック図(全体が参照数字100で示される)を示している。管理プロセッサ110は、このシャーシの機能を監視して、インストールされたあらゆるサーバーのコンソールとの単一インターフェースを提供する。図1に示されるように、サーバー・プロセッサ120は、管理プロセッサ110とやり取りしている。さらに、サーバー・プロセッサ120が、特定の機能を果たす他のプロセッサとやり取りしている。例えば、図1に見られるように、サーバー・プロセッサ120は、ファイバ・チャネル・プロセッサ130およびネットワーク・プロセッサ140とやり取りしている。マルチプロセッサ・システム100内の様々なプロセッサは、サーバー・プロセッサ、ネットワーク・プロセッサ、ストレージ・プロセッサ、またはストレージ相互接続プロセッサなどである場合もあると理解されよう。一般に、同一タイプ(サーバー、ファイバ・チャネル、ネットワークなど)のプロセッサには、同一のハードウェア・コンポーネントやソフトウェア・コンポーネントが入っているが、ただし、異なるプロセッサが、同一タイプの他のプロセッサとは異なる電圧または周波数で動作していることもある。
プロセッサは通常、設計上は汎用サーバーだが、シャーシ内の異なるプロセッサは、異なる性能レベルを要求する様々なアプリケーションをホストすることができる。例えば、このプロセッサがホストするアプリケーションには処理能力があまり必要ないので、ほとんどの時間では、特定のプロセッサがアイドル状態のままであるかもしれないが、一方、他のプロセッサは、大量の処理能力を必要とするアプリケーションをホストすることがある。
プロセッサのプロセスの性能を上げたり、または下げたりするのに対応して、それぞれのプロセッサは、高くした周波数または低くした周波数で動作し、したがって、シャーシの熱・電力量を消費する量が多くなるか、または少なくなる。管理プロセッサ110はさらに高い性能レベルが必要なプロセスを実行するので、さらに高い周波数で動作する。したがって、シャーシの熱・電力量を消費する量が多くなる。さらに低い性能レベルが必要なバックグラウント・プロセスを実行するスレーブ・プロセッサ120は、さらに低い周波数で動作するので、シャーシの熱・電力量のうち、消費する量が少なくなる。いずれのシナリオにおいてもやはり、マルチプロセッサ・システム100の熱・電力全体所要量は、全体プロセッサ性能を用いてさらに最適にすることで満たされる。
上で論じられるように、プロセッサ110、120、130、140の電圧を個々に調整することのできるマルチプロセッサ・システム100を作り出すことが望ましい。一実施形態では、特定のプロセッサの電圧および周波数を同時に調整する。当業者であれば、プロセッサで用いられる電圧を変更するために、プロセッサの電圧変更に関して本明細書に述べられた技法も利用できることが理解されよう。一般に、プロセッサの電圧を上げる(特定の範囲内で)と、プロセッサが動作できる周波数も高くなる。逆に、プロセッサの電圧を下げると、プロセッサが動作できる周波数が低くなる。したがって、プロセッサの周波数を低くするとより低い性能レベルですむので、その電圧もこの周波数とともに低下する。それにより、大幅な熱・電力軽減がもたらされる。プロセッサで消費される電力は、周波数、および電圧の二乗に比例するので、電圧を調整することにより、ただ周波数だけを調整することよりも、さらに大きく成果が上がる。
多くのマルチプロセッサ・システム100では、プロセッサまたはメモリが始動する電圧は、DC−DCコンバータと呼ばれる電圧コンバータで発生させる。DC−DCコンバータは、シャーシ内のすべてのサーバーを動作させるグローバル・システム電力(global system power)、例えば5ボルトを取り入れ、またそのグローバル・システム電力から、シャーシ内にホストされた個々のプロセッサ110、120、130、140向けに指定電圧要求値を発生させる。DC−DCコンバータは、通常、回路中のセントラル・コントローラとして、ASICを用いて制御される。プロセッサ110、120、130、140への電圧調整は、DC−DCコンバータ上の「トリム」ピンに、シリアルまたはパラレルのデジタル入力を供給すれば、達成できる。DC−DCコンバータ回路中の所与のトリム・ピンにて、値をわずかに変化させれば、出力電圧を、わずかに上げたり、下げたりすることができる。例えば、2ボルトは、2.1ボルト、2.2ボルトなどに変えることができる。図2〜図5は、DC−DCコンバータのトリム・ピンへの入力をどのように制御できるか、異なる手法を示している。通常の当業者であれば、本明細書に開示される原理は、PA−RISC、DEC Alpha、MIPS、PowerPC、SPARC、IA−32、IA−64を含め、様々なプロセッサ・アーキテクチャに適用できることがすぐ理解されよう。
図2は、入出力(I/O)拡張チップなどのInter−IC(I2C)装置を用いて、個々のプロセッサの動作電圧を管理する方法の一実施形態を描いたブロック図(全体が参照数字200で示される)を示している。I2Cの方法200では、I2Cバス210から制御信号を供給し、この制御信号をI/O拡張チップ220に供給し、「trim in」信号230を発生させ、「voltage in」信号240を供給し、「voltage in」信号240を、DC−DCコンバータ250のトリム・ピンに供給し、出力電圧260を発生させる。
I2Cバス210、または他の制御バスを使用して、I/O拡張チップ220を制御する。当業者に知られているように、I2Cバス210は、集積回路間に通信リンクを提供する双方向の2線式シリアル・バスである。プロセッサ110、120、130、140がPA−RISCプロセッサである一実施形態では、制御信号は、GSP(ガーディアン・サービス・プロセッサ)コンソールを用いて、手動で、I2Cバス210に供給される。GSPは管理コンソールであり、これにより、ユーザは、マルチプロセッサ・システム100の様々なパラメータを制御することができる。例えば、その電圧を、特定のプロセッサ110、120、130、140、すなわち、マルチプロセッサ・システム100内にホストされたプロセッサに供給する。GSPコンソールのユーザ・フレンドリなインターフェースを使用すれば、ユーザは、どんな低レベルの情報(例えば、ビット・セッティング)についても知る必要なく、マルチプロセッサ・システム100内のプロセッサ110、120、130、140の電圧を手動で制御することができる。
他の実施形態では、制御信号は、シリアル・プレゼンス検出(SPD)機能を用いて、自動的にI2Cバス210に供給される。SPDは、マルチプロセッサ・システム100の異なる部分に問い合せて、オプションとして装着された機構の装着ステータス(loading status)を判定するシリアル・バスである。このようにオプションとして装着された機構には、例えば、プロセッサ110、120、130、140、または他の任意のボードがある。マルチプロセッサ・システム100は、各プロセッサ110、120、130、140に適した電圧を自動的に検出することができる。この電圧では、マルチプロセッサ・システム100の熱・電力限度内で、プロセッサ110、120、130、140の性能を最大になる。SPDは、I2Cバス210を利用して、マルチプロセッサ・システム100内のすべてのプロセッサ110、120、130、140に問い合せて、マルチプロセッサ・システム100のシャーシといっしょに、何基のプロセッサが装着されているのか判定し、プロセッサ110、120、130、140などの要求性能を判定する。次に、この情報を使用して、プロセッサ110、120、130、140に供給される電圧を自動的に調整する。
I/O拡張チップ220は、I2Cバス210を用いて制御される安価なシリアル・パラレル・タイプのチップであり得る。I/O拡張チップ220は、I2Cコマンドを通じてI/O拡張チップ220に書き込むことで、特定の状態に強制される入出力(I/O)ポートを持っている。I/O拡張チップ220はI2Cベースのものであるから、I/O拡張チップ220は、前述の通り、GSPまたはSPDなどのI2Cインターフェースをサポートする装置であれば、どんなものによっても制御できる。I/O拡張チップ220は、通常、複数のI/Oポートを持っている。それゆえ、1個のI/O拡張チップ220を使用すれば、複数のDC−DCコンバータ250を個々に制御することができる。I/O拡張チップ220は、「trim in」信号230、すなわち、DC−DCコンバータ250のトリム・ピンに入力されるNビット長の制御信号を発生させる。「trim in」信号230には、ユーザからの電圧調整に関する情報が入っている。「trim in」信号230をDC−DCコンバータ250に供給して、適切な入力をDC−DCコンバータ250のトリム・ピンに供給することでプロセッサ110、120、130、140の電圧を制御する。「voltage in」信号240も、DC−DCコンバータ250に供給して、プロセッサ電圧を比較する基準電圧レベルを提供する。この基準電圧レベルは、マルチプロセッサ・システム100のグローバル・システム電力、すなわち、マルチプロセッサ・システム100内にホストされた任意の1つのプロセッサ110、120、130、140で利用できる最大電圧に相当する。次に、DC−DCコンバータ250は、プロセッサ110、120、130、140に適した出力電圧260を発生させて、マルチプロセッサ・システム100の熱・電力限度内で、プロセッサ110、120、130、140の性能を最適化する。DC−DCコンバータ250上のトリム・ピンを用いて、様々なプロセッサ110、120、130、140に、出力電圧260を印加する。
図3は、手動設定装置を用いて、個々のプロセッサの動作電圧を管理する方法の一実施形態を描いたブロック図(全体が参照数字300で示される)を示している。手動設定装置の方法300では、マルチプロセッサ・システム100上の手動設定装置310をセットし、「trim in」信号320を発生させ、「voltage in」信号330を供給し、「voltage in」信号330を、DC−DCコンバータ340のトリム・ピンに供給し、出力電圧350を発生させる。
通常の当業者であれば、所望の機能を果たすことのできる多くの共通手動設定装置、例えばディップ・スイッチ、ピン・ヘッダの上に設けられるジャンパ、回転設定スイッチ、はんだブリッジなどがあることが理解されよう。例えば、一実施形態では、ディップ・スイッチは、手動設定装置310として用いられることがある。当技術分野で知られているように、ディップ・スイッチは、回路基板、例えばプロセッサ110、120、130、140を含む回路基板に組み込まれた一連の極小スイッチである。
手動設定装置310により、ユーザは、これらのプロセッサを設定することができる。この実施形態では、手動設定装置310により、ユーザは、特定のプロセッサ110、120、130、140で用いられている電圧を調整することができる。マルチプロセッサ・システム100の物理的に容易に近寄れる部分に、例えば、マルチプロセッサ・システム100の外側の部分に、手動設定装置310が付け加えられることもある。したがって、マルチプロセッサ・システム100のリブートのときに、所定の要求性能に基づいて、ユーザまたは操作者に、プロセッサ110、120、130、140の電圧を手動でセットさせる。しかしながら、ユーザは、DC−DCコンバータ450のトリム・ピンのコンフィギュレーション・ビットの適切なセッティングを知らなければならない。
手動設定装置310は、「trim in」信号320、すなわち、DC−DCコンバータ340のトリム・ピンに入力されるNビット長の制御信号を発生させる。「trim in」信号320には、ユーザからの電圧調整に関する情報が入っている。「trim in」信号320をDC−DCコンバータ340に供給して、適切な入力をDC−DCコンバータ340のトリム・ピンに供給することでプロセッサ110、120、130、140の電圧を制御する。「voltage in」信号330も、DC−DCコンバータ340に供給して、プロセッサ電圧を比較する基準電圧レベルを提供する。この基準電圧レベルは、マルチプロセッサ・システム100のグローバル・システム電力、すなわち、マルチプロセッサ・システム100内にホストされた任意の1つのプロセッサ110、120、130、140で利用できる最大電圧に相当する。次に、DC−DCコンバータ340は、プロセッサ110、120、130、140に適した出力電圧350を発生させて、マルチプロセッサ・システム100の熱・電力限度内で、プロセッサ110、120、130、140の性能を最適化する。DC−DCコンバータ340のトリム・ピンを用いて、様々なプロセッサ110、120、130、140に、出力電圧350を印加する。
図4は、マイクロプロセッサ/マイクロコントローラを用いて、個々のプロセッサの動作電圧を管理する方法の一実施形態を描いたブロック図(全体が参照数字400で示される)を示している。マイクロプロセッサの方法400では、I2Cバス410から制御信号を供給し、この制御信号をマイクロプロセッサ/マイクロコントローラ420に供給し、「trim in」信号430を発生させ、「voltage in」信号440を供給し、「voltage in」信号440を、DC−DCコンバータ450のトリム・ピンに供給し、出力電圧460を発生させる。
I2Cバス410は、マイクロプロセッサ/マイクロコントローラ420を制御するために用いられる。当業者に知られているように、I2Cバス410は、集積回路間に通信リンクを提供する双方向の2線式シリアル・バスである。マイクロプロセッサ/マイクロコントローラ420は、I2Cバス410を用いて、ユーザと対話して、ユーザがプロセッサ110、120、130、140を作動させたいと思う電圧を、ユーザに入力させる。ユーザ入力は、さらに高いレベルのインターフェース装置、例えばコンソールを用いて達成できる。マイクロプロセッサ/マイクロコントローラ420は、ユーザに対し、DC−DCコンバータ450のトリム・ピンのコンフィギュレーション・ビットの適切なセッティングを知るよう求めることなく、このユーザ入力を適切なコマンドに自動的に変換して、プロセッサ110、120、130、140の電圧を調整するようにプログラムできる。
マイクロプロセッサ/マイクロコントローラ420は、「trim in」信号430、すなわち、DC−DCコンバータ450のトリム・ピンに入力されるNビット長の制御信号を発生させる。「trim in」信号430には、ユーザからの電圧調整に関する情報が入っている。「trim in」信号430をDC−DCコンバータ450に供給して、適切な入力をDC−DCコンバータ450のトリム・ピンに供給することでプロセッサ110、120、130、140の電圧を制御する。「voltage in」信号440も、DC−DCコンバータ450に供給して、プロセッサ電圧を比較する基準電圧レベルを提供する。この基準電圧レベルは、マルチプロセッサ・システム100のグローバル・システム電力、すなわち、マルチプロセッサ・システム100内にホストされた任意の1つのプロセッサ110、120、130、140で利用できる最大電圧に相当する。次に、DC−DCコンバータ450は、プロセッサ110、120、130、140に適した出力電圧460を発生させて、マルチプロセッサ・システム100の熱・電力限度内で、プロセッサ110、120、130、140の性能を最適化する。DC−DCコンバータ450のトリム・ピンを用いて、様々なプロセッサ110、120、130、140に、出力電圧460を印加する。
図5は、FPGA(field−programmable gate array)またはPLD(プログラム可能な論理素子)を用いて、個々のプロセッサの動作電圧を管理する方法の一実施形態を描いたブロック図(全体が参照数字500で示される)を示している。FPGA/PLDの方法500では、I2Cバス510から制御信号を供給し、この制御信号をFPGA/PLD520に供給し、「trim in」信号530を発生させ、「voltage in」信号540を供給し、「voltage in」信号540を、DC−DCコンバータ550のトリム・ピンに供給し、出力電圧560を発生させる。
I2Cバス510は、FPGA/PLD520を制御するために用いられる。当業者に知られているように、I2Cバス510は、集積回路間に通信リンクを提供する双方向の2線式シリアル・バスである。FPGAは、製造後、現場でプログラムできる特定のタイプのPLDであるチップである。FPGA/PLD520は、I2Cバス410を用いて、ユーザと対話して、ユーザがプロセッサ110、120、130、140を作動させたいと思う電圧を、ユーザに入力させる。ユーザ入力は、さらに高いレベルのインターフェース装置、例えばコンソールを用いて達成できる。図5を参照して述べられたマイクロコントローラ/マイクロプロセッサ420の利用と同様に、FPGA/PLD520を用いれば、ユーザは、このような電圧調整を、さらに透過的なやり方で制御することができる。すなわち、ユーザは、DC−DCコンバータ550のトリム・ピンのコンフィグレーション・ビットの適切なセッティングを知る必要はない。
FPGA/PLD520は、「trim in」信号530、すなわち、DC−DCコンバータ550のトリム・ピンに入力されるNビット長の制御信号を発生させる。「trim in」信号530には、ユーザからの電圧調整に関する情報が入っている。「trim in」信号530をDC−DCコンバータ550に供給して、適切な入力をDC−DCコンバータ550のトリム・ピンに供給することでプロセッサ110、120、130、140の電圧を制御する。「voltage in」信号540も、DC−DCコンバータ550に供給して、プロセッサ電圧を比較する基準電圧レベルを提供する。この基準電圧レベルは、マルチプロセッサ・システム100のグローバル・システム電力、すなわち、マルチプロセッサ・システム100内にホストされた任意の1つのプロセッサ110、120、130、140で利用できる最大電圧に相当する。次に、DC−DCコンバータ550は、プロセッサ110、120、130、140に適した出力電圧560を発生させて、マルチプロセッサ・システム100の熱・電力限度内で、プロセッサ110、120、130、140の性能を最適化する。DC−DCコンバータ550のトリム・ピンを用いて、様々なプロセッサ110、120、130、140に、出力電圧560を印加する。
図6は、同一電圧で動作するマルチプロセッサ・システム100のシャーシ内の一連のプロセッサを描いたブロック図(全体が参照数字600で示される)を示している。個々のプロセッサの陰影は、個々のプロセッサが、それぞれ同じ電圧レベルで動作していることを示している。同一電圧でプロセッサを動作させることが、現行のマルチプロセッサ・システムでは代表的なものである。さらに、この陰影は、このシステム全体に割り当てられた最大電力未満にとどまるように、そのプロセッサの最高性能レベルよりも低いレベルで動作していることを示している。前に論じられたように、マルチプロセッサ・システムは、基本的な電力・熱包絡線によって制限される。これは、プロセッサ中で生じた熱や、シャーシでの限られた寸法による。シャーシが、所与の電力量を消費するときには、このシャーシは、通常、プロセッサを冷却するのに利用できるエアフローの量が制限される。その結果、このような電力制限は、プロセッサが動作できる電圧を制限し、したがって、その性能を制限する。したがって、これらのプロセッサは、実行する必要のあるプロセスに応じて、最適な性能およびキャパシティで動作できる能力が制限される。なぜなら、これらのプロセッサは、同一電圧、すなわち、それらの最高レベルよりも低い電圧で動作するように設定されているからである。
図7は、異なる電圧で動作するマルチプロセッサ・シャーシ内の一連のプロセッサを描いたブロック図(全体が参照数字700で示される)を示している。図7のシステムは、前に述べられた様々な方法の少なくとも1つを用いて、ユーザが、シャーシ内の様々なプロセッサの電圧レベルを手動で、または自動的に調整可能となっているシステムを表わしている。その結果、このシステム全体は、はるかに効率的なレベルで動作する。ここで、図7に見られるように、それぞれのプロセッサは、このシステム内で、その特定の機能に求められる所要の電圧レベルしか用いていない。ここで、個々のプロセッサに使える電圧レベルが様々であるために、平均電圧よりも高い電圧が必要なプロセッサは、さらに最適なレベルで動作することができる。同様に、さらに低い電力でよいプロセッサは、もう、他のプロセッサと同じ電圧レベルで動作する必要はない。その結果、さらに効率的なシステムが作り出される。
マルチプロセッサ・コンピュータシステム内の個々のプロセッサの動作電圧を手動で管理する方法が、模範的な実施形態に関連して述べられてきたが、当業者であれば、以上の教示に照らして多くの変更が可能であり、また、本願が、そのどんな変形例もカバーするようにもくろまれていることが理解されよう。
本明細書に開示される原理は、共通シャーシを共有するブレードまたはプロセッサから成るシステムに、あるいは、複数のシャーシにまたがるアーキテクチャ・システムに応用できるものと理解されよう。すなわち、このような原理は、物理パーティションまたは論理パーティションで分割されたシステムに応用できる。例えば、物理的に、システムは、それぞれ8基のプロセッサを有する3つのシャーシを含むことがある。論理的に、同一システムが、5人の異なるカスタマに対して、5つの異なるwebサーバーに区分されることもある。シャーシ内の電力制約は、通常、このシステムの物理パーティションに関係する。複数のシャーシ内に位置づけられるカスタマまたはアプリケーションに課せられる電力制約は、通常、論理パーティションに関係する。通常の当業者であれば、上述の技術革新は、物理的にも論理的にも区分されたアーキテクチャに適用できることがすぐ理解されよう。
例えば、この開示されたシステムおよび方法は、I2Cバスから信号を受け取るのに用いられる特定のI2C装置を利用している。他のI2C装置も、同じように用いられることがある。したがって、この開示全体を通じて、図示され、参照されるI2C装置は、特記しない限り、所望の機能を果たすのに適した一切の装置/技術を表わすことになっている。同様に、様々な動作を行うプロセッサもいくつか開示されている。この特定のプロセッサは、本明細書に述べられるシステムおよび方法にとって重要ではない。したがって、本明細書に述べられるシステムおよび方法を、任意の特定の形態のプロセッサまたは特定のマルチプロセッサ・システムに限定することは、出願者の意図ではない。
この開示全体を通じて、さらに他の例証があり、本明細書にはっきりと特定されてはいないが、それでも、クレーム記載の機能を果たすことのできる構造、材料、または動作の利用を、この開示の範囲から除外することは、出願者の意図ではない。
100 マルチプロセッサ・コンピュータシステム
120 第1のプロセッサ
130 第2のプロセッサ
210、410、510 Inter−ICバス
220 入出力拡張
230、430、530 制御信号
250、340、550 DC−DCコンバータ
260、560 第2出力電圧、第1出力電圧
310 手動設定装置
420 マイクロプロセッサ、マイクロコントローラ
520 FPGA
120 第1のプロセッサ
130 第2のプロセッサ
210、410、510 Inter−ICバス
220 入出力拡張
230、430、530 制御信号
250、340、550 DC−DCコンバータ
260、560 第2出力電圧、第1出力電圧
310 手動設定装置
420 マイクロプロセッサ、マイクロコントローラ
520 FPGA
Claims (10)
- マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理する方法であって、
第1のプロセッサを第1の電圧レベルで動作させるステップと、
該第1のプロセッサは、第1の性能レベルを必要とし、前記第1の性能レベルに基づいて前記マルチプロセッサ・コンピュータシステムの熱・電力量の第1の部分を消費し、
第2のプロセッサを第2の電圧レベルで動作させるステップと、
該第2のプロセッサは、第2の性能レベルを必要とし、前記第2の性能レベルに基づいて前記マルチプロセッサ・コンピュータシステムの熱・電力量の第2の部分を消費し、
前記マルチプロセッサ・コンピュータシステム内で、前記第1の電圧と前記第2の電圧の少なくとも1つを調整することにより、熱・電力全体量を維持し性能を最適化するステップと、を有する方法。 - 前記第1の電圧レベルと前記第2の電圧レベルは、前記マルチプロセッサ・コンピュータシステムの総電圧許容量の一部で大きさが異なり、前記総電圧許容量は、前記マルチプロセッサ・コンピュータシステムの熱・電力全体量の割当てによって決定される請求項1記載の方法。
- 前記方法は、前記第1のプロセッサの第1の周波数レベルを調整し前記第1のプロセッサが第1の性能レベルで処理できるようにするステップと、
前記第2のプロセッサの第2の周波数レベルを調整し、前記第2のプロセッサが第2の性能レベルで処理できるようにするステップ、
をさらに有する請求項1記載の方法。 - マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理するシステムであって、
前記マルチプロセッサ・コンピュータ内の第1の性能レベルで処理する第1のプロセッサの第1の電圧レベルを調整する手段と、
前記マルチプロセッサ・コンピュータ内の第2の性能レベルで処理する第2のプロセッサの第2の電圧レベルを調整する手段と、を備え、
前記第1の性能レベルは前記第2の性能レベルよりも高く、前記マルチプロセッサ・コンピュータシステムの前記熱・電力全体量が維持されるシステム。 - 前記第1の電圧レベルと前記第2の電圧レベルは、前記マルチプロセッサ・コンピュータシステムの総電圧許容量の一部で大きさが異なり、前記総電圧許容量は、前記マルチプロセッサ・コンピュータシステムの熱・電力全体量の割当てによって決定される請求項4記載のシステム。
- 前記第1のプロセッサの第1の周波数レベルを調整し、前記第1のプロセッサが前記第1の性能レベルで処理できるようにする手段と、
前記第2のプロセッサの第2の周波数レベルを調整し、前記第2のプロセッサが前記第2の性能レベルで処理できるようにする手段と、
をさらに備える請求項4記載のシステム。 - マルチプロセッサ・コンピュータシステムは、PA−RISC、DEC Alpha、MIPS、PowerPC、SPARC、IA−32、IA−64から成るグループから選択されたアーキテクチャに基づく請求項4記載のマルチプロセッサ・コンピュータシステム。
- マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理するシステムであって、
(1)第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含み、かつユーザにより定められる入力信号を受け取るユーザ・インターフェースと、(2)第1のプロセッサの第1の最適性能レベルと、第2のプロセッサの第2の最適性能レベルに基づいて、前記第1のプロセッサの第1の出力電圧と、前記第2のプロセッサの第2の出力電圧を計算し、前記第1のプロセッサの第1の電圧レベルと、前記第2のプロセッサの第2の電圧レベルを調整する命令を含む入力信号を発生させるシリアル・プレゼンス検出(SPD)回路と、から成るグループから選択された入力装置と、
Inter−ICバスと、
前記Inter−ICバスから前記入力信号を受け取って、前記入力信号に入っている前記命令により決定された情報を含む制御信号を発生させる入出力拡張と、
前記制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、前記第1の出力電圧を前記第1のプロセッサに、また前記第2の出力電圧を前記第2のプロセッサに供給するDC−DCコンバータと、を備え、
前記第1の性能レベルが、前記第2の性能レベルよりも高いシステム。 - マルチプロセッサ・コンピュータ内のプロセッサの電圧を管理するシステムであって、
第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含み、かつユーザにより定められる入力信号を供給する手動設定装置と、
前記制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、前記第1の出力電圧を前記第1のプロセッサに、また前記第2の出力電圧を前記第2のプロセッサに供給するDC−DCコンバータと、を備え、
前記第1の性能レベルが、前記第2の性能レベルよりも高いシステム。 - マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理するシステムであって、
第1の性能レベルで働く第1のプロセッサの第1の電圧レベルと、第2の性能レベルで働く第2のプロセッサの第2の電圧レベルを調整する命令を含み、かつユーザにより定められる入力信号を受け取るユーザ・インターフェースと、
Inter−ICバスと、
(1)前記Inter−ICバスから前記入力信号を受け取って、前記入力信号に入っている前記命令により決定された情報を含む制御信号を発生させるマイクロプロセッサと、(2)前記Inter−ICバスから前記入力信号を受け取って、前記入力信号に入っている前記命令により決定された情報を含む制御信号を発生させるマイクロコントローラと、(3)前記Inter−ICバスから前記入力信号を受け取って、前記入力信号に入っている前記命令により決定された情報を含む制御信号を発生させるFPGA(field programmable gate array)と、(4)前記Inter−ICバスから前記入力信号を受け取って、前記入力信号に入っている前記命令により決定された情報を含む制御信号を発生させるPLD(プログラム可能な論理素子)と、から成るグループから選択された信号発生器と、
前記制御信号に入っている情報に基づいて、第1の出力電圧と第2の出力電圧を発生させて、前記第1の出力電圧を前記第1のプロセッサに、また前記第2の出力電圧を前記第2のプロセッサに供給するDC−DCコンバータと、を備え、
前記第1の性能レベルが、前記第2の性能レベルよりも高いシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/216,286 US7100056B2 (en) | 2002-08-12 | 2002-08-12 | System and method for managing processor voltage in a multi-processor computer system for optimized performance |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004078940A true JP2004078940A (ja) | 2004-03-11 |
Family
ID=27662725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003283303A Withdrawn JP2004078940A (ja) | 2002-08-12 | 2003-07-31 | マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7100056B2 (ja) |
JP (1) | JP2004078940A (ja) |
GB (1) | GB2392270B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006061996A1 (ja) * | 2004-12-07 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な信号処理プロセッサ |
JP2007172601A (ja) * | 2005-12-19 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | ブレート・コンピュータ・システムにおけるスロットル調整方法およびシステム |
JP2009503728A (ja) * | 2005-08-02 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプルコアプロセッサの1以上のコアのワークロードパフォーマンスの増加 |
JP2012069115A (ja) * | 2004-07-27 | 2012-04-05 | Intel Corp | マルチコアプロセッサにおける電力管理調整 |
JP2013527948A (ja) * | 2010-03-25 | 2013-07-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システム内でタスクをディスパッチするための方法、システム及びコンピュータ・プログラム |
JP2013539121A (ja) * | 2010-09-23 | 2013-10-17 | インテル コーポレイション | コア単位電圧及び周波数制御の提供 |
JP2017537378A (ja) * | 2014-10-16 | 2017-12-14 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 低コスト、低電力、高性能な多重プロセッサシステムのための高速smp/asmpモード切り替えハードウェア装置 |
US10133330B2 (en) | 2013-07-17 | 2018-11-20 | Fujitsu Limited | Cluster system, controller, method for controlling, and computer-readable recording medium having stored therein controlling program that operate node at the combination of the respective load setting values that satisfy required performance and lowers power consumption |
US10928882B2 (en) | 2014-10-16 | 2021-02-23 | Futurewei Technologies, Inc. | Low cost, low power high performance SMP/ASMP multiple-processor system |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
JP4359186B2 (ja) * | 2004-05-25 | 2009-11-04 | 株式会社日立製作所 | データ処理装置、および、半導体装置 |
JP2006318380A (ja) * | 2005-05-16 | 2006-11-24 | Handotai Rikougaku Kenkyu Center:Kk | 回路システム |
EP2033067A1 (en) * | 2006-06-15 | 2009-03-11 | Koninklijke Philips Electronics N.V. | A method of balancing power consumption between loads. |
CN101821692A (zh) * | 2007-09-19 | 2010-09-01 | 富士通株式会社 | 电源装置以及电子设备 |
US8032772B2 (en) * | 2007-11-15 | 2011-10-04 | Intel Corporation | Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor |
US9323306B2 (en) * | 2008-12-03 | 2016-04-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Energy based time scheduler for parallel computing system |
US8468380B2 (en) * | 2009-07-31 | 2013-06-18 | Dell Products, Lp | Power consumption monitor and method therefor |
US8510740B2 (en) | 2010-09-16 | 2013-08-13 | Qualcomm Incorporated | System and method of performing dynamic voltage and frequency scaling operations on a mobile device |
US9098258B2 (en) * | 2012-06-08 | 2015-08-04 | Apple Inc. | Thermal-based acoustic management |
US9672046B2 (en) * | 2012-12-28 | 2017-06-06 | Intel Corporation | Apparatus and method for intelligently powering heterogeneous processor components |
JP6060756B2 (ja) * | 2013-03-18 | 2017-01-18 | 富士通株式会社 | 周波数制御装置、周波数制御方法および周波数制御プログラム |
CN103617243A (zh) * | 2013-11-28 | 2014-03-05 | 国家电网公司 | 一种用于自动生成工程量及绘制cad图的系统和方法 |
US9342136B2 (en) * | 2013-12-28 | 2016-05-17 | Samsung Electronics Co., Ltd. | Dynamic thermal budget allocation for multi-processor systems |
US10545549B2 (en) * | 2016-08-12 | 2020-01-28 | Silanna Asia Pte Ltd | AC/DC power adapter with accessible internal memory |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5491787A (en) * | 1994-08-25 | 1996-02-13 | Unisys Corporation | Fault tolerant digital computer system having two processors which periodically alternate as master and slave |
JP2770760B2 (ja) | 1995-01-04 | 1998-07-02 | 日本電気株式会社 | 電力分散マルチプロセッサ |
KR100224965B1 (ko) * | 1997-07-10 | 1999-10-15 | 윤종용 | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 |
US6219796B1 (en) * | 1997-12-23 | 2001-04-17 | Texas Instruments Incorporated | Power reduction for processors by software control of functional units |
US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
DE69909924T2 (de) | 1998-09-09 | 2004-03-11 | Texas Instruments Inc., Dallas | Verfahren und Vorrichtung zur Reduzierung der Verlustleistung in einer Schaltung |
US6191499B1 (en) * | 1999-10-13 | 2001-02-20 | International Business Machines Corporation | System and method for providing voltage regulation to a multiple processor |
EP1182552A3 (en) | 2000-08-21 | 2003-10-01 | Texas Instruments France | Dynamic hardware configuration for energy management systems using task attributes |
EP1182548A3 (en) | 2000-08-21 | 2003-10-15 | Texas Instruments France | Dynamic hardware control for energy management systems using task attributes |
ATE492840T1 (de) * | 2000-10-31 | 2011-01-15 | Millennial Net Inc | Vernetztes verarbeitungssystem mit optimiertem leistungswirkungsgrad |
US6836849B2 (en) * | 2001-04-05 | 2004-12-28 | International Business Machines Corporation | Method and apparatus for controlling power and performance in a multiprocessing system according to customer level operational requirements |
WO2003014902A1 (en) | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Distributed power supply architecture |
US7111178B2 (en) * | 2001-09-28 | 2006-09-19 | Intel Corporation | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system |
US6978389B2 (en) * | 2001-12-20 | 2005-12-20 | Texas Instruments Incorporated | Variable clocking in an embedded symmetric multiprocessor system |
US6795928B2 (en) * | 2002-03-18 | 2004-09-21 | International Business Machines Corporation | Method for managing power consumption of multiple computer servers |
-
2002
- 2002-08-12 US US10/216,286 patent/US7100056B2/en not_active Expired - Fee Related
-
2003
- 2003-06-27 GB GB0315100A patent/GB2392270B/en not_active Expired - Fee Related
- 2003-07-31 JP JP2003283303A patent/JP2004078940A/ja not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069115A (ja) * | 2004-07-27 | 2012-04-05 | Intel Corp | マルチコアプロセッサにおける電力管理調整 |
US7861101B2 (en) | 2004-12-07 | 2010-12-28 | Panasonic Corporation | Reconfigurable signal processor |
WO2006061996A1 (ja) * | 2004-12-07 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な信号処理プロセッサ |
KR101310044B1 (ko) * | 2005-08-02 | 2013-09-17 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 복수의 코어 프로세서들에서의 하나 이상의 코어들의 워크로드 성능을 증가시키는 방법 |
JP2009503728A (ja) * | 2005-08-02 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプルコアプロセッサの1以上のコアのワークロードパフォーマンスの増加 |
JP4937260B2 (ja) * | 2005-08-02 | 2012-05-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプルコアプロセッサの1以上のコアのワークロードパフォーマンスの増加 |
JP2007172601A (ja) * | 2005-12-19 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | ブレート・コンピュータ・システムにおけるスロットル調整方法およびシステム |
JP2013527948A (ja) * | 2010-03-25 | 2013-07-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システム内でタスクをディスパッチするための方法、システム及びコンピュータ・プログラム |
JP2013539121A (ja) * | 2010-09-23 | 2013-10-17 | インテル コーポレイション | コア単位電圧及び周波数制御の提供 |
US9348387B2 (en) | 2010-09-23 | 2016-05-24 | Intel Corporation | Providing per core voltage and frequency control |
US10613620B2 (en) | 2010-09-23 | 2020-04-07 | Intel Corporation | Providing per core voltage and frequency control |
US9939884B2 (en) | 2010-09-23 | 2018-04-10 | Intel Corporation | Providing per core voltage and frequency control |
US9983659B2 (en) | 2010-09-23 | 2018-05-29 | Intel Corporation | Providing per core voltage and frequency control |
US9983661B2 (en) | 2010-09-23 | 2018-05-29 | Intel Corporation | Providing per core voltage and frequency control |
US9983660B2 (en) | 2010-09-23 | 2018-05-29 | Intel Corporation | Providing per core voltage and frequency control |
US10133330B2 (en) | 2013-07-17 | 2018-11-20 | Fujitsu Limited | Cluster system, controller, method for controlling, and computer-readable recording medium having stored therein controlling program that operate node at the combination of the respective load setting values that satisfy required performance and lowers power consumption |
US10248180B2 (en) | 2014-10-16 | 2019-04-02 | Futurewei Technologies, Inc. | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system |
JP2017537378A (ja) * | 2014-10-16 | 2017-12-14 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 低コスト、低電力、高性能な多重プロセッサシステムのための高速smp/asmpモード切り替えハードウェア装置 |
US10928882B2 (en) | 2014-10-16 | 2021-02-23 | Futurewei Technologies, Inc. | Low cost, low power high performance SMP/ASMP multiple-processor system |
US10948969B2 (en) | 2014-10-16 | 2021-03-16 | Futurewei Technologies, Inc. | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system |
Also Published As
Publication number | Publication date |
---|---|
US20040030942A1 (en) | 2004-02-12 |
GB0315100D0 (en) | 2003-07-30 |
US7100056B2 (en) | 2006-08-29 |
GB2392270B (en) | 2005-04-20 |
GB2392270A (en) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004078940A (ja) | マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理する方法 | |
US7124315B2 (en) | Blade system for using multiple frequency synthesizers to control multiple processor clocks operating at different frequencies based upon user input | |
US7058828B2 (en) | System, method and apparatus for the frequency management of blades in a bladed architecture based on performance requirements | |
JP2004078948A (ja) | マルチプロセッサ・コンピュータシステムにおいて電圧を管理する方法 | |
JP2004078935A (ja) | ブレード型アーキテクチャ・システム内のブレードの動作電圧を管理する方法 | |
US9965442B2 (en) | Node card management in a modular and large scalable server system | |
EP2075666B1 (en) | A system and method to establish and dynamically control energy consumption in large-scale datacenters or IT infrastructures | |
US7051215B2 (en) | Power management for clustered computing platforms | |
US7076671B2 (en) | Managing an operating frequency of processors in a multi-processor computer system | |
JP4921765B2 (ja) | プロセッサ動作電圧の自動動的制御 | |
WO2008121625A1 (en) | Dynamic power reduction | |
JP2004078941A (ja) | 負荷に基づいて、コンピュータシステムのプロセッサの電圧レベルを管理する方法 | |
US7389435B2 (en) | System and method for the frequency management of computer systems to allow capacity on demand | |
US7548971B2 (en) | System and method for managing the operating frequency of blades in a bladed-system | |
JP2005202506A (ja) | ブレードサーバにおける電力管理システム | |
US7185214B2 (en) | System and method for load dependent frequency and performance modulation in bladed systems | |
JP2004078934A (ja) | メモリ・サブシステムの管理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080408 |