JP4337280B2 - 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents
情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP4337280B2 JP4337280B2 JP2001198914A JP2001198914A JP4337280B2 JP 4337280 B2 JP4337280 B2 JP 4337280B2 JP 2001198914 A JP2001198914 A JP 2001198914A JP 2001198914 A JP2001198914 A JP 2001198914A JP 4337280 B2 JP4337280 B2 JP 4337280B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- additional
- main
- accelerator
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
- Advance Control (AREA)
Description
【発明の属する技術分野】
本発明は、情報処理装置、および情報処理装置の制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【0002】
【従来の技術】
従来から、アクセラレータと呼ばれる付加演算基板を本体部に装着し、本体部および付加演算基板のそれぞれに設けられた演算器(プロセッサ)間で処理を分担して実行する情報処理装置が知られている。
【0003】
このようなアクセラレータは、従来では、単に処理分担および処理速度向上のために使用されているのにすぎなかった。一方、近年では、情報処理装置において処理速度の向上のみならず、他の能力の向上についても望まれている。たとえば、特開平11−296252号公報に示されるように、種々の低消費電力化は、重要な課題となっている。
【0004】
したがって、アクセラレータを処理速度向上以外の用途や目的、たとえば低消費電力化のために利用することができればアクセラレータの活用の幅が著しく向上する。
【0005】
【発明が解決しようとする課題】
本発明は、以上の問題点を解決するためになされたものである。
【0006】
したがって、本発明の目的は、付加演算基板を処理速度向上のみならず、他の用途にも効果的に利用することができるようにした情報処理装置、情報処理装置の制御方法、および制御プログラムを提供することである。
【0007】
本発明の他の目的は、付加演算基板を装着することによって、処理速度の向上のみならず、消費電力の低減を図ることができる情報処理装置、情報処理装置の制御方法、および制御プログラムを提供することである。
【0008】
【課題を解決するための手段】
以上の課題を解決するための手段は、以下のように実現される。
【0009】
(1)本発明の情報処理装置は、付加演算手段を着脱可能な情報処理装置において、所定の演算を行う主演算手段と、前記付加演算手段を装着するためのインタフェースと、前記付加演算手段が装着されているか否かを検出する検出手段と、前記付加演算手段の性能情報を取得する情報取得手段と、前記性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定する駆動制御部と、を有することを特徴とする。
【0010】
(2)上記(1)の駆動制御部は前記付加演算手段未装着時の前記演算手段の消費電力より、前記付加演算手段装着時の前記演算手段および前記付加演算手段の全体の消費電力が少なくなるよう、前記演算手段および前記付加演算手段を駆動する駆動電圧あるいは駆動周波数を設定する。
【0011】
(2)上記(1)の前記駆動制御部は前記付加演算手段未装着時の前記主演算手段の消費電力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の消費電力が少なくなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定する。
【0012】
(3)上記(2)の前記情報処理装置は内部電源あるいは外部電源により電力供給を受けることが可能であり、前記内部電源あるいは前記外部電源いずれかから前記電力供給を受けているかを判断する電源判断手段をさらに有し、前記駆動制御部は、前記内部電源から前記電力供給を受けている場合、前記付加演算手段未装着時の前記主演算手段の消費電力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の消費電力が少なくなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定する。
【0013】
(4)上記(1)の前記駆動制御部は前記付加演算手段未装着時の前記主演算手段の処理能力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の処理能力が高くなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定する。
【0014】
(5)上記(4)の前記情報処理装置は内部電源あるいは外部電源により電力供給を受けることが可能であり、前記内部電源あるいは前記外部電源いずれかから前記電力供給を受けているかを判断する電源判断手段をさらに有し、前記駆動制御部は、前記外部電源から前記電力供給を受けている場合、前記付加演算手段未装着時の前記主演算手段の処理能力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の処理能力が高くなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定する。
【0015】
(6)本発明の制御方法は、所定の演算を行う主演算手段を有しており付加演算手段を着脱可能な情報処理装置の制御方法において、前記付加演算手段が装着されているか否かを検出するステップと、前記付加演算手段の性能情報を取得するステップと、前記性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定するステップと、を有することを特徴とする。
【0016】
(7)本発明の制御プログラムは、所定の演算を行う主演算手段を有しており付加演算手段を着脱可能な情報処理装置の制御プログラムであって、前記付加演算手段が装着されているか否かを検出する手順と、前記付加演算手段の性能情報を取得する手順と、前記性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定する手順と、をコンピュータに実行させる。
【0017】
(8)本発明のコンピュータ読み取り可能な記録媒体は、上記(7)に記載の制御プログラムが記録されたことを特徴とする。
【0018】
図1は、本発明の情報処理装置を適用したスキャナの構成を示すブロック図である。この本実施の形態におけるスキャナは、光電変換素子であるCCDによって受信された画像データを処理する機能を有する。
【0019】
スキャナは、本体部100とアクセラレータ部200とから構成される。
【0020】
本体部100は、CPU101、ROM102、RAM103、記憶部104、操作パネル105、CCD106、本体側演算器107、インタフェース108、外部電源用入力端子109、バッテリ110、電力供給部111、電圧制御部112、および周波数制御部113、および入出力部114を有する。
【0021】
CPU101は、各部の制御を行い、また駆動電圧あるいは駆動周波数を設定する。また、CPU101は、インタフェース108からの信号に基づいてアクセラレータ200が装着されているか否かを検出する。
【0022】
ROM102は、CPU101によって実行される制御プログラムを記憶する。RAM103は、演算用のワーキングメモリであり、また、画像データを一時記憶するバッファとしても使用される。記憶部104は、たとえば、不揮発性メモリとハードディスクとから構成される。記憶部104は、保存が必要な各種設定に関する情報および画像データを記憶する。CCD106は、原稿の読み取るための光電変換素子である。
【0023】
本体側演算器107は、本体部100に設けられたプロセッサエレメントであり、種々の演算を実行する主演算手段である。インタフェース108は、アクセラレータ部200と通信するためのインタフェースである。このインタフェース108は、アクセラレータ部200を情報処理装置の本体部100に装着するためのコネクタであり、好適には、アクセラレータ部200が挿入されるスロットである。
【0024】
外部電源用入力端子109は、AC電源などの外部電源に接続するための端子である。バッテリ110は、特に外部電源に接続できない場所でスキャナを使用する際に電力を供給するための内部電源である。電力供給部111は、外部電源入力端子109またはバッテリ110から供給される電圧を所定の電圧に変換し、各部に供給する。電力供給部111は、たとえば、DC−DCコンバータである。
【0025】
電圧制御部112は、本体側演算器107を駆動する電圧を制御する。周波数制御部113は、本体側演算器107を駆動する周波数を制御する。たとえば、周波数制御部113は、複数のクロック信号を発信する発信回路と、複数のクロック信号の中から一つを選択して本体側演算器107およびアクセラレータ側演算器201に供給するクロック選択回路とを有する。本体側演算器107の駆動電圧および駆動周波数は、CPU101によって設定される。
【0026】
入出力部114は、各部の入出力管理を行う。具体的には、入出力部114は、操作パネル105からの信号を受信する。入出力部114からの信号に基づいて、CPU101は、本体部100およびアクセラレータ部200から構成される情報処理装置が上述したバッテリ110または外部電源用入力端子109のいずれから電力供給を受けているかを判断する。さらに、入出力部114は、電圧制御部112および周波数制御部114にCPU101からの命令を出力する。
【0027】
アクセラレータ部200は、本体部100とともに演算を実行するために本体部100に装着される。アクセラレータ部200は、本体部100に着脱自在に構成される。
【0028】
アクセラレータ部200は、アクセラレータ側演算器201、アクセラレータ側電圧制御部202、アクセラレータ側周波数制御部203、およびID−ROM204を有する。
【0029】
アクセラレータ側演算器201は、アクセラレータ部200に設けられたプロセッサエレメントであり、たとえば、プログラマブルDSP(デジタルシグナルプロセッサ)によって構成されている。このアクセラレータ側演算器202は、付加演算手段として機能し、本体部100に設けられた本体側演算器107とともに演算を実行する。
【0030】
アクセラレータ側電圧制御部202は、アクセラレータ側演算器201を駆動する電圧を制御する。アクセラレータ側周波数制御部203は、アクセラレータ側演算器201を駆動する周波数を制御する。なお、アクセラレータ側電圧制御部202およびアクセラレータ側周波数制御部203は、システムバス220を通じて本体部100に接続されており、アクセラレータ側演算器201の駆動電圧および駆動周波数は、システムバス220を通じて本体部100のCPU101によって設定される。
【0031】
ID−ROM204は、アクセラレータ側演算器201の性能に関する情報を記憶するROMである。ID−ROM204は、システムバス220に接続されており、本体部100のCPU101は、ID−ROM204に記憶されているアクセラレータ側演算器201の性能に関する情報(以下、「性能情報」という)をシステムバス220を通じて取得する。
【0032】
以上のように構成される情報処理装置を適用したスキャナは、付加演算手段として機能するアクセラレータ部200が装着されているか否かを検出するステップと、アクセラレータ部200に搭載されるアクセラレータ側演算器201の性能情報を取得するステップと、取得した性能情報に応じて、本体側演算器107およびアクセラレータ側演算器107を駆動するための駆動電圧あるいは駆動周波数を設定するステップと、を有する。以下、動作の内容を詳細に説明する。
【0033】
図2は、本実施の形態の情報処理装置を適用したスキャナの動作を示すフローチャートである。図2のフローチャートに示されるアルゴリズムは、制御プログラムとしてROM102に記憶されており、CPU101によって実行される。
【0034】
ステップS100では、電源がONされるのを待って、種々の設定が初期化される。この結果、たとえば、操作パネル105の画面が初期化される。また、図1に示される各部101〜114の動作チェックが実行される。
【0035】
ステップS101では、演算を実行するために必要な各部の入出力設定が行われる。
【0036】
ステップS102では、アクセラレータ部200がインタフェース108に装着されていることがCPU101によって検出される。この結果、CPU101は、本体部100の本体側演算器107とアクセラレータ部200のアクセラレータ側演算器201に供給される駆動電圧および駆動周波数を設定する。
【0037】
ステップS103では、本体部200の本体側演算器107とアクセラレータ部200のアクセラレータ側演算器202とに演算処理を分担させ、実行させる。
【0038】
ステップS104では、CPU101は、すべての演算処理が終了したか否かを判断する。すべての演算処理が終了するのを待って(ステップS104:YES)、一連の処理が終了する。
【0039】
図3は、図2のステップS102における演算器の駆動周波数および駆動電圧の設定処理を示すフローチャートである。
【0040】
ステップS200では、CPU101は、アクセラレータ部200のID−ROM204内に記憶されているアクセラレータ側演算器201の性能情報を読み出す。この結果、CPU101は、アクセラレータ側演算器201の性能情報を取得する。
【0041】
図4および図5にアクセラレータ側演算器201の性能情報の例を示す。図4および図5に示される性能情報は、複数の駆動周波数とこれら駆動周波数における各処理能力についての情報を含む。さらに、性能情報は、複数の駆動周波数とこれら駆動周波数における各駆動電圧を含む。具体的には、性能情報は、後述するように処理の高速化を図るための高速処理モードを実現するために設定されるべき駆動周波数および駆動電圧の値と、低消費電力化を図るための低消費電力モードを実現するために設定されるべき駆動周波数および駆動電圧の値とを含む。
【0042】
図4に示される性能情報は、演算器201が駆動周波数200MHzおよび400MHzにおいて、それぞれ500MIPSおよび1000MIPSの処理能力を有する旨と、駆動周波数が200MHzおよび400MHzの場合にそれぞれ駆動電圧が2.1Vおよび3.3Vである旨とを含む。すなわち、高速処理モードを実現するために設定される駆動周波数および駆動電圧の値は400MHzおよび3.3Vであり、低消費電力モードを実現するために設定される駆動周波数および駆動電圧は200MHzおよび2.1Vである旨の情報が性能情報に含まれる。ここで、MIPSとは、1秒間に実行できる命令数の平均値を100万個単位で表した単位である。
【0043】
図5に示される性能情報は、演算器201が駆動周波数100MHzおよび400MHzにおいて、それぞれ250MIPSおよび1000MIPSの処理能力を有する旨と、駆動周波数が100MHzおよび400MHzの場合にそれぞれ駆動電圧が1.5Vおよび3.3Vである旨とを含む。すなわち、高速処理モードを実現するために設定される駆動周波数および駆動電圧の値は400MHzおよび3.3Vであり、低消費電力モードを実現するために設定される駆動周波数および駆動電圧の値は100MHzおよび1.5Vである旨の情報が性能情報に含まれる。このようにアクセラレータ側演算器201の性能情報はID−ROM204に記憶されているが、本体側演算器107の性能情報についても、予めROM102に記憶しておくことができる。
【0044】
ステップS201では、本体部100およびアクセラレータ部200から構成される情報処理装置が内部電源あるいは外部電源のいずれから電力の供給を受けているかを判断する。より具体的には、バッテリ110または外部電源用入力端子109のいずれから電力の供給を受けているかが判断される。外部電源から電力が供給されている場合には(ステップS201:YES)、ステップS202の処理が実行され、内部電源から電力供給されている場合には(ステップS201:NO)、ステップS203の処理が実行される。
【0045】
ステップS202では、情報処理装置が外部電源から電力の供給を受けている場合の処理として、アクセラレータ部200の未装着時の本体側演算器107の処理能力より、アクセラレータ部200の装着時の本体側演算器107およびアクセラレータ側演算器201の処理能力(両演算器の処理能力の合算)が高くするように本体側演算器107およびアクセラレータ側演算器201のそれぞれの駆動電圧あるいは駆動周波数が設定される。この場合を「高速処理モード」という。
【0046】
ステップS203では、情報処理装置が内部電源から電力供給を受けている場合の処理として、アクセラレータ部200の未装着時の本体側演算器107の消費電力より、アクセラレータ部200の装着時の本体側演算器107およびアクセラレータ側演算器201の消費電力(両演算器の消費電力の合算)が少なくなるように本体側演算器107およびアクセラレータ側演算器201のそれぞれの駆動電圧あるいは駆動周波数が設定される。この場合を「低消費電力モード」という。
【0047】
なお、ステップS202およびステップS203において駆動電圧あるいは駆動周波数を設定するためには、ステップS201で取得されたアクセラレータ側演算器201の性能情報が用いられる。具体的には、性能情報に含まれる高速処理モードおよび低消費電力モードを実現するために設定される駆動電圧あるいは駆動周波数の値が読み出される。
【0048】
ステップS204では、設定された駆動電圧および駆動周波数に応じて、その他の各種入力処理を実行する。
【0049】
図6は、図2のステップS102における演算器の駆動周波数および駆動電圧の設定処理を示す別のフローチャートである。
【0050】
ステップS300では、CPU101は、アクセラレータ部200のID−ROM204内に記憶されているアクセラレータ側演算器201の性能情報を読み出す。この結果、CPU101は、アクセラレータ側演算器201の性能情報を取得する。ステップS300の処理は、ステップS200の処理と同様である。
【0051】
ステップS301では、操作パネル105から、低消費電力モードまたは高速処理モードの指示を受信する。高速処理モードの指示が受信された場合には(ステップS301:YES)、高速処理モードが選択され(ステップS302)、低消費電力モードの指示が受信された場合には(ステップS301:NO)、低消費電力モードが選択される(ステップS303)。
【0052】
ステップS302、S303、およびS304の処理は、図3のステップS202、S203、およびS204の処理と同様であるので、詳しい説明を省略する。
【0053】
以上のような本発明の情報処理装置の制御方法についての具体例を説明する。ここでは、アクセラレータ側演算器201と本体側演算器107が、同一種類のプロセッサエレメントであり、各演算器201、107は、共に図4の性能情報に示される共通の特性を持つ場合を例にとって説明する。
【0054】
図7〜図10は、本体側演算器107の特性について示す。なお、アクセラレータ側演算器201の特性も図7〜図10の特性と同様である。
【0055】
図7は、演算器201の駆動周波数と演算処理能力の関係の一例を示す図であり、図4の性能情報に対応する。横軸は、駆動周波数(クロック周波数ともいう)をMHzの単位で示し、縦軸は、演算器201の演算処理能力をMIPS単位で示している。駆動周波数が高くなるのにしたがって、処理能力が高くなることが示されている。しかしながら、演算器201の素子の仕様によって必要以上に駆動周波数を高くすることはできず、本実施の形態では、駆動周波数は、最高でも400MHzに制限されている。
【0056】
図8は、演算器201の駆動周波数と最低駆動電圧の関係の一例を示す図であり、図4の性能情報に対応する。横軸は、駆動周波数をMHzの単位で示し、縦軸は、最低駆動電圧をボルト(V)の単位で示している。高い周波数で駆動するためには、駆動電圧を高くすることが必要であることが示されている。しかしながら、必要以上に駆動電圧を高くすることはできず、本実施の形態では、駆動電圧は、最大3.3Vに制限されている。
【0057】
図9は、駆動電圧を一定にした場合における駆動周波数と消費電力との関係の一例を示す図である。具体的には、図9は、駆動電圧を3.3Vとした場合の駆動周波数と消費電力との関係の一例を示す。横軸は、駆動周波数をMHzの単位で示し、縦軸は、消費電力をワット(W)の単位で示している。駆動周波数を高くすると消費電力が増加することが示される。一般的には、駆動周波数と消費電力は正比例の関係となる。この現象は、たとえば、演算器107、201を構成するMOS/CMOS型半導体素子の動作遅れをもたらす容量(キャパシタンス)負荷に起因する。すなわち、駆動周波数が高くなるのにしたがって、この容量負荷による動作遅れが顕著になり、熱として失われる割合が多くなる。
【0058】
図10は、駆動周波数を一定とした場合における駆動電圧と消費電力との関係の一例を示す図である。具体的には、図10は、駆動周波数を200Hzとした場合の駆動電圧と消費電力との関係の一例を示す。横軸は、駆動電圧をボルト(V)の単位で示し、縦軸は、消費電力をワット(W)の単位で示している。駆動電圧が高くなるのにしたがって、消費電力が増加することが示される。
(アクセラレータ部200が未装着の場合)
アクセラレータ部200が装着されていない場合、本体部100の本体側演算器107のみによって演算処理が実行される。本体部100の本体側演算器107のみによって、1000MIPSの処理能力が実現される場合、本体側演算器107は、図7から明らかであるように400MHzの駆動周波数で駆動される。また、本体側演算器107を400MHzの駆動周波数で駆動するためには、図8から明らかであるように3.3Vの駆動電圧を供給する必要がある。したがって、この場合の消費電力は、図9から明らかであるように10Wである。
(アクセラレータ部200が装着され高速処理モードが選択される場合)
アクセラレータ部200が装着されている場合、本体部100とアクセラレータ側演算器201とによって演算処理が分担されて実行される。
【0059】
高速処理モードを実現するための駆動電圧あるいは駆動周波数は、図4に示される性能情報に基づいて設定される。具体的には、高速処理モードを実現するために必要な各駆動電圧および/または各駆動周波数の値が性能情報としてID−ROM204に記憶されているので、これらの情報をID−ROM204から読み出すことによって、簡単に駆動周波数や駆動電圧を設定することができる。
【0060】
なお、特に装着されたアクセラレータ側演算器201が本体側演算器107と同一のデバイスである場合には、アクセラレータ部200が未装着の場合に本体側演算器107に供給されている駆動電圧および駆動周波数と略同一の駆動電圧および駆動周波数が本体側演算器107およびアクセラレータ側演算器201にそれぞれ供給される。たとえば、アクセラレータ部200の未装着時に本体側演算器107に供給されている駆動電圧3.3Vおよび駆動周波数400MHzが、アクセラレータ部200の装着時に本体側演算器107およびアクセラレータ側演算器201にそれぞれ供給される。この結果、本体側演算器107およびアクセラレータ側演算器201によって各々1000MIPSの処理能力が実現されるので、合計2000MIPSの処理能力が得られる。
【0061】
したがって、この場合、アクセラレータ側演算器201の未装着時の本体側演算器107の処理能力より、アクセラレータ側演算器201の装着時の本体側演算器107およびアクセラレータ側演算器201の処理能力が高くなり、高速処理モードが実現される。
(アクセラレータ部200が装着され低消費電力モードが選択される場合)
低消費電力モードを実現するための駆動電圧あるいは駆動周波数は、図4に示される性能情報に基づいて設定される。具体的には、低消費電力モードを実現するために必要な各駆動電圧および/または各駆動周波数の値が性能情報としてID−ROM204に記憶されているので、これらの情報をID−ROM204から読み出すことによって、簡単に駆動周波数や駆動電圧を設定することができる。
【0062】
たとえば、アクセラレータ部200が装着されていない場合の本体側演算器107の処理能力(1000MIPS)と、アクセラレータ部200が装着されている場合の本体側演算器107およびアクセラレータ側演算器201の処理能力(合算)が略等しくなるように、駆動電圧あるいは駆動周波数を設定することができる。
【0063】
したがって、特に装着されたアクセラレータ側演算器201が本体側演算器107と同一のデバイスである場合には、各演算器107、201は、それぞれ500MIPSの処理能力を実現する。
【0064】
本体側演算器107およびアクセラレータ側演算器201がそれぞれ500MIPSの処理能力を実現するためには、それぞれ図7から明らかであるように200MHzの駆動周波数で駆動される必要がある。また、本体側演算器107およびアクセラレータ側演算器201を200MHzの駆動周波数で駆動するためには、図8から明らかであるように、2.1Vの駆動電圧を供給する必要がある。したがって、この場合の演算器一つあたりの消費電力は、図9から明らかであるように2.5Wである。この結果、二つの演算器107、201の消費電力の合計は5W(2.5W×2)となる。
【0065】
換言すれば、この場合、アクセラレータ側演算器201の未装着時の本体側演算器107の消費電力より、アクセラレータ側演算器201の装着時の本体側演算器107およびアクセラレータ側演算器201の消費電力が少なくなる。
【0066】
以上のように、本実施の形態の情報処理装置は、アクセラレータ部200が装着されている場合に、アクセラレータ部200の未装着時よりも消費電力を低減することができる低消費電力モードと、アクセラレータ部200の未装着時よりも処理の高速化することができる高速処理モードとを選択することができる。
【0067】
図11は、アクセラレータ部200の装着の有無による処理能力および消費電力の変化を示す図である。
【0068】
図11において横軸は、アクセラレータ側演算器201および本体側演算器107の全体の処理能力をMIPS単位で示し、縦軸はアクセラレータ側演算器201および本体側演算器107の全体の消費電力を示す。
【0069】
図中の四角印は、アクセラレータ部200が装着されていない場合の本体側演算器107の処理能力および消費電力を示す。具体的には、単一の演算器107により1000MIPSの処理能力を達成するためには、10Wの消費電力が必要であることが示される。
【0070】
図中の白丸印は、アクセラレータ部200が装着されており、かつ低消費電力モードが選択されている場合におけるアクセラレータ側演算器201および本体側演算器107の全体の処理能力および消費電力を示す。二つの演算器107、201を共に使用することによって、1000MIPSの処理能力を達成するための消費電力は5Wとなる。換言すれば、単一の演算器で1000MIPSの処理能力を達成するためには、10Wの消費電力が必要であるのに対し、二つの演算器107、201を使用すれば、5Wの消費電力で同じ1000MIPSの処理能力を達成することができる。したがって、アクセラレータ部200の未装着時における処理能力を維持しつつ、消費電力をアクセラレータ部200の未装着時の半分に軽減することができる。
【0071】
図中の黒丸印は、アクセラレータ部200が装着されており、かつ高速処理モードが選択されている場合におけるアクセラレータ側演算器201および本体側演算器107の全体の処理能力および消費電力を示す。二つの演算器107、201を共に使用することによって、2000MIPSという高い処理能力を実現することが可能となる。この場合の消費電力は、20Wとなる。
【0072】
次に、原稿を読み取って得られる画像データに対して種々の画像処理を施すスキャナに本発明の情報処理装置を適用した場合を説明する。たとえば、このスキャナは原稿を1枚ずつ読み取り、読み取って得られた1頁分の画像データ毎に画像処理するものである。
【0073】
CCD106によって電子データに変換された画像データが、本体側演算器107およびアクセラレータ側演算器201において各種の画像処理を施された後に、次の頁の処理が行われる。したがって、本体側演算器107およびアクセラレータ側演算器201による画像処理に関する演算の処理能力が高ければ、複数頁分の画像の連続処理を行う場合に、短い処理間隔で高速に画像処理を実行することができる。
【0074】
たとえば、画像処理には、色補正、MTF補正、およびJPEG圧縮処理が含まれる。ここで、色補正とは、CCD106で読み取られた色の補正である。MTF補正とは、文字/線画を忠実に鮮鋭に再生するためのエッジ強調処理である。また、JPEG圧縮処理は、静止画像データの圧縮処理の一つであり、特に写真などの自然画の圧縮に適する。
【0075】
アクセラレータ部200が装着されていない場合において2頁/秒の連続処理能力を有し、バッテリによる電源供給可能時間が30分であった機器に本発明を適用することによって、以下のように性能が向上する。
【0076】
アクセラレータ部200が装着された場合に高速処理モードが選択されることによって、4頁/秒の連続処理が可能となる。一方、アクセラレータ部200が装着された場合に低消費電力モードが選択されることによって、連続撮影能力を2頁/秒に保ったまま、バッテリによる電源供給可能時間を60分に延ばすことが可能となる。
【0077】
また、上記説明では、アクセラレータ部200に搭載されるアクセラレータ側演算器201と本体部100に搭載される本体側演算器107とが同一の場合を示したが、本発明は、この場合に限られない。たとえば、図5に示されるように、本体側演算器107と異なる性能情報を持ったアクセラレータ部200が装着される場合であっても、本発明を適用することができる。この場合にも、図5に示される性能情報が取得されて、取得された性能情報に基づいて駆動電圧および/または駆動周波数が設定される。具体的には、高速処理モードおよび低消費電力モードにそれぞれ対応する各駆動電圧および/または各駆動周波数が性能情報としてID−ROM204に記憶されているので、これらの情報をID−ROM204から読み出すことによって、簡単に駆動周波数や駆動電圧を設定することができる。
【0078】
図5に示される場合であれば、高速処理モードにおけるアクセラレータ側演算器201の駆動周波数および駆動電圧は、それぞれ400MHzおよび3.3Vと設定され、低消費電力モードにおけるアクセラレータ側演算器201の駆動周波数および駆動電圧は、それぞれ100MHzおよび1.5Vと設定される。
【0079】
このように各演算器の性能情報をID−ROM204に記憶しておき、性能情報を適宜取得する構成を採用することによって、機器の本体部100の設計および制作時に存在しなかったアクセラレータが新たに開発された場合であっても、高速処理モードおよび低消費電力モードにそれぞれ対応する駆動周波数あるいは駆動電圧を設定することが可能となる。
【0080】
以上のように本実施の形態の情報処理装置を説明したが、本発明は、この場合に限られず、種々の追加、削除、および変更が可能である。
【0081】
たとえば、上記説明では、本発明の情報処理装置をスキャナに適用した場合を説明したが、本発明は、この場合に限られない。本発明は、コンピュータ端末、携帯端末、プリンタ、複写機、スキャナ、およびファクシミリ装置のような演算を実行するすべての機器に適用することができる。
【0082】
なお、本発明の情報処理装置の制御方法は、ソフトウエア(プログラム)または専用のハードウエア回路のいずれによっても実現することができる。また、プログラムによって本発明を実現する場合、機器を動作させるプログラムは、たとえば、フレキシブルディスクやCD−ROMなどのコンピュータ読み取り可能な記録媒体によって提供されてもよく、ネットワークを通じて配信されてもよい。また、プログラムは、情報処理装置自体に組み込まれていてもよい。
【0083】
【発明の効果】
本発明によれば、付加演算手段を処理速度向上のみならず、他の用途にも効果的に利用することができ、特に、付加演算手段を装着することによって、処理速度の向上のみならず、消費電力の低減を図ることができる。また、付加演算手段が装着されているか否かを検出し、自動的に前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定するので、ユーザ自体は各種設定処理を行う必要がない。さらに、付加演算手段の性能情報を適宜取得して、当該性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定できるので、装着される付加演算手段が異なる種類に変更された場合であっても、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を適切に設定し、付加演算手段を処理速度向上のみならず、他の用途への適用を図ることができる。
【図面の簡単な説明】
【図1】 本発明の情報処理装置を適用したスキャナの構成を示すブロック図である。
【図2】 図1に示されるスキャナの動作を示すフローチャートである。
【図3】 図2のステップS102における演算器の駆動周波数および駆動電圧の設定処理の一例を示すフローチャートである。
【図4】 アクセラレータ側演算器の性能情報の一例を示す図である。
【図5】 アクセラレータ側演算器の性能情報の他の例を示す図である。
【図6】 図2のステップS102における演算器の駆動周波数および駆動電圧の設定処理の他の例を示すフローチャートである。
【図7】 演算器の駆動周波数と演算処理能力の関係の一例を示す図である。
【図8】 演算器の駆動周波数と最低駆動電圧の関係の一例を示す図である。
【図9】 演算器の駆動電圧を一定にした場合における駆動周波数と消費電力との関係の一例を示す図である。
【図10】 演算器の駆動周波数を一定とした場合における駆動電圧と消費電力との関係の一例を示す図である。
【図11】 アクセラレータ部200の装着の有無による処理能力および消費電力の変化の状態を示す図である。
【符号の説明】
100…本体部、
101…CPU、
102…ROM、
103…RAM、
104…記憶部、
105…操作パネル、
107…主演算器、
108…インタフェース、
109…外部電源用入力端子、
110…バッテリ、
111…電力供給部、
112…電圧制御部、
113…周波数制御部、
114…入出力部、
200…アクセラレータ部、
201…アクセラレータ側演算器
202…アクセラレータ側電圧制御部
203…アクセラレータ側周波数制御部
204…ID−ROM。
Claims (8)
- 付加演算手段を着脱可能な情報処理装置において、
所定の演算を行う主演算手段と、
前記付加演算手段を装着するためのインタフェースと、
前記付加演算手段が装着されているか否かを検出する検出手段と、
前記付加演算手段の性能情報を取得する情報取得手段と、
前記性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定する駆動制御部と、
を有することを特徴とする情報処理装置。 - 前記駆動制御部は前記付加演算手段未装着時の前記主演算手段の消費電力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の消費電力が少なくなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定することを特徴とする請求項1に記載の情報処理装置。
- 前記情報処理装置は内部電源あるいは外部電源により電力供給を受けることが可能であり、前記内部電源あるいは前記外部電源いずれかから前記電力供給を受けているかを判断する電源判断手段をさらに有し、前記駆動制御部は、前記内部電源から前記電力供給を受けている場合、前記付加演算手段未装着時の前記主演算手段の消費電力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の消費電力が少なくなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定することを特徴とする請求項2に記載の情報処理装置。
- 前記駆動制御部は前記付加演算手段未装着時の前記主演算手段の処理能力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の処理能力が高くなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定することを特徴とする請求項1に記載の情報処理装置。
- 前記情報処理装置は内部電源あるいは外部電源により電力供給を受けることが可能であり、前記内部電源あるいは前記外部電源いずれかから前記電力供給を受けているかを判断する電源判断手段をさらに有し、前記駆動制御部は、前記外部電源から前記電力供給を受けている場合、前記付加演算手段未装着時の前記主演算手段の処理能力より、前記付加演算手段装着時の前記主演算手段と前記付加演算手段との全体の処理能力が高くなるよう、前記主演算手段および前記付加演算手段のそれぞれの前記駆動電圧あるいは前記駆動周波数を設定することを特徴とする請求項4に記載の情報処理装置。
- 所定の演算を行う主演算手段を有しており付加演算手段を着脱可能な情報処理装置の制御方法において、
前記付加演算手段が装着されているか否かを検出するステップと、
前記付加演算手段の性能情報を取得するステップと、
前記性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定するステップと、を有することを特徴とする制御方法。 - 所定の演算を行う主演算手段を有しており付加演算手段を着脱可能な情報処理装置の制御プログラムであって、
前記付加演算手段が装着されているか否かを検出する手順と、
前記付加演算手段の性能情報を取得する手順と、
前記性能情報を用いて、前記主演算手段および前記付加演算手段のそれぞれの駆動電圧あるいは駆動周波数を設定する手順と、
をコンピュータに実行させる制御プログラム。 - 請求項7に記載の制御プログラムが記録されたことを特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198914A JP4337280B2 (ja) | 2001-06-29 | 2001-06-29 | 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198914A JP4337280B2 (ja) | 2001-06-29 | 2001-06-29 | 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003015785A JP2003015785A (ja) | 2003-01-17 |
JP4337280B2 true JP4337280B2 (ja) | 2009-09-30 |
Family
ID=19036271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001198914A Expired - Fee Related JP4337280B2 (ja) | 2001-06-29 | 2001-06-29 | 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4337280B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005267239A (ja) | 2004-03-18 | 2005-09-29 | Hitachi Global Storage Technologies Netherlands Bv | 記憶装置及び記憶装置間でファイルを転送する方法 |
US7308590B2 (en) * | 2004-10-15 | 2007-12-11 | Intel Corporation | Automatic dynamic processor operating voltage control |
US10956154B2 (en) | 2015-07-07 | 2021-03-23 | Samsung Electronics Co., Ltd. | Signal processing device and method |
-
2001
- 2001-06-29 JP JP2001198914A patent/JP4337280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003015785A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4090908B2 (ja) | 画像処理装置および画像形成装置 | |
JP4476203B2 (ja) | 画像処理装置、プログラムおよび画像処理方法 | |
JP3660182B2 (ja) | 画像処理装置 | |
JP5287297B2 (ja) | データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 | |
US7483052B2 (en) | Image-capturing apparatus, image processing system, control method, and storage medium for use with external printer with determination of operating state of external printer and corresponding adjustment of clock signal | |
US20090083559A1 (en) | Electronic device and method of controlling power thereof | |
JP4337280B2 (ja) | 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US20170041482A1 (en) | Printing apparatus having plurality of power states and control method therefor | |
US20200117132A1 (en) | Printing apparatus, method for controlling same, and storage medium | |
US10860331B2 (en) | Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium | |
US20100053685A1 (en) | Image processing apparatus, image processing method, program, and storage medium | |
JP5233694B2 (ja) | コントローラユニットおよびその制御方法 | |
JP3887134B2 (ja) | 画像処理装置 | |
US10977531B1 (en) | Image processing apparatus, image forming apparatus, and image processing method for improving performance of reading data of RIP process | |
JP2007026075A (ja) | データ処理装置及びデータ処理装置の制御方法 | |
US20180213103A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
JP2008301090A (ja) | 画像処理装置 | |
JP2020110926A (ja) | 画像形成装置、画像形成装置の制御方法、画像形成システム、及びプログラム | |
JP7255325B2 (ja) | 電源電圧決定装置、画像処理装置、電源電圧決定方法、及びプログラム | |
JP7199860B2 (ja) | 集積回路装置 | |
JP2006163674A (ja) | 画像処理装置、印刷装置および負荷分散方法 | |
JP2006163672A (ja) | 画像処理装置、印刷装置および画像処理方法 | |
JP2015088799A (ja) | 画像処理装置、その制御方法、及びプログラム | |
JP2013017117A (ja) | 画像形成装置、周波数制御方法 | |
JP3450549B2 (ja) | 画像処理方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |