TW201822020A

TW201822020A - 伺服器

Info

Publication number: TW201822020A
Application number: TW105141482A
Authority: TW
Inventors: 陳煥煥
Original assignee: 英業達股份有限公司
Priority date: 2016-12-14
Filing date: 2016-12-14
Publication date: 2018-06-16
Also published as: TWI588665B

Abstract

一種伺服器具有主板、橋接板與多個子板。橋接板電性連接主板。多個子板分別電性連接橋接板。主板用以依據非揮發性記憶體儲存裝置（Non-Volatile Memory Express, NVME）的傳輸規格提供資料信號。橋接板用以依據非揮發性記憶體儲存裝置的傳輸規格取得資料信號。橋接板用以依據資料信號或非揮發性記憶體儲存裝置的傳輸規格產生子資料信號。子板的其中之一用以依據非揮發性記憶體儲存裝置的傳輸規格取得子資料信號的其中之一。橋接板用以依據主板的指示，令子板其中之一偵測所具有的儲存模組至少其中之一，以產生至少一狀態參數或產生至少一模式判斷結果。

Description

伺服器

本發明係關於一種伺服器，特別是一種具有非揮發性記憶體儲存裝置傳輸介面（Non-Volatile Memory Express, NVME）的伺服器。

現在硬碟的介面一般是採用串列式小型計算機系统界面（Serial Attached Small Computer System Interface, SAS）或近線型串列式小型計算機系统界面（NLL-SAS）。雖然串列式小型計算機系统界面已經從6G介面過渡到12G介面。但是，對於快閃記憶體硬碟（Solid State Disk, SSD）或者是其他採用相變化記憶體（phase change memory, PCM）或者磁阻式隨機存取記憶體（magnetoresistive random access memory）的儲存媒介來說，串列式小型計算機系统界面的頻寬已不堪使用，而且串列式小型計算機系统界面的時間延遲（latency）更是大問題。在某些情況下，當快捷外部連結標準（Peripheral Component Interconnect Express, PCIE）界面卡直接接到主板上時，有時快捷外部連結標準介面卡的線路還有可能會影響到主板。

本發明在於提供一種伺服器，以克服以往串列式小型计算機系统界面無法有效地適用於新創介面的問題。

本發明揭露了一種伺服器，所述的伺服器具有主板、橋接板與多個子板。橋接板電性連接主板。多個子板分別電性連接橋接板。主板用以依據非揮發性記憶體儲存裝置（Non-Volatile Memory Express, NVME）的傳輸規格提供資料信號。橋接板用以依據非揮發性記憶體儲存裝置的傳輸規格取得資料信號。且橋接板用以依據資料信號產生多個子資料信號。且橋接板用以依據非揮發性記憶體儲存裝置的傳輸規格產生子資料信號。每一子板具有多個儲存模組。子板的其中之一用以依據非揮發性記憶體儲存裝置的傳輸規格取得子資料信號的其中之一。且子板的其中之一依據非揮發性記憶體儲存裝置的傳輸規格將接收到的子資料信號提供給子板的儲存模組。橋接板用以依據主板的指示，令子板其中之一偵測所具有的儲存模組至少其中之一，以產生至少一狀態參數或產生至少一模式判斷結果。

綜合以上所述，本發明提供了一種伺服器，藉由使非揮發性記憶體儲存裝置傳輸介面經由快捷外部連結標準匯流排直接接到中央處理器，降低了硬體上與軟體上的時間延遲。而且，更具有多線程（thread）使用、並行訪問以及更深的隊列深度（queue depth）。另一方面，系統可以自動識別支援非揮發性記憶體儲存裝置傳輸介面與快捷外部連結標準匯流排等規格的介面卡，並不需要額外增加驅動電路或是驅動程式，便於使用者使用。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1，圖1係為根據本發明一實施例所繪示之伺服器的功能方塊圖。如圖1所示，伺服器1具有主板12、橋接板14與多個子板。在圖1所示的實施例中，係舉子板16a、16b為例進行說明，但子板的數量並不以此為限。子板具有多個儲存模組。以子板16a來說，子板16a具有儲存模組162a與儲存模組164a。在此同樣不限制每一子板所具有的儲存模組數量。橋接板14電性連接主板12。子板16a與子板16b分別電性連接橋接板14。儲存模組162a與儲存模組164a例如為硬碟（Hard Disk Drive, HDD）或固態硬碟（Solid State Disk, SSD），在此並不限制儲存模組的硬體架構。

主板12用以依據非揮發性記憶體儲存裝置（Non-Volatile Memory Express, NVME）的傳輸規格提供資料信號。

橋接板14用以依據非揮發性記憶體儲存裝置的傳輸規格取得資料信號。且橋接板14用以依據資料信號產生多個子資料信號。且橋接板14用以依據非揮發性記憶體儲存裝置的傳輸規格產生子資料信號。

子板16a、16b的其中之一用以依據非揮發性記憶體儲存裝置的傳輸規格取得子資料信號的其中之一。且子板16a、16b的其中之一依據非揮發性記憶體儲存裝置的傳輸規格將接收到的子資料信號提供給子板16a、16b所具有的儲存模組。舉子板16a為例來說，且子板16a依據非揮發性記憶體儲存裝置的傳輸規格將接收到的子資料信號提供給儲存模組162a、164a。子板16a、16b例如位於同一塊背板（back plane）上，但並不以此為限。

橋接板14用以依據主板12的指示，令子板16a、16b其中之一偵測所具有的儲存模組至少其中之一，以產生至少一狀態參數或產生至少一模式判斷結果。以子板16a來說，橋接板14依據主板12的指示令子板16a偵測儲存模組162a與儲存模組164a，以產生至少一狀態參數或產生至少一模式判斷結果。所述的狀態參數例如為儲存模組162a、164a的的工作頻率、傳輸資料量、錯誤資料量或異常磁區號，所述的模式判斷結果例如為，儲存模組是否有可能即將損壞、儲存模組是否已經損壞、儲存模組正常、儲存模組正被讀取或者是儲存模組係用以作為獨立硬碟冗餘陣列（Redundant Array of Independent Disks, RAID）中的其中一個儲存單元。上述僅為舉例示範，但實際上並不以此為限。

請參照圖2，圖2係為根據本發明另一實施例所繪示之伺服器的功能方塊圖。在圖2所示的實施例中，主板更具有基板控制器222，橋接板24更包含第一擴展器242。基板控制器222用以依據積體電路匯流排（Inter-Integrated Circuit, I2C）的傳輸規格提供基板控制信號。第一擴展器242用以依據該基板控制信號產生多個子基板控制信號。在一實施例中，基板控制信號係為4×4的快捷外部連結標準信號，而子基板控制信號則是由基板控制信號中產生的2×4快捷外部連結標準信號。基板控制信號與子基板控制信號的信號格式係為所屬技術領域具有通常知識者經詳閱本說明書後得以依據實際的硬體需求而自行定義，並不以上述為限。舉例來說，在一實施例中，伺服器具有三個子板，基板控制信號係為6×4的快捷外部連結標準信號，而子基板控制信號則是由基板控制信號中產生的2×4快捷外部連結標準信號。在另一實施例中，伺服器具有三個子板，基板控制信號係為6×4的快捷外部連結標準信號，而子基板控制信號則分別是由基板控制信號中產生的1×4快捷外部連結標準信號、2×4快捷外部連結標準信號與3×4快捷外部連結標準信號。上述僅為舉例示範，實際上並不以此為限。

橋接板24用以依據積體電路匯流排的傳輸規格將該些子基板控制信號其中之一提供給子板26a、26b其中之一。其中，子基板控制信號其中之一用以指示子板26a、26b其中之一偵測所具有的儲存模組至少其中之一，以產生至少一狀態參數。

請參照圖3，圖3係為根據本發明更一實施例所繪示之伺服器的功能方塊圖。在圖3所示的實施例中，主板32更具有處理器324，橋接板34更具有多個緩衝器344、346。在此實施例中，緩衝器的數量係對應於子板的數量，然於實務上並不以此為限。處理器324電性連接基板控制器322。緩衝器344分別電性連接第一擴展器342與子板36a，緩衝器346分別電性連接第一擴展器342與子板36b。

處理器324用以依據積體電路匯流排的傳輸規格提供處理器控制信號。不同的緩衝器用以依據處理器控制信號產生不同的子處理器控制信號。橋接板34用以依據積體電路匯流排的傳輸規格將子處理器控制信號其中之一提供給子板其中之一。在此實施例中，緩衝器344用以依據處理器控制信號產生第一子處理器控制信號，第一子處理器控制信號被提供給子板36a。緩衝器346用以依據處理器控制信號產生第二子處理器控制信號，第二子處理器控制信號被提供給子板36b。其中，子處理器控制信號其中之一用以指示子板36、36b其中之一偵測所具有的儲存模組至少其中之一，以產生至少一模式判斷結果。舉儲存模組36a來說，子板36a用以依據緩衝器344所產生的子處理器控制信號偵測儲存模組362a與儲存模組364a至少其中之ㄧ，以產生至少一模式判斷結果。在一實施例中，處理器324係用以提供資料信號。

請參照圖4，圖4係為根據本發明又一實施例所繪示之伺服器的功能方塊圖。在圖4所示的實施例中，主板42更具有平台路徑控制器422（Platform Controller Hub, PCH），橋接板44更具有時脈緩衝器448。平台路徑控制器426電性連接時脈緩衝器448，時脈緩衝器448電性連接子板46a與子板46b。

平台路徑控制器422用以提供時脈信號。時脈緩衝器448用以依據時脈信號產生多個子時脈信號。橋接板44用以將子時脈信號的至少其中之一提供給子板其中之一。時脈信號係用以指示一第一時脈，各子時脈信號係用以指示多個第二時脈，第一時脈與各第二時脈可以相同或是不相同，各第二時脈彼此可以是相同或是不相同，在此並不加以限制。

請參照圖5，圖5係為根據本發明再一實施例所繪示之伺服器的功能方塊圖。在圖5所示的實施例中，舉子板56a來說，子板56a的其中之一更具有偵測單元564、組態儲存單元566與開關單元568，且子板56的儲存模組562a與儲存模組564a更分別具有連接介面5622a與連接介面5642a。偵測單元564分別電性連接儲存單元562a與儲存單元564a。組態儲存單元566電性連接偵測單元564。開關單元568電性連接儲存單元562a與儲存單元564a。

組態儲存單元566用以儲存關聯於偵測單元564的設定組態。偵測單元564係依據組態儲存單元566所儲存的設定組態偵測子板56a的儲存模組562a、564a。設定組態例如關聯於儲存模組562a、564a的溫度、資料與相關設定，在此並不加以限制。

開關單元568用以接收前述的子基板控制信號。開關單元568用以選擇性地將子基板控制信號提供給儲存模組562a或儲存模組564a。藉此，可以有效地節約背板空間並且能夠保證儲存模組正常地工作。

儲存模組562a、564a更分別經由連接介面5622a、5642a電性連接至伺服器的容置殼體。容置殼體上的相關電路係經由連接介面5622a、5642a分別接收子基板控制信號，以進行分析控制或提供給外部裝置使用。

綜合以上所述，本發明提供了一種伺服器，藉由使非揮發性記憶體儲存裝置傳輸介面經由快捷外部連結標準匯流排直接接到中央處理器，降低了硬體上與軟體上的時間延遲。而且，基於上述的架構，本發明所提供的伺服器更具有多線程（thread）使用、並行訪問以及更深的隊列深度（queue depth）。另一方面，系統可以自動識別支援非揮發性記憶體儲存裝置傳輸介面與快捷外部連結標準匯流排等規格的介面卡，並不需要額外增加驅動電路或是驅動程式，便於使用者使用。此外，更有效地利用了機箱空間，相當具有實用性。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1~4‧‧‧伺服器

12~42‧‧‧主板

14~44‧‧‧橋接板

16a、16b~46a、46b、56a‧‧‧子板

162a、162b、164a、164b~462a、462b、464a、464b、562a、564a‧‧‧儲存模組

222~422‧‧‧基板控制器

242~442‧‧‧第一擴展器

324~424‧‧‧處理器

344、346、444、446‧‧‧緩衝器

426‧‧‧平台路徑控制器

448‧‧‧時脈緩衝器

5622a、5642a‧‧‧連接介面

564‧‧‧偵測單元

566‧‧‧組態儲存單元

568‧‧‧開關單元

圖1係為根據本發明一實施例所繪示之伺服器的功能方塊圖。圖2係為根據本發明另一實施例所繪示之伺服器的功能方塊圖。圖3係為根據本發明更一實施例所繪示之伺服器的功能方塊圖。圖4係為根據本發明又一實施例所繪示之伺服器的功能方塊圖。圖5係為根據本發明再一實施例所繪示之伺服器的功能方塊圖。

Claims

一種伺服器，包括：一主板，用以依據非揮發性記憶體儲存裝置（Non-Volatile Memory Express, NVME）的傳輸規格提供一資料信號；一橋接板，電性連接該主板，用以依據非揮發性記憶體儲存裝置的傳輸規格取得該資料信號，且該橋接板用以依據該資料信號產生多個子資料信號，且該橋接板用以依據非揮發性記憶體儲存裝置的傳輸規格產生該些子資料信號；以及多個子板，分別電性連接該橋接板，每一該子板包括多個儲存模組，該些子板的其中之一用以依據非揮發性記憶體儲存裝置的傳輸規格取得該些子資料信號的其中之一，且該些子板的其中之一依據非揮發性記憶體儲存裝置的傳輸規格將接收到的該子資料信號提供給該子板的該些儲存模組；其中，該橋接板用以依據該主板的指示，令該些子板其中之一偵測所具有的該些儲存模組至少其中之一，以產生至少一狀態參數或產生至少一模式判斷結果。
如請求項1所述之伺服器，其中，該主板更包含一基板控制器，該基板控制器用以依據積體電路匯流排（Inter-Integrated Circuit, I2C）的傳輸規格提供一基板控制信號，該橋接板更包含一第一擴展器，該第一擴展器用以依據該基板控制信號產生多個子基板控制信號，該橋接板用以依據積體電路匯流排的傳輸規格將該些子基板控制信號其中之一提供給該些子板其中之一；其中，該些子基板控制信號其中之一用以指示該些子板其中之一偵測所具有的該些儲存模組至少其中之一，以產生至少一狀態參數。
如請求項1所述之伺服器，其中，該主板更包括一處理器，該處理器用以依據積體電路匯流排的傳輸規格提供一處理器控制信號，該橋接板具有多個緩衝器，不同的該緩衝器用以依據該處理器控制信號產生不同的子處理器控制信號，該橋接板用以依據積體電路匯流排的傳輸規格將該些子處理器控制信號其中之一提供給該些子板其中之一；其中，該些子處理器控制信號其中之一用以指示該些子板其中之一偵測所具有的該些儲存模組至少其中之一，以產生該至少一模式判斷結果。
如請求項3所述之伺服器，其中，該處理器係用以提供該資料信號。
如請求項1所述之伺服器，其中，該主板更包括一平台路徑控制器，該平台路徑控制器用以提供一時脈信號，該橋接板更具有一時脈緩衝器，該時脈緩衝器用以依據該時脈信號產生多個子時脈信號，該橋接板用以將該些子時脈信號的至少其中之一提供給該些子板其中之一。
如請求項1所述之伺服器，其中，該些子板其中之一更包含一偵測單元與一組態儲存單元，該組態儲存單元用以儲存關聯於該偵測單元的一設定組態，該偵測單元係依據該組態儲存單元所儲存的該設定組態偵測該子板的該些儲存模組。
如請求項1所述之伺服器，其中，該些子板其中之一更包含一開關單元，該開關單元電性連接該子板的該些儲存模組，且該開關單元用以接收該子基板控制信號，該開關單元用以選擇性地將該子基板控制信號提供給該些儲存模組。
如請求項1所述之伺服器，其中該些子板其中之一的每一儲存模組更包含一連接介面，該些子板其中之一的該些儲存模組更經由該些連接介面電性連接至一容置殼體，該容置殼體係經由該些連接介面分別接收該些子基板控制信號。