CN102636987B

CN102636987B - 双重化控制装置

Info

Publication number: CN102636987B
Application number: CN201210001127.6A
Authority: CN
Inventors: 甲斐浩一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-02-10
Filing date: 2012-01-04
Publication date: 2014-12-17
Anticipated expiration: 2032-01-04
Also published as: JP2012168635A; JP5583046B2; CN102636987A

Abstract

提供避免结构复杂且低价的双重化控制装置。双重化控制装置具备：第一控制器(10)；第二控制器(11)；I/O模块(12、13)，能与外部设备(14、15)连接；输入输出总线(1)，具备：安装有第一控制器的第一插口(1-1)、安装有第二控制器的第二插口(1-2)和安装有I/O模块的多个插口(1-3～1-N)，第一控制器和第二控制器分别具备：控制部(102、112)、向输入输出总线(1)输出数据和从输入输出总线输入数据的接口部(101、111)、能够由控制部和接口部访问的存储器(100、110)，输入输出总线为并行总线、串行总线、LAN电缆中的某个。

Description

双重化控制装置

技术领域

本发明的实施方式涉及双重化控制装置。

背景技术

对工场、公共施设等的各种设备的动作进行控制的控制器中，存在该控制器产生某种异常而导致控制对象的设备停止那样的重大事故的可能性。

一般而言，存在有如下那样构成的待机冗长型的双重化控制装置，该双重化控制装置构成为，相对于这种控制对象连接有相同结构的2个控制器，将任意一个控制器作为运转系统、将另一个控制器作为待机系统，通常仅通过运转系统对控制对象进行控制，在运转系统产生异始终，将待机系统切换为运转系统用，来继续进行控制。

在这种双重化控制装置中，2个控制器之中的一个控制器处于运转状态，并且另一个控制器为了备用而处于待机状态，在控制器之间相互监视对方的运转状态，如果运转系统停滞，则待机系统检测到该情况，将待机系统切换为运转系统来继续执行控制。

因而，以往的双重化控制装置具备：用于相互对对方的控制器的状态进行检测和通知的状况传送路径(总线)；对该状况传送路径(总线)进行接口连接的状况传送路径(总线)输入输出端口；用于将执行结果信息向对方的控制器传送的数据传送路径(总线)，其中，该执行结果是用于控制器在备用时继续执行控制的数据；对该数据传送路径(总线)进行接口连接的数据传送路径(总线)接口；以及用于对执行结果信息进行接收和发送的缓冲器。

根据这种结构，能够构成减少了系统停滞的概率且可靠性较高的双重化控制装置。

以往的具备双重化功能的控制器，根据其重要性而具备专用的双重化控制部，使用该双重化控制部专门对双重化信息进行交接的同时来实现双重化方式。

以往的具备双重化功能的控制器，为了能够通过专用的双重化控制部高速地进行大量双重化信息的交接，而使得双重化控制部的结构变得复杂并且变得比较高价。因此，在小规模的设备或生产线等的工业领域中使用的控制器中，是很难采用高价的构造的。

发明内容

本发明是鉴于上述情况而进行的，其目的在于提供一种避免结构变得复杂且低价的双重化控制装置。

实施方式的双重化控制装置的特征在于，第一控制器；第二控制器；I/O模块，能够与外部设备连接；以及输入输出总线，具备：安装有上述第一控制器的第一插口、安装有上述第二控制器的第二插口和安装有上述I/O模块的多个插口，上述第一控制器和上述第二控制器分别具备：控制部、向上述输入输出总线输出数据和从上述输入输出总线输入数据的接口部、以及能够由上述控制部和上述接口部访问的存储器，上述输入输出总线为并行总线、串行总线和LAN电缆中的某个。

根据上述结构的双重化控制装置，能够实现不需要专用的双重化控制部的、简单且低价的双重化控制装置。即，根据本实施方式，能够提供避免了结构变得复杂且低价的双重化控制装置。

附图说明

图1是用于说明实施方式的双重化控制装置的一结构例的图。

图2是用于说明图1所示的双重化控制装置的数据流动的一例的图。

图3是用于说明图1所示的双重化控制装置的数据流动的一例的图。

图4是表示图1所示的输入输出总线的插口及I/O空间的分配的一例的图。

图5是用于说明图1所示的双重化控制装置的初始化处理的一例的流程图。

图6是用于说明图1所示的双重化控制装置的运转系统处理的一例的流程图。

图7是用于说明图1所示的双重化控制装置的待机系统处理的一例的流程图。

图8是用于说明图1所示的双重化控制装置的运转系统处理及待机系统处理的一例的时序图。

图9是用于说明图1所示的双重化控制装置的切换动作的一例的时序图。

具体实施方式

以下，参照附图对实施方式进行说明。

图1示出了本实施方式的双重化控制装置的一结构例。本实施方式的双重化控制装置具备主(primary)侧控制器10、副(secondary)侧控制器11、I/O输出模块12、I/O输入模块13和输入输出总线1。主侧控制器10、副侧控制器11、I/O输出模块12及I/O输入模块13构成为，分别安装于在输入输出总线1设置的插口(slot)，能够通过输入输出总线1相互收发信号。

主侧控制器10具备：接口部101，用于进行向输入输出总线1的信号发送和从输入输出总线1的信号接收；存储器MEMP100；以及CPU部102，对接口部101和存储器MEMP100进行控制。

存储器MEMP100与接口部101连接。因此，主侧控制器10能够进行从副侧控制器11、I/O输出模块12及I/O输入模块13接收的数据的写入、以及数据的读出。此外，还能够进行从CPU部102向存储器MEMP100的数据写入和从存储器MEMS110向CPU部102的数据读出。

接口部101和CPU部102通过内部总线103连接。CPU部102能够经由内部总线103、接口部101及输入输出总线1，对其它模块11、12、13的存储器MEMS110、MEMO120、MEMI130直接进行读写。

CPU部102具备：在被安装在输入输出总线1的插口位置判断是主侧还是副侧的单元(未图示)；和根据对方的运转模式等判断自身是运转系统还是待机系统的单元(未图示)。

主侧控制器10即CPU部102在被搭载于运转系统控制器的情况下，还具备：对I/O输入模块12、13输入输出数据的单元(未图示)；执行用户控制程序的单元(未图示)；为了使待机系统控制器和执行结果数据等值化而将执行结果数据写入待机系统控制器的存储器的单元(未图示)；以及将自身的运转模式写入待机系统控制器的存储器、并且从待机系统控制器的存储器读出对方的运转模式的单元(未图示)。

CPU部102在被搭载于待机系统控制器的情况下，还具备：将自己的运转模式写入自己的存储器，读出从对方向自己的存储器写入了的对方的运转模式，来判定下一个运转模式的单元(未图示)；以及使自己作为运转系统进行运转的单元(未图示)。

副侧控制器11是与主侧控制器10同样的结构。即，副侧控制器11具备：接口部111，用于进行向输入输出总线1的信号发送和从输入输出总线1的信号接收；存储器MEMS110；以及CPU部112，对接口部111和存储器MEMS110进行控制。

存储器MEMS110与接口部111连接。因此，副侧控制器11能够进行从主侧控制器10、I/O输出模块12和I/O输入模块13接收的数据的写入、以及数据的读出。此外，还能够进行从CPU部112向存储器MEMS110的数据写入和从存储器MEMS110向CPU部112的数据读出。

接口部111和CPU部112通过内部总线113连接。CPU部112经由内部总线113、接口部111及输入输出总线1，能够对其它模块10、12、13的存储器MEMP100、MEMO120、MEMI130直接进行读写。

CPU部112具备：在被安装于输入输出总线1的插口位置判断是主侧还是副侧的单元(未图示)；根据对方的运转模式等判断自身是运转系统还是待机系统的单元(未图示)。关于此处的判断方法将作为初始化处理在之后进行说明。

副侧控制器10即CPU部112在被搭载于运转系统控制器的情况下，还具备：对I/O输入模块12、13输入输出数据的单元(未图示)；执行用户控制程序的单元(未图示)；为了使待机系统控制器与执行结果数据等值化而将执行结果数据写入待机系统控制器的存储器的单元(未图示)；将自身的运转模式写入待机系统控制器的存储器并且从待机系统控制器的存储器读出对方的运转模式的单元(未图示)。

CPU部112在被搭载于待机系统控制器的情况下，还具备：将自己的运转模式写入自己的存储器，读出从对方向自己的存储器写入了的对方的运转模式，来判定下一个运转模式的单元(未图示)；以及使自己作为运转系统进行运转的单元(未图示)。

上述主侧控制器10和副侧控制器11安装在输入输出总线1的主侧用插口和副侧用插口，在其它插口安装I/O模块。

输入输出总线1具备用于对控制器、I/O输入模块及I/O输出模块进行安装的多个插口1-1～1-N。插口1-1对主侧控制器10进行安装，插口1-2对副侧控制器11进行安装。插口1-3以后的插口能够对I/O输出模块12、I/O输入模块13进行安装。输入输出总线1例如是PCI(Peripheral ComponentInterconnect：外设部件互连标准)总线或ISA(Industry Standard Architecture：工业标准结构)总线等的并行总线。另外，输入输出总线1也可以是串行总线，也可以是以太网(注册商标)电缆等的局域网(LAN)电缆。

I/O输出模块12具备：用于与输入输出总线1进行接口连接的接口部121；向外部输出设备14输出数据的输出接口部122；以及能够经由接口部121从主侧控制器10和副侧控制器11读写数据并且也能够从输出接口部122读写数据的存储器MEMO120。存储器MEMO120与接口部121和输出接口部122连接。输出接口部122始终向外部输出设备14输出已写入存储器MEMO120的输出数据。

I/O输入模块13具备：用于与输入输出总线1进行接口连接的接口部131；被输入来自外部输入设备15的数据的输入接口部132；以及能够经由接口部131从主侧控制器10和副侧控制器11读写数据并且也能够从输入接口部132读写数据的存储器MEMI130。存储器MEMI130与接口部131和输入接口部132连接。此外，输入接口部132始终向存储器MEMI130写入被从外部输入设备15输入的输入数据。

图4示出了输入输出总线1的I/O空间40和插口1-1～1-N的分配的一例。对插口1-1～1-N分别分配一定的I/O空间，在该插口的空间内分配有与该插口的接口部连接的存储器MEMP100、MEMS110、MEMO120和MEMI130。

在插口1-1的存储器空间中分配有主侧控制器10的存储器MEMP100，在插口1-2的存储器空间中分配有副侧控制器11的存储器MEMS110。插口1-3以后分别分配有所安装的I/O输出模块12的存储器MEMO120、I/O输入模块13的存储器MEMI130。

向插口1-1和插口1-2的I/O空间分配的存储器空间，被用作作为双重化信息部46、47在运转系统控制器和待机系统控制器中进行双重化信息的交接的存储器。

I/O空间的双重化信息部46、47包括：明示自身的运转模式的存储器410；明示对方的运转模式的存储器411；以及为了使执行结果等值化而从对方写入执行结果数据的存储器412。

这些双重化信息部46、47能够在运转系统控制器和待机系统控制器之间从对方的控制器相互进行读写，也能够在自身的控制器内进行读写。

向被分配到插口1-3以后的插口的I/O空间分配的存储器MEMO120、MEMI130，如果是I/O输出模块12的存储器MEMO120，则由输出寄存器部48构成，从运转系统控制器向各输出寄存器0～M写入输出数据，该输出寄存器的输出数据通过输出接口部122向外部输出设备14输出。

如果是I/O输入模块13的存储器MRMI130，则由输入寄存器部49构成，向各输入寄存器0～N写入通过输入接口部132从外部输入设备15输入了的输入数据，从运转系统控制器作为输入数据被读出。

如上述那样，主侧控制器10及副侧控制器11，通过对I/O空间进行访问，能够自由地访问与在主侧控制器10、副侧控制器11、I/O输出模块12及I/O输入模块13配设的接口部101、111、121、131相连接的存储器MEMP100、MEMS110、MEMO120、MEMI130。

图2示出了主侧控制器10为运转系统控制器、副侧控制器11为待机系统控制器时的数据流动的一例。从运转系统控制器10向I/O输出模块12输出输出数据时的数据流动2-1，首先数据从CPU部102经由内部总线103向接口部101输出。向接口部101输出的数据，进一步经过输入输出总线1向I/O输出模块12的接口部121输出。接下来，被经由接口部121向存储器MEMO120的输出寄存器部48的各输出寄存器413、414、415、416写入。

并且，始终通过输出接口部122将向输出寄存器部48的各输出寄存器413、414、415、416写入了的输出数据，向外部输出设备14输出(2-2)。

接下来，说明通过运转系统控制器10将I/O输入模块13的输入数据进行输入时的数据流动2-3。首先，若从CPU部102请求了输入寄存器的读出，则读出请求经由内部总线103向接口部101输出，并且经过输入输出总线1向I/O输入模块13的接口部131输出。接口部131根据读出请求，将从存储器MEMI130的输入寄存器部49的各输入寄存器417、418、419、420读出的输入数据，这次经由输入输出总线1向运转系统控制器10的接口部101输入，从而输入数据被从接口部101经由内部总线103向CPU部102输入。

并且，始终通过输入接口部132将从外部输入设备15输入了的输入数据，向输入寄存器部49的各输出寄存器417、418、419、420写入(2-4)。

接下来，说明从运转系统控制器10向待机系统控制器11的存储器MEMS110写入数据时的数据流动2-5的一例。首先，输出数据从CPU部102经由内部总线103向接口部101输出，进而经过输入输出总线1向待机系统控制器11的接口部111输出。接下来，被经由接口部111向存储器MEMS110写入。并且，向存储器MEMS110写入了的数据能够由CPU部112读出(2-6)。

接下来，说明从运转系统控制器10将待机系统控制器11的数据读出时的数据流动2-7的一例。首先，若从CPU部102请求了存储器的读出，则读出请求经由内部总线103向接口部101输出，进而经过输入输出总线1向待机系统控制器11的接口部111输出。接下来，接口部111根据读出请求，将从存储器MEMS110读出了的数据，这次经由输入输出总线1向控制器10的接口部101输入，从而数据被从接口部101经由内部总线103向CPU部102读入。另外，还能够从CPU部112向自身的存储器MEMS110写入数据(2-8)。

图3示出了副侧控制器11为运转系统控制器、主侧控制器10为待机系统控制器时的数据流动的一例。说明从运转系统控制器11将输出数据向I/O输出模块12输出时的数据流动3-1的一例。首先，输出数据从CPU部112经由内部总线113向接口部111输出，进而经过输入输出总线1向I/O输出模块12的接口部121输出。接下来，被经由接口部121向存储器MEMO120的输出寄存器部48的各输出寄存器413、414、415、416写入。并且，始终通过输出接口部122将向输出寄存器部48的各输出寄存器413、414、415、416写入了的输出数据，向外部输出设备14输出(3-2)。

接下来，说明从运转系统控制器11输入I/O输入模块13的输入数据时的数据流动3-3的一例。首先，若从CPU部112请求了输入寄存器的读出，则读出请求经由内部总线113向接口部111输出，进而经过输入输出总线1向I/O输入模块13的接口部131输出。接下来，接口部131根据读出请求，将从存储器MEMI130的输入寄存器部49的各输入寄存器417、418、419、420读出了的输入数据，这次经由输入输出总线1向控制器11的接口部111输入，从而输入数据被从接口部111经由内部总线113向CPU部112输入。并且，始终通过输入接口部132将从外部输入设备15输入了的输入数据，向输入寄存器部49的各输出寄存器417、418、419、420写入(3-4)。

接下来，说明从运转系统控制器11向待机系统控制器10的存储器MEMP100写入数据时的数据流动3-5的一例。首先，输出数据从CPU部112经由内部总线113向接口部111输出，进而经过输入输出总线1向待机系统控制器10的接口部101输出。接下来，经由接口部101向存储器MEMP100写入。并且，向存储器MEMP100写入了的数据能够由CPU部102读出(3-6)。

接下来，说明从运转系统控制器11读出待机系统控制器10的数据时的数据流动3-7的一例。首先，若从CPU部112请求了存储器的读出，则读出请求经由内部总线113向接口部111输出，进而经过输入输出总线1向待机系统控制器10的接口部101输出。接下来，接口部101根据读出请求，将从存储器MEMP100读出了的数据，这次经由输入输出总线1向运转系统控制器11的接口部111输入，从而数据被从接口部111经由内部总线113向CPU部112读入。

图5是表示在主侧控制器10及副侧控制器11的CPU部102、112中进行运转系统和待机系统的选择的初始化处理(步骤5-1)的一例的流程图。主侧控制器10及副侧控制器11的CPU部102、112，最初判断自己是主侧还是副侧，通过对方的运转模式如下所示那样判断将自己启动为运转系统还启动为待机系统。

首先，将对方监视时间清零(步骤5-2)。接着，从对方存储器的双重化信息部46、47读出对方的运转模式(步骤5-3)。接下来，如果对方的运转模式为运转系统的运转(如果已经以运转系统进行运转中)，则向待机系统处理(步骤7-1)转移(步骤5-4)。

接下来，如果自己为主侧，则向运转系统处理(步骤6-1)转移(步骤5-5)。接下来，将对方监视时间更新(步骤5-6)。如果对方监视时间未超过规定的时间，则再次从对方存储器的双重化信息部46、47读出对方的运转模式，重复相同的动作。如果对方监视时间超过规定的时间，则向运转系统处理(步骤6-1)转移(步骤5-7)。

图6是表示在主侧控制器10及副侧控制器11的CPU部102、112安装的运转系统处理(步骤6-1)、双重化跟踪处理(步骤6-7)和停止处理(步骤6-12)的一例的流程图。运转系统处理(步骤6-1)和双重化跟踪处理(步骤6-7)按照扫描周期定期地执行。

在运转系统处理(步骤6-1)中，首先将自己的运转模式(表示运转系统的运转模式)向对方(待机系统侧)的存储器的双重化信息部46、47的对方运转模式存储器411写入(步骤6-2)。

接下来，从I/O输入模块13的存储器MRMI(存储器49)读出输入数据(步骤6-3)。接下来，根据读出的输入数据执行用户控制程序(步骤6-4)。接下来，将通过用户控制程序的执行而得到的输出数据向I/O输出模块12的存储器MEMO120(存储器48)写入(步骤6-5)。

如果在以上的处理中如果未产生异常，则向双重化跟踪处理(步骤6-7)转移，如果产生异常，则向停止处理(步骤6-12)转移(步骤6-6)。

在双重化跟踪处理(步骤6-7)中，首先从对方(待机系统侧)存储器的双重化信息部46、47的自己运转模式存储器410读出运转模式，如果对方为待机系统的运转模式(步骤6-9)，则将在运转系统处理(步骤6-1)中执行用户控制程序时的执行结果数据，向对方(待机系统侧)的存储器的双重化信息部46、47的等值化用执行结果数据存储器412写入，从而使运转系统和待机系统的执行状态等值化(步骤6-10)。

接下来，在到达下一个扫描周期之前，使执行待机，如果到达下一个扫描周期，则重复执行运转系统处理(步骤6-11)。

在停止处理(步骤6-12)中，将自己的停止模式向对方的存储器的双重化信息部46、47的对方的运转模式存储器411写入(步骤6-13)。接下来，如果没有重新开始的请求，则从最初执行停止处理，如果存在重新开始请求，则从图5所示的初始化处理(步骤5-1)开始执行(步骤6-14)。

图7是表示主侧控制器10及副侧控制器11的CPU部102、112中的待机系统处理(步骤7-1)的一例的流程图。在待机系统处理(步骤7-1)中，首先向自己的存储器的双重化信息部46、47的自己运转模式存储器410写入自己的运转模式(表示待机系统的运转模式)(步骤7-2)。该运转模式在运转系统控制器的运转系统处理(步骤6-1)中被读出(步骤6-8)。

接下来，从自己的存储器的双重化信息部46、47的对方运转模式存储器411读出对方的运转模式(步骤7-3)。如果对方为表示运转系统的运转模式，则重复执行待机系统处理(步骤7-4)。如果对方为表示停止的运转模式，则从自己的存储器的双重化信息46、47的等值化用执行结果数据存储器412，读出用于等值化的执行结果数据并将该执行结果数据取入自己的执行数据中(步骤7-5)。接着向运转系统处理(步骤6-1)转移，作为运转系统执行控制器。

图8示出了说明上述双重化控制装置的通常的双重化运转的一例的时序图。运转系统侧控制器810按照扫描周期89以恒定周期执行运转系统处理(步骤6-1)。

在运转系统处理(步骤6-1)中，首先在定时81，将自己的运转模式向待机系统侧控制器811的双重化信息部813的对方运转模式存储器411写入，即820。接下来，在定时82，运转系统侧控制器810从I/O输入模块13读出输入数据(步骤6-3)。接下来，在定时83，将输入数据作为输入信息来执行用户控制程序(步骤6-4)。接下来，在定时84，将通过用户控制程序生成的输出数据向I/O输出模块12写入(步骤6-5)。接下来，在定时85，从待机系统侧控制器811的双重化信息部813的自己运转模式存储器410读出待机系统侧控制器811的运转模式，即823(步骤6-8)。待机系统侧控制器811的运转模式，如果是表示待机系统的运转模式，则接下来在定时86，为了将用户控制程序的执行结果数据等值化而将该执行结果数据向待机系统侧811的双重化信息部813的等值化用执行结果数据存储器412写入，即824(步骤6-10)。

待机系统侧控制器811以至少比扫描周期89短的周期，以恒定周期执行待机系统处理(步骤7-1)。在待机系统处理(步骤7-1)中，首先在定时87，向自己的双重化信息部813的自己运转模式存储器410写入表示待机模式的运转模式，即821(步骤7-2)。接下来，在定时88，从自己的双重化信息部813的对方运转模式存储器411，读出对方的运转模式822(步骤7-3)。如果对方的运转模式为表示运转系统的运转模式，则在下一个周期也重复执行上述的待机系统处理(步骤7-1)。

如上所述，运转系统侧810以恒定周期执行I/O数据的输入输出(定时82、84)和用户控制程序(定时83)，通过一边对控制对象进行控制一边将双重化信息即自己的运转模式和等值化用执行结果数据向待机系统侧控制器811写入(定时81、86)，来维持双重化的运转系统的运转。

另一方面，待机系统侧控制器811始终对从待机系统侧控制器810写入的运转模式进行监视(定时88)，并且同时对从运转系统侧控制器810写入的等值化用执行结果数据412进行保持，维持双重化的待机系统的运转以便随时都能向运转系统侧控制器810切换。

另外，在双重化运转中也是，仅从运转系统侧控制器810对待机系统侧811的存储器进行访问，待机系统侧控制器811不对运转系统侧控制器810的存储器进行访问，因此能够减少存储器访问的路线即输入输出总线1和接口部101、111、121、131的负荷，能够简化构成它们的电路。

图9示出了运转系统侧控制器811中的异常产生导致的双重化的切换的时序图。若运转系统侧控制器810在某个扫描周期91的运转系统处理(步骤6-1)中，在定时82、84的I/O数据的输入输出(步骤6-3、6-5)、或在定时83的用户控制程序的执行(步骤6-4)中检测到了异常(定时92)，则立即向停止处理(步骤6-12)95转移。

在停止处理(步骤6-12)中，首先在定时93将表示停止模式的运转模式向对方(待机系统侧控制器)的双重化信息部813的对方运转模式存储器411写入(步骤6-13)。运转系统侧控制器810如果接下来没有新的重新开始请求，则维持该停止模式。

另一方面，待机系统侧控制器811在待机系统处理(步骤7-1)中，在定时96从自己的双重化信息部813的对方运转模式存储器411读出对方的运转模式(步骤7-3)，如果对方示出了停止模式，则在定时98从自己的双重化信息部813的执行结果数据存储器412读出对方为了等值化用而写入的用户控制程序的执行结果数据，并将该执行结果数据向自己的执行数据取入(步骤7-5)，在定时910之后立即向运转系统处理(步骤6-1)转移，作为运转系统侧911来继续执行运转。

如上所述，具备图1所示的硬件结构、图4所示的插口和I/O空间的分配，并具备图5所示的初始化处理的单元、图6所示的运转系统处理、双重化跟踪处理及停止处理的单元和图7所示的待机系统处理的单元，通过将这些组合，能够实现不需要专用的双重化控制部的、简单且低价的双重化控制装置。即，根据本实施方式，能够提供避免了结构变得复杂且低价的双重化控制装置。

说明了本发明的几个实施方式，但这些实施方式作为例子提示，不意图限定发明的范围。这些新实施方式能够以其它各种方式实施，在不脱离发明宗旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形，包含于发明的范围和宗旨内，并且包含于权利要求书所记载的发明及其等同范围内。

Claims

1.一种双重化控制装置，其特征在于，具备：

第一控制器；

第二控制器；

I/O模块，能够与外部设备连接；以及

输入输出总线，具备：安装有上述第一控制器的第一插口、安装有上述第二控制器的第二插口和安装有上述I/O模块的多个插口，

上述第一控制器和上述第二控制器分别具备：控制部、向上述输入输出总线输出数据和从上述输入输出总线输入数据的接口部、以及能够由上述控制部和上述接口部访问的存储器，

上述输入输出总线为并行总线、串行总线和LAN电缆中的任意一个，

上述I/O模块具备：

外部设备接口部，与外部设备进行接口连接；

接口部，用于与上述输入输出总线进行接口连接；以及

存储器，能够经由上述接口部进行数据的读写，并且自己自身也能够进行读写；

上述第一控制器和上述第二控制器的控制部具备：

在安装于上述输入输出总线的插口位置判断主侧和副侧的单元；

根据对方的运转模式判断自己是运转系统还是待机系统的单元；

如果为运转系统则具备：将数据向上述I/O模块进行输入输出的单元；执行用户控制程序的单元；为了将待机系统和执行结果数据等值化而向待机系统的存储器写入执行结果数据的单元；和将自己的运转模式向待机系统的存储器写入并且将对方的运转模式从待机系统的存储器读出的单元；

如果为待机系统则具备：将从对方写入的运转模式从存储器读出，来判定下一个运转模式的单元；和使自己作为运转系统来继续运转的单元。