JP3104504B2 - アドレスチェック方法 - Google Patents
アドレスチェック方法Info
- Publication number
- JP3104504B2 JP3104504B2 JP05312894A JP31289493A JP3104504B2 JP 3104504 B2 JP3104504 B2 JP 3104504B2 JP 05312894 A JP05312894 A JP 05312894A JP 31289493 A JP31289493 A JP 31289493A JP 3104504 B2 JP3104504 B2 JP 3104504B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- function
- information processing
- address code
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Description
式以上の周辺機器を備えた情報処理システムにおけるア
ドレスチェック方法の改良に関するものである。
ュ−タによって制御やデ−タ処理を実行する情報処理シ
ステムが増加している。このような情報処理システムに
は中央情報処理機能と,この中央情報処理機能の指令に
よって,所定信号の入力,出力,記憶,その他専用の機
能を備え実行する機器(以下周辺機器と称す)を備えて
いて,例えば,その概要は図4に示すように構成されて
いる。同図において,21はコンピュ−タ等によって構
成された中央情報処理機能である。この情報処理システ
ムの機能構成に対応し,それぞれが所定の機能を備えた
複数の周辺機器22a,22i,22n等がアドレスバ
ス23,デ−タバス24等の所定の信号線によって中央
情報処理機能21に接続されている。アドレスバス2
3,デ−タバス24以外の命令を伝送する信号線,電源
ラインやグランドライン等の記載は省略している。ま
た,アドレスバス23,デ−タバス24は,この情報処
理システムの機能や規模等に対応して,それぞれ所定数
の信号線によって構成されている。また,各周辺機器は
その周辺機器を特定するアドレスが付されている。
が所定の周辺機器,例えば,22aにデ−タを伝送しよ
うとすると,中央情報処理機能21はアドレスバス23
に対象とする周辺機器22aのアドレスコ−ドを出力す
る。また,中央情報処理機能21は,デ−タバス24に
対象とする周辺機器22aに伝送すべきデ−タを送信出
力して,図示しない信号線に書き込みの命令信号を出力
し,対象とする周辺機器22aはデ−タバス上のデ−タ
を読み取って所定の機能を実行する。また,中央情報処
理機能21が所定の周辺機器,例えば,周辺機器22a
から所定のデ−タを読み出そうとすると,中央情報処理
機能21はアドレスバス23に対象とする周辺機器22
aのアドレスコ−ドを出力し,図示しない信号線に読み
出しの命令信号を出力すると,対象とする周辺機器22
aは受信アドレスコ−ドを判定して,自己の入出力回路
をデ−タバス24に接続して所望されるデ−タを出力
し,中央情報処理機能21はこのデ−タを読み取る。従
って,中央情報処理機能21は,デ−タバス24によっ
て対象とする周辺機器22aとの間で所定のデ−タ授受
等の通信を行う。
うなアドレスバスの用法であると,アドレスバス上を伝
送されるアドレスコ−ドが正常の場合は正しく対象とす
る周辺機器との間でデ−タの授受が実行されるが,アド
レスバス上でノイズ等の影響でアドレスコ−ドが変化さ
れると,変化されたアドレスコ−ドが各周辺機器のアド
レスに一致しない場合は,アドレスコ−ドの再発信等で
正しいデ−タ伝送が実行できるが,変化されたアドレス
コ−ドが周辺機器のいずれかのアドレスと一致すると,
中央情報処理機能は,誤った周辺機器との間でデ−タ授
受等の通信を実行することになる。そのために,この情
報処理システムは誤動作をし,時に重要なデ−タが蒸発
したり,または変質してしまう恐れがある。また,デ−
タバスに異常を生じて伝送デ−タが変質したのを気がつ
かないでいる恐れもある。本発明は従来のものの上記課
題(問題点)を解決し,中央情報処理機能が出力したア
ドレスコ−ドが正しく対象周辺機器に伝送されたかをチ
ェックし,誤ったアドレスコ−ドが発生した場合には,
誤ったアドレスコ−ド発生を速やかに検知してデ−タ授
受の誤動作を防止することができるとともにデ−タバス
のチェックも同時に実行できるアドレスチェック方法を
提供することを目的とする。
に本発明に基づくアドレスチェック方法においては,中
央情報処理機能と2式以上の周辺機器を備え,中央情報
処理機能と周辺機器との間にアドレスバスとデ−タバス
等の所定の信号線を接続した情報処理システムにおい
て,デ−タ伝送対象の周辺機器のアドレスコ−ドを記憶
し,記憶アドレスコ−ドをデ−タバスに出力するアドレ
スラッチ機能を設け,デ−タバス上のアドレスコ−ドを
チェックすることによって,自身が出力したデ−タ伝送
対象の周辺機器のドレスコ−ドの良否を判定するように
した。上述の判定機能としては,アドレスバスとデ−タ
バスに所定のアドレスを備えたラッチ機能を接続し,中
央情報処理機能はデ−タ伝送対象の周辺機器のアドレス
コ−ドに継続してアドレスラッチ機能のアドレスコ−ド
を出力し,アドレスラッチ機能は,入力した周辺機器の
アドレスコ−ドをラッチし,自己のアドレスコ−ドを入
力すると,ラッチしたアドレスコ−ドをデ−タバスに出
力し,デ−タバス上のアドレスコ−ドを入力した中央情
報処理機能はこのアドレスコ−ドが正常であると,所定
のデ−タ伝送対象の周辺機能との間のデ−タ処理を実行
するようにするのが望ましい。さらに,アドレスラッチ
機能の,アドレスコ−ドラッチ,および,ラッチアドレ
スコ−ドの出力動作は,中央情報処理機能が出力する読
み出し命令によって実行するようにするのが望ましい。
情報処理機能はアドレスバス上のアドレスコ−ドを確認
することができ,アドレスバス上のアドレスコ−ドを確
認した後で所定のデ−タ処理を実行するので,誤った周
辺機器との間でデ−タ処理を行う恐れがない。アドレス
バス上のアドレスコ−ドに異常がなければデ−タバスも
正常であることが判定できる。判定機能として,所定の
信号線に所定のアドレスを備えたアドレスラッチ機能を
接続し,中央情報処理機能はデ−タ伝送対象の周辺機器
のアドレスコ−ドに継続してアドレスラッチ機能のアド
レスコ−ドを出力し,アドレスラッチ機能は,入力した
周辺機器のアドレスコ−ドをラッチし,自己のアドレス
コ−ドを入力すると,ラッチしたアドレスコ−ドをデ−
タバスに出力し,デ−タバス上のアドレスコ−ドを入力
した中央情報処理機能がこのアドレスコ−ドを判定する
ことによって,上述したチェックが確実に実行できる。
アドレスラッチ機能のアドレスコ−ドラッチおよびラッ
チアドレスコ−ドの出力動作を中央情報処理機能が出力
する読み出し命令によって実行するようにすると,アド
レスコ−ドが安定した条件で実行できるので,この動作
が確実に実行できる。
する情報処理システムの構成例を図1に示している。図
1において,1はコンピュ−タを搭載した中央情報処理
機能であって,この情報処理システムの機能構成に対応
し,それぞれが,この情報処理システムがその機能を実
行するために配設した所定の機能,例えば,信号やデ−
タの入力,出力,記憶,その他機能を備えた複数の機器
・装置(以下周辺機器と称す)2a,2i,2n等がア
ドレスバス3,デ−タバス4およびその他の信号線等に
よって,中央情報処理機能1に接続されている。アドレ
スバス3と,デ−タバス4には,詳細を後述するように
アドレスをラッチする機能を備えたアドレスラッチ機能
(以下ラッチ機能と称す)5が接続されている。ラッチ
機能5には,また,読み出し命令信号線6が入力してい
る。読み出し命令信号線6の各周辺機器2a,2i,2
n等に対する入力の図示は省略している。上述した周辺
機器,ラッチ機能は,いずれも,必ずしも,特定のハ−
ドウェアの構成をいうのではなく,アドレスを付されて
中央情報処理機能との間で情報伝送を実行する機能の単
位を示すものである。
デ−タバス4以外の電源ラインやグランドライン,およ
び,ラッチ機能5に接続する読み出し命令信号線6以外
の書き込み命令等その他の信号線類の記載は省略してい
る。また,アドレスバス3,デ−タバス4はこの情報処
理システムの機能サイズ等に対応してそれぞれ,所定数
の信号線によって構成されている。また,図1におい
て,アドレスバス3およびデ−タバス4に対して,中央
情報処理機能1および各周辺機器2a,2i,2n等,
さらにラッチ機能5とが並列に接続しているように示し
ているが,詳細を後述する機能が実現できれば,どのよ
うなネットワ−クの構成や情報処理システムであっても
良い。また,各周辺機器2a,2i,2n等およびラッ
チ機能5には,それぞれその周辺機器およびラッチ機能
5を特定するアドレスが付されている。それぞれの周辺
機器2a,2i,2n等は,アドレスバス3上に自己を
示すアドレスが伝送されるのを受信すると,予め設定さ
れた条件に従い,または,図示しない信号線上等を伝送
される命令に従って,デ−タバス4に所定のデ−タを伝
送し,また,デ−タバス4上のデ−タを取り込む。ラッ
チ機能5は,アドレスバス3上に自己以外のアドレスコ
−ドが伝送され,読み出し命令信号線6上に読み出し命
令が伝送されると,このアドレスを自己のラッチ機能に
書き込み,自己のアドレスコ−ドをアドレスバス上に読
み取ると,ラッチしたアドレスコ−ドをデ−タバス上に
出力する。即ち,ラッチ機能5は,デ−タ伝送対象の周
辺機能のアドレスを記憶し,記憶アドレスをデ−タバス
に出力する記憶機能を形成している。
説明する。図1に示すラッチ機能5内の11はラッチ部
である。ラッチ部11の端子Iは入力端子であって,ラ
ッチすべき信号が伝送される信号線が接続され,端子O
は出力端子であって,ラッチした信号を出力して伝送す
る信号線が接続されている。即ち,端子Iにはアドレス
バス3が接続され,出力端子Oにはデ−タバス4が接続
されている。また,ラッチ部11の端子Aはクロック入
力端子であって,クロック入力端子Aがロウからハイに
反転すれば入力端子Iに入力している信号をラッチす
る。即ち,アドレスバス3から入力するアドレスコ−ド
をラッチする。また,ラッチ部11の端子Bは出力イネ
−ブル端子であって,出力イネ−ブル端子Bがロウから
ハイに反転すれば,ラッチしている信号を出力端子Oに
出力する。即ち,ラッチしているアドレス信号をデ−タ
バス4に出力する。
であって,ラッチ機能5に付されたアドレスとアドレス
バス3上を伝送されるアドレスコ−ドが一致するとハイ
を出力し,アドレス監視機能12の出力に従って,後述
する処理を実行する。アドレス監視機能12の出力は第
1のゲ−ト14の第1の端子Cと第2のゲ−ト15の第
1の端子Eに接続している。また,前述した読み出し命
令信号線6は,第1のゲ−ト14の第2の端子Dと第2
のゲ−ト15の第2の端子Fに接続している。また,第
1のゲ−ト14の各入力端子と出力端子にはインバ−ト
機能を備えていてその出力は前述したラッチ部11のク
ロック入力端子Aに接続している。第2のゲ−ト15の
第2の入力端子Fにはインバ−ト機能を備えていて,そ
の出力端子は前述したラッチ部11の出力イネ−ブル端
子Bに接続している。上述した構成においては,読み出
し命令信号線6は常時ハイであって,アドレスバス上の
アドレス信号等が安定したタイミングに中央情報処理機
能1はロウパルスを出力する。その他の各回路機能はハ
イロジックである。
を図2,図3に示すフロ−図によって説明する。 実施例1:図2は本発明の実施例1を示すフロ−図で,
同図において,図1に示した中央情報処理機能1が,稼
働中に例えば,周辺機器2aからデ−タを伝送させる必
要が生じると,周辺機器2aに付したアドレスを示すア
ドレスコ−ドをアドレスバス3上に出力する。アドレス
コ−ドがアドレスバス3上で安定した所定のタイミング
に中央情報処理機能1は読み出し信号パルスを,読み出
し命令信号線6に出力する。このタイミングにおいて,
ラッチ機能5においてはアドレス監視機能12の出力は
ロウであり,読み出し命令信号線6はロウになるので,
読み出し信号パルスの終端でラッチ部11のクロック端
子Aがハイになるとアドレスバス3上のアドレスコ−ド
をラッチする。また,アドレスバス3上のアドレスコ−
ドを読み取った周辺機器2aは読み出し信号パルスを図
示しない信号線から入力すると,所望されたデ−タをデ
−タバス4上に出力し,中央情報処理機能1はこのデ−
タを読み取り,一時ラッチする。
5に付したアドレスを示すアドレスコ−ドをアドレスバ
ス3上に出力する。ラッチ機能5のアドレス監視機能1
2はアドレスバス3上のアドレスコ−ドを認識してハイ
を出力する。中央情報処理機能1はまた,アドレスコ−
ドがアドレスバス3上で安定した所定のタイミングに読
み出し信号パルスを読み出し命令信号線6に出力する。
このタイミングにおいて,ラッチ機能5は,アドレス監
視機能12の出力がハイになり,読み出し命令信号線6
はロウになるので,ラッチ部11の出力イネ−ブル端子
Bがハイになり,ラッチしたアドレスコ−ドをデ−タバ
ス4に出力する。中央情報処理機能1はデ−タバス4上
のアドレスコ−ドをデ−タ要求の周辺機器2aに付した
アドレスコ−ドと比較し,一致していれば,先に読み込
みラッチしたデ−タを利用して所定の処理動作を実行す
る。中央情報処理機能1はデ−タバス4上のアドレスコ
−ドをデ−タ要求の周辺機器2aに付したアドレスコ−
ドと比較し,一致していなければ,先に読み込んだデ−
タを破棄して正しい対象の周辺機器2aのデ−タが読み
出されるまで,上記の動作を繰り返す。この場合,予め
設定された回数正しくアドレスコ−ドが伝送されなけれ
ば,アラ−ムを出力するように構成しても良い。上述し
たアドレスのチェック動作は,デ−タ要求の周辺機器2
aにデ−タを要求する度に実行しても,デ−タ要求の複
数回ごとにおこなっても,伝送デ−タが長い場合はデ−
タ伝送を中断して実行しても,予め設定したタイミング
ごとに行っても良い。
フロ−図で,同図において,図1に示した中央情報処理
機能1が稼働中に,例えば,周辺機器2aに所定のデ−
タを伝送する必要が生じると,中央情報処理機能1は伝
送対象の周辺機器2aに付したアドレスを示すアドレス
コ−ドをアドレスバス3上に出力する。アドレスコ−ド
がアドレスバス3上で安定した所定のタイミングに中央
情報処理機能1は読み出し信号パルスを読み出し命令信
号線6に出力する。このタイミングにおいて,ラッチ機
能5は,アドレス監視機能12の出力はロウ,読み出し
命令信号線6はロウとなるので,読み出し信号パルスの
終端でラッチ部11のクロック端子Aがハイになってア
ドレスバス3上のアドレスコ−ドをラッチする。アドレ
スバス3上のアドレスコ−ドを読み取った周辺機器は,
デ−タバス上にデ−タを出力するが,中央情報処理機能
はこれを無視する。
5に付したアドレスを示すアドレスコ−ドをアドレスバ
ス3上に出力する。ラッチ機能5のアドレス監視機能1
2はアドレスバス3上のアドレスコ−ドを認識してハイ
を出力する。次に,中央情報処理機能1は,アドレスコ
−ドがアドレスバス3上で安定した所定のタイミングに
おいて,読み出し信号パルスを読み出し命令信号線6に
出力する。このタイミングにおいて,ラッチ機能5は,
アドレス監視機能12の出力はハイ,読み出し命令信号
線6はロウとなるので,ラッチ部11の出力イネ−ブル
端子Bはハイとなり,ラッチしたアドレスコ−ドをデ−
タバス4に出力する。中央情報処理機能1はデ−タバス
4上のアドレスコ−ドを伝送対象の周辺機器2aに付し
たアドレスコ−ドと比較し,一致していれば,対象の周
辺機器2aに対するデ−タを伝送して書き込みを実施す
る。即ち,中央情報処理機能1はアドレスバス3上にデ
−タ伝送対象の周辺機器2aに付したアドレスを示すア
ドレスコ−ドと,デ−タバス4に伝送すべきデ−タをそ
れぞれ出力し,アドレスバス上の信号,デ−タバス上の
信号がそれぞれ安定した所定のタイミングに書き込み命
令を図示しない命令信号線に出力することによって書き
込み動作が実行される。中央情報処理機能1はデ−タバ
ス4上のアドレスコ−ドをデ−タ要求の周辺機器2aに
付したアドレスコ−ドと比較し,一致していなければ,
正しい対象の周辺機器2aが接続されるまで,上記の動
作を繰り返す。この場合,予め設定された回数を正しく
アドレスコ−ドが伝送されないときは,アラ−ムを出力
するように構成しても良い。上述したアドレスのチェッ
ク動作は,デ−タ伝送対象の周辺機器2aにデ−タを伝
送する度に実行しても,デ−タ伝送の複数回ごとに実行
しても,伝送デ−タが長い場合はデ−タ伝送を中断して
実行しても,予め設定したタイミングごとに行っても良
い。
伝送対象の周辺機器のアドレスコ−ドを記憶し,記憶ア
ドレスコ−ドをデ−タバスに出力するラッチ機能を設
け,中央情報処理機能においてデ−タバス上のアドレス
コ−ドをチェックすることによって,伝送アドレスコ−
ドの良否は判定され,また,デ−タバスの良否も同時に
判定される。上記の実施例の説明においては,中央情報
処理機能1からデ−タを伝送する場合と,中央情報処理
機能1がデ−タを要求する場合とに分けて説明したが,
デ−タ伝送とデ−タ要求の繰り返しと組み合わせに対応
してアドレスチェックを適切に実行するのは当然であ
る。
ための基本手法と構成を示したものであって,中央情報
処理機能から出力されるアドレスコ−ドをラッチし,チ
ェックする機能があれば種々応用改変することができ
る。例えば,ラッチ機能5がアドレスコ−ドをラッチ
し,また,ラッチしたアドレスコ−ドを出力するのを,
アドレス監視機能12の動作と読み出し命令によって実
行するように説明したが,その他適切な手段を予め設定
することによってラッチ機能5の機能実行を行うように
しても良い。また,図1におけるラッチ機能5を操作す
る信号入力回路を構成する第1のゲ−ト14,第2のゲ
−ト15等の構成や,これらのゲ−ト14,15に付設
したインバ−ト機能の有無等も,その他のハ−ド機能の
ロジック条件や信号条件等に対応して適切に設定すれば
良い。図2に示したフロ−もハ−ド機能とソフト機能の
構成に対応して適切に設定すれば良いことは当然であ
る。
で,次のような優れた効果を有する。 中央情報処理機能はアドレスバス上のアドレスコ−ド
を点検することができ,アドレスバス上のアドレスコ−
ドを確認した後,所定のデ−タ処理を実行するので誤っ
た周辺機器との間でデ−タ処理を行う恐れがない。 アドレスバス上のアドレスコ−ドに異常がなければ,
デ−タバスも正常であることが判定できる。 ラッチ機能の,アドレスコ−ドラッチおよびラッチア
ドレスコ−ドの出力動作を中央情報処理機能が出力する
読み出し命令によって実行するようにすると,アドレス
コ−ドが安定した条件で実行でき,誤動作を起こさない
ので,所定の動作が確実に実行できる。
る情報処理システムにおける回路構成例を示す概略ブロ
ック図である。
方法を適用して実行する実施例1の概略フロ−図であ
る。
方法を適用して実行する実施例2の概略フロ−図であ
る。
来の回路構成例を示す概略ブロック図である。
Claims (3)
- 【請求項1】 中央情報処理機能と,2式以上の周辺機
器を備え,当該中央情報処理機能と上記周辺機器との間
にアドレスバスとデ−タバス等の所定の信号線を接続し
た情報処理システムにおいて,上記中央情報処理機能が
出力したデ−タ伝送対象の周辺機器のアドレスコ−ドを
該中央情報処理機能の指令等によって記憶し,かつ,該
記憶アドレスコ−ドをデ−タバスに出力するアドレスラ
ッチ機能を設け,該中央情報処理機能が該アドレスラッ
チ機能が出力するデ−タバス上のアドレスコ−ドをチェ
ックすることによって,自身が出力したデ−タ伝送対象
の周辺機器のアドレスコ−ドの良否を判定するようにし
たことを特徴とするアドレスチェック方法。 - 【請求項2】 中央情報処理機能と,2式以上の周辺機
器を備え,当該中央情報処理機能と上記周辺機器との間
にアドレスバスとデ−タバス等の所定の信号線を接続し
た情報処理システムにおいて,該アドレスバスとデ−タ
バスに所定のアドレスを備えたアドレスラッチ機能を接
続し,前記中央情報処理機能はデ−タ伝送対象の周辺機
器のアドレスコ−ドに継続して上記アドレスラッチ機能
のアドレスコ−ドを出力し,該アドレスラッチ機能は,
予め設定した所定条件に従って,上記デ−タ伝送対象の
周辺機能のアドレスコ−ドを受信すると,このアドレス
コ−ドをラッチし,自己のアドレスコ−ドを受信する
と,上記ラッチしたアドレスコ−ドを前記デ−タバスに
出力し,該デ−タバス上のアドレスコ−ドを入力した前
記中央情報処理機能が入力アドレスコ−ドが正常である
と判定すると,前記デ−タ伝送対象の周辺機器との間の
デ−タ処理を実行するようにしたことを特徴とするアド
レスチェック方法。 - 【請求項3】 請求項1又は2記載のアドレスラッチ機
能のアドレスコ−ドのラッチおよびラッチアドレスコ−
ドの出力動作は,中央情報処理機能が出力する読み出し
命令によって実行するようにしたアドレスチェック方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05312894A JP3104504B2 (ja) | 1993-11-19 | 1993-11-19 | アドレスチェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05312894A JP3104504B2 (ja) | 1993-11-19 | 1993-11-19 | アドレスチェック方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07143149A JPH07143149A (ja) | 1995-06-02 |
JP3104504B2 true JP3104504B2 (ja) | 2000-10-30 |
Family
ID=18034734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05312894A Expired - Fee Related JP3104504B2 (ja) | 1993-11-19 | 1993-11-19 | アドレスチェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3104504B2 (ja) |
-
1993
- 1993-11-19 JP JP05312894A patent/JP3104504B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07143149A (ja) | 1995-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4551721A (en) | Method for initializing a token-passing local-area network | |
US7117401B2 (en) | Method and apparatus for optimizing timing for a multi-drop bus | |
US4670876A (en) | Parity integrity check logic | |
EP0335424A2 (en) | Improved parity checking apparatus | |
JP3104504B2 (ja) | アドレスチェック方法 | |
JPS6235144B2 (ja) | ||
KR0154470B1 (ko) | 보조제어장치와 외부장치간 정합회로 | |
JPS6135739B2 (ja) | ||
JPS59200365A (ja) | 制御情報転送方式 | |
US20130290568A1 (en) | Communicating with Verified Data | |
JP3245552B2 (ja) | 転送制御システム | |
JPH10214207A (ja) | 情報処理システム | |
JPS5827531B2 (ja) | デ−タ伝送システムに於けるシステム動作制御装置 | |
JP2600021B2 (ja) | タイムスロット指示チェック処理方式 | |
JP2001043104A (ja) | コンピュータシステムのバス監視装置 | |
JPH0836554A (ja) | マルチプロセッサシステム | |
JPS6244300B2 (ja) | ||
JPH03154951A (ja) | データ処理装置 | |
JPS6218943B2 (ja) | ||
JP2000081987A (ja) | エラー解析装置 | |
JPH0324601A (ja) | 制御方法 | |
KR19990037504U (ko) | 전전자 교환기에서 디바이스 제어 버스 정합 장치 | |
JPH0581174A (ja) | Cpu装置のアクセス確認回路 | |
JPH09114567A (ja) | バスデータ転送装置 | |
JPS6160139A (ja) | エラ−訂正方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |