JPS5827531B2 - デ−タ伝送システムに於けるシステム動作制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、端末が共通バスを介して複数個接続されてな
る中継処理装置を、線状、環状または網状等に伝送回線
で複数個接続し、任意の端末間でデータの伝送が行なえ
るようにしたデータ伝送システムに於いて、システムの
増設及び保守等を容易とするシステムの動作制御装置に
関するものである。

近年、伝送ケーブルの価格・敷設費の軽減を目的として
、時分割多重伝送を利用したデータハイウエイシスデム
が出現し、プラント制御等で一部採用されている。

このようなテ゛−タハイウエイシステムの概要は、例え
ば第１図に示すように、電子計算機等の中央側鋼１局Ｃ
ＰＵ１ 、ＣＰＵ２と、複数の端末を収容したポー１へ
（中継処理装置）Ｐ１〜Ｐ５をループ状に接続し、中央
側（財）局と端末或は端末相互間でデータの伝送を行な
えるようにしたものであり、一組の伝送回線を核にして
伝送が行なえるため、従来の他の伝送システムに較ベシ
ステム増設及び保守の容易性が強く要求されている。

その為、例えばシステムの増設時にはオンラインでこれ
が行なえるよう、増設地点にポートを設置し、このポー
トに増設する端末を接続してここで電源等の接続を完了
したのち動作が正常であるかどうか確認し、そしてこの
ポートを既設のデータ回線に接続する方法が採用されて
いる。

又システムの保守時には、遠隔地に設置されたポートに
わざわざ出向かなくとも、いずれかのポートに於いて全
ての端末の動作をオンラインが試験することが可能であ
る。

従って、従来に於いては、ハードウェア的には比較的容
易にシステムの増設や保守を実施することが可能である
が、通常、システムの増設や保守に際してはソフトウェ
ア的操作によるシステム診断が実施され、その場合プロ
グラムミス等により正常運転中の端末へ誤まった指令が
出され、システムダウン等システムに重大な影響を及ぼ
す可能性があった。

この原因は、従来のデータ伝送システムに於いては、シ
ステム診断時に端末を誤まってアクセスしたとき、シス
テムのどこにもそのアクセス動作を禁止する機構がなか
ったためである。

即ち、第１図のデータ伝送システムに於ける従来のポー
トＰ１は、第２図に示すように、中央制御局ＣＰＵＩと
のインターフェース制御機能を有するプロセッサ結合部
１．端末とのインターフェース制御機能を有するデバイ
ス結合部２．伝送回線１ｉｎｅを介して他のポートとデ
ータの転送を行なう通信制御装置３．これら３者間の情
報の転送のために使用されるデータバス４ａと制御バス
４ｂ及びバス制御を行なうバス制御部５から構成されて
いる。

なお同図に於いて、１１はプロセッサ結合部制御回路、
１２は中央制御局ＣＰＵ１からの情報を一時セットする
送出フレームレジスタ、１３は中央制御局ＣＰＵ１へ送
出する情報を一時セットする受入フレームレジスタ、
Ｇ１２ａ 、 Ｇ１２ ｂ。

Ｇ１３ａ、Ｇ１３ｂはそれぞれ送出フレームレジスタ１
２又は受入フレームレジスフ１３の入出力用ゲート回路
、１４は転送要求フレツブフロップ。

１５はデコーダ、１６は中央制御局とのインターフェイ
ス制御回路、５１はバス制御回路、５２は伝送フレーム
中の命令語を一時セットする命令語レジスタ、５３は伝
送フレーム中のデータ語を一時セットするデータ語レジ
スタ、５２ａ、５２ｂ。

５３ａ 、５３ｂはそれぞれ命令語レジスタ５２又はデ
ータ語レジスタ５３の入出力用ゲート回路。

５４は命令語の判断回路である。

今、例えば中央制御局ＣＰＵ１からのデータが端末Ｔ１
１に書込まれる場合について各部の動作を説明すると、
まず中央制御局ＣＰＵ１ から送出されたデータ及び
その宛先等の情報からなる命令語は、入力用ゲート回路
Ｇ１２ａを介してインクフェイス制御回路１６のＳＥＴ
信号により送出フレームレジスタ１２にセットされる。

この送出フレームレジスタ１２及び受入フレームレジス
タ１３は、それぞれ１２ａ、１２ｂ、及び１３ａ。

１３ｂに分割されているが、これはデータバス４ａのバ
ス幅が狭いため１伝送フレームを２度に分けて伝送する
ために設けたものであり、バス幅が広ければ伝送フレー
ムは一度で送出できるため受入、送出フレームレジスタ
は一段でよい。

プロセッサ結合部制御回路１１は、データが送出フレー
ムレジスタ１２にセットされたことを信号ＳＥＴにより
検知すると、即座に転送要求フリップフロップ１４をセ
ットし、その出力を“１”としてバス制御部５の指令を
待つ。

バス制御５のバス制御回路５１は、データバス４ａに接
続された各処理装置のアドレスを走査することにより、
バスの利用を制御しており、このアドレス走査がプロセ
ッサ結合部１を指示していることをプロセッサ結合部１
のデコーダ１５が判別すると、出力゛１″をプロセッサ
結合部制御回路１１とゲート回路Ｇ１６に加える。

従ってこのタイミングにゲート回路Ｇ１６の出力は”１
”となり、この出力が転送要求信号ＲＱとなって制御バ
ス４ｂを介してバス制御回路５１に加えられる。

バス制御回路５１はプロセッサ結合部１から転送要求信
号ＲＱを受けると、アドレス走査を中止し、データバス
４ ａ ＋制御バス４ｂをプロセッサ結合部１に専有さ
せると同時に、命令語読取信号Ｒ１を制御バス４ｂを介
してプロセッサ結合部１に送出する。

プロセッサ結合部制御回路１１は、命令語読取信号Ｒ１
を受信すると、出力用ゲ゛−ト回路Ｇ１２ｂにゲート信
号ＧＲ１を送出し、送出フレームレジスタにセットされ
ている伝送フレームのうち、まず命令語をデータバス４
ａを介してバス制御部５に送出する。

バス制御回路５１は、命令語読取信号Ｒ１を命令語レジ
スタ５２の入力用ゲ′−ト回路５２ａにも加えているの
で、プロセッサ結合部１から送出された命令語は命令語
レジスタ５２にセットされる。

同様にして次のタイミングで、バス制御回路５１はデー
タ語読取信号Ｒ２を発生し、これにより送出フレームレ
ジスタ１２にセットされていたデータが、バス制御部５
のデータ語レジスタ５３にセットされる。

次にバス制御回路５１は、命令語レジスタ５２の命令語
を判読回路５４で解読して、その内容が端末Ｔ１１への
データ書込み命令であることを判読すると、次のタイミ
ングにデバイス結合部２を介して端末Ｔ１１の命令語書
込み信号Ｗ１を送出するとともに、出力用ゲ′−ト回路
５２ｂにも命令語書込み信号Ｗ１を加えてこれを開くの
で、命令語レジスタ５２にセットされている命令語は、
データバス４ａ、デバイス結合部２を介して端末Ｔ１１
に書込まれることになる。

同様にしてバス制御回路５１はデータ語書込み信号Ｗ２
を発生し、データ語しジス、り５３にセットされたデー
タ語を端末Ｔ１１に書込む。

以上は、中央制御局ＣＰＵ １ からのデータが端末
Ｔ１１へ書込まれる場合について各部の動作を説明した
が、端末Ｔ１１から中央制御局ＣＰＵ １、及び中央制
御局ＣＰＵ１ から通信制御装置３を介して他の中継処
理装置の端末へのデータ伝送も同様に行なわれる。

以上の如〈従来の中継処理装置に於いては、例えば端末
Ｔ１１を試験するために中央制御局ＣＰＵ１から端末Ｔ
１１に送出する伝送フレームの着信局アドレスを誤まっ
て端末ＴＩＮのアドレスとした場合、システムのどこに
もその伝送フレームのアクセスを禁止する機構がないた
め、端末ＴＩＮに誤まったデータが書込まれることにな
る。

本発明は前述の如き従来の欠点を改善したものであり、
その目的は、システム診断時にプログラムミス又は人手
による操作ミスがあっても、正常運転中の端末には何ら
影響を与えないようにして、システムの増設や保守を容
易にし信頼性の高いシステムを実現するものである。

以下実施例について詳細に説明する。

第３図は本発明の実施例のプロセッサ結合部のブロック
線図であり、６はプロセッサ結合部、６１はモード登録
レジスタ、６２はセレクタ、６３はアドレスレジスタ、
Ｇ６１〜Ｇ６４はアンドゲート、ＥＯＲは排他的論理和
回路であって、第２図と同一符号は同一部分を示す。

モード登録レジスタ６１は、システムに於ける全端末が
正常モードか、診断モードかを前もって登録しておくも
のであり、例えば、ある端末が正常モードのとき”１”
を、診断モードのとき”０″を、モード登録レジスタ６
１内のその端末のアドレス番号に対応したアドレスに書
込んであくものである。

従ってレジスタで構成するほかメモリ装置で構成するこ
ともできる。

又モード登録レジスタ６１へのモード設定情報の書込み
は、中央制御局ＣＰＵ １ から次のようにして行な
われる。

即ち、専用のアドレスを有するアドレスレジスタ６３に
当該ポートの当該端末のアドレスをセットすると、当該
ポート、当該端末のモード登録レジスタ６１が指定され
るので、モード設定する端末のアドレスが書込み用アン
ドゲートＧ６２を介して指定され、モード設定情報が中
央制御局ＣＰＵ１ からアントゲ−１−０６３を介し
てモード登録レジスタの該当アドレスに書込まれること
になる。

又モード登録レジスタ６１の内容を確認したい場合は、
アンドゲートＧ６２．Ｇ６４に読出しゲート信号ＲＤＧ
を加えることで、モード登録レジスタ６１の内容を読出
すことができる。

なお書込みゲート信号ＷＴＧ及び読出しゲート信号ＲＤ
Ｇは中央副局とのインターフェイス制御回路１６に指令
が加えられることにより発生する。

第３図に於いて、中央制御局ＣＰＵ１ からいずれかの
端末にデータが送出された際のプロセッサ結合部６の動
作を以下に説明する。

中央制御局ＣＰＵ１ から送出されたデータ語及びその
宛先等の情報からなる命令語は、入力用ゲート回路Ｇ１
２ａを介して送出フレームレジスタ１２にセットされる
。

プロセッサ結合部制御回路１１は、データが送出フレー
ムレジスフ１２にセットされたことを信号ＳＥＴにより
検知すると、即座に転送フリップフロップ１４をセット
した従来の動作と異なり、中央制御局ＣＰＵＩ から送
出されたアドレス情報のうち、着信局が収容されている
ポートのアドレス情報をアンドゲートＧ６１を介してモ
ード登録レジスタ６１に加え、モード登録レジスタ６１
内の該当する内容を読出す。

このモード登録レジスタ６１から読出される内容には、
１つのポート内の目的とする端末を含む全ての端末のモ
ード情報が含まれている。

そこでこの中から現在アクセスされている端末のモード
設定情報のみを選択するため、中央制御局ＣＰＵ１ か
らのアドレス情報のうち、目的とするポート内での当該
のアドレス情報をセレクタ６２の一方の入力端末に加え
、セレクタ６２のモード登録レジスタ６１の並列出力か
ら目的の端末のみのモード設定情報を選択している。

セレクタ６２の出力は、排他的論理和回路ＦＯＲの一方
の入力端子に加えられ、排他的論理和回路ＥＯＲで、他
方の入力端子に加えられている中央制御局ＣＰＵ １
からのモード指定情報と排他的論理和がとられる。

従って、両信号が一致しない場合には排他的論理和回路
ＥＯＲの出力は１″となり、そうでない場合はＯ”とな
ってプロセッサ結合部制御回路１１に加えられる。

プロセッサ結合部制御回路１１は、排他的論理和回路Ｅ
ＯＲからの出力が１”のときには転送要求フリップフロ
ップ１４をセットせず、出力が０″のときのみ転送要求
フリップフロップ１４をセットする。

従って、モード登録レジスタ６１にあらかじめ設定され
た各端末のモード設定情報と、中央制御局ＣＰＵ １
からデータ送出毎に別途送出されるモード指定情報と
が異なるときには、送出フレームレジスタ１２にセット
されたデータは目的の端末に送出されないことになる。

また両信号が一致し転送要求フリップフロップ１４がセ
ットされたときには、以下の動作は従来通り行なわれ、
データが目的の端末に書込まれることになる。

なお、中央制御局ＣＰＵ１ からデータ送出毎に送出さ
れるモード指定情報は、中央制御局ＣＰＵＩからの直接
の指命で行なう以外に、例えば第４図に示すように、伝
送フレーム中のあるビットをモード指定情報に割当て、
データと一緒に送出する構成にもできる。

なお第４図に於いて、Ｆはフレーム同期をとるフラッグ
、ＡＤＲはアクセスする相手端末のアドレス情報等を含
むアドレス部、Ｃ０ＮＴ は読取り又は書込み等の制
御情報を含む制御部、ＤＡＴはデータ情報からなるデー
タ語、Ｆｅ２はフレーム・チェック・シーフェンスであ
って、例えばアドレス部ＡＤＲと制御部Ｃ０ＮＴが１６
ビツトで構成される場合には、該フレームが正常モード
か診断モードかを指定するモード指定ビット（１ビツト
）、相手端末が収容されているポートのアドレスビット
（４ビツト）、該ポート内に於ける相手端末のアドレス
ビット（４ビツト）、及び命令ビット等（７ビツト）か
ら構成される。

以上説明した如く本発明は、共通バスにより複数の端末
が接続されたポートを線状、環状又は網状等に複数個接
続したデータ伝送システムに於けるシステム動作制御装
置、前記ポート内の中央処理装置との結合部であるプロ
セッサ結合部に、前記端末の動作モードを設定する設定
回路と、前記中央処理装置からのデータ送出毎に、該設
定回路のモード設定情報と、前記中央処理装置からのモ
ード指定情報との一致検出を行ない、一致したときのみ
前記中央処理装置からのデータを有効とする手段とを設
けたものであり、システム診断時に、診断モードのデー
タの着信局アドレスを誤まって正常運転中の端末のアド
レスとした場合でもモード情報が一致しないため、誤ま
ってデータが正常運転中の端末に書込まれることはない
。

従ってシステムの増設及び保守が容易となり、信頼性の
高いシステムを実現することができるものである。

また、一般にシステムを増設するときは、中央制御局で
ある電子計算機も含めて端末を新設する場合が圧倒的に
多い現状では、本発明のシステム動作制御装置は、既設
のシステムには伺ら変更を必要とせずシステム増設・変
更等を容易とする利点もある。

【図面の簡単な説明】

第１図はデータ伝送システムの概略図、第２図は従来の
中継処理装置のブロック線図、第３図は本発明の実施例
のプロセッサ結合部のブロック線図、第４図は本発明で
使用する伝送フレームのフォーマット例である。 ＣＰＵＩ、ＣＰＵ２は中央制御局、Ｐ１〜Ｐ５は中継処
理装置、Ｔ１１〜Ｔ５Ｎは端末、１，６はプロセッサ、
２はデバイス結合部、３は通信制御装置、４ａはデータ
バス、４ｂは制御バス、５はバス制御部、１１はプロセ
ッサ結合部制御回路、１２は送出フレームレジスタ、１
３は受入フレームレジスタ、１４は転送要求フリップフ
ロップ、１５はデコーダ、６１はモード登録レジスフ、
６２はセレクタ、６３はアドレスデコーダである。

Claims (1)

【特許請求の範囲】
1. １ 共通バスにより複数の端末が接続された中継処理装
   置を線状、環状又は網状等に複数個接続したデータ伝送
   システムに於けるシステム動作制御装置において、前記
   中継処理装置内の中央処理装置との結合部であるプロセ
   ッサ結合部に、前記端末の動作モードを設定する設定回
   路と、前記中央処理装置からのデーク送出毎に、該設定
   回路のモード設定情報と、前記中央処理装置からのモー
   ド指定情報との一致検出を行ない、−・致したときのみ
   前記中央処理装置からのデータを有効とする手段とを設
   けたことを特徴とするデータ伝送システムに於けるシス
   テム動作制御装置。