JPH02109153A - プロセッサ間データ伝送方式 - Google Patents

プロセッサ間データ伝送方式

Info

Publication number
JPH02109153A
JPH02109153A JP63262324A JP26232488A JPH02109153A JP H02109153 A JPH02109153 A JP H02109153A JP 63262324 A JP63262324 A JP 63262324A JP 26232488 A JP26232488 A JP 26232488A JP H02109153 A JPH02109153 A JP H02109153A
Authority
JP
Japan
Prior art keywords
data
processor
area
memory
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63262324A
Other languages
English (en)
Inventor
Hajime Sunahara
肇 砂原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63262324A priority Critical patent/JPH02109153A/ja
Priority to US07/423,217 priority patent/US5093780A/en
Publication of JPH02109153A publication Critical patent/JPH02109153A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要］ 簡易でソフトウェア負荷が少ない、プロセンサ間データ
伝送方式に関し、 ハードウェア的には疎結合であり、これを制御するソフ
トウェアの負荷が軽いプロセッサ間データリンクを提供
することを目的とし、 プロセッサ間をデータリンク装置で接続し、該データリ
ンク装置の送信側には、送信側プロセッサによりデータ
書込みされるソフ］・データ設定領域、ＤＭＡ装置、タ
イマ、および送信装置を設け、また受信側には受信側プ
ロセッサによりデータ書込みされるソフトデータ設定領
域、受信装置、およびＤＭＡ装置を設け、一方のプロセ
ッサから他方のプロセッサへのデータ伝送に当っては、
送信側ソフＩ・設定データ領域に書込まれた制御情報に
より送信側タイマおよびＤＭＡ装置が動作して、該一方
のプロセッサのメモリより前記制御情報で指定されたデ
ータを読出して受信側へ送信し、これを制御情報で指定
された周期で繰り返し行ない、受信側ではこれを受信し
て、他方のプロセッサのメモリの、受信側ソフト設定デ
ータ領域のデータにより指定された領域に書込むよう構
成する。
［産業上の利用分野］ 本発明は、簡易でソフトウェア負荷が少ない、プロセッ
サ間データ伝送方式に関する。
負荷分散、機能分散または危険分散などを実現するため
に、マルチプロセッサシステムの利用範囲は象、速に拡
大している。
マルチプロセッサシステムでは、各プロセッサ間のデー
タの高速で確実な授受が重要な項目となっている。
〔従来の技術〕
プロセッサ間の高速で確実なデータ授受の実現方法とし
ては従来、次の２つの方法が広く用いられている。
共通メモリ方式：これは各プロセッサから任意にアクセ
スできる共通メモリを作る方式である。
第４図（ａ）の３０が該メモリで、ブロモ、す１０はメ
モリ３０のアドレスＡｉにデータを書込み、プロセッサ
２０はこのメモリ３０のアドレスＡｉを読出して該デー
タを取込む。１２．２２はプロセッサ１０．２０のハス
である。
プロセッサＩＯ，２０を動作さ・υるブ［：］グウノ４
には、ブロモ・７すｌＯはメモリ３０のアドレスＡｉに
データを書込むことそしてプ０センザ２０は該メモリの
アドレスＡｉを読出してデータを取込むことが記述され
ており、プロセッサ１０．２０は互いに同期して動作す
る訳ではないが、プロセッサ１０がＡｉにライトしたら
プロセッサ２０がそれをリードし、該り−１・”はプロ
セッサ１０が次のデータをＡｉにライトする前に行なう
ようには順序ずけられている。
データリンク方式；プロセッサ間を高速回線やプロセッ
サ間リンクを用いてデータ転送する方式である。第４図
（ｂ）はそのデータリンク方式を示し、Ｉ４は送信機、
２４は受信機、３２は伝送線である。
〔発明が解決しようとする課題〕
これらの共通メモリ方式、データリンク方式には、次の
欠点がある。即ち、共通メモリ方式ではプロセッサのバ
ス構成が複雑になり、また同一領域アクセス時の排他制
御が必要など、ハードウェア的に構造が複雑になる。ま
たプロセッサ間が密結合になり（アクセスするアドレス
、順番などが予定されねばならない）、プロセッサソフ
トに制約が生じる。またデータリンク方式ではハードウ
ェア的には疎結合になるが（送信は何時してもよい等）
、高速データ転送がソフトウェア制御になるため、ソフ
トウェアの負荷が高くなる。
本発明はか＼る点を改善し、ハードウェア的には疎結合
であり、これを制御するソフトウェアの負荷が軽いプロ
センサ間データリンクを提供することを目的とするもの
である。
〔課題を解決するだめの手段〕
第１図に示すように本発明ではプロセンサ１０２０をデ
ータリンク装置４０で結び、このデータリンク装置には
ソフト設定データ領域５２．６２およびＤＭＡ　（Ｄｉ
ｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）装置５４６６
を設ける。
プロセッサ１０からプロセッサ２０へのデータ転送に当
っては、プロセッサ１０はそのソフ］・ウェアによりデ
ータリンク装置４０の送信側ソフト設定データ領域５２
に制御情報即ちメモリ１６上の送信データの先頭アドレ
スおよび転送データ長、および自走周期を与える。デー
タリンク装置４０の送信側ＤＭＡ装置５４は指定された
周期で自走し、前記制御情報により指定されたメモ’Ｊ
　ＳＲ域からデータをＤＭＡモードで取出して受信側へ
送信する。
受信側装置６０では、送られたデータを受信し、受信側
ソソ］・設定データ領域６２に書込まれた情報に従って
受信データをＤ　Ｍ　Ａモードでプロセッサ２０のメモ
リ２Ｇの領域２６ａへ格納する。
〔作　用〕
本方式では送信側ブ［１センザｌＯは自己のメモリ１６
上の送信データ領域１６ａ及び該領域へのデータ書込み
周期を指定するだけでよく、これでデータリンク装置４
０によりプロセッサ２０のメモリ２６の指定領域へ該デ
ータが転送され、プロセッサ１Ｏ１２０間のデータ転送
が行なわれる。
プロセッサ２０は、データ転送に用いるプロセッサ１０
のメモリ１６のアドレスなどを知る必要はなく、また書
込み後、次の書込みが行なわれる前に読出ずことにも余
裕があり、従って結合は疎である。またデータ転送はデ
ータリンク装置が行なうので、プロセッサのソフトウェ
アの負荷が増すことはない。
（実施例〕 第２図に本発明の実施例を示す。第１図と同し部分には
同じ符号が付しである。送信側のソフト設定データ領域
５２には先頭アドレス用、転送データ数用、自走周期用
各領域があり、受信側のそれ６２には受信領域アドレス
用、転送データ数用各領域がある。また受信側にはデー
タ解析装置６８が設けられる。
第２図でプロセッサ１０のメモリ１６の領域】６ａ上の
送信データＳＤを、プロセッサ２０のメモリ２６の受信
領域２６ａへ転送する場合について述べる。
プロセッサ１０のソフトウェアが１度だけ動作して、デ
ータリンク装置４０の送信側ソフト設定データ領域５２
に、送信データの先頭アドレス、転送データ数、自走周
期をセラ］・する。同様にプロセッサ２０のソフトウェ
アも１度だけ動作して、データリンク装置４０の受信側
ソフト設定データ領域６２に受信頭載先頭アドレス、転
送データ数をセｙ　トする。これは例えばシステムの立
」二げ時などに行なう。
データリンク装置の送信側では、ソフト設定データに従
ってタイマ５８を起動し、タイムアウト時にＤＭＡ装置
５４と送信装置５６にトリガをがける。送信装置５６は
、第１ワードを送信することを示す定マーク（ｉｗ）を
受信側へ送出する。
またＤＭＡ装置５４はソフト設定データに従ってメモリ
１６１の送信データの先頭データをＤＭＡモードで取出
し、送信装置５６にそれを送信データとして渡す。
以ヒを転送データ数だけ繰り返した後、タイマ５８に再
度自走周期をセットして次の転送タイミングを待つ。
データリンク装置の受信側では、受信装置６４で受信し
たデータをデータ解析装置６８へ渡す。
データ解析装置６８では定マークであるかどうかのチエ
ツクを行ない、定マークならソフト設定データに従って
ＤＭＡ装置６６を初期リセットする。
以後、受信するデータは直接受信装置６４からＤＭＡ装
置６６に渡され、メモリ２６の受信領域２６ａの先頭か
ら格納される。これを、転送データ数だけ繰り返す。
この方式では、送信データはメモリ１６のアドレスＡ、
から！バイト、転送周期はＴとすると、プロセッサ１０
がこれらのＡ、１．Ｔを領域５２に一度セットシ、以後
はメモリ１６の送信データ領域１６ａに送信データを周
＋ＩＡＴ内で１回ずつ書込むだけで、該領域１６ａの送
信データが自動的に周期ＴでＤＭＡ転送される。受信側
ではこれを受けて、プロセッサ２０から指定された領域
２６ａに書込む。これでプロセッサ１０．２０間のデー
タ転送が行なえる。
データリンク装置４０をプロセンサ２０からプロセッサ
１０への方向に設ければ（送信側、受信側をそのように
すれば）、プロセッサ２０からプロセッサ１０へのデー
タ伝送も可能である。
受信側ソフト設定データには自走周期は含まれていない
。これは、受信側ではデータが送られて来ればそれを受
信領域２６ａに書込めばよいからである。勿論、受信領
域２６ａへ周期Ｔで新しいデータが転送されてくると、
プロセッサ２０は次が転送されて（る前にθｆＩ域２６
ａを読む必要があり、周期Ｔを知っている必要はある。
この条件は、マルチブロセノサシステｌ、を構築する際
、設定さる。
またプｒ：ｌセッサ１（）がメモリの領域＋６ａへ周期
Ｔ以１−で書込みを行なうと、同しデータが複数回読出
され、送伝される恐れがあるが、これはデータの欠落な
どを生しる訳ではなく、格別支障ない。周期Ｔ以内で書
込のは、読出ず前に書込んで前回データが失なわれる恐
れがあるから、送信側・＼書込む自走周期はプ「Ｊセッ
サｌＯが領域１６ａ−・書込むｆ想周期の最小値以下と
する。
プロセッサ２０が領域２６ａを読出す前に書込みが行な
われる恐れがある問題に対しては、例えばフラグを用意
して、まだフラグが立っている（読出し前）なら次の領
域（予備領域）へ書込むなどとすればよい。
第３図にデータリンク装置４０の詳細を示す。
送信側、受信側共にプロセッサを備え、５ＯＡ６０　Ｂ
が該プロセッサである。
〔発明の効果） 以上説明したように本発明では、ハードウェア的には簡
素な構成であり、メインブロモ、４Ｊとのハードウェア
インタフェースも従来のＩＩ）　Ｍ　Ａ装置と大差ない
、ブロモ・ノザ間にＣ４疎結合が実現され各ブ［Ｉ＋ノ
サへの制約もない、ゾｔト１４　ソ→）゛間デタ転送に
要するソフトウェア負荷が大幅に軽減される、等の利点
が得られる。
【図面の簡単な説明】
第１図は本発明の原理説明図、 第２図は本発明の実施例を示すプロ・７り図、第３図は
データリンク装置のブロック図、第４図は従来方式の説
明図である。 第１図で１０．２０はプロセッサ、１．６．２６はその
メモリ、４０はデータリンク装置、５２６２はソフト設
定データ領域、５Ｌ　　６４はＤＭＡ装置、５８はタイ
゛ンである。

Claims (1)

  1. 【特許請求の範囲】 １、プロセッサ（１０、２０）間をデータリンク装置（
    ４０）で接続し、 該データリンク装置の送信側には、送信側プロセッサに
    よりデータ書込みされるソフト設定データ領域（５２）
    、ＤＭＡ装置（５４）、タイマ（５８）、および送信装
    置（５６）を設け、また受信側には受信側プロセッサに
    よりデータ書込みされるソフト設定データ領域（６２）
    、受信装置（６４）、およびＤＭＡ装置（６６）を設け
    、 一方のプロセッサ（１０）から他方のプロセッサ（２０
    ）へのデータ伝送に当っては、 送信側ソフト設定データ領域に書込まれた制御情報によ
    り送信側タイマおよびＤＭＡ装置が動作して、該一方の
    プロセッサのメモリ（１６）より前記制御情報で指定さ
    れたデータを読出して受信側へ送信し、これを制御情報
    で指定された周期で繰り返し行ない、 受信側ではこれを受信して、他方のプロセッサのメモリ
    （２６）の、受信側ソフト設定データ領域のデータによ
    り指定された領域（２６ａ）に書込むことを特徴とする
    プロセッサ間データ伝送方式。
JP63262324A 1988-10-18 1988-10-18 プロセッサ間データ伝送方式 Pending JPH02109153A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63262324A JPH02109153A (ja) 1988-10-18 1988-10-18 プロセッサ間データ伝送方式
US07/423,217 US5093780A (en) 1988-10-18 1989-10-18 Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63262324A JPH02109153A (ja) 1988-10-18 1988-10-18 プロセッサ間データ伝送方式

Publications (1)

Publication Number Publication Date
JPH02109153A true JPH02109153A (ja) 1990-04-20

Family

ID=17374190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63262324A Pending JPH02109153A (ja) 1988-10-18 1988-10-18 プロセッサ間データ伝送方式

Country Status (2)

Country Link
US (1) US5093780A (ja)
JP (1) JPH02109153A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473059A2 (en) * 1990-08-22 1992-03-04 Sanyo Electric Co., Limited. Communication control system
US5588120A (en) * 1994-10-03 1996-12-24 Sanyo Electric Co., Ltd. Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
JP2004508635A (ja) * 2000-09-06 2004-03-18 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ プロセッサ間通信システム

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359715A (en) * 1991-09-16 1994-10-25 Ncr Corporation Architectures for computer systems having multiple processors, multiple system buses and multiple I/O buses interfaced via multiple ported interfaces
DE4213593A1 (de) * 1992-04-24 1993-10-28 Sel Alcatel Ag Verfahren und Vorrichtung zur Übertragung von Datenpaketen
US5511165A (en) * 1992-10-23 1996-04-23 International Business Machines Corporation Method and apparatus for communicating data across a bus bridge upon request
JP3524110B2 (ja) * 1992-11-06 2004-05-10 株式会社ルネサステクノロジ マイクロコンピュータシステム
FR2713000B1 (fr) * 1993-11-26 1996-02-16 Euro Cp Sarl Système et procédé de traitement de l'information, et systèmes de télécollecte de données incluant ce système.
US5634099A (en) * 1994-12-09 1997-05-27 International Business Machines Corporation Direct memory access unit for transferring data between processor memories in multiprocessing systems
US6473803B1 (en) 1997-06-02 2002-10-29 Unisys Corporation Virtual LAN interface for high-speed communications between heterogeneous computer systems
US6289388B1 (en) 1997-06-02 2001-09-11 Unisys Corporation System for communicating heterogeneous computers that are coupled through an I/O interconnection subsystem and have distinct network addresses, via a single network interface card
US6134607A (en) * 1998-04-03 2000-10-17 Avid Technology, Inc. Method and apparatus for controlling data flow between devices connected by a memory
US6233619B1 (en) 1998-07-31 2001-05-15 Unisys Corporation Virtual transport layer interface and messaging subsystem for high-speed communications between heterogeneous computer systems
US6757744B1 (en) 1999-05-12 2004-06-29 Unisys Corporation Distributed transport communications manager with messaging subsystem for high-speed communications between heterogeneous computer systems
US7281030B1 (en) * 1999-09-17 2007-10-09 Intel Corporation Method of reading a remote memory
US8312117B1 (en) 2001-11-15 2012-11-13 Unisys Corporation Dialog recovery in a distributed computer system
AU2003246991A1 (en) * 2002-07-23 2004-02-09 Koninklijke Philips Electronics N.V. Improved inter-processor communication system for communication between processors
KR100630071B1 (ko) * 2003-11-05 2006-09-27 삼성전자주식회사 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
US7831680B2 (en) * 2004-07-16 2010-11-09 National Instruments Corporation Deterministic communication between graphical programs executing on different computer systems
US20060126447A1 (en) * 2004-10-12 2006-06-15 Warner Bros. Entertainment Inc. Remote control system for an optical disc player and related method
JP4698285B2 (ja) * 2005-05-19 2011-06-08 富士通株式会社 情報処理装置、情報処理方法及びコンピュータプログラム
US7984301B2 (en) 2006-08-17 2011-07-19 Inside Contactless S.A. Bi-processor architecture for secure systems
US20100077472A1 (en) * 2008-09-23 2010-03-25 Atmel Corporation Secure Communication Interface for Secure Multi-Processor System
US8725931B1 (en) 2010-03-26 2014-05-13 Western Digital Technologies, Inc. System and method for managing the execution of memory commands in a solid-state memory
US8782327B1 (en) 2010-05-11 2014-07-15 Western Digital Technologies, Inc. System and method for managing execution of internal commands and host commands in a solid-state memory
US9026716B2 (en) 2010-05-12 2015-05-05 Western Digital Technologies, Inc. System and method for managing garbage collection in solid-state memory
US8635412B1 (en) 2010-09-09 2014-01-21 Western Digital Technologies, Inc. Inter-processor communication
US9021192B1 (en) 2010-09-21 2015-04-28 Western Digital Technologies, Inc. System and method for enhancing processing of memory access requests
US9164886B1 (en) 2010-09-21 2015-10-20 Western Digital Technologies, Inc. System and method for multistage processing in a memory storage subsystem
US9158670B1 (en) 2011-06-30 2015-10-13 Western Digital Technologies, Inc. System and method for dynamically adjusting garbage collection policies in solid-state memory
US10423429B2 (en) 2018-01-02 2019-09-24 International Business Machines Corporation Reconfiguring processing groups for cascading data workloads

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168469A (en) * 1977-10-04 1979-09-18 Ncr Corporation Digital data communication adapter
US4433378A (en) * 1981-09-28 1984-02-21 Western Digital Chip topography for MOS packet network interface circuit
US4590468A (en) * 1983-03-10 1986-05-20 Western Digital Corporation Token access controller protocol and architecture
US4646232A (en) * 1984-01-03 1987-02-24 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, bus arbiter data for communication system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473059A2 (en) * 1990-08-22 1992-03-04 Sanyo Electric Co., Limited. Communication control system
EP0473059A3 (en) * 1990-08-22 1994-05-25 Sanyo Electric Co Communication control system
US5430844A (en) * 1990-08-22 1995-07-04 Sanyo Electric Co., Ltd. Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception
US5588120A (en) * 1994-10-03 1996-12-24 Sanyo Electric Co., Ltd. Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
JP2004508635A (ja) * 2000-09-06 2004-03-18 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ プロセッサ間通信システム
JP4915631B2 (ja) * 2000-09-06 2012-04-11 エスティー‐エリクソン、ソシエテ、アノニム プロセッサ間通信システム

Also Published As

Publication number Publication date
US5093780A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
JPH02109153A (ja) プロセッサ間データ伝送方式
US5001624A (en) Processor controlled DMA controller for transferring instruction and data from memory to coprocessor
CA1247249A (en) System bus means for inter-processor communication
JPH10293744A (ja) Ｐｃｉバス・システム
JPS5941033A (ja) 電子式計算機装置
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
JP2859178B2 (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
JPH0238968B2 (ja)
JPS6126706B2 (ja)
JPS6367702B2 (ja)
EP0278263B1 (en) Multiple bus DMA controller
JPS60217446A (ja) 高速プログラマブルロジツクコントロ−ラ
JP2883091B2 (ja) マルチプロセッサーシステム
JP2735246B2 (ja) テストアンドセット方式
JPS62206657A (ja) プロセツサ間デ−タ転送方式
JPH0448306B2 (ja)
JPS62204358A (ja) デ−タ通信処理方式
JPH02105250A (ja) データ転送方式
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPH03246743A (ja) プロセッサ間通信方式
SU1221656A1 (ru) Многоканальное устройство управлени обменом информацией между ЭВМ
JPS60207946A (ja) デ−タ転送制御方式
JPS5827531B2 (ja) デ−タ伝送システムに於けるシステム動作制御装置
JPS60100207A (ja) プラント制御システム
JPS6378257A (ja) 入出力制御装置