JP4377463B2 - 少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は，少なくとも２つのプロセッサからなるコンピュータ装置の機能を監視するモニタ方法ならびに装置に関するものである。
【０００２】
【従来の技術】
この種類の装置は，たとえばドイツ特許第３７００９８６号から既知である。この文献においては，全体装置の処理操作に同等に関与する２つのプロセッサからなるコンピュータ装置が記載されている。発生するエラーを適切なときに検出可能にするために，両方のプロセッサは相互にモニタリングしている。このモニタリングは，両方のプロセッサ間の周期的データ交換中にハンドシェーク操作方式で行われる。この場合，たとえば両方のプロセッサのいずれかの入／出力バスへの外乱作用を除去した後に，または両方のプロセッサの一方が連続的な完全故障を発生したときに，プロセッサはそれぞれ相互に新たにスタート可能である。周期的なデータ交換によるモニタリングに追加して，それぞれプロセッサに付属の第１および第２のポンプ回路が設けられている。両方のポンプ回路は，それらがそれぞれ付属のプロセッサのサイクル信号で操作されるかぎり，正の論理に基づき論理１を供給する。それぞれ他のプロセッサによる両方のポンプ回路の出力信号のモニタリングは，ウオッチドッグ回路方式で第２の相互モニタ方法を提供する。
【０００３】
ここに記載の装置は２つのプロセッサの確実な相互モニタリングを可能にし，これら２つのプロセッサは，同等の課題を実行するばかりでなく相互に上下関係にある課題もまた実行する。しかしながら，両方のプロセッサの一方が既知の時間範囲または期待される時間範囲内で必要とされない場合，損失電力を低減するために，この時間範囲内において，このプロセッサをエネルギー消費の少ない作動モードに切り換えることは有意義であろう。このようないわゆるパワーセーブ（電力節約）モードは，プロセッサそれ自体において既知であり，かつしばしば外部制御入力を介して作動ないし遮断することができる。このようなパワーセーブモードの間は，一方のプロセッサは一般に作動せず，これにより正常な作動モードに比較して電流消費量したがって電力消費量もまた実質的に低下される。しかしながら，これは，このようなパワーセーブモードの間，他のプロセッサのモニタリング操作が可能ではないことを意味する。したがって，ドイツ特許第３７００９８６号から既知の装置においては，他のプロセッサの連続的な機能モニタリングを中断することなく両方のプロセッサの一方をパワーセーブモードに置くことはできない。
【０００４】
【発明が解決しようとする課題】
相互モニタリングに関与する１つのプロセッサがパワーセーブモードに置かれたときにおいても，コンピュータ装置のエラーのない機能を保証する少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置を提供することが本発明の課題である。
【０００５】
【課題を解決するための手段】
本発明の基礎となる考え方は，プロセッサから外部への作用が指示されないかぎり，プロセッサの機能モニタリングは必要ではないことである。技術的にいうと，これは，モニタリングされるプロセッサが他のユニットに出力信号を伝送しないかぎり，モニタリングは必要ではないことを意味する。このような他のユニットは，たとえば回路網の他のコンピュータまたは制御装置内の設定要素であってもよい。モニタリングするプロセッサがパワーセーブモードにあるかぎり，モニタリングされるプロセッサの出力信号が遮断される。
【０００６】
少なくとも２つのプロセッサ（１，２）からなるコンピュータ装置のモニタ方法ならびに装置において，少なくとも２つのプロセッサの第１のプロセッサ（１）が第２のプロセッサ（２）をその正確な機能に関してモニタリングし，このとき第１のプロセッサが第２のプロセッサの出力信号またはそれから導かれた量を少なくともその時間的順序，またはその内容，またはその信号形式に関してモニタリングする。本発明は，第１のプロセッサ（１）が第２のプロセッサとは別にエネルギー消費の少ない作動モードに置かれたときに，第２のプロセッサ（２）の出力信号をさらに他のユニット（１２）に伝送することが遮断される（４）。
【０００７】
【発明の実施の形態】
図１は本発明の好ましい実施態様のブロック回路図を示す。第１のプロセッサ１（ＣＰＵ１），第２のプロセッサ２（ＣＰＵ２）が，および電流ないし電圧供給源（電源）３が示され，この場合，これらはすべて制御装置１５に含まれている。電源３は，結合ライン１４を介して，少なくともプロセッサ１および２にそれらが必要とする電力を供給する。両方のプロセッサ１および２は，インタフェースを介して，結合ライン１３により相互に結合され，結合ライン１３は，プロセッサ１および２に対してデータおよび／または制御命令の交換を可能にしている。プロセッサ２は，送信ライン９を介してＡＮＤゲート４に結合され，ＡＮＤゲート４はゲート回路を形成している。ＡＮＤゲート４の第２の入力は，フリップフロップ６の出力に結合されている。フリップフロップ６は，そのセット入力Ｓにおいてプロセッサ１の制御信号８により操作される。フリップフロップ６は，そのリセット入力Ｒにおいてプロセッサ２の制御信号７により操作される。ＡＮＤゲート４の出力は，外部回路網とのインタフェース５に結合されている。たとえば，インターフェース５は，外部回路網バスを操作するためのドライバ構成要素を含んでいる。この回路網に他のユニット１２が接続されている。自動車における本発明の好ましい適用に対して，外部回路網バスはこの分野において既知のＣＡＮ（コントローラエリアネットワーク）バスである。このとき，他のユニット１２はたとえば他の制御装置である。
【０００８】
プロセッサ２に対して，受信ライン１０を介して受信信号が他のユニットから供給される。送信ライン９および受信ライン１０は複数の並列ラインを含んでもよいことは明らかである。プロセッサ２からの制御ライン７はさらにプロセッサ１のパワーダウン入力に通じている。プルダウン抵抗１１は，制御ライン８における安定な信号レベルを保証するために使用される。さらに，フリップフロップ６の出力からプロセッサ１の入力に結合ライン１６が通じている。プロセッサ１は，結合ライン１６を介して，フリップフロップ６の出力状態に関する情報を受け取る。
【０００９】
ここに示した実施態様においては，プロセッサ１は，車間距離センサの信号プロセッサ，とくに前方走行車両を検出するために車両に使用されるレーダ装置の信号プロセッサである。プロセッサ２は，それに供給される信号プロセッサ１のデータに基づいて，制御信号を決定するための制御信号決定プロセッサである。具体的に，プロセッサ２においては適応走行速度制御の目標値を決定するための制御プロセッサが使用される。しかしながら，本発明は，決してプロセッサのこの使用に限定されず，原理的には少なくとも２つのプロセッサを備えた各コンピュータ装置に適用可能である。
【００１０】
装置の正常な作動モードにおいては，両方のプロセッサ１および２は，それらのそれぞれの主機能に対応して作動する。同時に，少なくともプロセッサ２のモニタリングはプロセッサ１により行われる。たとえばドイツ特許第３７００９８６号から既知のように，両方のプロセッサは，いわゆる相互にモニタリングしていることが好ましい。この場合，相互モニタリングは，たとえばインタフェースを介する検査データの相互交換により行われる。この場合，両方のプロセッサの各々は，それぞれ他のプロセッサから所定のタイムラスタ内に検査問い合わせを受け取る。検査問い合わせが所定のタイムラスタの範囲内に現れない場合，機能故障に対する指数が存在する。一方のプロセッサにおいて検査問い合わせが現れた場合，プロセッサは同様に所定のタイムラスタ内にそれにより決定されたデータ値で応答する。決定されたデータ値が期待データ値と異なる場合，同様に機能故障に対する指数が存在する。したがって，検査問い合わせおよび検査応答は，両方のプロセッサの各々が所定のタイムラスタの範囲内でそれぞれ他のプロセッサに設定するテスト課題を含む。テスト課題は，検査されるプロセッサのハードウェアおよびソフトウェアのできるだけ多くの範囲に対応するように設定されることが好ましい。これはテスト結果の高い代表値を提供することを保証する。エラーのあるテスト応答がそれぞれの機能故障ないしそれぞれのエラー源の推定を可能にすることはとくに有利である。所定のタイムラスタによりウオッチドッグ機能が実行される。両方のプロセッサの相互モニタリングが補足態様または代替態様として他の方法により行われてもよいことは明らかである。
【００１１】
既知の時間範囲または期待される時間範囲に対して，プロセッサ１の主機能に基づくその計算操作または信号処理操作が必要とされない場合，プロセッサ１をエネルギー消費の少ない作動モード，すなわちいわゆるパワーセーブモードに置くことは有効である。このために種々の方法が既知である。図１に示すように，ここに示した実施態様において，プロセッサ１のこのような切換は，プロセッサ２により制御ライン７を介して行われる。しかしながら，プロセッサ１は，このパワーセーブモードの間に計算操作を実行しないので，プロセッサ２のテスト問い合わせに応答することまたはプロセッサ２にテスト問い合わせを設定することはできない。この場合，プロセッサ１それ自体は確かに計算操作を実行せず，したがって機能故障は影響を与えないので，第１のケースは重要ではない。しかしながら，プロセッサ２の確実な機能は保証されていない。たとえば上記の適用例において，プロセッサ１が車間距離センサにおいて使用され，かつプロセッサ２が適応走行速度制御に対する制御装置において使用されたときに，このような状況が考えられる。例として，適応走行速度制御の機能は，たとえばドライバがブレーキを操作した後には遮断されるが最終的にはこの機能を遮断することがないときには，プロセッサ１を用いた車間距離測定は所定の時間範囲に対しては必要がないであろう。この場合，エネルギーを節約するために，プロセッサ２がプロセッサ１をパワーセーブモードに置くことは有利である。この場合，本発明により，フリップフロップ６を介してＡＮＤゲート４が遮断される。代替態様として，ＡＮＤゲート４は，プロセッサ１によりたとえば制御信号８を介して直接操作されてもよい。このために，プロセッサ１がパワーセーブモードにある間，プロセッサ１は制御信号８をローレベルにしなければならない。さらに，ＡＮＤゲート４を操作する他の種々の方法が存在するが，これらの方法は当然当業者の通常の知識範囲に属するものである。
【００１２】
ＡＮＤゲート４が遮断された結果，プロセッサ２の出力信号はもはやインターフェース５に到達せず，したがってもはや他のユニット１２にも到達することはない。したがって，プロセッサ２の外部への作用は遮断される。しかしながら，これは必ずしも，プロセッサ２が同様に遮断されていることを意味していない。プロセッサ２は，従来どおり，受信ライン１０を介してデータまたは制御命令を受け取りかつこれらを処理することができる。制御ライン８の分岐ラインを介してプロセッサ２に，プロセッサ２の外部への作用がプロセッサ１により遮断されているという信号が供給されることは有利である。
【００１３】
図２は，本発明のこの実施態様において，第１のプロセッサ１内で実行されるプログラムステップを流れ図により示している。スタートごとに，したがってパワーセーブモードの終了ごとに，その後のステップ２０において，まずプロセッサ１はプロセッサ２からのテスト課題を期待している。ステップ２１により，プロセッサ１は設定された課題を実行し，かつステップ２２において，その結果をプロセッサ２に伝送する。続いてステップ２３において，プロセッサ１が逆にプロセッサ２にテスト課題を設定する。ステップ２４により待ちループが示され，待ちループ内でプロセッサ１はプロセッサ２の結果を待っている。所定の待ち時間が経過した後に，結果が現れない場合またはステップ２６により回答が期待された回答と一致しない場合，プロセッサ２におけるエラー状態に対する指数が存在する。両方のいずれの場合も，プログラムはエラールーチン２１０に分岐する。他の場合，ステップ２７により，ＡＮＤゲート４，従ってプロセッサ（ＣＰＵ）が遮断されているか否かが検査される。この検査はとくに，ライン１６の信号レベルにより行ってもよい。ＡＮＤゲート４が遮断されている場合，ＡＮＤゲートはステップ２８により開放される。ＡＮＤゲートが遮断されていない場合，プログラムは直接プロセッサ１の主プログラム２９に分岐する。通常，両方のプロセッサの相互検査を示すステップ２０ないし２６は周期的に反復される。ここではこれがたとえば分岐２１１により示されている。
【００１４】
図３は，本発明のこの実施態様において，プロセッサ２内で実行されるプログラムステップを流れ図により示している。正常な場合，プロセッサ２はその主プログラム３８を実行する。ここでプロセッサ１がエネルギー消費の少ないパワーセーブモードに切り換えられた場合，プログラムはステップ３０に分岐する。ステップ３０においてまず他のユニット１２に，プロセッサ２の出力信号がその後遮断されているという情報が伝送される。他のユニット１２へのこのような情報は，要求された出力信号が現れなかったときでも，プロセッサ２のエラー機能ないしプロセッサ２を含む制御装置１５のエラー機能を特定させないので有利である。この情報はハードウェア的にのみでなくソフトウェア的に行ってもよい。ここではソフトウェア的方法が示され，このときＲＯＭＦ＝１（読取り専用モードマーク）が他のユニット１２に伝送される。続いてステップ３１において，制御ライン７を介して，プロセッサ１のパワーセーブモードが作動される。同時に図１に示す回路においてフリップフロップ６がリセットされ，これによりこのときＡＮＤゲート４がプロセッサ２の出力信号を遮断する。ステップ３２によりプロセッサ２は内部プログラムを実行するが，内部プログラムは他のユニット１２に対して出力信号を発生しない。ステップ３３は，プロセッサ１が再び正常な作動に置かれているか否かの問い合わせを含む。これは，一方でプロセッサ２が他のユニット１２に出力信号を伝送するときに必要であり，または他方でプロセッサ１が再びその正常な主機能の範囲内で必要とされたときに必要である。プロセッサ１が再びその正常な作動に置かれた場合，プロセッサ２は，ステップ３４により制御ライン７上のパワーダウン信号をリセットする。このときステップ３５により，図２のステップ２０ないし２６により示されているように，両方のプロセッサの相互モニタリングが行われる。検査がエラーに対する指数を供給した場合，プログラムは，ステップ３６により特殊なエラー処理３９に分岐する。エラーに対する指数が存在しない場合，ステップ３７により他のユニット１２に，プロセッサ２ないし制御装置１５の出力信号がもはや遮断されていないという情報が伝送される。ステップ３０と同様に，この場合，ＲＯＭＦ＝０が他のユニット１２に伝送される。それに続いて，プロセッサ２は同様にその所定の主プログラム３８を実行する。ステップ２０ないし２６または３５における相互モニタリングにより，プロセッサ２が出力信号を他のユニット１２に伝送するときに，プロセッサ２はエラーなく作動することが常に保証される。それにもかかわらず，前に示したように，プロセッサ１を時々パワーセーブモードに置くことができる。
【００１５】
プロセッサ１が機能モニタリングによりプロセッサ２におけるエラー状態を特定したときに，ＡＮＤゲート４がプロセッサ１により遮断されることは有利である。逆に，このような場合，プロセッサ２はプロセッサ１をパワーセーブ作動モードに置いても，または代替態様として，たとえばドイツ特許第３７００９８６号から既知のようにリセットしてもよい。
【００１６】
ここに記載の実施態様は本発明の好ましい実施態様を示している。しかしながら，本発明は必ずしもこれらの実施態様のみに限定されない。たとえば，上記の装置の範囲内に２つのプロセッサ１および２より多いプロセッサが存在していてもよい。このときは，相互モニタリングならびにパワーセーブモードへの切換は，種々の組合せで考えられる。同様に，本発明の基本原理は２つのプロセッサの相互モニタリングから２つまたはそれ以上の完全な制御装置の相互モニタリングに拡張させてもよい。この場合に対してもまた，本発明の基本的な考え方を用いて，相互モニタリングに関係する個々の制御装置のパワーセーブモードへの切換を行うことができる。
【００１７】
【発明の効果】
本発明の利点は，モニタリングするプロセッサがパワーセーブモードに置かれているときにおいてもプロセッサの機能モニタリングが他のプロセッサにより確実に与えられているという課題設定に対応している。したがって，本発明による装置は機能モニタリングが低下しない状態で損失電力を低減することを可能にする。これは，とくに自動車において，この種類のマルチプロセッサ装置を使用するときに必要である。同時に，本発明はきわめて簡単にかつ少ない費用でコスト的に有利に実行可能である。
【図面の簡単な説明】
【図１】好ましい実施態様のブロック回路図である。
【図２】第１のプロセッサ内で実行されるプログラムの流れ図である。
【図３】第２のプロセッサ内で実行されるプログラムの流れ図である。
【符号の説明】
１ 第１のプロセッサ
２ 第２のプロセッサ
３ 電源
４ ＡＮＤゲート（ゲート回路）
５ インタフェース（ドライバ構成要素）
６ フリップフロップ
７，８，９，１０，１３，１４，１６ ライン
１１ プルダウン抵抗
１２ 他のユニット
１５ 制御装置
ＲＯＭＦ 読取り専用モードマーク

Claims (8)

1. 少なくとも第１のプロセッサおよび第２のプロセッサを備えたコンピュータ装置をモニタする方法であって、
   前記第２のプロセッサが出力信号を生成するステップと、
   前記第２のプロセッサが正常に作動しているか否かを検出するために、前記第１のプロセッサが、前記第２のプロセッサの前記出力信号の時間的順序、内容または信号形式に関して導かれた量を、前記信号の、時間的順序、内容，または信号形式に関してモニタリングするステップと、
   前記第１のプロセッサが前記第２のプロセッサとは別にエネルギー消費の少ない作動モードに置かれたことを示す信号によって制御されたゲートにより、前記第２のプロセッサからの出力信号を、少なくとも一つの他のユニットに伝送することを遮断するステップと
   を含む方法。
2. 少なくとも前記第１のプロセッサまたは前記第２のプロセッサにエラーが起きていないか検出するために、前記第１および第２のプロセッサを相互検査する検査ステップと、
   前記第１のプロセッサが正常な作動モードに置かれ、かつ前記検査ステップでがエラーが検出されなかったときに、前記第１のプロセッサが、前記ゲートによる前記第２のプロセッサの出力信号の遮断を解除するステップと
   をさらに含む請求項１に記載の方法。
3. 前記第２のプロセッサの出力信号が遮断されているか否かを検出するために、前記第２のプロセッサから少なくとも一つの他のユニットに所定の情報を送信するステップをさらに含む請求項１に記載の方法。
4. 少なくとも、第１のプロセッサと出力信号を生成する第２のプロセッサを備えたコンピュータ装置をモニタする装置であって、
   前記第２のプロセッサが正常に作動しているか否かを検出するために、前記第１のプロセッサによって、前記第２のプロセッサの前記出力信号から導かれた量を、前記信号の、時間的順序、内容、または信号形式に関してモニタリングする第１の手段と、
   前記第１のプロセッサを、前記第２のプロセッサとは別にエネルギー消費の少ない作動モードに置く第２の手段と、
   前記第１のプロセッサがエネルギー消費の少ない作動モードに置かれたことを示す前記第１のプロセッサの信号によって制御され、前記第２のプロセッサからの前記出力信号が少なくとも一つの他のユニットに伝送されることを遮断する第３の手段と
   を備えた装置。
5. 前記第２のプロセッサが、少なくとも一つの他のユニットに接続され、かつ、前記第２のプロセッサにより生成された出力信号が遮断されているか否かを示す信号を前記他のユニットに送信することを特徴とする請求項４に記載の装置。
6. 前記第２のプロセッサが、第１のプロセッサをエネルギー消費の少ない作動モードに置くことを特徴とする請求項４に記載の装置。
7. 前記第１のプロセッサが受信測定信号を処理するための信号処理プロセッサを含み、かつ、前記第２のプロセッサが，少なくとも前記第１のプロセッサにより処理された測定信号の関数として制御信号を決定するための制御信号決定プロセッサを含むことを特徴とする請求項４に記載の装置。
8. 前記信号処理プロセッサが車間距離センサ内に備えられ、かつ、前記制御信号決定プロセッサが走行速度制御プロセッサ内に含まれることを特徴とする請求項７に記載の装置。

Images