JPH11250029A - 少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置 - Google Patents

少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置

Info

Publication number
JPH11250029A
JPH11250029A JP10315784A JP31578498A JPH11250029A JP H11250029 A JPH11250029 A JP H11250029A JP 10315784 A JP10315784 A JP 10315784A JP 31578498 A JP31578498 A JP 31578498A JP H11250029 A JPH11250029 A JP H11250029A
Authority
JP
Japan
Prior art keywords
processor
processors
signal
output signal
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10315784A
Other languages
English (en)
Other versions
JP4377463B2 (ja
Inventor
Hermann Mayer
ヘルマン・メイヤー
Manfred Hellmann
マンフレート・ヘルマン
Hermann Dr Winner
ヘルマン・ヴィンナー
Ralph Lauxmann
ラルフ・ラオクスマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH11250029A publication Critical patent/JPH11250029A/ja
Application granted granted Critical
Publication of JP4377463B2 publication Critical patent/JP4377463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1637—Error detection by comparing the output of redundant processing systems using additional compare functionality in one or some but not all of the redundant processing components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 相互モニタリングに関する１つのプロセッサ
がパワーセーブモードに置かれたときにおいても，コン
ピュータ装置のエラーのない機能を保証する少なくとも
２つのプロセッサからなるコンピュータ装置のモニタ方
法および装置を提供する。 【解決手段】 少なくとも２つのプロセッサ（１，２）
からなるコンピュータ装置のモニタ方法ならびに装置に
おいて，少なくとも２つのプロセッサの第１のプロセッ
サ（１）が第２のプロセッサ（２）をその正確な機能に
関してモニタリングし，このとき第１のプロセッサが第
２のプロセッサの出力信号またはそれから導かれた量を
少なくともその時間的順序，またはその内容，またはそ
の信号形式に関してモニタリングする。第１のプロセッ
サ（１）が第２のプロセッサとは別にエネルギー消費の
少ない作動モードに置かれたとき，に第２のプロセッサ
（２）の出力信号をさらに他のユニット（１２）に伝送
することが遮断される（４）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，少なくとも２つの
プロセッサからなるコンピュータ装置の機能を監視する
モニタ方法ならびに装置に関するものである。
【０００２】
【従来の技術】この種類の装置は，たとえばドイツ特許
第３７００９８６号から既知である。この文献において
は，全体装置の処理操作に同等に関与する２つのプロセ
ッサからなるコンピュータ装置が記載されている。発生
するエラーを適切なときに検出可能にするために，両方
のプロセッサは相互にモニタリングしている。このモニ
タリングは，両方のプロセッサ間の周期的データ交換中
にハンドシェーク操作方式で行われる。この場合，たと
えば両方のプロセッサのいずれかの入／出力バスへの外
乱作用を除去した後に，または両方のプロセッサの一方
が連続的な完全故障を発生したときに，プロセッサはそ
れぞれ相互に新たにスタート可能である。周期的なデー
タ交換によるモニタリングに追加して，それぞれプロセ
ッサに付属の第１および第２のポンプ回路が設けられて
いる。両方のポンプ回路は，それらがそれぞれ付属のプ
ロセッサのサイクル信号で操作されるかぎり，正の論理
に基づき論理１を供給する。それぞれ他のプロセッサに
よる両方のポンプ回路の出力信号のモニタリングは，ウ
オッチドッグ回路方式で第２の相互モニタ方法を提供す
る。
【０００３】ここに記載の装置は２つのプロセッサの確
実な相互モニタリングを可能にし，これら２つのプロセ
ッサは，同等の課題を実行するばかりでなく相互に上下
関係にある課題もまた実行する。しかしながら，両方の
プロセッサの一方が既知の時間範囲または期待される時
間範囲内で必要とされない場合，損失電力を低減するた
めに，この時間範囲内において，このプロセッサをエネ
ルギー消費の少ない作動モードに切り換えることは有意
義であろう。このようないわゆるパワーセーブ（電力節
約）モードは，プロセッサそれ自体において既知であ
り，かつしばしば外部制御入力を介して作動ないし遮断
することができる。このようなパワーセーブモードの間
は，一方のプロセッサは一般に作動せず，これにより正
常な作動モードに比較して電流消費量したがって電力消
費量もまた実質的に低下される。しかしながら，これ
は，このようなパワーセーブモードの間，他のプロセッ
サのモニタリング操作が可能ではないことを意味する。
したがって，ドイツ特許第３７００９８６号から既知の
装置においては，他のプロセッサの連続的な機能モニタ
リングを中断することなく両方のプロセッサの一方をパ
ワーセーブモードに置くことはできない。
【０００４】
【発明が解決しようとする課題】相互モニタリングに関
与する１つのプロセッサがパワーセーブモードに置かれ
たときにおいても，コンピュータ装置のエラーのない機
能を保証する少なくとも２つのプロセッサからなるコン
ピュータ装置のモニタ方法および装置を提供することが
本発明の課題である。
【０００５】
【課題を解決するための手段】本発明の基礎となる考え
方は，プロセッサから外部への作用が指示されないかぎ
り，プロセッサの機能モニタリングは必要ではないこと
である。技術的にいうと，これは，モニタリングされる
プロセッサが他のユニットに出力信号を伝送しないかぎ
り，モニタリングは必要ではないことを意味する。この
ような他のユニットは，たとえば回路網の他のコンピュ
ータまたは制御装置内の設定要素であってもよい。モニ
タリングするプロセッサがパワーセーブモードにあるか
ぎり，モニタリングされるプロセッサの出力信号が遮断
される。
【０００６】少なくとも２つのプロセッサ（１，２）か
らなるコンピュータ装置のモニタ方法ならびに装置にお
いて，少なくとも２つのプロセッサの第１のプロセッサ
（１）が第２のプロセッサ（２）をその正確な機能に関
してモニタリングし，このとき第１のプロセッサが第２
のプロセッサの出力信号またはそれから導かれた量を少
なくともその時間的順序，またはその内容，またはその
信号形式に関してモニタリングする。本発明は，第１の
プロセッサ（１）が第２のプロセッサとは別にエネルギ
ー消費の少ない作動モードに置かれたときに，第２のプ
ロセッサ（２）の出力信号をさらに他のユニット（１
２）に伝送することが遮断される（４）。
【０００７】
【発明の実施の形態】図１は本発明の好ましい実施態様
のブロック回路図を示す。第１のプロセッサ１（ＣＰＵ
１），第２のプロセッサ２（ＣＰＵ２）が，および電流
ないし電圧供給源（電源）３が示され，この場合，これ
らはすべて制御装置１５に含まれている。電源３は，結
合ライン１４を介して，少なくともプロセッサ１および
２にそれらが必要とする電力を供給する。両方のプロセ
ッサ１および２は，インタフェースを介して，結合ライ
ン１３により相互に結合され，結合ライン１３は，プロ
セッサ１および２に対してデータおよび／または制御命
令の交換を可能にしている。プロセッサ２は，送信ライ
ン９を介してＡＮＤゲート４に結合され，ＡＮＤゲート
４はゲート回路を形成している。ＡＮＤゲート４の第２
の入力は，フリップフロップ６の出力に結合されてい
る。フリップフロップ６は，そのセット入力Ｓにおいて
プロセッサ１の制御信号８により操作される。フリップ
フロップ６は，そのリセット入力Ｒにおいてプロセッサ
２の制御信号７により操作される。ＡＮＤゲート４の出
力は，外部回路網とのインタフェース５に結合されてい
る。たとえば，インターフェース５は，外部回路網バス
を操作するためのドライバ構成要素を含んでいる。この
回路網に他のユニット１２が接続されている。自動車に
おける本発明の好ましい適用に対して，外部回路網バス
はこの分野において既知のＣＡＮ（コントローラエリア
ネットワーク）バスである。このとき，他のユニット１
２はたとえば他の制御装置である。
【０００８】プロセッサ２に対して，受信ライン１０を
介して受信信号が他のユニットから供給される。送信ラ
イン９および受信ライン１０は複数の並列ラインを含ん
でもよいことは明らかである。プロセッサ２からの制御
ライン７はさらにプロセッサ１のパワーダウン入力に通
じている。プルダウン抵抗１１は，制御ライン８におけ
る安定な信号レベルを保証するために使用される。さら
に，フリップフロップ６の出力からプロセッサ１の入力
に結合ライン１６が通じている。プロセッサ１は，結合
ライン１６を介して，フリップフロップ６の出力状態に
関する情報を受け取る。
【０００９】ここに示した実施態様においては，プロセ
ッサ１は，車間距離センサの信号プロセッサ，とくに前
方走行車両を検出するために車両に使用されるレーダ装
置の信号プロセッサである。プロセッサ２は，それに供
給される信号プロセッサ１のデータに基づいて，制御信
号を決定するための制御信号決定プロセッサである。具
体的に，プロセッサ２においては適応走行速度制御の目
標値を決定するための制御プロセッサが使用される。し
かしながら，本発明は，決してプロセッサのこの使用に
限定されず，原理的には少なくとも２つのプロセッサを
備えた各コンピュータ装置に適用可能である。
【００１０】装置の正常な作動モードにおいては，両方
のプロセッサ１および２は，それらのそれぞれの主機能
に対応して作動する。同時に，少なくともプロセッサ２
のモニタリングはプロセッサ１により行われる。たとえ
ばドイツ特許第３７００９８６号から既知のように，両
方のプロセッサは，いわゆる相互にモニタリングしてい
ることが好ましい。この場合，相互モニタリングは，た
とえばインタフェースを介する検査データの相互交換に
より行われる。この場合，両方のプロセッサの各々は，
それぞれ他のプロセッサから所定のタイムラスタ内に検
査問い合わせを受け取る。検査問い合わせが所定のタイ
ムラスタの範囲内に現れない場合，機能故障に対する指
数が存在する。一方のプロセッサにおいて検査問い合わ
せが現れた場合，プロセッサは同様に所定のタイムラス
タ内にそれにより決定されたデータ値で応答する。決定
されたデータ値が期待データ値と異なる場合，同様に機
能故障に対する指数が存在する。したがって，検査問い
合わせおよび検査応答は，両方のプロセッサの各々が所
定のタイムラスタの範囲内でそれぞれ他のプロセッサに
設定するテスト課題を含む。テスト課題は，検査される
プロセッサのハードウェアおよびソフトウェアのできる
だけ多くの範囲に対応するように設定されることが好ま
しい。これはテスト結果の高い代表値を提供することを
保証する。エラーのあるテスト応答がそれぞれの機能故
障ないしそれぞれのエラー源の推定を可能にすることは
とくに有利である。所定のタイムラスタによりウオッチ
ドッグ機能が実行される。両方のプロセッサの相互モニ
タリングが補足態様または代替態様として他の方法によ
り行われてもよいことは明らかである。
【００１１】既知の時間範囲または期待される時間範囲
に対して，プロセッサ１の主機能に基づくその計算操作
または信号処理操作が必要とされない場合，プロセッサ
１をエネルギー消費の少ない作動モード，すなわちいわ
ゆるパワーセーブモードに置くことは有効である。この
ために種々の方法が既知である。図１に示すように，こ
こに示した実施態様において，プロセッサ１のこのよう
な切換は，プロセッサ２により制御ライン７を介して行
われる。しかしながら，プロセッサ１は，このパワーセ
ーブモードの間に計算操作を実行しないので，プロセッ
サ２のテスト問い合わせに応答することまたはプロセッ
サ２にテスト問い合わせを設定することはできない。こ
の場合，プロセッサ１それ自体は確かに計算操作を実行
せず，したがって機能故障は影響を与えないので，第１
のケースは重要ではない。しかしながら，プロセッサ２
の確実な機能は保証されていない。たとえば上記の適用
例において，プロセッサ１が車間距離センサにおいて使
用され，かつプロセッサ２が適応走行速度制御に対する
制御装置において使用されたときに，このような状況が
考えられる。例として，適応走行速度制御の機能は，た
とえばドライバがブレーキを操作した後には遮断される
が最終的にはこの機能を遮断することがないときには，
プロセッサ１を用いた車間距離測定は所定の時間範囲に
対しては必要がないであろう。この場合，エネルギーを
節約するために，プロセッサ２がプロセッサ１をパワー
セーブモードに置くことは有利である。この場合，本発
明により，フリップフロップ６を介してＡＮＤゲート４
が遮断される。代替態様として，ＡＮＤゲート４は，プ
ロセッサ１によりたとえば制御信号８を介して直接操作
されてもよい。このために，プロセッサ１がパワーセー
ブモードにある間，プロセッサ１は制御信号８をローレ
ベルにしなければならない。さらに，ＡＮＤゲート４を
操作する他の種々の方法が存在するが，これらの方法は
当然当業者の通常の知識範囲に属するものである。
【００１２】ＡＮＤゲート４が遮断された結果，プロセ
ッサ２の出力信号はもはやインターフェース５に到達せ
ず，したがってもはや他のユニット１２にも到達するこ
とはない。したがって，プロセッサ２の外部への作用は
遮断される。しかしながら，これは必ずしも，プロセッ
サ２が同様に遮断されていることを意味していない。プ
ロセッサ２は，従来どおり，受信ライン１０を介してデ
ータまたは制御命令を受け取りかつこれらを処理するこ
とができる。制御ライン８の分岐ラインを介してプロセ
ッサ２に，プロセッサ２の外部への作用がプロセッサ１
により遮断されているという信号が供給されることは有
利である。
【００１３】図２は，本発明のこの実施態様において，
第１のプロセッサ１内で実行されるプログラムステップ
を流れ図により示している。スタートごとに，したがっ
てパワーセーブモードの終了ごとに，その後のステップ
２０において，まずプロセッサ１はプロセッサ２からの
テスト課題を期待している。ステップ２１により，プロ
セッサ１は設定された課題を実行し，かつステップ２２
において，その結果をプロセッサ２に伝送する。続いて
ステップ２３において，プロセッサ１が逆にプロセッサ
２にテスト課題を設定する。ステップ２４により待ちル
ープが示され，待ちループ内でプロセッサ１はプロセッ
サ２の結果を待っている。所定の待ち時間が経過した後
に，結果が現れない場合またはステップ２６により回答
が期待された回答と一致しない場合，プロセッサ２にお
けるエラー状態に対する指数が存在する。両方のいずれ
の場合も，プログラムはエラールーチン２１０に分岐す
る。他の場合，ステップ２７により，ＡＮＤゲート４，
従ってプロセッサ（ＣＰＵ）が遮断されているか否かが
検査される。この検査はとくに，ライン１６の信号レベ
ルにより行ってもよい。ＡＮＤゲート４が遮断されてい
る場合，ＡＮＤゲートはステップ２８により開放され
る。ＡＮＤゲートが遮断されていない場合，プログラム
は直接プロセッサ１の主プログラム２９に分岐する。通
常，両方のプロセッサの相互検査を示すステップ２０な
いし２６は周期的に反復される。ここではこれがたとえ
ば分岐２１１により示されている。
【００１４】図３は，本発明のこの実施態様において，
プロセッサ２内で実行されるプログラムステップを流れ
図により示している。正常な場合，プロセッサ２はその
主プログラム３８を実行する。ここでプロセッサ１がエ
ネルギー消費の少ないパワーセーブモードに切り換えら
れた場合，プログラムはステップ３０に分岐する。ステ
ップ３０においてまず他のユニット１２に，プロセッサ
２の出力信号がその後遮断されているという情報が伝送
される。他のユニット１２へのこのような情報は，要求
された出力信号が現れなかったときでも，プロセッサ２
のエラー機能ないしプロセッサ２を含む制御装置１５の
エラー機能を特定させないので有利である。この情報は
ハードウェア的にのみでなくソフトウェア的に行っても
よい。ここではソフトウェア的方法が示され，このとき
ＲＯＭＦ＝１（読取り専用モードマーク）が他のユニッ
ト１２に伝送される。続いてステップ３１において，制
御ライン７を介して，プロセッサ１のパワーセーブモー
ドが作動される。同時に図１に示す回路においてフリッ
プフロップ６がリセットされ，これによりこのときＡＮ
Ｄゲート４がプロセッサ２の出力信号を遮断する。ステ
ップ３２によりプロセッサ２は内部プログラムを実行す
るが，内部プログラムは他のユニット１２に対して出力
信号を発生しない。ステップ３３は，プロセッサ１が再
び正常な作動に置かれているか否かの問い合わせを含
む。これは，一方でプロセッサ２が他のユニット１２に
出力信号を伝送するときに必要であり，または他方でプ
ロセッサ１が再びその正常な主機能の範囲内で必要とさ
れたときに必要である。プロセッサ１が再びその正常な
作動に置かれた場合，プロセッサ２は，ステップ３４に
より制御ライン７上のパワーダウン信号をリセットす
る。このときステップ３５により，図２のステップ２０
ないし２６により示されているように，両方のプロセッ
サの相互モニタリングが行われる。検査がエラーに対す
る指数を供給した場合，プログラムは，ステップ３６に
より特殊なエラー処理３９に分岐する。エラーに対する
指数が存在しない場合，ステップ３７により他のユニッ
ト１２に，プロセッサ２ないし制御装置１５の出力信号
がもはや遮断されていないという情報が伝送される。ス
テップ３０と同様に，この場合，ＲＯＭＦ＝０が他のユ
ニット１２に伝送される。それに続いて，プロセッサ２
は同様にその所定の主プログラム３８を実行する。ステ
ップ２０ないし２６または３５における相互モニタリン
グにより，プロセッサ２が出力信号を他のユニット１２
に伝送するときに，プロセッサ２はエラーなく作動する
ことが常に保証される。それにもかかわらず，前に示し
たように，プロセッサ１を時々パワーセーブモードに置
くことができる。
【００１５】プロセッサ１が機能モニタリングによりプ
ロセッサ２におけるエラー状態を特定したときに，ＡＮ
Ｄゲート４がプロセッサ１により遮断されることは有利
である。逆に，このような場合，プロセッサ２はプロセ
ッサ１をパワーセーブ作動モードに置いても，または代
替態様として，たとえばドイツ特許第３７００９８６号
から既知のようにリセットしてもよい。
【００１６】ここに記載の実施態様は本発明の好ましい
実施態様を示している。しかしながら，本発明は必ずし
もこれらの実施態様のみに限定されない。たとえば，上
記の装置の範囲内に２つのプロセッサ１および２より多
いプロセッサが存在していてもよい。このときは，相互
モニタリングならびにパワーセーブモードへの切換は，
種々の組合せで考えられる。同様に，本発明の基本原理
は２つのプロセッサの相互モニタリングから２つまたは
それ以上の完全な制御装置の相互モニタリングに拡張さ
せてもよい。この場合に対してもまた，本発明の基本的
な考え方を用いて，相互モニタリングに関係する個々の
制御装置のパワーセーブモードへの切換を行うことがで
きる。
【００１７】
【発明の効果】本発明の利点は，モニタリングするプロ
セッサがパワーセーブモードに置かれているときにおい
てもプロセッサの機能モニタリングが他のプロセッサに
より確実に与えられているという課題設定に対応してい
る。したがって，本発明による装置は機能モニタリング
が低下しない状態で損失電力を低減することを可能にす
る。これは，とくに自動車において，この種類のマルチ
プロセッサ装置を使用するときに必要である。同時に，
本発明はきわめて簡単にかつ少ない費用でコスト的に有
利に実行可能である。
【図面の簡単な説明】
【図１】好ましい実施態様のブロック回路図である。
【図２】第１のプロセッサ内で実行されるプログラムの
流れ図である。
【図３】第２のプロセッサ内で実行されるプログラムの
流れ図である。
【符号の説明】
１ 第１のプロセッサ ２ 第２のプロセッサ ３ 電源 ４ ＡＮＤゲート（ゲート回路） ５ インタフェース（ドライバ構成要素） ６ フリップフロップ ７，８，９，１０，１３，１４，１６ ライン １１ プルダウン抵抗 １２ 他のユニット １５ 制御装置 ＲＯＭＦ 読取り専用モードマーク
フロントページの続き (72)発明者 マンフレート・ヘルマン ドイツ連邦共和国 71706 ハルトホフ, カルルシュトラーセ 10 (72)発明者 ヘルマン・ヴィンナー ドイツ連邦共和国 76229 カルルスルー エ，イム・メール ３ (72)発明者 ラルフ・ラオクスマン ドイツ連邦共和国 70825 コルンタル− ミュンヒンゲン，セオドア−シュトルム− シュトラーセ 25

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つのプロセッサの第１のプ
    ロセッサ（１）が第２のプロセッサ（２）を正確な機能
    に関してモニタリングし，前記第１のプロセッサが，前
    記第２のプロセッサの出力信号またはそれから導かれた
    量を，少なくともその時間的順序，またはその内容，ま
    たはその信号形式に関してモニタリングする（２３−２
    ６），とくに自動車用の制御装置（１５）内の少なくと
    も２つのプロセッサ（１，２）からなるコンピュータ装
    置のモニタ方法において，第１のプロセッサ（１）が第
    ２のプロセッサ（２）とは別にエネルギー消費の少ない
    作動モードに置かれた（３１）ときに，第２のプロセッ
    サ（２）の出力信号をさらに他のユニット（１２）に伝
    送することが遮断される（４）ことを特徴とする少なく
    とも２つのプロセッサからなるコンピュータ装置のモニ
    タ方法。
  2. 【請求項２】 前記第１のプロセッサがその正常な作動
    モードに戻され（３４），かつ前記第１および第２のプ
    ロセッサの相互検査（３５）がいかなるエラーも示さな
    かったときに，前記第１のプロセッサによる前記第２の
    プロセッサの出力信号の遮断が解除される（２８）こと
    を特徴とする請求項１の方法。
  3. 【請求項３】 前記第２のプロセッサの出力信号が遮断
    されているか否かを検出可能な情報（３０，３７）が他
    のユニット（１２）に送信されることを特徴とする請求
    項１の方法。
  4. 【請求項４】 第１の手段即ち命令（１３）が準備さ
    れ，これを用いて少なくとも２つのプロセッサの第１の
    プロセッサ（１）が少なくとも１つの第２のプロセッサ
    （２）をその正確な機能に関してモニタリング可能であ
    る，とくに自動車用の制御装置内の少なくとも２つのプ
    ロセッサ（１，２）からなるコンピュータ装置のモニタ
    装置において，第２の手段が設けられ，これを用いて第
    １のプロセッサ（１）を第２のプロセッサとは別にエネ
    ルギー消費の少ない作動モードに置くことが可能である
    （７）こと，第３の手段（４）が設けられ，これを用い
    て第２のプロセッサ（２）の出力信号を遮断可能である
    こと，および第３の手段（４）は第１の手段（１）によ
    り操作可能であること，を特徴とする少なくとも２つの
    プロセッサからなるコンピュータ装置のモニタ装置。
  5. 【請求項５】 第２のプロセッサ（２）が他のユニット
    （１２）に接続されていること，および第２のプロセッ
    サ（２）の出力信号が遮断されているか否かに関する信
    号を前記他のユニットに送信可能な手段が設けられてい
    ること，を特徴とする請求項４の装置。
  6. 【請求項６】 第１のプロセッサ（１）をエネルギー消
    費の少ない作動モードに置くことが可能な前記第２の手
    段が，第２のプロセッサ（２）により作動可能である
    （７）ことを特徴とする請求項４の装置。
  7. 【請求項７】 第１のプロセッサ（１）が受信測定信号
    を処理するための信号処理プロセッサであること，およ
    び第２のプロセッサ（２）が，少なくとも第１のプロセ
    ッサ（１）により処理された測定信号の関数として制御
    信号を決定するための制御信号決定プロセッサであるこ
    と，を特徴とする請求項４の装置。
  8. 【請求項８】 第１のプロセッサ（１）が車間距離セン
    サ内の信号処理プロセッサであること，および第２のプ
    ロセッサ（２）が走行速度制御プロセッサであること，
    を特徴とする請求項７の装置。
JP31578498A 1997-11-06 1998-11-06 少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置 Expired - Lifetime JP4377463B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19749068A DE19749068B4 (de) 1997-11-06 1997-11-06 Verfahren und Vorrichtung zur Überwachung eines Rechnersystems bestehend aus wenigstens zwei Prozessoren
DE19749068.9 1997-11-06

Publications (2)

Publication Number Publication Date
JPH11250029A true JPH11250029A (ja) 1999-09-17
JP4377463B2 JP4377463B2 (ja) 2009-12-02

Family

ID=7847818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31578498A Expired - Lifetime JP4377463B2 (ja) 1997-11-06 1998-11-06 少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置

Country Status (4)

Country Link
US (1) US6351823B1 (ja)
JP (1) JP4377463B2 (ja)
DE (1) DE19749068B4 (ja)
FR (1) FR2773232B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996463B2 (en) 2002-03-07 2006-02-07 Denso Corporation Vehicle electronic control apparatus incorporating a plurality of microcomputers and implementing a microcomputer monitoring function
JP2015075961A (ja) * 2013-10-09 2015-04-20 株式会社デンソー 電子制御装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944779B2 (en) * 1999-07-14 2005-09-13 Visteon Global Technologies, Inc. Power management fault strategy for automotive multimedia system
US6735716B1 (en) * 1999-09-27 2004-05-11 Cisco Technology, Inc. Computerized diagnostics and failure recovery
US6766460B1 (en) * 2000-08-23 2004-07-20 Koninklijke Philips Electronics N.V. System and method for power management in a Java accelerator environment
US7532955B2 (en) * 2002-02-25 2009-05-12 General Electric Company Distributed protection system for power distribution systems
US20030212473A1 (en) * 2002-02-25 2003-11-13 General Electric Company Processing system for a power distribution system
US7747356B2 (en) 2002-02-25 2010-06-29 General Electric Company Integrated protection, monitoring, and control system
US7111195B2 (en) * 2002-02-25 2006-09-19 General Electric Company Method and system for external clock to obtain multiple synchronized redundant computers
US7043340B2 (en) * 2002-02-25 2006-05-09 General Electric Company Protection system for power distribution systems
US7117390B1 (en) * 2002-05-20 2006-10-03 Sandia Corporation Practical, redundant, failure-tolerant, self-reconfiguring embedded system architecture
US7162279B2 (en) * 2002-12-20 2007-01-09 Intel Corporation Portable communication device having dynamic power management control and method therefor
US7127621B2 (en) * 2002-12-21 2006-10-24 Emc Corporation Peer power control
US7636616B2 (en) * 2003-02-25 2009-12-22 General Electric Company Protection system for power distribution systems
GB2401467B (en) * 2003-05-09 2006-01-25 Autoliv Dev Improvements in or relating to a movable or removable unit for a motor vehicle
DE102006029514B3 (de) * 2006-06-27 2007-05-31 Atmel Germany Gmbh Schaltungsanordnung und Verfahren zum Steuern mindestens eines Aktors in einem Kraftfahrzeug
US9623817B2 (en) * 2010-02-12 2017-04-18 GM Global Technology Operations LLC Method and system for controlling electrical systems of vehicles
US9676368B2 (en) 2010-12-13 2017-06-13 Mediatek Singapore Pte. Ltd. In-vehicle protection system using multiple processing units and/or using communication module to send positioning information
CN102741094B (zh) * 2010-12-13 2015-05-13 联发科技（新加坡）私人有限公司 车用防护系统
DE102012201185A1 (de) * 2012-01-27 2013-08-01 Siemens Aktiengesellschaft Verfahren zum Betreiben mindestens zweier Datenverarbeitungseinheiten mit hoher Verfügbarkeit, insbesondere in einem Fahrzeug, und Vorrichtung zum Betreiben einer Maschine
US9329667B2 (en) * 2012-11-21 2016-05-03 Completecover, Llc Computing device employing a proxy processor to learn received patterns

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598356A (en) * 1983-12-30 1986-07-01 International Business Machines Corporation Data processing system including a main processor and a co-processor and co-processor error handling logic
DE3700986C2 (de) * 1987-01-15 1995-04-20 Bosch Gmbh Robert Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug
GB8729901D0 (en) * 1987-12-22 1988-02-03 Lucas Ind Plc Dual computer cross-checking system
DE4112334A1 (de) * 1991-04-16 1992-10-22 Bosch Gmbh Robert Mehrrechnersystem in einem kraftfahrzeug
DE4114999C2 (de) * 1991-05-08 2001-04-26 Bosch Gmbh Robert System zur Steuerung eines Kraftfahrzeuges
JPH0510201A (ja) * 1991-07-04 1993-01-19 Fuji Heavy Ind Ltd 車輌の制御方法
US5367697A (en) * 1991-10-22 1994-11-22 Bull Hn Information Systems Inc. Means for providing a graceful power shut-down capability in a multiprocessor system having certain processors not inherently having a power shut-down capability
US5464435A (en) * 1994-02-03 1995-11-07 Medtronic, Inc. Parallel processors in implantable medical device
JP3358412B2 (ja) * 1995-12-04 2002-12-16 トヨタ自動車株式会社 車両用電子制御装置
DE19653551C1 (de) * 1996-12-20 1998-02-05 Siemens Ag Verfahren zur Überprüfung der Funktionsfähigkeit einer Recheneinheit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996463B2 (en) 2002-03-07 2006-02-07 Denso Corporation Vehicle electronic control apparatus incorporating a plurality of microcomputers and implementing a microcomputer monitoring function
JP2015075961A (ja) * 2013-10-09 2015-04-20 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
DE19749068A1 (de) 1999-05-12
JP4377463B2 (ja) 2009-12-02
FR2773232A1 (fr) 1999-07-02
DE19749068B4 (de) 2005-03-10
US6351823B1 (en) 2002-02-26
FR2773232B1 (fr) 2005-05-13

Similar Documents

Publication Publication Date Title
JPH11250029A (ja) 少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置
CN112004730B (zh) 车辆控制装置
US7349479B2 (en) Communications system of two-wire line enhancing fail-safe performance
JP2010285001A (ja) 電子制御システム、機能代行方法
JP2011022934A (ja) 電子制御ユニット、異常検出方法
JPH0651802A (ja) バックアップ機能を有するプログラマブル・コントローラ
CN101713970A (zh) 重启飞行控制系统的方法和系统
US9707908B2 (en) Driving device
US20130061098A1 (en) Failure check apparatus and failure check method
CN108146250B (zh) 一种基于多核cpu的汽车扭矩安全控制方法
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
US6463492B1 (en) Technique to automatically notify an operating system level application of a system management event
JP2768693B2 (ja) ２台のプロセッサを有するコンピュータシステムを監視する装置
JPH06274361A (ja) 車両制御用コンピュータシステム
JP2022013187A (ja) 車両制御装置
JPH04229354A (ja) 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にｄｍａモードでのデータトランスファー
US20240208439A1 (en) Information processing system, non-transitory storage medium, and information processing method
CN111124821A (zh) 行车软件检测方法、装置及存储介质
JP2003106211A (ja) 自動車用内燃機関制御装置
US20230134320A1 (en) Information processing device, vehicle, and information processing method
KR20160097593A (ko) 차량 제어 장치 및 차량 제어 방법
JPH08328885A (ja) マイクロコンピュータの故障検出方法
JP3031050B2 (ja) 故障診断装置
KR0146912B1 (ko) 메모리 분산형 프로세서
US20140159793A1 (en) System clock matching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080229

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090813

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3