JPH0651802A - バックアップ機能を有するプログラマブル・コントローラ - Google Patents
バックアップ機能を有するプログラマブル・コントローラInfo
- Publication number
- JPH0651802A JPH0651802A JP5138637A JP13863793A JPH0651802A JP H0651802 A JPH0651802 A JP H0651802A JP 5138637 A JP5138637 A JP 5138637A JP 13863793 A JP13863793 A JP 13863793A JP H0651802 A JPH0651802 A JP H0651802A
- Authority
- JP
- Japan
- Prior art keywords
- programmable controller
- signal
- data
- input
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2048—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】 一方のプログラマブル・コントローラが活性
モードで機械を活性に制御する間に、他方のプログラマ
ブル・コントローラがバックアップ・モードになり、一
方のプログラマブル・コントローラが障害状態になった
場合は、前記制御を引き継ぐようにする。 【構成】 各プログラマブル・コントローラに活性モー
ド要求を他方のプログラマブル・コントローラに送出す
るバックアップ・モジュールを備える。一方が活性モー
ド要求を発生し、かつ他方から活性モード要求を受け取
っていないとき、及び他方からも活性モード要求を受け
取り、かつ前記バックアップ・モジュールでタイ・ブレ
ーカ信号を発生しているときは、活性モードになり、そ
れ以外ではバックアップ・モードで動作する。一方が他
方に誤動作を検出したときは、警告信号を他方に送出す
る。
モードで機械を活性に制御する間に、他方のプログラマ
ブル・コントローラがバックアップ・モードになり、一
方のプログラマブル・コントローラが障害状態になった
場合は、前記制御を引き継ぐようにする。 【構成】 各プログラマブル・コントローラに活性モー
ド要求を他方のプログラマブル・コントローラに送出す
るバックアップ・モジュールを備える。一方が活性モー
ド要求を発生し、かつ他方から活性モード要求を受け取
っていないとき、及び他方からも活性モード要求を受け
取り、かつ前記バックアップ・モジュールでタイ・ブレ
ーカ信号を発生しているときは、活性モードになり、そ
れ以外ではバックアップ・モードで動作する。一方が他
方に誤動作を検出したときは、警告信号を他方に送出す
る。
Description
【０００１】
【産業上の利用分野】本発明は、産業装置を動作させる
プログラマブル・コントローラ、例えば米国特許第４，
８５８，１０１号明細書に説明されているプログラマブ
ル・コントローラに関し、特に一方のプログラマブル・
コントローラが故障した場合に他方のプログラマブル・
コントローラが引き継ぐことが可能な２つのプログラマ
ブル・コントローラの接続に関する。
プログラマブル・コントローラ、例えば米国特許第４，
８５８，１０１号明細書に説明されているプログラマブ
ル・コントローラに関し、特に一方のプログラマブル・
コントローラが故障した場合に他方のプログラマブル・
コントローラが引き継ぐことが可能な２つのプログラマ
ブル・コントローラの接続に関する。
【０００２】
【従来の技術】プログラマブル・コントローラは、スト
アード・プログラムに従って、例えばアッセンブリ・ラ
イン及び工作機械のような種々の製造装置を作動させる
通常型の産業用コンピュータである。このプログラム
は、読み出され、かつ実行されて制御装置上で選択され
た検知装置のステートを調べると共に、調べた１又はそ
れ以上の検知装置のステートに従って選択された作動装
置を付勢又は減勢させる一連のプロセス・コントロール
命令を備えている。
アード・プログラムに従って、例えばアッセンブリ・ラ
イン及び工作機械のような種々の製造装置を作動させる
通常型の産業用コンピュータである。このプログラム
は、読み出され、かつ実行されて制御装置上で選択され
た検知装置のステートを調べると共に、調べた１又はそ
れ以上の検知装置のステートに従って選択された作動装
置を付勢又は減勢させる一連のプロセス・コントロール
命令を備えている。
【０００３】多くの検知装置及び作動装置のステートを
制御プログラム命令が取り扱う単一ビットのデータによ
り表わすことができる。他の装置、例えば位置センサ
は、制御中の装置の状態を表わす多数ビットのデータを
供給する。これらの装置の場合に、検知装置及び作動装
置のステートを表わす複数のバイト及びワードのデータ
を処理するために複数の命令が供給される。算術演算、
タイミング機能、カウント機能及び複雑な統計的なレポ
ート処理は付加的なプログラム命令により実行される。
このような命令は、産業において良く標準化されてお
り、プロセス・コントロール技術者が容易に理解できる
ラダー論理図の要素に直接関連付けられる。プログラム
・パネル、例えば米国特許第３，８０８，６１２号、第
３，８１３，６９４号及び第４，０７０，７０２号明細
書に説明されているものは、このようなプログラマブル
・コントローラ命令からなるラダー論理の制御プログラ
ムを展開し、かつ編集する際に、ユーザを支援するよう
に開発されていた。
制御プログラム命令が取り扱う単一ビットのデータによ
り表わすことができる。他の装置、例えば位置センサ
は、制御中の装置の状態を表わす多数ビットのデータを
供給する。これらの装置の場合に、検知装置及び作動装
置のステートを表わす複数のバイト及びワードのデータ
を処理するために複数の命令が供給される。算術演算、
タイミング機能、カウント機能及び複雑な統計的なレポ
ート処理は付加的なプログラム命令により実行される。
このような命令は、産業において良く標準化されてお
り、プロセス・コントロール技術者が容易に理解できる
ラダー論理図の要素に直接関連付けられる。プログラム
・パネル、例えば米国特許第３，８０８，６１２号、第
３，８１３，６９４号及び第４，０７０，７０２号明細
書に説明されているものは、このようなプログラマブル
・コントローラ命令からなるラダー論理の制御プログラ
ムを展開し、かつ編集する際に、ユーザを支援するよう
に開発されていた。
【０００４】プログラマブル・コントローラには、プロ
グラマブル・コントローラの誤動作から来る「ダウン・
タイム」を最小化しなければならない多くのアプリケー
ションが存在する。例えば、自動車のアッセンブリ・ラ
インの閉鎖コストは、莫大であって、制御システムに品
質部品を使用するのを確実にするために、特別の対策が
取られる。他の製造システム、例えば化学的なプロセス
では、制御システムの故障は、生命又は製造中の多量の
製品を喪失する結果となり得る。これらの努力にもかか
わらず、電気部品及び機械部品において誤動作又は故障
が発生するのは、統計学的には確実である。
グラマブル・コントローラの誤動作から来る「ダウン・
タイム」を最小化しなければならない多くのアプリケー
ションが存在する。例えば、自動車のアッセンブリ・ラ
インの閉鎖コストは、莫大であって、制御システムに品
質部品を使用するのを確実にするために、特別の対策が
取られる。他の製造システム、例えば化学的なプロセス
では、制御システムの故障は、生命又は製造中の多量の
製品を喪失する結果となり得る。これらの努力にもかか
わらず、電気部品及び機械部品において誤動作又は故障
が発生するのは、統計学的には確実である。
【０００５】
【発明が解決しようとする課題】プログラマブル・コン
トローラに固有な特性は、一定のサブシステム及び要素
におけるシステムの意思決定機能の集中化にある。例え
ば、制御プログラムを格納するメモリの誤動作、又は制
御プログラムを読み出して実行するプロセッサの誤動作
は、制御中の全システムが影響を受けるという意味で破
局的である。このように問題を検知し、かつ速やかに診
断するために誤動作の検出技術が使用されており、部品
は交換を簡単にするために回路基板上に搭載されてい
る。しかし、誤動作を速やかに発見し、診断し、かつ修
理をしても、製造システムのリセット及び電源立ち上が
りには、かなり時間が掛かる。
トローラに固有な特性は、一定のサブシステム及び要素
におけるシステムの意思決定機能の集中化にある。例え
ば、制御プログラムを格納するメモリの誤動作、又は制
御プログラムを読み出して実行するプロセッサの誤動作
は、制御中の全システムが影響を受けるという意味で破
局的である。このように問題を検知し、かつ速やかに診
断するために誤動作の検出技術が使用されており、部品
は交換を簡単にするために回路基板上に搭載されてい
る。しかし、誤動作を速やかに発見し、診断し、かつ修
理をしても、製造システムのリセット及び電源立ち上が
りには、かなり時間が掛かる。
【０００６】冗長な要素又はモジュールを使用すること
は、多くの分野で共通する常套手段である。例えば航空
の分野では、全フライト・コントロール・システム全体
について多重な冗長が存在し、またデータ処理の分野で
は冗長なプロセッサ又は入出力コントローラを設けるの
が一般的である。産業の制御分野では、システム全体の
冗長は経済的に実際的でない。その結果、米国特許第
４，５２１，８７１号明細書に説明されている一つの解
決方法は、プログラム記憶及び実行機能を実行する選択
したハードウエア要素を二重にする。一方の組の要素は
一次装置に指定され、他方の組の要素は一次装置が故障
したときにのみそのシステムの制御を引き継ぐバックア
ップ装置に指定される。一方の組の要素から他方の組の
要素へ移行を円滑にするために、両方の組は製造プロセ
ス及び装置のステートに関して同一の情報を有する必要
がある。更に、各組の要素が他方の組のステータスの知
識を有することが望ましいことが分かった。
は、多くの分野で共通する常套手段である。例えば航空
の分野では、全フライト・コントロール・システム全体
について多重な冗長が存在し、またデータ処理の分野で
は冗長なプロセッサ又は入出力コントローラを設けるの
が一般的である。産業の制御分野では、システム全体の
冗長は経済的に実際的でない。その結果、米国特許第
４，５２１，８７１号明細書に説明されている一つの解
決方法は、プログラム記憶及び実行機能を実行する選択
したハードウエア要素を二重にする。一方の組の要素は
一次装置に指定され、他方の組の要素は一次装置が故障
したときにのみそのシステムの制御を引き継ぐバックア
ップ装置に指定される。一方の組の要素から他方の組の
要素へ移行を円滑にするために、両方の組は製造プロセ
ス及び装置のステートに関して同一の情報を有する必要
がある。更に、各組の要素が他方の組のステータスの知
識を有することが望ましいことが分かった。
【０００７】
【課題を解決するための手段】プログラマブル・コント
ローラは制御プログラム、及びデータ、例えば入出力イ
メージ・テーブル及びオペレーテイング・ステート・デ
ータを記憶するメモリを有する。入出力イメージ・テー
ブルと、前記プログラマブル・コントローラが制御中の
機械上の装置との間でデータを交換するために、入出力
回路が備えられている。前記制御プログラムを実行して
前記入力イメージ・テーブル内のデータを調べ、かつ出
力イメージ・テーブル内のデータを変更するプロセッサ
が備えられている。
ローラは制御プログラム、及びデータ、例えば入出力イ
メージ・テーブル及びオペレーテイング・ステート・デ
ータを記憶するメモリを有する。入出力イメージ・テー
ブルと、前記プログラマブル・コントローラが制御中の
機械上の装置との間でデータを交換するために、入出力
回路が備えられている。前記制御プログラムを実行して
前記入力イメージ・テーブル内のデータを調べ、かつ出
力イメージ・テーブル内のデータを変更するプロセッサ
が備えられている。
【０００８】プログラマブル・コントローラは、他のプ
ログラマブル・コントローラが活性モードで動作し、か
つ機械の動作を制御するように要求しているときは、第
１の信号を受け取る入力手段を更に含むバックアップ・
モジュールを備えている。
ログラマブル・コントローラが活性モードで動作し、か
つ機械の動作を制御するように要求しているときは、第
１の信号を受け取る入力手段を更に含むバックアップ・
モジュールを備えている。
【０００９】いくつかのプログラマブル・コントローラ
がほぼ同時に前記機械の動作の制御を要求しているとき
は、プログラマブル・コントローラが活性モードで動作
すべきことを表示するタイ・ブレーカ信号を受け取る入
力端末装置が備えられている。
がほぼ同時に前記機械の動作の制御を要求しているとき
は、プログラマブル・コントローラが活性モードで動作
すべきことを表示するタイ・ブレーカ信号を受け取る入
力端末装置が備えられている。
【００１０】前記入力手段で前記第１の信号が存在して
いないことに応答して、又は前記入力端末装置で前記タ
イ・ブレーカ信号が受信されるときは、前記プログラマ
ブル・コントローラが前記活性モードで動作すべきこと
を、インジケータ手段が表示する。それ以外は、前記プ
ログラマブル・コントローラがバックアップ・モードで
動作すべきことを前記モード・インジケータ手段が表示
する。好ましい実施例において、前記モード・インジケ
ータは、他の前記プログラマブル・コントローラから警
告信号を受け取るとき、又は前記プログラマブル・コン
トローラが制御を引き継がせるのに十分なデータを有し
ないときは、前記バックアップ・モードの代わりに失格
モードを表示する。
いないことに応答して、又は前記入力端末装置で前記タ
イ・ブレーカ信号が受信されるときは、前記プログラマ
ブル・コントローラが前記活性モードで動作すべきこと
を、インジケータ手段が表示する。それ以外は、前記プ
ログラマブル・コントローラがバックアップ・モードで
動作すべきことを前記モード・インジケータ手段が表示
する。好ましい実施例において、前記モード・インジケ
ータは、他の前記プログラマブル・コントローラから警
告信号を受け取るとき、又は前記プログラマブル・コン
トローラが制御を引き継がせるのに十分なデータを有し
ないときは、前記バックアップ・モードの代わりに失格
モードを表示する。
【００１１】前記プログラマブル・コントローラが前記
活性モードで動作可能なことを前記インジケータが表示
するときは、出力手段が他のプログラマブル・コントロ
ーラに前記活性モードで動作する要求を転送する。前記
活性モードで動作する要求は、前記プログラマブル・コ
ントローラが前記バックアップ・モード又は失格モード
で動作すべきことを前記インジケータが表示するとき
は、転送されない。
活性モードで動作可能なことを前記インジケータが表示
するときは、出力手段が他のプログラマブル・コントロ
ーラに前記活性モードで動作する要求を転送する。前記
活性モードで動作する要求は、前記プログラマブル・コ
ントローラが前記バックアップ・モード又は失格モード
で動作すべきことを前記インジケータが表示するとき
は、転送されない。
【００１２】本発明の概要的な目的は、２つのプログラ
マブル・コントローラを接続して機械を作動可能な機構
を提供することにあって、一方のプログラマブル・コン
トローラは前記機械を活性に制御し、その間に他方のプ
ログラマブル・コントローラは前記バックアップ・モー
ドにあり、かつ一方のプログラマブル・コントローラが
障害状態になった場合は制御を引き継ぐことができる。
マブル・コントローラを接続して機械を作動可能な機構
を提供することにあって、一方のプログラマブル・コン
トローラは前記機械を活性に制御し、その間に他方のプ
ログラマブル・コントローラは前記バックアップ・モー
ドにあり、かつ一方のプログラマブル・コントローラが
障害状態になった場合は制御を引き継ぐことができる。
【００１３】本発明の他の目的は、電源立ち上がりの
際、又はリセットされた際に、いずれのプログラマブル
・コントローラが活性装置となり、バックアップ装置と
なるべきかをプログラマブル・コントローラが決定でき
るようにする機構を提供することにある。
際、又はリセットされた際に、いずれのプログラマブル
・コントローラが活性装置となり、バックアップ装置と
なるべきかをプログラマブル・コントローラが決定でき
るようにする機構を提供することにある。
【００１４】本発明の更に他の目的は、本発明の好まし
い実施例において、一方のプログラマブル・コントロー
ラが障害又はエラーの疑いがある他方のプログラマブル
・コントローラに警告できる機構に関連することにあ
る。
い実施例において、一方のプログラマブル・コントロー
ラが障害又はエラーの疑いがある他方のプログラマブル
・コントローラに警告できる機構に関連することにあ
る。
【００１５】本発明の更に他の目的は、他のプログラマ
ブル・コントローラと入出力イメージ・テーブル及び動
作ステータス・データを周期的に交換する通信インタフ
ェースを提供することにある。この交換は、活性のプロ
グラマブル・コントローラが故障したときに、バックア
ップ装置が容易にその機械の制御を引き継ぎできるよう
に、そのデータを活性のプログラマブル・コントローラ
からバックアップのプログラマブル・コントローラへ転
送する。
ブル・コントローラと入出力イメージ・テーブル及び動
作ステータス・データを周期的に交換する通信インタフ
ェースを提供することにある。この交換は、活性のプロ
グラマブル・コントローラが故障したときに、バックア
ップ装置が容易にその機械の制御を引き継ぎできるよう
に、そのデータを活性のプログラマブル・コントローラ
からバックアップのプログラマブル・コントローラへ転
送する。
【００１６】
【実施例】図１をまず参照すると、制御システム１０が
タンデム接続された２つのプログラマブル・コントロー
ラ１２′及び１２″を有する。第１のプログラマブル・
コントローラはダッシュを付けた参照番号により、他の
プログラマブル・コントローラは二重ダッシュを付けた
参照番号により表わされている。両プログラマブル・コ
ントローラ１２′及び１２″において同一である要素特
徴を説明する際は、参照番号のみを用いる。
タンデム接続された２つのプログラマブル・コントロー
ラ１２′及び１２″を有する。第１のプログラマブル・
コントローラはダッシュを付けた参照番号により、他の
プログラマブル・コントローラは二重ダッシュを付けた
参照番号により表わされている。両プログラマブル・コ
ントローラ１２′及び１２″において同一である要素特
徴を説明する際は、参照番号のみを用いる。
【００１７】各プログラマブル・コントローラは、複数
の印刷回路基板モジュールを受け入れる一連のスロット
を有するラック１３′又は１３″に収納されている。こ
れらの機能モジュールは、ラック１３の背面に沿って伸
延するマザー・ボードに接続されてバックプレーン１
１′及び１１″を形成する。バックプレーン１１は、そ
の上の導体パターンにより相互接続された複数のモジュ
ール・コネクタを有する。バックプレーン１１は複数の
モジュールを接続する一連の信号バスとなる。各ラック
１３′及び１３″は、電源モジュール１４′及び１
４″、リソース・マネジャー・モジュール１９′及び１
９″、及びリモート入出力（Ｉ／Ｏ）スキャナー２０′
及び２０″を収容している。図示した実施例の制御シス
テム１０において、各ラック１３′及び１３″内の右端
のスロットは、プログラマブル・コントローラのうちの
一方を制御中の機械を活性に動作させ、他方のプログラ
マブル・コントローラをバックアップ・システムとして
機能させると共に、活性のプログラマブル・コントロー
ラが誤動作するときに制御を引き継ぐバックアップ・モ
ジュール２２′又は２２″を収容している。２つのプロ
グラマブル・コントローラ１２′及び１２″内のバック
アップ・モジュール２２′及び２２″は、ケーブル２１
及び２３により接続されている。ラック１３′及び１
３″における残りの位置は空きであり、これらのスロッ
トに付加的な機能モジュールが挿入されるまで、これら
のスロットは盲板により塞がれている。
の印刷回路基板モジュールを受け入れる一連のスロット
を有するラック１３′又は１３″に収納されている。こ
れらの機能モジュールは、ラック１３の背面に沿って伸
延するマザー・ボードに接続されてバックプレーン１
１′及び１１″を形成する。バックプレーン１１は、そ
の上の導体パターンにより相互接続された複数のモジュ
ール・コネクタを有する。バックプレーン１１は複数の
モジュールを接続する一連の信号バスとなる。各ラック
１３′及び１３″は、電源モジュール１４′及び１
４″、リソース・マネジャー・モジュール１９′及び１
９″、及びリモート入出力（Ｉ／Ｏ）スキャナー２０′
及び２０″を収容している。図示した実施例の制御シス
テム１０において、各ラック１３′及び１３″内の右端
のスロットは、プログラマブル・コントローラのうちの
一方を制御中の機械を活性に動作させ、他方のプログラ
マブル・コントローラをバックアップ・システムとして
機能させると共に、活性のプログラマブル・コントロー
ラが誤動作するときに制御を引き継ぐバックアップ・モ
ジュール２２′又は２２″を収容している。２つのプロ
グラマブル・コントローラ１２′及び１２″内のバック
アップ・モジュール２２′及び２２″は、ケーブル２１
及び２３により接続されている。ラック１３′及び１
３″における残りの位置は空きであり、これらのスロッ
トに付加的な機能モジュールが挿入されるまで、これら
のスロットは盲板により塞がれている。
【００１８】リモート入出力スキャナー２０′及び２
０″は、共有する直列データ・リンク１５を介する外部
リモート入出力ラック２４のためにそれぞれのプログラ
マブル・コントローラ１２をインタフェースする。各外
部リモート入出力ラック２４は、制御中の機械（図示な
し）上の個別的なセンサ及びアクチェータに接続された
複数の入出力モジュール２５を有する。入出力モジュー
ル２５は、例えば直流入力又は出力、交流入力又は出
力、アナログ入力又は出力、及びオープン・ループ又は
クローズド・ループ位置決めモジュールを含む多くの形
式を取ることができている。外部リモート入出力ラック
２４及び直列データ・リンク１５は、通常のインタフェ
ース及び通信技術を使用している。各外部リモート入出
力ラック２４には、アダプタ・モジュール２６、例えば
入出力モジュール２５と入出力スキャナー・モジュール
２０との間の直列データ・リンク１５を介してデータの
転送を制御する米国特許第４，４１３，３１９号明細書
において説明されているものも含まれている。
０″は、共有する直列データ・リンク１５を介する外部
リモート入出力ラック２４のためにそれぞれのプログラ
マブル・コントローラ１２をインタフェースする。各外
部リモート入出力ラック２４は、制御中の機械（図示な
し）上の個別的なセンサ及びアクチェータに接続された
複数の入出力モジュール２５を有する。入出力モジュー
ル２５は、例えば直流入力又は出力、交流入力又は出
力、アナログ入力又は出力、及びオープン・ループ又は
クローズド・ループ位置決めモジュールを含む多くの形
式を取ることができている。外部リモート入出力ラック
２４及び直列データ・リンク１５は、通常のインタフェ
ース及び通信技術を使用している。各外部リモート入出
力ラック２４には、アダプタ・モジュール２６、例えば
入出力モジュール２５と入出力スキャナー・モジュール
２０との間の直列データ・リンク１５を介してデータの
転送を制御する米国特許第４，４１３，３１９号明細書
において説明されているものも含まれている。
【００１９】プログラマブル・コントローラ１２′のリ
ソース・マネジャー・モジュール１７′はケーブルによ
りプログラミング端末装置１６に接続されている。プロ
グラミング端末装置１６は、ユーザが制御プログラムを
展開し、次いでプログラマブル・コントローラにロード
できるようにプログラムされたパーソナル・コンピュー
タである。プログラミング端末装置１６はプログラマブ
ル・コントローラを構成し、システム・パフォーマンス
を監視するためにも用いられている。プログラミング端
末装置１６は、プログラムが第１のプログラマブル・コ
ントローラ１２′にロードされ、それらの動作がデバッ
グされると、動作監視が必要でなければ、リソース・マ
ネジャー・モジュール１７′から切り離されてもよい。
また、プログラミング端末装置１６は、プログラマブル
・コントローラ１２″のリソース・マネジャー・モジュ
ール１７″に接続されてもよい。
ソース・マネジャー・モジュール１７′はケーブルによ
りプログラミング端末装置１６に接続されている。プロ
グラミング端末装置１６は、ユーザが制御プログラムを
展開し、次いでプログラマブル・コントローラにロード
できるようにプログラムされたパーソナル・コンピュー
タである。プログラミング端末装置１６はプログラマブ
ル・コントローラを構成し、システム・パフォーマンス
を監視するためにも用いられている。プログラミング端
末装置１６は、プログラムが第１のプログラマブル・コ
ントローラ１２′にロードされ、それらの動作がデバッ
グされると、動作監視が必要でなければ、リソース・マ
ネジャー・モジュール１７′から切り離されてもよい。
また、プログラミング端末装置１６は、プログラマブル
・コントローラ１２″のリソース・マネジャー・モジュ
ール１７″に接続されてもよい。
【００２０】リソース・マネジャー・モジュール１７′
及び１７″は、典型的には、データ及びプログラミング
命令を受信し、かつステータス情報及びパフォーマンス
・データをホスト・コンピュータに送出することができ
るローカル・エリア・ネットワーク（図示なし）に接続
されている。これは、ホスト・コンピュータ即ちセンタ
の端末装置がプログラマブル・コントローラ１２′及び
１２″の両者の動作をプログラムし、かつ制御するのを
可能にするものである。
及び１７″は、典型的には、データ及びプログラミング
命令を受信し、かつステータス情報及びパフォーマンス
・データをホスト・コンピュータに送出することができ
るローカル・エリア・ネットワーク（図示なし）に接続
されている。これは、ホスト・コンピュータ即ちセンタ
の端末装置がプログラマブル・コントローラ１２′及び
１２″の両者の動作をプログラムし、かつ制御するのを
可能にするものである。
【００２１】図２を参照すると、プログラマブル・コン
トローラ１２におけるラック１３のバックプレーン１１
は、一組の制御バス２７、並列のデータ・バス２８、及
び並列のアドレス・バス２９を有する。プログラマブル
・コントローラ１２におけるラック１３内の機能モジュ
ール即ちリソース・マネジャー・モジュール１７〜バッ
クアップ・モジュール２２は、制御バス２７〜アドレス
・バス２９に接続されてモジュール間でデータ信号及び
制御信号の交換を行なう。これらリソース・マネジャー
・モジュール１７〜バックアップ・モジュール２２は、
当該モジュールが必要とするデータを記憶するためのロ
カール・メモリを有する。リソース・マネジャー・モジ
ュール１７は、バックプレーン１１を介して他方のモジ
ュールによりアクセス可能なステータス情報及び構成デ
ータを記憶するためのメモリを有する。
トローラ１２におけるラック１３のバックプレーン１１
は、一組の制御バス２７、並列のデータ・バス２８、及
び並列のアドレス・バス２９を有する。プログラマブル
・コントローラ１２におけるラック１３内の機能モジュ
ール即ちリソース・マネジャー・モジュール１７〜バッ
クアップ・モジュール２２は、制御バス２７〜アドレス
・バス２９に接続されてモジュール間でデータ信号及び
制御信号の交換を行なう。これらリソース・マネジャー
・モジュール１７〜バックアップ・モジュール２２は、
当該モジュールが必要とするデータを記憶するためのロ
カール・メモリを有する。リソース・マネジャー・モジ
ュール１７は、バックプレーン１１を介して他方のモジ
ュールによりアクセス可能なステータス情報及び構成デ
ータを記憶するためのメモリを有する。
【００２２】リソース・マネジャー・モジュール リソース・マネジャー・モジュール１７′及び１７″の
回路は、図３に示されており、バックプレーン・インタ
フェース機能、処理機能及び通信機能用に３セクション
のバックプレーン・インタフェース・セクション３１、
プロセッサ・セクション３２及び通信セクション３３に
分けられる。バックプレーン・インタフェース・セクシ
ョン３１は、ラック１３の全てのモジュールによりバッ
クプレーン１１に対するアクセスを監視し、かつリソー
ス・マネジャー・モジュール１７をバックプレーン１１
に接続する。プロセッサ・セクション３２はコントロー
ル・システム１０のために監視プログラムを実行し、通
信セクション３３は主にプログラミング端末装置１６及
びローカル・エリア・ネットワークとの通信について責
任を持つ。
回路は、図３に示されており、バックプレーン・インタ
フェース機能、処理機能及び通信機能用に３セクション
のバックプレーン・インタフェース・セクション３１、
プロセッサ・セクション３２及び通信セクション３３に
分けられる。バックプレーン・インタフェース・セクシ
ョン３１は、ラック１３の全てのモジュールによりバッ
クプレーン１１に対するアクセスを監視し、かつリソー
ス・マネジャー・モジュール１７をバックプレーン１１
に接続する。プロセッサ・セクション３２はコントロー
ル・システム１０のために監視プログラムを実行し、通
信セクション３３は主にプログラミング端末装置１６及
びローカル・エリア・ネットワークとの通信について責
任を持つ。
【００２３】プロセッサ・セクション３２は、コントロ
ール・バス３４、１６ビット幅のデータ・バス３５、及
び並列なコントロール・バス３４を含む一組のバスによ
り、互いに接続されている。バックプレーン・インタフ
ェース・セクション３１は制御バス２７〜アドレス・バ
ス２９のためにコントロール・バス３４〜コントロール
・バス３４をインタフェースする。特に、バックプレー
ン１１のデータ・バス２８は一組の双方向データ転送ゲ
ート３８によりプロセッサ・セクション３２のデータ・
バス３５に接続されており、バックプレーン１１のアド
レス・バス２９は他の組の双方向ゲート３９によりプロ
セッサ・セクション３２のアドレス・バス３６に接続さ
れている。リソース・マネジャー・モジュール１７はバ
ックプレーン１１上の制御を求めるときは、マスタ・モ
ード制御回路４０がコントロール・バス３４の制御ライ
ン上に適正な制御信号を発行してラック１３内のモジュ
ールをアクセスさせる。
ール・バス３４、１６ビット幅のデータ・バス３５、及
び並列なコントロール・バス３４を含む一組のバスによ
り、互いに接続されている。バックプレーン・インタフ
ェース・セクション３１は制御バス２７〜アドレス・バ
ス２９のためにコントロール・バス３４〜コントロール
・バス３４をインタフェースする。特に、バックプレー
ン１１のデータ・バス２８は一組の双方向データ転送ゲ
ート３８によりプロセッサ・セクション３２のデータ・
バス３５に接続されており、バックプレーン１１のアド
レス・バス２９は他の組の双方向ゲート３９によりプロ
セッサ・セクション３２のアドレス・バス３６に接続さ
れている。リソース・マネジャー・モジュール１７はバ
ックプレーン１１上の制御を求めるときは、マスタ・モ
ード制御回路４０がコントロール・バス３４の制御ライ
ン上に適正な制御信号を発行してラック１３内のモジュ
ールをアクセスさせる。
【００２４】ラック１３内の他方のモジュールがリソー
ス・マネジャー・モジュール１７に対するアクセスを求
めるときは、リソース・マネジャー・モジュール１７は
前記他方のモジュールによりバックプレーン１１の制御
に対して従属となる。この場合に、リソース・マネジャ
ー・モジュール１７内のスレーブ・モード制御回路４１
は、他方のモジュールから導かれるバックプレーン１１
のアドレス・バス２９及び制御バス２７の制御ラインを
介して転送される信号に応答する。スレーブ・モード制
御回路４１は転送ゲート３８及び３９に信号を発行する
ことにより応答して、他方のバックプレーン１１のモジ
ュールがリソース・マネジャー・モジュール１７をアク
セスするのを可能にさせる。この後者の場合に、マスタ
・モード制御回路４０は休眠状態にある。２つの転送ゲ
ート３８及び３９は、バックプレーン１１の通信モード
に従ってコントロール・バス３４のラインを介してマス
タ・モード制御回路４０又はスレーブ・モード制御回路
４１からエネーブルする制御信号を受け取る。通常のバ
ックプレーン・アービトレーション回路４２はバックプ
レーン１１に対するアクセスを監視し、かつコントロー
ル・システムにおけるモジュールからアクセスするため
の競合要求を解決する。
ス・マネジャー・モジュール１７に対するアクセスを求
めるときは、リソース・マネジャー・モジュール１７は
前記他方のモジュールによりバックプレーン１１の制御
に対して従属となる。この場合に、リソース・マネジャ
ー・モジュール１７内のスレーブ・モード制御回路４１
は、他方のモジュールから導かれるバックプレーン１１
のアドレス・バス２９及び制御バス２７の制御ラインを
介して転送される信号に応答する。スレーブ・モード制
御回路４１は転送ゲート３８及び３９に信号を発行する
ことにより応答して、他方のバックプレーン１１のモジ
ュールがリソース・マネジャー・モジュール１７をアク
セスするのを可能にさせる。この後者の場合に、マスタ
・モード制御回路４０は休眠状態にある。２つの転送ゲ
ート３８及び３９は、バックプレーン１１の通信モード
に従ってコントロール・バス３４のラインを介してマス
タ・モード制御回路４０又はスレーブ・モード制御回路
４１からエネーブルする制御信号を受け取る。通常のバ
ックプレーン・アービトレーション回路４２はバックプ
レーン１１に対するアクセスを監視し、かつコントロー
ル・システムにおけるモジュールからアクセスするため
の競合要求を解決する。
【００２５】他方のバックプレーン・アービトレーショ
ン回路４４はプロセッサ・セクション３２のコントロー
ル・バス３４〜アドレス・バス３６に対するアクセスを
管理する。２組のデータ・ゲート４５及びアドレス・ゲ
−ト４６は、プロセッサ・セクション３２のデータ・バ
ス３５及び３６と通信セクション３３との間に存在す
る。特に、第１組のデータ・ゲート４５はこれらのセク
ション間で双方向データの接続を行ない、第２組のアド
レス・ゲ−ト４６はアドレス信号用の経路となる。アク
セス制御回路４７は、データ・ゲート４５及びアドレス
・ゲ−ト４６をエネーブルすることにより、プロセッサ
・セクション３２及び通信セクション３３からのアクセ
ス要求信号に応答する。
ン回路４４はプロセッサ・セクション３２のコントロー
ル・バス３４〜アドレス・バス３６に対するアクセスを
管理する。２組のデータ・ゲート４５及びアドレス・ゲ
−ト４６は、プロセッサ・セクション３２のデータ・バ
ス３５及び３６と通信セクション３３との間に存在す
る。特に、第１組のデータ・ゲート４５はこれらのセク
ション間で双方向データの接続を行ない、第２組のアド
レス・ゲ−ト４６はアドレス信号用の経路となる。アク
セス制御回路４７は、データ・ゲート４５及びアドレス
・ゲ−ト４６をエネーブルすることにより、プロセッサ
・セクション３２及び通信セクション３３からのアクセ
ス要求信号に応答する。
【００２６】プロセッサ・セクション３２は１６ビット
のマイクロプロセッサ４８の周辺に構築されており、こ
のマイクロプロセッサ４８はプログラマブル読み出し専
用メモリ（ＰＲＯＭ）５１に記憶されているプログラム
命令を実行する。マイクロプロセッサ４８は、本質的に
メモリ・マップド・デバイスであり、これに直接接続さ
れる入出力ラインを備えてはいない。従って、コントロ
ール・バス３４〜アドレス・バス３６上の他の要素に対
するアクセスは、アドレス・バス３６上にアドレスを発
行することにより達成されなければならない。マイクロ
プロセッサ４８から送出されるアドレスは、アドレス・
デコード回路５２によりデコードされてコントロール・
バス３４を介してアクセスされる要素の適正な制御信号
を発生させる。プロセッサ・セクション３２はマイクロ
プロセッサ４８に対する割込を制御する割込プロセッサ
５３も備えている。
のマイクロプロセッサ４８の周辺に構築されており、こ
のマイクロプロセッサ４８はプログラマブル読み出し専
用メモリ（ＰＲＯＭ）５１に記憶されているプログラム
命令を実行する。マイクロプロセッサ４８は、本質的に
メモリ・マップド・デバイスであり、これに直接接続さ
れる入出力ラインを備えてはいない。従って、コントロ
ール・バス３４〜アドレス・バス３６上の他の要素に対
するアクセスは、アドレス・バス３６上にアドレスを発
行することにより達成されなければならない。マイクロ
プロセッサ４８から送出されるアドレスは、アドレス・
デコード回路５２によりデコードされてコントロール・
バス３４を介してアクセスされる要素の適正な制御信号
を発生させる。プロセッサ・セクション３２はマイクロ
プロセッサ４８に対する割込を制御する割込プロセッサ
５３も備えている。
【００２７】データ転送肯定応答及びバス・エラー（Ｄ
ＴＡＣＫ／ＢＥＲＲ）回路５４はコントロール・バス３
４にも接続されている。ＤＴＡＣＫ／ＢＥＲＲ回路５４
はデータ転送の完了を肯定応答するためにプロセッサ・
セクション３２における種々の要素からの信号に応答
し、かつ適正でないアドレス指定又はデータ転送の失敗
の場合にバス・エラー信号を発行する。これらの信号は
マイクロプロセッサ４８に入力されて訂正処理を行なわ
せる。プロセッサ・セクション３２はメイン・システム
・クロック及びリアル・タイム・クロックを含むクロッ
ク回路５５も備えている。
ＴＡＣＫ／ＢＥＲＲ）回路５４はコントロール・バス３
４にも接続されている。ＤＴＡＣＫ／ＢＥＲＲ回路５４
はデータ転送の完了を肯定応答するためにプロセッサ・
セクション３２における種々の要素からの信号に応答
し、かつ適正でないアドレス指定又はデータ転送の失敗
の場合にバス・エラー信号を発行する。これらの信号は
マイクロプロセッサ４８に入力されて訂正処理を行なわ
せる。プロセッサ・セクション３２はメイン・システム
・クロック及びリアル・タイム・クロックを含むクロッ
ク回路５５も備えている。
【００２８】リソース・マネジャー・モジュール１７用
のメイン・ランダム・アクセス・メモリ（ＲＡＭ）即ち
メイン・システム・メモリ５０は、データ・バス３５〜
アドレス・バス３６にも接続されている。メイン・シス
テム・メモリ５０は、１６ビット幅からなるメモリ位置
を備えたメモリであり、プログラマブル・コントローラ
１２全体用のシステム・メモリとして使用される。メイ
ン・システム・メモリ５０は、リソース・マネジャー・
モジュール１７内のマイクロプロセッサ４８の介入なし
に、バックプレーン１１を介してラック１３内の他のモ
ジュールにより直接アクセスすることが可能とされる。
メイン・システム・メモリ５０は、いくつかの機能モジ
ュールにより共有された他のデータと共に、プログラミ
ング端末装置１６を介してユーザにより提供された構成
データを記憶する。
のメイン・ランダム・アクセス・メモリ（ＲＡＭ）即ち
メイン・システム・メモリ５０は、データ・バス３５〜
アドレス・バス３６にも接続されている。メイン・シス
テム・メモリ５０は、１６ビット幅からなるメモリ位置
を備えたメモリであり、プログラマブル・コントローラ
１２全体用のシステム・メモリとして使用される。メイ
ン・システム・メモリ５０は、リソース・マネジャー・
モジュール１７内のマイクロプロセッサ４８の介入なし
に、バックプレーン１１を介してラック１３内の他のモ
ジュールにより直接アクセスすることが可能とされる。
メイン・システム・メモリ５０は、いくつかの機能モジ
ュールにより共有された他のデータと共に、プログラミ
ング端末装置１６を介してユーザにより提供された構成
データを記憶する。
【００２９】図４はリソース・マネジャー・モジュール
１７のメイン・システム・メモリ５０内のデータ構造を
示す。メイン・システム・メモリ５０は個別的な複数の
データ・ファイルを格納しており、これにはプログラマ
ブル・コントローラの動作中に特殊機能を実行するため
のデータが含まれている。データ構造には、整数、浮動
少数点数、ＡＳＣＩＩキャラクタ、及び種々の制御構造
のような種々のデータ形式が含まれる。第１のファイル
６１はメイン・システム・メモリ５０に格納されている
他のファイルのディレトリである。残りのメモリは、シ
ステム・ステータス・ファイル６２、システム・データ
・テーブル６３、及び一組のシステム・サポート・ファ
イル６４に分割されている。
１７のメイン・システム・メモリ５０内のデータ構造を
示す。メイン・システム・メモリ５０は個別的な複数の
データ・ファイルを格納しており、これにはプログラマ
ブル・コントローラの動作中に特殊機能を実行するため
のデータが含まれている。データ構造には、整数、浮動
少数点数、ＡＳＣＩＩキャラクタ、及び種々の制御構造
のような種々のデータ形式が含まれる。第１のファイル
６１はメイン・システム・メモリ５０に格納されている
他のファイルのディレトリである。残りのメモリは、シ
ステム・ステータス・ファイル６２、システム・データ
・テーブル６３、及び一組のシステム・サポート・ファ
イル６４に分割されている。
【００３０】システム・ステータス・ファイル６２に
は、プログラマブル・コントローラ１２全体の構成に関
するデータが含まれている。このシステム・ステータス
・ファイル６２には、システムのオペレータによるエネ
ーブルされたプログラマブル・コントローラについてユ
ーザにより選択可能な種々の特性を識別する情報が含ま
れている。メイン・システム・メモリ５０のこの部分に
は、年、月及び日時に関するリアル・タイム・クロック
・データも含まれている。このセクションの他のサブ・
ファイル内には、障害が発生したときに実行されるべき
プログラム命令を示すポインタと共に、種々のシステム
障害及びエラーの発生及び種類を示すディジタル・ワー
ドが格納されている。システム・ステータス・ファイル
６２の１セクションは、各モジュールをアクセスするた
めに必要な相対モジュール番号及びアドレス・ポインタ
と共に、当該システムにおいて活性な全てのモジュール
の番号及び種類をリストにしている。例えば、１以上の
プログラム実行プロセッサ・モジュール１９又は入出力
スキャナー・モジュール２０がラック１３内に存在する
ときは、ユーザは、その種類の種々のモジュールを識別
するためにモジュール上のサム・ホイールにより固有の
番号を割り付けなければならない。このサム・ホイール
による設定は、当該システムの初期起動中にリソース・
マネジャー・モジュール１７により読み取られ、システ
ム・ステータス・ファイル６２の当該部分に格納され
る。
は、プログラマブル・コントローラ１２全体の構成に関
するデータが含まれている。このシステム・ステータス
・ファイル６２には、システムのオペレータによるエネ
ーブルされたプログラマブル・コントローラについてユ
ーザにより選択可能な種々の特性を識別する情報が含ま
れている。メイン・システム・メモリ５０のこの部分に
は、年、月及び日時に関するリアル・タイム・クロック
・データも含まれている。このセクションの他のサブ・
ファイル内には、障害が発生したときに実行されるべき
プログラム命令を示すポインタと共に、種々のシステム
障害及びエラーの発生及び種類を示すディジタル・ワー
ドが格納されている。システム・ステータス・ファイル
６２の１セクションは、各モジュールをアクセスするた
めに必要な相対モジュール番号及びアドレス・ポインタ
と共に、当該システムにおいて活性な全てのモジュール
の番号及び種類をリストにしている。例えば、１以上の
プログラム実行プロセッサ・モジュール１９又は入出力
スキャナー・モジュール２０がラック１３内に存在する
ときは、ユーザは、その種類の種々のモジュールを識別
するためにモジュール上のサム・ホイールにより固有の
番号を割り付けなければならない。このサム・ホイール
による設定は、当該システムの初期起動中にリソース・
マネジャー・モジュール１７により読み取られ、システ
ム・ステータス・ファイル６２の当該部分に格納され
る。
【００３１】システム・データ・テーブル６３には１以
上のモジュールにより共有されたデータが含まれてい
る。例えば、あるプログラム実行プロセッサ・モジュー
ル１９からの種々の計算結果は、メイン・システム・メ
モリ５０の当該部分に格納可能にされているので、他の
プログラム実行プロセッサ・モジュールがデータを容易
に読み取ることができる。リソース・マネジャー・モジ
ュール１７の通信セクション３３を介して受信されたデ
ータ、又は送信されるべきデータを格納するために、メ
モリ空間がシステム・データ・テーブル６３内に割り付
けられている。ラック１３内の他のモジュールは直接、
これらの記憶位置をアクセスすることができる。
上のモジュールにより共有されたデータが含まれてい
る。例えば、あるプログラム実行プロセッサ・モジュー
ル１９からの種々の計算結果は、メイン・システム・メ
モリ５０の当該部分に格納可能にされているので、他の
プログラム実行プロセッサ・モジュールがデータを容易
に読み取ることができる。リソース・マネジャー・モジ
ュール１７の通信セクション３３を介して受信されたデ
ータ、又は送信されるべきデータを格納するために、メ
モリ空間がシステム・データ・テーブル６３内に割り付
けられている。ラック１３内の他のモジュールは直接、
これらの記憶位置をアクセスすることができる。
【００３２】システム・データ・テーブル６３には、リ
ソース・マネジャー・モジュール１７により用いられる
か、又はプログラム実行プロセッサ・モジュール１９若
しくは入出力スキャナー・モジュール２０のような多数
の他のモジュールが通常に用いる種々のシステム・カウ
ンタ及び変数の値も含まれている。システム・データ・
テーブル６３内の最終のサブ・ファイルは、ユーザがプ
ログラマブル・コントローラにロードした種々のプログ
ラムのためにユーザが定義したデータ用に割り付けられ
たメモリ空間である。
ソース・マネジャー・モジュール１７により用いられる
か、又はプログラム実行プロセッサ・モジュール１９若
しくは入出力スキャナー・モジュール２０のような多数
の他のモジュールが通常に用いる種々のシステム・カウ
ンタ及び変数の値も含まれている。システム・データ・
テーブル６３内の最終のサブ・ファイルは、ユーザがプ
ログラマブル・コントローラにロードした種々のプログ
ラムのためにユーザが定義したデータ用に割り付けられ
たメモリ空間である。
【００３３】メイン・システム・メモリ５０の最後のシ
ステム・サポート・ファイル６４は、システム・サポー
ト・ファイルに割り付けられている。これらのシステム
・サポート・ファイルには、機能チャート・プログラム
用のソース・プログラム情報が含まれている。リソース
・マネジャー・モジュール１７は機能チャート・プログ
ラムを直接実行することはない。しかし、以下で説明す
るように、機能チャートは、プログラミング段階で用い
られてプログラム実行プロセッサ・モジュール１９の動
作を指示するために用いるデータを発生させる。機能チ
ャートのソース・バージョンは、後でこれらのプログラ
ムの編集ができるようにするために、プログラミング端
末装置１６上の表示に利用可能でなければならない。こ
れも以下で説明するように、システム・サポート・ファ
イル６４は機能チャートの種々の分岐を実行するための
同時動作のカウンタを備えている。各モジュールにおけ
るローカル・メモリはそのステータスに関するデータを
備えているが、いくつかの場合では、これらのモジュー
ルがこれらのデータを保持するためのバッテリを持って
いない。電源を落とした後で、このような揮発性の情報
を保持するために、これらのモジュールのステータス情
報は、メイン・システム・メモリ５０のシステム・サポ
ート・ファイル６４のサブ・ファイルにコピーされる。
ステム・サポート・ファイル６４は、システム・サポー
ト・ファイルに割り付けられている。これらのシステム
・サポート・ファイルには、機能チャート・プログラム
用のソース・プログラム情報が含まれている。リソース
・マネジャー・モジュール１７は機能チャート・プログ
ラムを直接実行することはない。しかし、以下で説明す
るように、機能チャートは、プログラミング段階で用い
られてプログラム実行プロセッサ・モジュール１９の動
作を指示するために用いるデータを発生させる。機能チ
ャートのソース・バージョンは、後でこれらのプログラ
ムの編集ができるようにするために、プログラミング端
末装置１６上の表示に利用可能でなければならない。こ
れも以下で説明するように、システム・サポート・ファ
イル６４は機能チャートの種々の分岐を実行するための
同時動作のカウンタを備えている。各モジュールにおけ
るローカル・メモリはそのステータスに関するデータを
備えているが、いくつかの場合では、これらのモジュー
ルがこれらのデータを保持するためのバッテリを持って
いない。電源を落とした後で、このような揮発性の情報
を保持するために、これらのモジュールのステータス情
報は、メイン・システム・メモリ５０のシステム・サポ
ート・ファイル６４のサブ・ファイルにコピーされる。
【００３４】このシステム・サポート・ファイル６４に
はリソース・マネジャー・モジュール１７の通信セクシ
ョン３３を構成するための通信パラメータも格納され
る。特に、これらのパラメータには、直列データ信号フ
ォーマット用のボー・レート、ワード・サイズ及び制御
ビットも含まれている。例えば、メイン・システム・メ
モリ５０のこの部分には、プログラミング端末装置１６
と通信をするためのパラメータが格納されている。更
に、前述のように、ローカル・エリア・ネットワークを
介して多数のプログラマブル・コントローラを接続する
ことができるが、この場合には、ローカル・エリア・ネ
ットワークを介してどのように通信をするかを指示する
パラメータが各プログラマブル・コントローラに設けら
れる必要がある。
はリソース・マネジャー・モジュール１７の通信セクシ
ョン３３を構成するための通信パラメータも格納され
る。特に、これらのパラメータには、直列データ信号フ
ォーマット用のボー・レート、ワード・サイズ及び制御
ビットも含まれている。例えば、メイン・システム・メ
モリ５０のこの部分には、プログラミング端末装置１６
と通信をするためのパラメータが格納されている。更
に、前述のように、ローカル・エリア・ネットワークを
介して多数のプログラマブル・コントローラを接続する
ことができるが、この場合には、ローカル・エリア・ネ
ットワークを介してどのように通信をするかを指示する
パラメータが各プログラマブル・コントローラに設けら
れる必要がある。
【００３５】通信セクション３３は、プログラミング端
末装置１６及びローカル・エリア・ネットワーク用の直
列通信リンクのためにプログラマブル・コントローラを
インタフェースする。この通信セクション３３には、Ｒ
Ｓ２３２、ＲＳ４２３又はＲＳ４２２のような直列信号
標準用のドライバが備えられている。
末装置１６及びローカル・エリア・ネットワーク用の直
列通信リンクのためにプログラマブル・コントローラを
インタフェースする。この通信セクション３３には、Ｒ
Ｓ２３２、ＲＳ４２３又はＲＳ４２２のような直列信号
標準用のドライバが備えられている。
【００３６】リソース・マネジャー・モジュール１７
は、コントロール・システム１０及び外部の通信インタ
フェースの初期化を制御するオペレーティング・システ
ム・プログラムを実行する。リソース・マネジャー・モ
ジュール１７は、制御中の装置を作動させるユーザ定義
の制御プログラムを実行することはない。これは、１プ
ロセッサ・モジュール又は複数のプロセッサ・モジュー
ルの機能である。
は、コントロール・システム１０及び外部の通信インタ
フェースの初期化を制御するオペレーティング・システ
ム・プログラムを実行する。リソース・マネジャー・モ
ジュール１７は、制御中の装置を作動させるユーザ定義
の制御プログラムを実行することはない。これは、１プ
ロセッサ・モジュール又は複数のプロセッサ・モジュー
ルの機能である。
【００３７】プログラム実行プロセッサ・モジュール プログラム実行プロセッサ・モジュール１９は、ラダー
・プログラムのような特殊なユーザ制御プログラムを格
納し、実行する。これらプログラム実行プロセッサ・モ
ジュール１９のうちの一つを図５に概要的に示す。プロ
グラム実行プロセッサ・モジュール１９は、このような
プログラムを実行中に、種々の入出力スキャナー・モジ
ュール２０のメモリ内の入力イメージ・テーブルから検
知装置のステータスを読み出し、またそのメモリからの
出力データを入出力スキャナー・モジュール２０の出力
イメージ・テーブルに書き込む。データはリソース・マ
ネジャー・モジュール１７内のメイン・システム・メモ
リ５０からも得られる。
・プログラムのような特殊なユーザ制御プログラムを格
納し、実行する。これらプログラム実行プロセッサ・モ
ジュール１９のうちの一つを図５に概要的に示す。プロ
グラム実行プロセッサ・モジュール１９は、このような
プログラムを実行中に、種々の入出力スキャナー・モジ
ュール２０のメモリ内の入力イメージ・テーブルから検
知装置のステータスを読み出し、またそのメモリからの
出力データを入出力スキャナー・モジュール２０の出力
イメージ・テーブルに書き込む。データはリソース・マ
ネジャー・モジュール１７内のメイン・システム・メモ
リ５０からも得られる。
【００３８】各プログラム実行プロセッサ・モジュール
１９は、これらのタスクを実行するために、バックプレ
ーン１１に接続された一組の内部バス即ち制御バス７
１、データ・バス７２及びアドレス・バス７３を有す
る。特に、プログラム実行プロセッサ・モジュール１９
は、３２ビットのデータ・バス７２、一組の制御バス７
１の制御ライン、及びアドレス・バス７３を有する。こ
れらは、それぞれの組のトライステート、双方向のトラ
ンスミッション・ゲート７４及び７６によりバックプレ
ーン１１のデータ・バス２８及びアドレス・バス２９に
接続されている。これらトランスミッション・ゲート７
４及び７６の動作は、バックプレーン１１の制御バス２
７及びプログラム実行プロセッサ・モジュール１９の制
御バス７１に接続された内部バス制御回路７５により管
理されている。
１９は、これらのタスクを実行するために、バックプレ
ーン１１に接続された一組の内部バス即ち制御バス７
１、データ・バス７２及びアドレス・バス７３を有す
る。特に、プログラム実行プロセッサ・モジュール１９
は、３２ビットのデータ・バス７２、一組の制御バス７
１の制御ライン、及びアドレス・バス７３を有する。こ
れらは、それぞれの組のトライステート、双方向のトラ
ンスミッション・ゲート７４及び７６によりバックプレ
ーン１１のデータ・バス２８及びアドレス・バス２９に
接続されている。これらトランスミッション・ゲート７
４及び７６の動作は、バックプレーン１１の制御バス２
７及びプログラム実行プロセッサ・モジュール１９の制
御バス７１に接続された内部バス制御回路７５により管
理されている。
【００３９】プログラム実行プロセッサ・モジュール１
９の残りの要素は、制御バス７１〜アドレス・バス７３
に接続されている。これら制御バス７１〜アドレス・バ
ス７３はマイクロプロセッサ７８に接続されており、こ
のマイクロプロセッサ７８は割込インタフェース回路７
９に接続された割込ポートを有する。この割込インタフ
ェース回路７９は、プログラム実行プロセッサ・モジュ
ール１９の前面の端子に接続された４本の外部割込ライ
ンと、プログラム実行プロセッサ・モジュール１９内の
回路の内部割込ラインから信号を受け取る。これら外部
割込ライン又は内部割込ラインのうちのいずれかにおけ
る信号は、マイクロプロセッサ７８に通常プログラムの
実行を中断させ、その割込ラインに対応したルーチンを
実行させる。
９の残りの要素は、制御バス７１〜アドレス・バス７３
に接続されている。これら制御バス７１〜アドレス・バ
ス７３はマイクロプロセッサ７８に接続されており、こ
のマイクロプロセッサ７８は割込インタフェース回路７
９に接続された割込ポートを有する。この割込インタフ
ェース回路７９は、プログラム実行プロセッサ・モジュ
ール１９の前面の端子に接続された４本の外部割込ライ
ンと、プログラム実行プロセッサ・モジュール１９内の
回路の内部割込ラインから信号を受け取る。これら外部
割込ライン又は内部割込ラインのうちのいずれかにおけ
る信号は、マイクロプロセッサ７８に通常プログラムの
実行を中断させ、その割込ラインに対応したルーチンを
実行させる。
【００４０】プログラム実行プロセッサ・モジュール１
９の処理能力は、浮動少数点一致コ・プロセッサ８０
と、ビット・コ・プロセッサ８２とによっもてサポート
されている。ビット・コ・プロセッサ８２はデータ・ワ
ードの個々のビットについてブール代数論理演算を実行
するカスタム集積回路である。ビット・コ・プロセッサ
８２は、従来、プログラマブル・コントローラにおいて
一組のラダー・ダイアグラム命令を実行するために用い
られていたものであり、「機能チャート・インタプリー
タを有するプログラマブル・コントローラ」と題した米
国特許第４，７４２，４４３号に説明されたハードワイ
ヤード・ロジックを用いる。
９の処理能力は、浮動少数点一致コ・プロセッサ８０
と、ビット・コ・プロセッサ８２とによっもてサポート
されている。ビット・コ・プロセッサ８２はデータ・ワ
ードの個々のビットについてブール代数論理演算を実行
するカスタム集積回路である。ビット・コ・プロセッサ
８２は、従来、プログラマブル・コントローラにおいて
一組のラダー・ダイアグラム命令を実行するために用い
られていたものであり、「機能チャート・インタプリー
タを有するプログラマブル・コントローラ」と題した米
国特許第４，７４２，４４３号に説明されたハードワイ
ヤード・ロジックを用いる。
【００４１】３つのプロセッサ回路即ちマイクロプロセ
ッサ７８、浮動少数点一致コ・プロセッサ８０及びビッ
ト・コ・プロセッサ８２は、コントロール・プログラム
に含まれている特殊型式の命令を実行するように協同し
た動作をする。マイクロプロセッサ７８は、コントロー
ル・プログラムの実行を開始することが可能であって、
浮動少数点の算術演算関数の処理に来ると、浮動少数点
一致コ・プロセッサ８０をエネーブルして、演算処理を
完了し、完了した時点でマイクロプロセッサ７８がプロ
グラムの実行を再開するまでは、処理機能を引き渡す。
コントロール・プログラムが１データ・ビット処理を要
求するときは、マイクロプロセッサ７８は、直ちに、ビ
ット・コ・プロセッサ８２内のプログラム・カウンタに
制御プログラムのアドレスを書き込んで、ビット・コ・
プロセッサ８２に対する制御を放棄する。次に、ビット
・コ・プロセッサ８２は、制御バス７１〜アドレス・バ
ス７３からマイクロプロセッサ７８を切り離し、かつ停
止命令に来るまで後続の制御プログラムの命令を実行す
る。この時点で、ビット・コ・プロセッサ８２は制御バ
ス７１を介してマイクロプロセッサ７８にバスの制御及
び制御プログラムの実行を再開するように信号を送出す
る。ラダー型式の典型的な制御プログラムの約８５〜９
０％は、ビット・コ・プロセッサ８２により実行可能と
される。マイクロプロセッサ７８と連係したビット・コ
・プロセッサ８２の動作は、すぐ前で述べた米国特許明
細書において詳細に説明されている。
ッサ７８、浮動少数点一致コ・プロセッサ８０及びビッ
ト・コ・プロセッサ８２は、コントロール・プログラム
に含まれている特殊型式の命令を実行するように協同し
た動作をする。マイクロプロセッサ７８は、コントロー
ル・プログラムの実行を開始することが可能であって、
浮動少数点の算術演算関数の処理に来ると、浮動少数点
一致コ・プロセッサ８０をエネーブルして、演算処理を
完了し、完了した時点でマイクロプロセッサ７８がプロ
グラムの実行を再開するまでは、処理機能を引き渡す。
コントロール・プログラムが１データ・ビット処理を要
求するときは、マイクロプロセッサ７８は、直ちに、ビ
ット・コ・プロセッサ８２内のプログラム・カウンタに
制御プログラムのアドレスを書き込んで、ビット・コ・
プロセッサ８２に対する制御を放棄する。次に、ビット
・コ・プロセッサ８２は、制御バス７１〜アドレス・バ
ス７３からマイクロプロセッサ７８を切り離し、かつ停
止命令に来るまで後続の制御プログラムの命令を実行す
る。この時点で、ビット・コ・プロセッサ８２は制御バ
ス７１を介してマイクロプロセッサ７８にバスの制御及
び制御プログラムの実行を再開するように信号を送出す
る。ラダー型式の典型的な制御プログラムの約８５〜９
０％は、ビット・コ・プロセッサ８２により実行可能と
される。マイクロプロセッサ７８と連係したビット・コ
・プロセッサ８２の動作は、すぐ前で述べた米国特許明
細書において詳細に説明されている。
【００４２】読み出し専用メモリ（ＲＯＭ）８４及び読
み出し−書き込みランダム・アクセス・メモリ（ＲＡ
Ｍ）８５は、プログラム実行プロセッサ・モジュール１
９内の３つの内部バス即ち制御バス７１〜アドレス・バ
ス７３に接続されている。ＲＯＭ８４は３つのマイクロ
プロセッサ７８、浮動少数点一致コ・プロセッサ８０及
びビット・コ・プロセッサ８２のために命令及び定数用
のメモリ位置を備えている。ＲＡＭ８５はプログラム実
行プロセッサ・モジュール１９により実行されるオペラ
ンド及び種々の計算結果用のメモリとなる。プログラム
実行プロセッサ・モジュール１９により実行されるべき
ユーザ定義の制御プログラムは、そのＲＡＭ８５内にも
備えられている。
み出し−書き込みランダム・アクセス・メモリ（ＲＡ
Ｍ）８５は、プログラム実行プロセッサ・モジュール１
９内の３つの内部バス即ち制御バス７１〜アドレス・バ
ス７３に接続されている。ＲＯＭ８４は３つのマイクロ
プロセッサ７８、浮動少数点一致コ・プロセッサ８０及
びビット・コ・プロセッサ８２のために命令及び定数用
のメモリ位置を備えている。ＲＡＭ８５はプログラム実
行プロセッサ・モジュール１９により実行されるオペラ
ンド及び種々の計算結果用のメモリとなる。プログラム
実行プロセッサ・モジュール１９により実行されるべき
ユーザ定義の制御プログラムは、そのＲＡＭ８５内にも
備えられている。
【００４３】図６はプログラム実行プロセッサ・モジュ
ール１９のデータ構造を示す。ＲＡＭ８５には、モジュ
ールの動作に関するステータス情報を含むセクション９
０が備えられている。各プログラム実行プロセッサ・モ
ジュール１９はそれ自身のデータ・テーブル９１も備え
るものであり、データ・テーブル９１はＲＡＭ８５に格
納されている。このデータ・テーブル９１には、種々の
カウンタ、タイマ及び中間計算値用のメモリ位置が備え
られている。ＲＡＭ８５は、制御プログラムの格納に最
大の割り付けをしている。この制御プログラムは、プロ
グラム実行プロセッサ・モジュール１９により実行され
るべき編集済みプログラム、独立したバックグラウンド
・タスク及び種々の割込ルーチンを含む。この制御プロ
グラムを適正に実行するために、「記述子」と呼ばれる
機能チャートのデータを含むサポート・プログラムは、
プログラム領域９２内にも備えられている。ここで、
「同期モード」と呼ばれるプログラム実行プロセッサ・
モジュール１９の１動作モードでは、プログラム実行プ
ロセッサ・モジュール１９が入出力スキャナー・モジュ
ール２０からの入力イメージ・テーブルの全体をそれ自
身のＲＡＭ８５へ周期的にコピーする。入出力イメージ
・テーブルにおけるこのコピー用のメモリ空間は、メモ
リ・セクション９３に備えられている。
ール１９のデータ構造を示す。ＲＡＭ８５には、モジュ
ールの動作に関するステータス情報を含むセクション９
０が備えられている。各プログラム実行プロセッサ・モ
ジュール１９はそれ自身のデータ・テーブル９１も備え
るものであり、データ・テーブル９１はＲＡＭ８５に格
納されている。このデータ・テーブル９１には、種々の
カウンタ、タイマ及び中間計算値用のメモリ位置が備え
られている。ＲＡＭ８５は、制御プログラムの格納に最
大の割り付けをしている。この制御プログラムは、プロ
グラム実行プロセッサ・モジュール１９により実行され
るべき編集済みプログラム、独立したバックグラウンド
・タスク及び種々の割込ルーチンを含む。この制御プロ
グラムを適正に実行するために、「記述子」と呼ばれる
機能チャートのデータを含むサポート・プログラムは、
プログラム領域９２内にも備えられている。ここで、
「同期モード」と呼ばれるプログラム実行プロセッサ・
モジュール１９の１動作モードでは、プログラム実行プ
ロセッサ・モジュール１９が入出力スキャナー・モジュ
ール２０からの入力イメージ・テーブルの全体をそれ自
身のＲＡＭ８５へ周期的にコピーする。入出力イメージ
・テーブルにおけるこのコピー用のメモリ空間は、メモ
リ・セクション９３に備えられている。
【００４４】プログラム実行プロセッサ・モジュール１
９の最後の要素は、制御及びステータス回路８８であ
る。制御及びステータス回路８８はプロセッサ・モジュ
ールのステータスを監視すると共に、制御バス７１の種
々のライン上に適正な制御信号を供給して通常の方法に
より種々の要素をエネーブルさせる。前述のように、入
出力スキャナー・モジュール２０は、プログラム実行プ
ロセッサ・モジュール１９から外部リモート入出力ラッ
ク２４における入出力モジュール２５へデータの転送を
取り扱う。
９の最後の要素は、制御及びステータス回路８８であ
る。制御及びステータス回路８８はプロセッサ・モジュ
ールのステータスを監視すると共に、制御バス７１の種
々のライン上に適正な制御信号を供給して通常の方法に
より種々の要素をエネーブルさせる。前述のように、入
出力スキャナー・モジュール２０は、プログラム実行プ
ロセッサ・モジュール１９から外部リモート入出力ラッ
ク２４における入出力モジュール２５へデータの転送を
取り扱う。
【００４５】入出力スキャナー・モジュール 図１及び図２を参照すると、入出力スキャナー・モジュ
ール２０がプログラマブル・コントローラ１２を１又は
それ以上の外部リモート入出力ラック２４に接続させて
いる。外部リモート入出力ラック２４には、プログラマ
ブル・コントローラに対するセンサ即ち入力装置と、ア
クチュエータ即ち出力装置のインタフェースを行なう入
出力モジュール２５が含まれている。各入出力スキャナ
ー・モジュール２０は、外部リモート入出力ラック２４
に接続されている入力装置のステータスに関する入力デ
ータを周期的に要求し、この入力データをモジュールの
入力イメージ・テーブルに格納して他のプログラマブル
・コントローラ・モジュール、例えばプログラム実行プ
ロセッサ・モジュール１９が読み出すようにする。入出
力スキャナー・モジュール２０は、他のプログラム実行
プロセッサ・モジュール、例えばプログラム実行プロセ
ッサ・モジュール１９から受け取る出力データのイメー
ジ・テーブルも備えている。入出力スキャナー・モジュ
ール２０の出力データのイメージ・テーブル内の更新さ
れた出力データは、その外部リモート入出力ラック２４
に、規則的な間隔で、転送されてそれらラック１３に接
続された種々のアクチュエータを制御する。
ール２０がプログラマブル・コントローラ１２を１又は
それ以上の外部リモート入出力ラック２４に接続させて
いる。外部リモート入出力ラック２４には、プログラマ
ブル・コントローラに対するセンサ即ち入力装置と、ア
クチュエータ即ち出力装置のインタフェースを行なう入
出力モジュール２５が含まれている。各入出力スキャナ
ー・モジュール２０は、外部リモート入出力ラック２４
に接続されている入力装置のステータスに関する入力デ
ータを周期的に要求し、この入力データをモジュールの
入力イメージ・テーブルに格納して他のプログラマブル
・コントローラ・モジュール、例えばプログラム実行プ
ロセッサ・モジュール１９が読み出すようにする。入出
力スキャナー・モジュール２０は、他のプログラム実行
プロセッサ・モジュール、例えばプログラム実行プロセ
ッサ・モジュール１９から受け取る出力データのイメー
ジ・テーブルも備えている。入出力スキャナー・モジュ
ール２０の出力データのイメージ・テーブル内の更新さ
れた出力データは、その外部リモート入出力ラック２４
に、規則的な間隔で、転送されてそれらラック１３に接
続された種々のアクチュエータを制御する。
【００４６】特に図７を参照すると、各入出力スキャナ
ー・モジュール２０は３つのバックプレーン・バス即ち
制御バス２７〜アドレス・バス２９に接続されている。
入出力スキャナー・モジュール２０は、一組のアドレス
・バス・ゲ−ト１０４及び一組のデータ・バス・ゲ−ト
１０６によりバックプレーン１１に接続された一組の内
部バス即ち制御バス１０１、データ・バス１０２及びア
ドレス・バス１０３を備えている。これら２つのトラン
スミッション・ゲ−ト即ちアドレス・バス・ゲ−ト１０
４及びデータ・バス・ゲ−ト１０６は、内部バス制御回
路１０８により制御されており、内部バス制御回路１０
８は制御バス１０１を介してアドレス・バス・ゲ−ト１
０４及びデータ・バス・ゲ−ト１０６に信号を送出す
る。メインＲＡＭ１１０と呼ばれるローカル・ランダム
・アクセス・メモリは、３つの内部バス即ち制御バス１
０１〜アドレス・バス１０３に接続されている。このメ
インＲＡＭ１１０は外部リモート入出力ラック２４から
入出力スキャナー・モジュール２０へ入力されているセ
ンサ情報用の入力イメージ・テーブルを格納し、また外
部リモート入出力ラック２４に出力されている出力デー
タ用の出力イメージ・テーブルも格納している。
ー・モジュール２０は３つのバックプレーン・バス即ち
制御バス２７〜アドレス・バス２９に接続されている。
入出力スキャナー・モジュール２０は、一組のアドレス
・バス・ゲ−ト１０４及び一組のデータ・バス・ゲ−ト
１０６によりバックプレーン１１に接続された一組の内
部バス即ち制御バス１０１、データ・バス１０２及びア
ドレス・バス１０３を備えている。これら２つのトラン
スミッション・ゲ−ト即ちアドレス・バス・ゲ−ト１０
４及びデータ・バス・ゲ−ト１０６は、内部バス制御回
路１０８により制御されており、内部バス制御回路１０
８は制御バス１０１を介してアドレス・バス・ゲ−ト１
０４及びデータ・バス・ゲ−ト１０６に信号を送出す
る。メインＲＡＭ１１０と呼ばれるローカル・ランダム
・アクセス・メモリは、３つの内部バス即ち制御バス１
０１〜アドレス・バス１０３に接続されている。このメ
インＲＡＭ１１０は外部リモート入出力ラック２４から
入出力スキャナー・モジュール２０へ入力されているセ
ンサ情報用の入力イメージ・テーブルを格納し、また外
部リモート入出力ラック２４に出力されている出力デー
タ用の出力イメージ・テーブルも格納している。
【００４７】入出力スキャナー・モジュール２０内のマ
イクロプロセッサ１１２はＲＯＭ１１４に格納されたフ
ァームウエア・プログラムを実行する。このファームウ
エア・プログラムは、各外部リモート入出力ラック２４
を周期的にアクセスして関連の入力装置からのステータ
ス・データを収集し、このステータス・データを外部リ
モート入出力ラック２４に送出する。このステータス・
データは入出力ネットワーク・インタフェース１１６を
介して交換され、入出力ネットワーク・インタフェース
１１６は入出力スキャナー・モジュール２０における制
御バス１０１〜アドレス・バス１０３に接続されてい
る。入出力ネットワーク・インタフェース１１６は、入
出力スキャナー・モジュール２０の並列データ・フォー
マットと直列データ・リンク１５の直列データ転送プロ
トコルとの間で電気的なインタフェースを行っている。
このような２つの直列データ・リンク１５を一つの入出
力スキャナー・モジュール２０に接続することができ
る。
イクロプロセッサ１１２はＲＯＭ１１４に格納されたフ
ァームウエア・プログラムを実行する。このファームウ
エア・プログラムは、各外部リモート入出力ラック２４
を周期的にアクセスして関連の入力装置からのステータ
ス・データを収集し、このステータス・データを外部リ
モート入出力ラック２４に送出する。このステータス・
データは入出力ネットワーク・インタフェース１１６を
介して交換され、入出力ネットワーク・インタフェース
１１６は入出力スキャナー・モジュール２０における制
御バス１０１〜アドレス・バス１０３に接続されてい
る。入出力ネットワーク・インタフェース１１６は、入
出力スキャナー・モジュール２０の並列データ・フォー
マットと直列データ・リンク１５の直列データ転送プロ
トコルとの間で電気的なインタフェースを行っている。
このような２つの直列データ・リンク１５を一つの入出
力スキャナー・モジュール２０に接続することができ
る。
【００４８】以上で説明したプログラマブル・コントロ
ーラ１２の構造は、米国特許第４，８５８，１０１号明
細書において説明しているものに類似している。この文
献はユーザがプログラマブル・コントローラをどのよう
にプログラムするかの方法、及び機械の作動を管理する
ためにユーザ定義の制御プログラムをどのように実行す
るかの方法も詳細に説明している。従来のこのプログラ
マブル・コントローラは、第１のプログラマブル・コン
トローラが誤動作する場合に第２のプログラマブル・コ
ントローラを用いてバックアップさせることができる機
構を備えていない。
ーラ１２の構造は、米国特許第４，８５８，１０１号明
細書において説明しているものに類似している。この文
献はユーザがプログラマブル・コントローラをどのよう
にプログラムするかの方法、及び機械の作動を管理する
ためにユーザ定義の制御プログラムをどのように実行す
るかの方法も詳細に説明している。従来のこのプログラ
マブル・コントローラは、第１のプログラマブル・コン
トローラが誤動作する場合に第２のプログラマブル・コ
ントローラを用いてバックアップさせることができる機
構を備えていない。
【００４９】バックアップ・モジュール 図１に示すように、２つのプログラマブル・コントロー
ラ１２′及び１２″は直列データ通信リンク２１及び制
御ケーブル２３により接続されたそれぞれ同一のバック
アップ・モジュール２２′及び２２″を含む。このバッ
クアップ・モジュール２２の機能を、第１のプログラマ
ブル・コントローラ１２′におけるバックアップ・モジ
ュール２２′の動作に関連させて説明しよう。
ラ１２′及び１２″は直列データ通信リンク２１及び制
御ケーブル２３により接続されたそれぞれ同一のバック
アップ・モジュール２２′及び２２″を含む。このバッ
クアップ・モジュール２２の機能を、第１のプログラマ
ブル・コントローラ１２′におけるバックアップ・モジ
ュール２２′の動作に関連させて説明しよう。
【００５０】図８を参照すると、バックアップ・モジュ
ール２２′がバックプレーン・インタフェース回路１２
４によりバックプレーン１１の制御バス２７〜アドレス
・バス２９に接続されている。このバックプレーン・イ
ンタフェース回路１２４は、アドレス・バス及びデータ
・バス用の２組の双方向データ・バッファと、各組のバ
スの制御ラインに接続された内部バス制御回路とからな
る。バックプレーン・インタフェース回路１２４のこれ
らの要素は、前述のモジュールをバックプレーン１１に
接続する装置に類似している。
ール２２′がバックプレーン・インタフェース回路１２
４によりバックプレーン１１の制御バス２７〜アドレス
・バス２９に接続されている。このバックプレーン・イ
ンタフェース回路１２４は、アドレス・バス及びデータ
・バス用の２組の双方向データ・バッファと、各組のバ
スの制御ラインに接続された内部バス制御回路とからな
る。バックプレーン・インタフェース回路１２４のこれ
らの要素は、前述のモジュールをバックプレーン１１に
接続する装置に類似している。
【００５１】バックプレーン・インタフェース回路１２
４は、バックアップ・モジュール２２内の制御バス１２
１、データ・バス１２２、及びアドレス・バス１２３に
接続されている。バックアップ・モジュール２２はマイ
クロコンピュータ１２５を備えている。このマイクロコ
ンピュータ１２５は、以下で説明するように、バックア
ップ・モジュール２２の動作を管理するプログラム・メ
モリ１２６内に格納したプログラムを実行するものであ
る。その代りに、プログラム・メモリ１２６は別のバス
によりマイクロコンピュータ１２５に接続されてもよ
い。バックアップ・モジュール２２の動作の過程で用い
られるデータ、及び他のバックアップ・モジュール２２
と交換される付加的なデータは、データ・メモリ１２８
内に格納される。マイクロコンピュータ１２５、プログ
ラム・メモリ１２６及びデータ・メモリ１２８は制御バ
ス１２１〜アドレス・バス１２３に接続されている。マ
イクロコンピュータ１２５はクロック及びタイマ回路１
２７にも接続されている。
４は、バックアップ・モジュール２２内の制御バス１２
１、データ・バス１２２、及びアドレス・バス１２３に
接続されている。バックアップ・モジュール２２はマイ
クロコンピュータ１２５を備えている。このマイクロコ
ンピュータ１２５は、以下で説明するように、バックア
ップ・モジュール２２の動作を管理するプログラム・メ
モリ１２６内に格納したプログラムを実行するものであ
る。その代りに、プログラム・メモリ１２６は別のバス
によりマイクロコンピュータ１２５に接続されてもよ
い。バックアップ・モジュール２２の動作の過程で用い
られるデータ、及び他のバックアップ・モジュール２２
と交換される付加的なデータは、データ・メモリ１２８
内に格納される。マイクロコンピュータ１２５、プログ
ラム・メモリ１２６及びデータ・メモリ１２８は制御バ
ス１２１〜アドレス・バス１２３に接続されている。マ
イクロコンピュータ１２５はクロック及びタイマ回路１
２７にも接続されている。
【００５２】２つのバックアップ・モジュール２２′と
バックアップ・モジュール２２″との間の直列データ通
信リンク２１は、通信インタフェース１３０に接続され
ており、通信インタフェース１３０は続いてバックアッ
プ・モジュール２２内の内部バス即ち制御バス１２１〜
アドレス・バス１２３に接続されている。例えば、デー
タ通信リンクの制御バス１２１はＩＥＥＥ８０２．４に
適合し、そのプロトコルを介して通信をする通常の回路
を有する。以下で説明するように、マイクロコンピュー
タ１２５はプログラマブル・コントローラ１２内の他の
モジュールからデータを周期的に収集し、このデータを
データ・メモリ１２８に一時的に格納する。次いで、こ
のデータをマイクロコンピュータ１２５により直列デー
タ通信リンク２１を介してメッセージとして送信するこ
とにより、データ・メモリ１２８から通信インタフェー
ス１３０へ転送する。
バックアップ・モジュール２２″との間の直列データ通
信リンク２１は、通信インタフェース１３０に接続され
ており、通信インタフェース１３０は続いてバックアッ
プ・モジュール２２内の内部バス即ち制御バス１２１〜
アドレス・バス１２３に接続されている。例えば、デー
タ通信リンクの制御バス１２１はＩＥＥＥ８０２．４に
適合し、そのプロトコルを介して通信をする通常の回路
を有する。以下で説明するように、マイクロコンピュー
タ１２５はプログラマブル・コントローラ１２内の他の
モジュールからデータを周期的に収集し、このデータを
データ・メモリ１２８に一時的に格納する。次いで、こ
のデータをマイクロコンピュータ１２５により直列デー
タ通信リンク２１を介してメッセージとして送信するこ
とにより、データ・メモリ１２８から通信インタフェー
ス１３０へ転送する。
【００５３】同じようにして、直列データ通信リンク２
１の他端におけるバックアップ・モジュール２２″がメ
ッセージを受信し、そのマイクロコンピュータ１２５が
通信インタフェース１３０からメッセージ・データを獲
得し、これをデータ・メモリ１２８に一時的に格納す
る。全てのメッセージを受信した後、マイクロコンピュ
ータ１２５がデータ・メモリ１２８のデータをそのデー
タの種類に従ってバックプレーン・インタフェース回路
１２４及びバックプレーン１１を介し、ラック１３内の
特定のモジュールに転送する。このようなデータは、リ
ソース・マネジャー・モジュール１７に転送されるシス
テム制御情報、又は受信側のプログラマブル・コントロ
ーラ１２内の特定の入出力スキャナー・モジュール２０
に送出される入出力イメージ・テーブルを含むものでよ
い。
１の他端におけるバックアップ・モジュール２２″がメ
ッセージを受信し、そのマイクロコンピュータ１２５が
通信インタフェース１３０からメッセージ・データを獲
得し、これをデータ・メモリ１２８に一時的に格納す
る。全てのメッセージを受信した後、マイクロコンピュ
ータ１２５がデータ・メモリ１２８のデータをそのデー
タの種類に従ってバックプレーン・インタフェース回路
１２４及びバックプレーン１１を介し、ラック１３内の
特定のモジュールに転送する。このようなデータは、リ
ソース・マネジャー・モジュール１７に転送されるシス
テム制御情報、又は受信側のプログラマブル・コントロ
ーラ１２内の特定の入出力スキャナー・モジュール２０
に送出される入出力イメージ・テーブルを含むものでよ
い。
【００５４】２つのバックアップ・モジュール２２′及
び２２″も制御ケーブル２３により接続されており、こ
の制御ケーブル２３を介して信号を交換して、２つのプ
ログラマブル・コントローラ１２′及び１２″のうちの
いずれが活性モードで動作する一次コントローラである
べきか、またいずれがバックアップ・モードで動作する
二次コントローラであるべきかを判断する。制御ケーブ
ル２３は、一次／二次アービタ１３２に接続され、一次
／二次アービタ１３２は制御バス１２１〜アドレス・バ
ス１２３を介してマイクロコンピュータ１２５に接続さ
れている。以下で詳細に説明するように、割込ライン及
び他の制御ラインは、バックアップ・モジュール２２内
における一次／二次アービタ１３２とマイクロコンピュ
ータ１２５との間にも直接存在する。
び２２″も制御ケーブル２３により接続されており、こ
の制御ケーブル２３を介して信号を交換して、２つのプ
ログラマブル・コントローラ１２′及び１２″のうちの
いずれが活性モードで動作する一次コントローラである
べきか、またいずれがバックアップ・モードで動作する
二次コントローラであるべきかを判断する。制御ケーブ
ル２３は、一次／二次アービタ１３２に接続され、一次
／二次アービタ１３２は制御バス１２１〜アドレス・バ
ス１２３を介してマイクロコンピュータ１２５に接続さ
れている。以下で詳細に説明するように、割込ライン及
び他の制御ラインは、バックアップ・モジュール２２内
における一次／二次アービタ１３２とマイクロコンピュ
ータ１２５との間にも直接存在する。
【００５５】制御ケーブル２３の導体を図９に示す。第
１対の導体１３４及び１３５は、システムの初期化又は
リセットの際に用いられ、２つのプログラマブル・コン
トローラ１２′及び１２″のうちのいずれが活性装置に
なり、バックアップ装置になるべきかを判断させる。第
１のプログラマブル・コントローラ１２′は「当方の一
次要求」信号により表わされた信号を発生し、これをケ
ーブルの第１の導体１３４に印加する。この信号は、第
１のプログラマブル・コントローラが活性モードで動作
すべきことを要求していることを表わすものであり、か
つ第２のプログラマブル・コントローラ１２″において
「他方の一次要求」により表わされた入力信号となる。
制御ケーブル２３の第２の導体１３５は、第２のプログ
ラマブル・コントローラ１２″から第１のプログラマブ
ル・コントローラ１２′へ活性の即ち一次装置であるべ
きとする同様の要求を転送する。初期化後、一次装置に
なり、かつ機械を活性に制御するプログラマブル・コン
トローラのみが「当方の一次要求」信号を主張し続け
る。その後、一次プログラマブル・コントローラはその
信号の主張を停止してバックアップのプログラマブル・
コントローラに誤動作を示す。
１対の導体１３４及び１３５は、システムの初期化又は
リセットの際に用いられ、２つのプログラマブル・コン
トローラ１２′及び１２″のうちのいずれが活性装置に
なり、バックアップ装置になるべきかを判断させる。第
１のプログラマブル・コントローラ１２′は「当方の一
次要求」信号により表わされた信号を発生し、これをケ
ーブルの第１の導体１３４に印加する。この信号は、第
１のプログラマブル・コントローラが活性モードで動作
すべきことを要求していることを表わすものであり、か
つ第２のプログラマブル・コントローラ１２″において
「他方の一次要求」により表わされた入力信号となる。
制御ケーブル２３の第２の導体１３５は、第２のプログ
ラマブル・コントローラ１２″から第１のプログラマブ
ル・コントローラ１２′へ活性の即ち一次装置であるべ
きとする同様の要求を転送する。初期化後、一次装置に
なり、かつ機械を活性に制御するプログラマブル・コン
トローラのみが「当方の一次要求」信号を主張し続け
る。その後、一次プログラマブル・コントローラはその
信号の主張を停止してバックアップのプログラマブル・
コントローラに誤動作を示す。
【００５６】他の導体１３６は、第２のプログラマブル
・コントローラ１２″が誤動作していると第１のプログ
ラマブル・コントローラ１２′が疑っていることを表わ
す警告信号を転送する。プログラマブル・コントローラ
１２′からのこの「他方を警告」信号は、プログラマブ
ル・コントローラ１２″において「他方が当方に警告」
により表わされた入力信号となる。導体１３７は、第２
のプログラマブル・コントローラ１２″から第１のプロ
グラマブル・コントローラ１２′へ同様の警告信号を転
送する。
・コントローラ１２″が誤動作していると第１のプログ
ラマブル・コントローラ１２′が疑っていることを表わ
す警告信号を転送する。プログラマブル・コントローラ
１２′からのこの「他方を警告」信号は、プログラマブ
ル・コントローラ１２″において「他方が当方に警告」
により表わされた入力信号となる。導体１３７は、第２
のプログラマブル・コントローラ１２″から第１のプロ
グラマブル・コントローラ１２′へ同様の警告信号を転
送する。
【００５７】プログラマブル・コントローラ１２′とプ
ログラマブル・コントローラ１２″との間で交換される
制御信号のパリティは、導体１３８及び１３９により逆
方向に転送される一対の「パリティ・チェック」信号に
より示される。
ログラマブル・コントローラ１２″との間で交換される
制御信号のパリティは、導体１３８及び１３９により逆
方向に転送される一対の「パリティ・チェック」信号に
より示される。
【００５８】このバックアップ技術は２つのプログラマ
ブル・コントローラ１２′、１２″がいずれも機械を活
性に制御する一次装置になれるようにする。以下で詳細
に説明するように、アービトレーション技術を用いてい
ずれのプログラマブル・コントローラが活性モードで動
作するのかを判断する。このアービトレーション処理は
タイとなってしまうことが考えられる。タイを断ち切る
ために、各プログラマブル・コントローラは「タイ・ブ
レーカ」により表わした入力１４１と、ハイの論理レベ
ルにプルアップされている制御ケーブル端子１４２とを
有する。制御ケーブル２３の一端は、制御ケーブル端子
１４２と入力１４１との間にジャンパ１４４を持ったコ
ネクタを有する。制御ケーブル２３の他端におけるコネ
クタはこのようなジャンパは有していない。２つのプロ
グラマブル・コントローラ１２は正しく動作しているも
のと仮定し、タイが発生すると、その「タイ・ブレー
カ」入力１４１にジャンパ１４４を有するプログラマブ
ル・コントローラ１２′は、通常、活性の制御モードに
入る。また、そのコネクタにジャンパのない他方のプロ
グラマブル・コントローラ１２″は通常、バックアップ
・モードに入る。２つのプログラマブル・コントローラ
１２′及び１２″のうちのいずれが活性モードで動作す
べきかを判断するこのアービトレーションは、そのバッ
クアップ・モジュール２２における一次／二次アービタ
１３２により実行される。
ブル・コントローラ１２′、１２″がいずれも機械を活
性に制御する一次装置になれるようにする。以下で詳細
に説明するように、アービトレーション技術を用いてい
ずれのプログラマブル・コントローラが活性モードで動
作するのかを判断する。このアービトレーション処理は
タイとなってしまうことが考えられる。タイを断ち切る
ために、各プログラマブル・コントローラは「タイ・ブ
レーカ」により表わした入力１４１と、ハイの論理レベ
ルにプルアップされている制御ケーブル端子１４２とを
有する。制御ケーブル２３の一端は、制御ケーブル端子
１４２と入力１４１との間にジャンパ１４４を持ったコ
ネクタを有する。制御ケーブル２３の他端におけるコネ
クタはこのようなジャンパは有していない。２つのプロ
グラマブル・コントローラ１２は正しく動作しているも
のと仮定し、タイが発生すると、その「タイ・ブレー
カ」入力１４１にジャンパ１４４を有するプログラマブ
ル・コントローラ１２′は、通常、活性の制御モードに
入る。また、そのコネクタにジャンパのない他方のプロ
グラマブル・コントローラ１２″は通常、バックアップ
・モードに入る。２つのプログラマブル・コントローラ
１２′及び１２″のうちのいずれが活性モードで動作す
べきかを判断するこのアービトレーションは、そのバッ
クアップ・モジュール２２における一次／二次アービタ
１３２により実行される。
【００５９】図１０を参照すると、一次／二次アービタ
１３２が商業的に入手可能なロジック・アレーを備えた
ステート機械１５０の周辺に構築されている。ステート
機械１５０の動作は、図１１の状態遷移図に基づき、か
つ一次／二次アービタ１３２のための種々の動作ステー
トと、一方のステートから他方のステートへ遷移を発生
させる事象との説明から当該技術分野に習熟する者にと
って明らかである。ステート機械１５０は外部タイマ回
路１５２に接続されている。一次／二次アービタ１３２
は、バックアップ・モジュール２２の制御バス１２１か
らの制御ライン１５３及び１５４上の入力信号により表
わされているように、バックアップ・モジュール２２が
リセットしているとき、及びシステム障害が発生したと
きの表示も受け取っている。これらの制御ライン１５３
及び１５４はＯＲゲート１５５の入力に接続され、ＯＲ
ゲート１５５の出力はステート機械１５０の入力に接続
されている。ステート機械１５０は「割込切り換え」に
より表わした割込信号も発生し、これを図８におけるマ
イクロコンピュータ１２５の割込入力（ＩＲＱ）に直接
供給している。この割込信号は、そのプログラマブル・
コントローラが一次装置になるべきことをマイクロコン
ピュータ１２５に表示する。
１３２が商業的に入手可能なロジック・アレーを備えた
ステート機械１５０の周辺に構築されている。ステート
機械１５０の動作は、図１１の状態遷移図に基づき、か
つ一次／二次アービタ１３２のための種々の動作ステー
トと、一方のステートから他方のステートへ遷移を発生
させる事象との説明から当該技術分野に習熟する者にと
って明らかである。ステート機械１５０は外部タイマ回
路１５２に接続されている。一次／二次アービタ１３２
は、バックアップ・モジュール２２の制御バス１２１か
らの制御ライン１５３及び１５４上の入力信号により表
わされているように、バックアップ・モジュール２２が
リセットしているとき、及びシステム障害が発生したと
きの表示も受け取っている。これらの制御ライン１５３
及び１５４はＯＲゲート１５５の入力に接続され、ＯＲ
ゲート１５５の出力はステート機械１５０の入力に接続
されている。ステート機械１５０は「割込切り換え」に
より表わした割込信号も発生し、これを図８におけるマ
イクロコンピュータ１２５の割込入力（ＩＲＱ）に直接
供給している。この割込信号は、そのプログラマブル・
コントローラが一次装置になるべきことをマイクロコン
ピュータ１２５に表示する。
【００６０】バックプレーン１１のデータ・バス１２２
は一組のデータ・ラッチ１５６に接続されており、デー
タ・ラッチ１５６はデータ・バス１２２により転送され
たマイクロコンピュータ１２５からのデータを格納する
ことにより、「ＣＰＵ書き込み」により表わした制御信
号に応答する。この「ＣＰＵ書き込み」信号は、マイク
ロコンピュータ１２５からデータ・ラッチ１５６のアド
レスを受け取っているアドレス・デコーダ１３１により
発生される。データ・ラッチ１５６に格納された第１の
データ・ビットは、バックアップ・モジュール２２が
「レディー」となって機能する時を表示する。他のデー
タ・ビットは、バックアップ・モジュール２２がプログ
ラマブル・コントローラ１２が二次装置又はバックアッ
プ装置として動作するように適格にされた状態にある時
を表示する。また、第３のデータ・ビットは、ステート
機械１５０が「割込切り換え」信号をクリアすることを
マイクロコンピュータ１２５が要求していることを表示
する。これらのデータ・ビットはデータ・ラッチ１５６
の出力ライン上に３つの信号を発生し、これらをステー
ト機械１５０の入力に供給している。データ・ラッチ１
５６の他の出力ビットは「他方を警告」信号を発生し、
これを制御ケーブル２３に送出して他方のプログラマブ
ル・コントローラに誤動作の疑いありを知らせる。デー
タ・ラッチ１５６の組からの最後のデータ・ビットは、
以下で詳細に説明するように、マイクロコンピュータ１
２５により格納され、制御ケーブル２３上の信号にパリ
ティ・エラーが検出されるときに発生する「ケーブル・
エラー」信号をクリアさせる。
は一組のデータ・ラッチ１５６に接続されており、デー
タ・ラッチ１５６はデータ・バス１２２により転送され
たマイクロコンピュータ１２５からのデータを格納する
ことにより、「ＣＰＵ書き込み」により表わした制御信
号に応答する。この「ＣＰＵ書き込み」信号は、マイク
ロコンピュータ１２５からデータ・ラッチ１５６のアド
レスを受け取っているアドレス・デコーダ１３１により
発生される。データ・ラッチ１５６に格納された第１の
データ・ビットは、バックアップ・モジュール２２が
「レディー」となって機能する時を表示する。他のデー
タ・ビットは、バックアップ・モジュール２２がプログ
ラマブル・コントローラ１２が二次装置又はバックアッ
プ装置として動作するように適格にされた状態にある時
を表示する。また、第３のデータ・ビットは、ステート
機械１５０が「割込切り換え」信号をクリアすることを
マイクロコンピュータ１２５が要求していることを表示
する。これらのデータ・ビットはデータ・ラッチ１５６
の出力ライン上に３つの信号を発生し、これらをステー
ト機械１５０の入力に供給している。データ・ラッチ１
５６の他の出力ビットは「他方を警告」信号を発生し、
これを制御ケーブル２３に送出して他方のプログラマブ
ル・コントローラに誤動作の疑いありを知らせる。デー
タ・ラッチ１５６の組からの最後のデータ・ビットは、
以下で詳細に説明するように、マイクロコンピュータ１
２５により格納され、制御ケーブル２３上の信号にパリ
ティ・エラーが検出されるときに発生する「ケーブル・
エラー」信号をクリアさせる。
【００６１】これらデータ・ラッチ１５６からの５出力
信号は、トライステートの第１組のデータ・バッファ１
５８の個別的な複数入力に供給され、データ・バッファ
１５８の出力はデータ・バス１２２に供給されている。
データ・バッファ１５６は「ＣＰＵ読み出し」により表
わされた信号によりエネーブルされており、この「ＣＰ
Ｕ読み出し」はアドレス・デコーダ１３１から制御バス
１２１を介して一次／二次アービタ１３２に入力されて
いるものである。この「ＣＰＵ読み出し」信号はトライ
ステートの第２組のデータ・バッファ１６０もエネーブ
ルしており、データ・バッファ１６０の入力はその要素
の「現在ステート」を表わすステート機械１５０の出力
に接続されている。第２組のデータ・バッファ１６０か
らの出力はデータ・バス１２２にも供給されてている。
信号は、トライステートの第１組のデータ・バッファ１
５８の個別的な複数入力に供給され、データ・バッファ
１５８の出力はデータ・バス１２２に供給されている。
データ・バッファ１５６は「ＣＰＵ読み出し」により表
わされた信号によりエネーブルされており、この「ＣＰ
Ｕ読み出し」はアドレス・デコーダ１３１から制御バス
１２１を介して一次／二次アービタ１３２に入力されて
いるものである。この「ＣＰＵ読み出し」信号はトライ
ステートの第２組のデータ・バッファ１６０もエネーブ
ルしており、データ・バッファ１６０の入力はその要素
の「現在ステート」を表わすステート機械１５０の出力
に接続されている。第２組のデータ・バッファ１６０か
らの出力はデータ・バス１２２にも供給されてている。
【００６２】ステート機械１５０は、その出力を信号バ
ッファ１６１を介して制御ケーブル２３用の端子に接続
して「当方の一次要求」信号を発生させている。制御ケ
ーブル２３の他の導体は、第２の信号バッファ１６２を
介してステート機械１５０の入力に接続されて「一次要
求」信号をステート機械１５０に供給している。「他方
が当方に警告」信号を転送する制御ケーブル導体１３６
は、第３の信号バッファ１６３を介してステート機械１
５０の更に他の入力に接続されている。制御ケーブル２
３の導体１４１上の「タイ・ブレーカ」信号は、第４の
信号バッファ１６４の入力端子に印加され、この信号バ
ッファ１６４の出力はステート機械１５０の入力に接続
されている。第５の信号バッファ１６５は、ケーブル導
体１４２が接続されている出力端子においてハイの論理
レベルを発生する。
ッファ１６１を介して制御ケーブル２３用の端子に接続
して「当方の一次要求」信号を発生させている。制御ケ
ーブル２３の他の導体は、第２の信号バッファ１６２を
介してステート機械１５０の入力に接続されて「一次要
求」信号をステート機械１５０に供給している。「他方
が当方に警告」信号を転送する制御ケーブル導体１３６
は、第３の信号バッファ１６３を介してステート機械１
５０の更に他の入力に接続されている。制御ケーブル２
３の導体１４１上の「タイ・ブレーカ」信号は、第４の
信号バッファ１６４の入力端子に印加され、この信号バ
ッファ１６４の出力はステート機械１５０の入力に接続
されている。第５の信号バッファ１６５は、ケーブル導
体１４２が接続されている出力端子においてハイの論理
レベルを発生する。
【００６３】信号バッファ１６３及び１６４の出力か
ら、それぞれ「他方が当方に警告」及び「タイ・ブレー
カ」と表わされた信号は、一対のデータ・ラッチ１６６
に接続されている。データ・ラッチ１６６は、モジュー
ル・クロック信号によりエネーブルされると、それぞれ
の信号レベルを格納する。これらのデータ・ラッチ１６
６の出力はトライ・ステートの第１組のデータ・バッフ
ァ１５６の選択入力に接続されている。
ら、それぞれ「他方が当方に警告」及び「タイ・ブレー
カ」と表わされた信号は、一対のデータ・ラッチ１６６
に接続されている。データ・ラッチ１６６は、モジュー
ル・クロック信号によりエネーブルされると、それぞれ
の信号レベルを格納する。これらのデータ・ラッチ１６
６の出力はトライ・ステートの第１組のデータ・バッフ
ァ１５６の選択入力に接続されている。
【００６４】「他方の一次要求」信号及び「他方が当方
に警告」信号により表わされた第２及び第３の信号バッ
ファ１６２の出力は、ケーブル・エラー回路１６８の入
力に印加される。更に、「他方を警告」信号及び「ケー
ブル・エラーをクリア」信号により表わされたデータ・
ラッチ１５６の出力は、ケーブル・エラー回路１６８の
入力にも印加される。従って、ケーブル・エラー回路１
６８は、入力として、バッファ１６２及び１６３からの
２信号を有する。これらの信号は、バッファ１６２及び
１６３が制御ケーブル２３を介して他のプログラマブル
・コントローラ１２から受け取ったものである。以下で
説明するように、ケーブル誤り回路１６８は、これら２
つの信号のパリティを計算して、制御ケーブルのライン
１３９を介して受け取る「他方のパリティ」と比較す
る。２つのパリティ値が一致しないときは、「ケーブル
・エラー」信号がデータ・バッファ１５６のうちの一つ
の入力に送出され、かつデータ・バッファ１５６が「Ｃ
ＰＵ読み出し」信号によりエネーブルされていれば、デ
ータ・バス１２２に送出される。ケーブル・エラー回路
１６８は、ケーブルの導体１３８を介してパリティ・ビ
ットを送出するために、一次／二次アービタ１３２の他
の要素が制御ケーブル２３に印加すた信号も受け取って
いる。
に警告」信号により表わされた第２及び第３の信号バッ
ファ１６２の出力は、ケーブル・エラー回路１６８の入
力に印加される。更に、「他方を警告」信号及び「ケー
ブル・エラーをクリア」信号により表わされたデータ・
ラッチ１５６の出力は、ケーブル・エラー回路１６８の
入力にも印加される。従って、ケーブル・エラー回路１
６８は、入力として、バッファ１６２及び１６３からの
２信号を有する。これらの信号は、バッファ１６２及び
１６３が制御ケーブル２３を介して他のプログラマブル
・コントローラ１２から受け取ったものである。以下で
説明するように、ケーブル誤り回路１６８は、これら２
つの信号のパリティを計算して、制御ケーブルのライン
１３９を介して受け取る「他方のパリティ」と比較す
る。２つのパリティ値が一致しないときは、「ケーブル
・エラー」信号がデータ・バッファ１５６のうちの一つ
の入力に送出され、かつデータ・バッファ１５６が「Ｃ
ＰＵ読み出し」信号によりエネーブルされていれば、デ
ータ・バス１２２に送出される。ケーブル・エラー回路
１６８は、ケーブルの導体１３８を介してパリティ・ビ
ットを送出するために、一次／二次アービタ１３２の他
の要素が制御ケーブル２３に印加すた信号も受け取って
いる。
【００６５】各プログラマブル・コントローラ１２′及
び１２″におけるバックアップ・モジュール２２′及び
２２″は、電源が投入されたとき、及びいずれのプログ
ラマブル・コントローラが機械を制御する一次装置とな
るべきかを決定するためにリセットがあったときは、制
御ケーブル２３を介して信号を交換する。図１０を参照
すると、バックアップ・モードにおけるステート機械１
５０が、そのプログラマブル・コントローラは一次装置
となるべきか、又は二次装置となるべきか、従ってそれ
ぞれ活性モード又はバックアップ・モードで動作すべき
かを判断している。この判断は、図１１に示す状態遷移
図に従って行なわれる。プログラマブル・コントローラ
１２′におけるバックアップ・モジュール２２″の動作
は、他のバックアップ・モジュール２２″が同一方法で
動作すると理解することにより、説明されるであろう。
動作上の唯一の相違は、両プログラマブル・コントロー
ラが以下で説明するように、一次ステータスを求めてい
るときのタイ状態を破ることである。
び１２″におけるバックアップ・モジュール２２′及び
２２″は、電源が投入されたとき、及びいずれのプログ
ラマブル・コントローラが機械を制御する一次装置とな
るべきかを決定するためにリセットがあったときは、制
御ケーブル２３を介して信号を交換する。図１０を参照
すると、バックアップ・モードにおけるステート機械１
５０が、そのプログラマブル・コントローラは一次装置
となるべきか、又は二次装置となるべきか、従ってそれ
ぞれ活性モード又はバックアップ・モードで動作すべき
かを判断している。この判断は、図１１に示す状態遷移
図に従って行なわれる。プログラマブル・コントローラ
１２′におけるバックアップ・モジュール２２″の動作
は、他のバックアップ・モジュール２２″が同一方法で
動作すると理解することにより、説明されるであろう。
動作上の唯一の相違は、両プログラマブル・コントロー
ラが以下で説明するように、一次ステータスを求めてい
るときのタイ状態を破ることである。
【００６６】プログラマブル・コントローラ１２にリセ
ット又はシステム障害が発生したときは、一次／二次ア
ービタ１３２は対応する入力ライン１５３又は１５４上
の信号を受け取り、ＯＲゲート１５５を介してステート
機械１５０の入力に信号を印加する。これらの信号のう
ちのいずれかが活性になると、ステート機械１５０は前
の状態に無関係に図１１に示すスタート・ステート１７
０に入る。マイクロコンピュータ１２５がその初期化を
完了し、一次／二次アービタ１３２のデータ・ラッチ１
５６内にビットを格納し、データ・ラッチ１５６がステ
ート機械１５０に対して活性の「準備完了」信号を発生
するまで、ステート機械１５０はこのスタート・ステー
ト１７０に留まる。マイクロコンピュータ１２５がこの
ビットをデータ・ラッチ１５６に格納するとき、又はシ
ステム・リセットの際に、残りのラッチはリセットされ
て他の出力ラインに不活性信号を発生することに注意す
べきである。その時点で、ステート機械１５０の再スタ
ートをトリガする「リセット」又は「システム障害」信
号は、不活性にならなければならない。ステート機械１
５０がステート制御１７６以外のステートにある間に、
これらの信号が再び活性になるか、又は「準備完了」信
号が消滅すると、ステート・スタート１７０への自動的
な遷移が発生する。
ット又はシステム障害が発生したときは、一次／二次ア
ービタ１３２は対応する入力ライン１５３又は１５４上
の信号を受け取り、ＯＲゲート１５５を介してステート
機械１５０の入力に信号を印加する。これらの信号のう
ちのいずれかが活性になると、ステート機械１５０は前
の状態に無関係に図１１に示すスタート・ステート１７
０に入る。マイクロコンピュータ１２５がその初期化を
完了し、一次／二次アービタ１３２のデータ・ラッチ１
５６内にビットを格納し、データ・ラッチ１５６がステ
ート機械１５０に対して活性の「準備完了」信号を発生
するまで、ステート機械１５０はこのスタート・ステー
ト１７０に留まる。マイクロコンピュータ１２５がこの
ビットをデータ・ラッチ１５６に格納するとき、又はシ
ステム・リセットの際に、残りのラッチはリセットされ
て他の出力ラインに不活性信号を発生することに注意す
べきである。その時点で、ステート機械１５０の再スタ
ートをトリガする「リセット」又は「システム障害」信
号は、不活性にならなければならない。ステート機械１
５０がステート制御１７６以外のステートにある間に、
これらの信号が再び活性になるか、又は「準備完了」信
号が消滅すると、ステート・スタート１７０への自動的
な遷移が発生する。
【００６７】「準備完了」信号を受け取り、「リセッ
ト」信号及び「システム障害」信号が不活性になったと
きは、ステート機械１５０はステート１７１へ遷移を
し、他のプログラマブル・コントローラ（ＰＣ）が一次
装置となるのを求めているか否かの判断をするチェック
を行なう。このような判断は、「他方の一次要求」入力
信号を転送する制御ケーブル導体１３５に接続されてい
るステート機械１５０に対する入力ラインを調べること
により、行なわれる。最初は、他のプログラマブル・コ
ントローラ１２″が存在しないときか、又は他のプログ
ラマブル・コントローラ１２″におけるバックアップ・
モジュール２２″がまだ一次装置になるように要求しな
ければならないときに発生する「他方の一次要求」信号
が不活性であると仮定する。この状態において、ステー
ト機械１５０は、一次要求を主張するステート１７２に
進み続け、ステート１７２において「当方の一次要求」
信号を制御ケーブル２３に送出することになる。これを
行なうために、ステート機械１５０は第１の信号バッフ
ァ１６１の入力に出力信号を発生してケーブル導体１３
４上に活性の要求信号を発生させる。「当方の一次要
求」信号を主張した後、ステート機械１５０は与えられ
期間について外部タイマ回路１５２を初期化し、ステー
ト１７３に進行して外部タイマ回路１５２がタイム・ア
ウトになるのを待機する。外部タイマ回路１５２は、他
のプログラマブル・コントローラ１２′も一次装置とな
るための要求を送出している場合に、制御ケーブル２３
を伝搬するのに少なくとも信号が必要とする遅延を与え
る。
ト」信号及び「システム障害」信号が不活性になったと
きは、ステート機械１５０はステート１７１へ遷移を
し、他のプログラマブル・コントローラ（ＰＣ）が一次
装置となるのを求めているか否かの判断をするチェック
を行なう。このような判断は、「他方の一次要求」入力
信号を転送する制御ケーブル導体１３５に接続されてい
るステート機械１５０に対する入力ラインを調べること
により、行なわれる。最初は、他のプログラマブル・コ
ントローラ１２″が存在しないときか、又は他のプログ
ラマブル・コントローラ１２″におけるバックアップ・
モジュール２２″がまだ一次装置になるように要求しな
ければならないときに発生する「他方の一次要求」信号
が不活性であると仮定する。この状態において、ステー
ト機械１５０は、一次要求を主張するステート１７２に
進み続け、ステート１７２において「当方の一次要求」
信号を制御ケーブル２３に送出することになる。これを
行なうために、ステート機械１５０は第１の信号バッフ
ァ１６１の入力に出力信号を発生してケーブル導体１３
４上に活性の要求信号を発生させる。「当方の一次要
求」信号を主張した後、ステート機械１５０は与えられ
期間について外部タイマ回路１５２を初期化し、ステー
ト１７３に進行して外部タイマ回路１５２がタイム・ア
ウトになるのを待機する。外部タイマ回路１５２は、他
のプログラマブル・コントローラ１２′も一次装置とな
るための要求を送出している場合に、制御ケーブル２３
を伝搬するのに少なくとも信号が必要とする遅延を与え
る。
【００６８】外部タイマ回路１５２のタイム・アウトに
より、ステート機械１５０は競合を解決するステート１
７４に入り、「他方の一次要求」信号を転送するライン
からの入力を再びサンプリングして他のプログラマブル
・コントローラ１２″が一次装置になろうとしていない
ことを確認する。第１のプログラマブル・コントローラ
１２′のみが一次装置になるのを求めていると仮定する
と、ステート機械１５０は制御ステート１７６に進行す
る。この進行はバッファ１６０を介してマイクロコンピ
ュータ１２５に通告される。次いで、このマイクロコン
ピュータ１２５はプログラマブル・コントローラ１２′
における他のモジュールに知らせて活性モードに入り、
制御プログラムの実行を開始して外部リモート入出力ラ
ック２４とデータの交換する。制御プログラムの実行は
米国特許第４，８５８，１０１号明細書に詳細に説明さ
れている。従って、第１のプログラマブル・コントロー
ラ１２′は一次装置となって機械に対して制御を行な
う。
より、ステート機械１５０は競合を解決するステート１
７４に入り、「他方の一次要求」信号を転送するライン
からの入力を再びサンプリングして他のプログラマブル
・コントローラ１２″が一次装置になろうとしていない
ことを確認する。第１のプログラマブル・コントローラ
１２′のみが一次装置になるのを求めていると仮定する
と、ステート機械１５０は制御ステート１７６に進行す
る。この進行はバッファ１６０を介してマイクロコンピ
ュータ１２５に通告される。次いで、このマイクロコン
ピュータ１２５はプログラマブル・コントローラ１２′
における他のモジュールに知らせて活性モードに入り、
制御プログラムの実行を開始して外部リモート入出力ラ
ック２４とデータの交換する。制御プログラムの実行は
米国特許第４，８５８，１０１号明細書に詳細に説明さ
れている。従って、第１のプログラマブル・コントロー
ラ１２′は一次装置となって機械に対して制御を行な
う。
【００６９】制御ステート１６７において、バックアッ
プ・モジュール２２′は入出力データ及びステータス・
データを周期的に集め、これらのデータを直列データ通
信リンク２１を介して第２のプログラマブル・コントロ
ーラに転送する。特に、図８におけるバックアップ・モ
ジュール２２のクロック及びタイマ回路１２７内のタイ
マは、規則的な間隔でタイム・アウトになってマイクロ
コンピュータ１２５に知らせる。マイクロコンピュータ
１２５はプログラム・メモリ１２６に格納されているデ
ータ収集及び送信ルーチンを実行することにより応答す
る。このルーチンは、マイクロコンピュータ１２５に、
バックアップ・モジュール２２′と同一のラック１３′
における各入出力スキャナー・モジュール２０′を逐次
アクセスさせる。各入出力スキャナー・モジュール２
０′をアクセスすると、その入出力データ・テーブルの
内容はバックプレーン１１′を介してデータ・メモリ１
２８に送出される。次いで、バックアップ・モジュール
２２″も同じようにしてリソース・マネジャー・モジュ
ール１７′をアクセスしてメイン・システムＲＡＭ５０
からシステム・ステータス情報及びステータス・データ
・テーブルを得る。プログラム実行プロセッサ・モジュ
ール１９′におけるデータ・テーブルも読み出し、バッ
クアップ・モジュール２２′に格納する。
プ・モジュール２２′は入出力データ及びステータス・
データを周期的に集め、これらのデータを直列データ通
信リンク２１を介して第２のプログラマブル・コントロ
ーラに転送する。特に、図８におけるバックアップ・モ
ジュール２２のクロック及びタイマ回路１２７内のタイ
マは、規則的な間隔でタイム・アウトになってマイクロ
コンピュータ１２５に知らせる。マイクロコンピュータ
１２５はプログラム・メモリ１２６に格納されているデ
ータ収集及び送信ルーチンを実行することにより応答す
る。このルーチンは、マイクロコンピュータ１２５に、
バックアップ・モジュール２２′と同一のラック１３′
における各入出力スキャナー・モジュール２０′を逐次
アクセスさせる。各入出力スキャナー・モジュール２
０′をアクセスすると、その入出力データ・テーブルの
内容はバックプレーン１１′を介してデータ・メモリ１
２８に送出される。次いで、バックアップ・モジュール
２２″も同じようにしてリソース・マネジャー・モジュ
ール１７′をアクセスしてメイン・システムＲＡＭ５０
からシステム・ステータス情報及びステータス・データ
・テーブルを得る。プログラム実行プロセッサ・モジュ
ール１９′におけるデータ・テーブルも読み出し、バッ
クアップ・モジュール２２′に格納する。
【００７０】バックアップ・モジュール２２′がこのデ
ータの別のセグメントを獲得し、データ・メモリ１２８
に格納すると、バックアップ・モジュール２２′のマイ
クロコンピュータ１２５はデータ・バス１２２を介して
通信インタフェース１３０にこのセグメントを転送し始
める。この通信インタフェース１３０は、直列データ通
信リンク２１のプロトコルに従ってデータを含むメッセ
ージをフォーマット化する。フォーマット化されたメッ
セージは直列データ通信リンク２１を介して転送され
る。
ータの別のセグメントを獲得し、データ・メモリ１２８
に格納すると、バックアップ・モジュール２２′のマイ
クロコンピュータ１２５はデータ・バス１２２を介して
通信インタフェース１３０にこのセグメントを転送し始
める。この通信インタフェース１３０は、直列データ通
信リンク２１のプロトコルに従ってデータを含むメッセ
ージをフォーマット化する。フォーマット化されたメッ
セージは直列データ通信リンク２１を介して転送され
る。
【００７１】このメッセージは第２のプログラマブル・
コントローラ１２″のバックアップ・モジュール２２″
において受信される。典型的にはこの時点で、バックア
ップ・モジュール２２″は、これが受信モードのリセッ
トに続く第１のデータ転送である限り、二次を適格化し
たステートにある。この二次ステートにおいて、直列デ
ータ通信リンク２１を介して受信したデータは、バック
アップ・モジュール２２″のマイクロコンピュータ１２
５″により、通信インタフェース１３０からそのデータ
・メモリ１２８へ転送される。受信側が各データ・セグ
メントを受信すると、このバックアップ・モジュール２
２″のマイクロコンピュータ１２５″は第２のプログラ
マブル・コントローラ１２″におけるバックプレーン１
１″上のデータを適当なリソース・マネジャー・モジュ
ール１７″、プログラム実行プロセッサ・モジュール１
９″及び入出力スキャナー・モジュール２０″に転送す
る。バックアップ・モードにより動作している第２のプ
ログラマブル・コントローラ１２″は、このデータ転送
により、比較的に新しい処理データのコピーを入手する
ので、プログラマブル・コントローラ１２′が故障した
場合はシステムの制御を引き継ぐことができる。第２の
プログラマブル・コントローラ１２″が活性モードで一
次装置として機能しているときに、その動作データは、
バックアップ・モードにより二次装置として機能してい
る第１のプログラマブル・コントローラ１２′に転送さ
れることを理解すべきである。
コントローラ１２″のバックアップ・モジュール２２″
において受信される。典型的にはこの時点で、バックア
ップ・モジュール２２″は、これが受信モードのリセッ
トに続く第１のデータ転送である限り、二次を適格化し
たステートにある。この二次ステートにおいて、直列デ
ータ通信リンク２１を介して受信したデータは、バック
アップ・モジュール２２″のマイクロコンピュータ１２
５″により、通信インタフェース１３０からそのデータ
・メモリ１２８へ転送される。受信側が各データ・セグ
メントを受信すると、このバックアップ・モジュール２
２″のマイクロコンピュータ１２５″は第２のプログラ
マブル・コントローラ１２″におけるバックプレーン１
１″上のデータを適当なリソース・マネジャー・モジュ
ール１７″、プログラム実行プロセッサ・モジュール１
９″及び入出力スキャナー・モジュール２０″に転送す
る。バックアップ・モードにより動作している第２のプ
ログラマブル・コントローラ１２″は、このデータ転送
により、比較的に新しい処理データのコピーを入手する
ので、プログラマブル・コントローラ１２′が故障した
場合はシステムの制御を引き継ぐことができる。第２の
プログラマブル・コントローラ１２″が活性モードで一
次装置として機能しているときに、その動作データは、
バックアップ・モードにより二次装置として機能してい
る第１のプログラマブル・コントローラ１２′に転送さ
れることを理解すべきである。
【００７２】一次プログラマブル・コントローラ（例え
ば、第１のプログラマブル・コントローラ１２′）にお
けるステート機械１５０は、「リセット」又は「システ
ム障害」信号を主張するまで、又はデータ・ラッチ１５
６からの「準備完了」信号が無視されるまで、制御ステ
ート１７６に留まる。ステート機械１５０は、他のステ
ートにある間に、これらの状態のうちのいずれかが発生
すれば、他のステートのいずれかにある間にこれらの信
号が発生したときに行なわれるように、スタート・ステ
ート１７０に直ちに戻るのではなく、発生するこれらの
信号のうちのいずれかに従って、制御ステート１７６か
らフィルタ・ステート１７８に入る。フィルタ・ステー
ト１７８は、雑音のスパイクのために「準備完了」信
号、「リセット」信号又は「システム障害」信号のレベ
ルが瞬時的に変化して、ステート機械１５０が誤って制
御ステートを抜け出してしまうのを防止する。フィルタ
・ステート１７８に進むと、ステート機械１５０が「当
方の一次要求」信号を否定にしたり、被制御機械の動作
を停止してせてしまうことはない。「リセット」信号又
は「障害」信号が活性であり続ける、又は「準備完了」
信号が１クロック・サイクル後に否定されるときは、ス
テート機械１５０はフィルタ・ステート１７８からスタ
ート・ステート１７０へ遷移する。それ以外は、ステー
ト機械１５０はフィルタ・ステート１７８から制御ステ
ート１７６へ戻る。
ば、第１のプログラマブル・コントローラ１２′）にお
けるステート機械１５０は、「リセット」又は「システ
ム障害」信号を主張するまで、又はデータ・ラッチ１５
６からの「準備完了」信号が無視されるまで、制御ステ
ート１７６に留まる。ステート機械１５０は、他のステ
ートにある間に、これらの状態のうちのいずれかが発生
すれば、他のステートのいずれかにある間にこれらの信
号が発生したときに行なわれるように、スタート・ステ
ート１７０に直ちに戻るのではなく、発生するこれらの
信号のうちのいずれかに従って、制御ステート１７６か
らフィルタ・ステート１７８に入る。フィルタ・ステー
ト１７８は、雑音のスパイクのために「準備完了」信
号、「リセット」信号又は「システム障害」信号のレベ
ルが瞬時的に変化して、ステート機械１５０が誤って制
御ステートを抜け出してしまうのを防止する。フィルタ
・ステート１７８に進むと、ステート機械１５０が「当
方の一次要求」信号を否定にしたり、被制御機械の動作
を停止してせてしまうことはない。「リセット」信号又
は「障害」信号が活性であり続ける、又は「準備完了」
信号が１クロック・サイクル後に否定されるときは、ス
テート機械１５０はフィルタ・ステート１７８からスタ
ート・ステート１７０へ遷移する。それ以外は、ステー
ト機械１５０はフィルタ・ステート１７８から制御ステ
ート１７６へ戻る。
【００７３】説明している第１のプログラマブル・コン
トローラ１２′がライン上に現れると仮定すると、第２
のプログラマブル・コントローラ１２″は既にその「当
方の一次要求」信号を主張していたものである。この信
号は、第１のプログラマブル・コントローラ１２′にお
いてケーブル導体１３５からの「他方の一次要求」入力
信号となる。従って、第１のプログラマブル・コントロ
ーラ１２′におけるステート機械１５０がスタート・ス
テートから他のプログラマブル・コントローラのチェッ
ク・ステート１７１へ進むときは、活性な「他方の一次
要求」信号を検知することになる。これは、ステート機
械１５０を、失格した二次装置を表わすステップ１８０
に進行させることになる。活性な「他方が当方に警告」
信号を受信することにより明かにされるように、第２の
プログラマブル・コントローラ１２′が二次装置になる
のを第２のプログラマブル・コントローラ１２″が正し
く失格にしていないときは、このステート機械１５０は
第２の待機ステート１８２にジャンプする。
トローラ１２′がライン上に現れると仮定すると、第２
のプログラマブル・コントローラ１２″は既にその「当
方の一次要求」信号を主張していたものである。この信
号は、第１のプログラマブル・コントローラ１２′にお
いてケーブル導体１３５からの「他方の一次要求」入力
信号となる。従って、第１のプログラマブル・コントロ
ーラ１２′におけるステート機械１５０がスタート・ス
テートから他のプログラマブル・コントローラのチェッ
ク・ステート１７１へ進むときは、活性な「他方の一次
要求」信号を検知することになる。これは、ステート機
械１５０を、失格した二次装置を表わすステップ１８０
に進行させることになる。活性な「他方が当方に警告」
信号を受信することにより明かにされるように、第２の
プログラマブル・コントローラ１２′が二次装置になる
のを第２のプログラマブル・コントローラ１２″が正し
く失格にしていないときは、このステート機械１５０は
第２の待機ステート１８２にジャンプする。
【００７４】この待機ステート１８２におけるマイクロ
コンピュータ１２５は、プログラム・メモリ１２６内に
格納されたファームウエアにより制御されているので、
第１組のデータ・ラッチ１５６内のビットを格納してス
テート機械１５０に活性の「二次を適格化」信号をステ
ート機械１５０に送出することにより、適格にした二次
装置の責任を引き継ぐ準備が完了していることを表わ
す。ステート機械１５０は、「二次を適格化」信号を受
信するまで、二次待機ステートステート１８２に留ま
る。二次待機ステートステート１８２においていつでも
「他方が当方に警告」信号が活性になると、ステート機
械１５０は二次を失格にしたステート１８０に戻る。こ
のプログラマブル・コントローラが障害状態にある、又
は正しく動作しないと他の装置が思うときは、他のプロ
グラマブル・コントローラが「他方が当方に警告」信号
を発生し、制御ケーブル２３を介して送出する。
コンピュータ１２５は、プログラム・メモリ１２６内に
格納されたファームウエアにより制御されているので、
第１組のデータ・ラッチ１５６内のビットを格納してス
テート機械１５０に活性の「二次を適格化」信号をステ
ート機械１５０に送出することにより、適格にした二次
装置の責任を引き継ぐ準備が完了していることを表わ
す。ステート機械１５０は、「二次を適格化」信号を受
信するまで、二次待機ステートステート１８２に留ま
る。二次待機ステートステート１８２においていつでも
「他方が当方に警告」信号が活性になると、ステート機
械１５０は二次を失格にしたステート１８０に戻る。こ
のプログラマブル・コントローラが障害状態にある、又
は正しく動作しないと他の装置が思うときは、他のプロ
グラマブル・コントローラが「他方が当方に警告」信号
を発生し、制御ケーブル２３を介して送出する。
【００７５】第２の待機ステート１８２にある間に、ス
テート機械１５０が活性の「二次を適格化」信号を受信
すると、二次を適格化ステート１８４への遷移が発生す
る。このステート１８４には、活性の「他方が当方に警
告」信号により、又は「二次を適格化」信号が不活性に
なることにより、不適格にされるまで留まる。バックア
ップ・モジュールが二次を適格化したステートを表わし
ているときは、プログラマブル・コントローラはバック
アップ・モードになっている。
テート機械１５０が活性の「二次を適格化」信号を受信
すると、二次を適格化ステート１８４への遷移が発生す
る。このステート１８４には、活性の「他方が当方に警
告」信号により、又は「二次を適格化」信号が不活性に
なることにより、不適格にされるまで留まる。バックア
ップ・モジュールが二次を適格化したステートを表わし
ているときは、プログラマブル・コントローラはバック
アップ・モードになっている。
【００７６】バックアップ・モードにおけるプログラマ
ブル・コントローラは、一次プログラマブル・コントロ
ーラが誤動作するならば、ステート機械１５０の制御を
引き継ぐ位置にある。誤動作は、一次プログラマブル・
コントローラからの「他方の一次要求」信号が不活性と
なることにより表わされる。二次プログラマブル・コン
トローラにおけるステート機械１５０は、この事象を検
出し、かつ割込発生ステート１８６に入ることにより応
答する。これが発生すると、ステート機械１５０は活性
の「割込切り換え」信号を図８におけるマイクロコンピ
ュータ１２５の割込入力（ＩＲＱ）に送出する。この割
込信号は、データ・ラッチ１５６に適当なビットを格納
してマイクロコンピュータ１２５が発生した「割込クリ
ア」信号により、又はライン１５３又は１５４上の活性
の「リセット」又は「障害」信号によりリセットされる
まで、主張したままである。データ・ラッチ１５６から
の「二次を適格化」信号が活性のままであり、かつ制御
ケーブル２３のライン１３５上の「他方の一次要求」信
号が不活性のままであると仮定すると、ステート機械１
５０は割込発生ステート１８６から制御ステート１７６
へ進む。
ブル・コントローラは、一次プログラマブル・コントロ
ーラが誤動作するならば、ステート機械１５０の制御を
引き継ぐ位置にある。誤動作は、一次プログラマブル・
コントローラからの「他方の一次要求」信号が不活性と
なることにより表わされる。二次プログラマブル・コン
トローラにおけるステート機械１５０は、この事象を検
出し、かつ割込発生ステート１８６に入ることにより応
答する。これが発生すると、ステート機械１５０は活性
の「割込切り換え」信号を図８におけるマイクロコンピ
ュータ１２５の割込入力（ＩＲＱ）に送出する。この割
込信号は、データ・ラッチ１５６に適当なビットを格納
してマイクロコンピュータ１２５が発生した「割込クリ
ア」信号により、又はライン１５３又は１５４上の活性
の「リセット」又は「障害」信号によりリセットされる
まで、主張したままである。データ・ラッチ１５６から
の「二次を適格化」信号が活性のままであり、かつ制御
ケーブル２３のライン１３５上の「他方の一次要求」信
号が不活性のままであると仮定すると、ステート機械１
５０は割込発生ステート１８６から制御ステート１７６
へ進む。
【００７７】割込発生ステート１８６は、「他方の一次
要求」信号の否定が雑音を原因とする場合に、フィルタ
として機能する。割込発生ステート１８６にある間に、
制御ケーブル２３のライン１３５上の「他方の一次要
求」入力信号が再び活性になった場合は、ステート機械
１５０は二次を適格化ステート１８４に戻る。この事象
では、マイクロコンピュータ１２５が第２組のデータ・
バッファ１６０を読み出すことによりステートの変化を
検出し、かつ「割込切り換え」信号を無視してクリアす
ることにより応答する。マイクロコンピュータ１２５
は、割込をクリアするために、１ビットを組内の適当な
データ・ラッチ１５６に送出し、このデータ・ラッチ１
５６が「割込クリア」信号をステート機械１５０に送出
する。ステート機械１５０が現在動作しているステート
に無関係に、「割込クリア」信号は、ステート機械１５
０が前に発生している活性の「割込切り換え」信号を否
定するようにさせる。
要求」信号の否定が雑音を原因とする場合に、フィルタ
として機能する。割込発生ステート１８６にある間に、
制御ケーブル２３のライン１３５上の「他方の一次要
求」入力信号が再び活性になった場合は、ステート機械
１５０は二次を適格化ステート１８４に戻る。この事象
では、マイクロコンピュータ１２５が第２組のデータ・
バッファ１６０を読み出すことによりステートの変化を
検出し、かつ「割込切り換え」信号を無視してクリアす
ることにより応答する。マイクロコンピュータ１２５
は、割込をクリアするために、１ビットを組内の適当な
データ・ラッチ１５６に送出し、このデータ・ラッチ１
５６が「割込クリア」信号をステート機械１５０に送出
する。ステート機械１５０が現在動作しているステート
に無関係に、「割込クリア」信号は、ステート機械１５
０が前に発生している活性の「割込切り換え」信号を否
定するようにさせる。
【００７８】二次を適格化したステート１８４により動
作しているステート機械１５０は、リセット、システム
障害、及びマイクロコンピュータ１２５による「準備完
了」信号の否定によって、常にスタート・ステート１７
０にジャンプすることになる。更に、適格化された二次
装置は、マイクロコンピュータ１２５、又は制御ケーブ
ル２３を介して他のプログラマブル・コントローラから
の適当な制御信号に応答して、二次を不適格化ステート
１８０に遷移することができる。バックアップ・モジュ
ールのマイクロコンピュータ１２５が二次であることを
不適格化された場合に、データ・ラッチ１５６の出力に
おける「二次を適格化」信号を除去する。これは、ステ
ート機械１５０が二次を不適格化したステート１８０を
介して第２の待機ステート１８２への経路を辿るように
される。続いて、プログラマブル・コントローラが再び
適格化れた二次になることができるとマイクロコンピュ
ータ１２５が判断すると、組内の適当なデータ・ラッチ
１５６に活性ビットを格納することにより、「二次を適
格化」信号が再びステート機械１５０に印加される。こ
の動作は、ステート機械１５０が二次を適格化したステ
ート１８４に復帰させる。
作しているステート機械１５０は、リセット、システム
障害、及びマイクロコンピュータ１２５による「準備完
了」信号の否定によって、常にスタート・ステート１７
０にジャンプすることになる。更に、適格化された二次
装置は、マイクロコンピュータ１２５、又は制御ケーブ
ル２３を介して他のプログラマブル・コントローラから
の適当な制御信号に応答して、二次を不適格化ステート
１８０に遷移することができる。バックアップ・モジュ
ールのマイクロコンピュータ１２５が二次であることを
不適格化された場合に、データ・ラッチ１５６の出力に
おける「二次を適格化」信号を除去する。これは、ステ
ート機械１５０が二次を不適格化したステート１８０を
介して第２の待機ステート１８２への経路を辿るように
される。続いて、プログラマブル・コントローラが再び
適格化れた二次になることができるとマイクロコンピュ
ータ１２５が判断すると、組内の適当なデータ・ラッチ
１５６に活性ビットを格納することにより、「二次を適
格化」信号が再びステート機械１５０に印加される。こ
の動作は、ステート機械１５０が二次を適格化したステ
ート１８４に復帰させる。
【００７９】二次として機能するプログラマブル・コン
トローラがケーブル導体１３６を介して「他方が当方に
警告」信号を受信すると、そのステート機械１５０は二
次を適格化したステート１８４から不適格化ステート１
８０へ遷移する。再び適格化したステートになるために
は、他のプログラマブル・コントローラは活性の「他方
が当方に警告」信号を除去し、かつこのバックアップ・
モジュールのマイクロコンピュータ１２５は「二次を適
格化」信号を否定し、次いで再度主張しなければならな
い。これは、ステート機械１５０が二次を適格化ステー
ト１８４に行く途中で二次待機ステート１８２を通るよ
うにさせる。
トローラがケーブル導体１３６を介して「他方が当方に
警告」信号を受信すると、そのステート機械１５０は二
次を適格化したステート１８４から不適格化ステート１
８０へ遷移する。再び適格化したステートになるために
は、他のプログラマブル・コントローラは活性の「他方
が当方に警告」信号を除去し、かつこのバックアップ・
モジュールのマイクロコンピュータ１２５は「二次を適
格化」信号を否定し、次いで再度主張しなければならな
い。これは、ステート機械１５０が二次を適格化ステー
ト１８４に行く途中で二次待機ステート１８２を通るよ
うにさせる。
【００８０】両プログラマブル・コントローラ１２′及
び１２″は殆ど同時にオン・ラインになることがあると
考えてよい。この場合は、装置及び信号の伝搬遅延時間
のためにそれらの初期の段階では他方の動作が判らない
ので、それぞれのバックアップ・モジュール２２′及び
２２″におけるステート機械１５０は共に「一次要求の
主張」ステート１７２に進む。両者のステート機械１５
０は、それぞれの外部タイマ回路１５２が全てのケーブ
ル信号を伝搬させるのに十分な時間となるタイム・アウ
トになるまで、待機ステート１７３に入る。
び１２″は殆ど同時にオン・ラインになることがあると
考えてよい。この場合は、装置及び信号の伝搬遅延時間
のためにそれらの初期の段階では他方の動作が判らない
ので、それぞれのバックアップ・モジュール２２′及び
２２″におけるステート機械１５０は共に「一次要求の
主張」ステート１７２に進む。両者のステート機械１５
０は、それぞれの外部タイマ回路１５２が全てのケーブ
ル信号を伝搬させるのに十分な時間となるタイム・アウ
トになるまで、待機ステート１７３に入る。
【００８１】一方のプログラマブル・コントローラ（例
えば図９のプログラマブル・コントローラ１２′）の
「タイ・ブレーカ」信号入力１４１′をハイ論理レベル
に接続し、かつ他方のプログラマブル・コントローラ
（プログラマブル・コントローラ１２″）の「タイ・ブ
レーカ」信号入力１４１″を図１０の抵抗１６７を介し
て印加される論理レベルにより否定になることを、適当
な構成が検出している。この場合に、第２のプログラマ
ブル・コントローラ１２″は、競合解決ステート１７４
に入ると、「他方の一次要求」信号が主張され、かつそ
の「タイ・ブレーカ」信号が否定されていることを検出
する。これは、第２のプログラマブル・コントローラ１
２″におけるステート機械１５０を二次を不適格化ステ
ート１８０に進ませ、かつ前に活性の「当方の一次要
求」信号を処理中で否定にさせることになる。第２のプ
ログラマブル・コントローラ１２″は、前に説明したよ
うに、二次を不適格化ステート１８０から二次待機ステ
ート１８２及び二次を適格化ステート１８４に進むこと
ができる。「タイ・ブレーカ」入力１４１′を論理ハイ
・レベルに接続している第１のプログラマブル・コント
ローラ１２′は、不活性の「他方の一次要求」により表
わされるように、他のプログラマブル・コントローラが
一次装置になることをこれ以上求めなくなるまで、競合
解決ステート１７４で待機することになる。次いで、第
１のプログラマブル・コントローラは制御ステート１７
６に入り、一次装置になる。
えば図９のプログラマブル・コントローラ１２′）の
「タイ・ブレーカ」信号入力１４１′をハイ論理レベル
に接続し、かつ他方のプログラマブル・コントローラ
（プログラマブル・コントローラ１２″）の「タイ・ブ
レーカ」信号入力１４１″を図１０の抵抗１６７を介し
て印加される論理レベルにより否定になることを、適当
な構成が検出している。この場合に、第２のプログラマ
ブル・コントローラ１２″は、競合解決ステート１７４
に入ると、「他方の一次要求」信号が主張され、かつそ
の「タイ・ブレーカ」信号が否定されていることを検出
する。これは、第２のプログラマブル・コントローラ１
２″におけるステート機械１５０を二次を不適格化ステ
ート１８０に進ませ、かつ前に活性の「当方の一次要
求」信号を処理中で否定にさせることになる。第２のプ
ログラマブル・コントローラ１２″は、前に説明したよ
うに、二次を不適格化ステート１８０から二次待機ステ
ート１８２及び二次を適格化ステート１８４に進むこと
ができる。「タイ・ブレーカ」入力１４１′を論理ハイ
・レベルに接続している第１のプログラマブル・コント
ローラ１２′は、不活性の「他方の一次要求」により表
わされるように、他のプログラマブル・コントローラが
一次装置になることをこれ以上求めなくなるまで、競合
解決ステート１７４で待機することになる。次いで、第
１のプログラマブル・コントローラは制御ステート１７
６に入り、一次装置になる。
【００８２】図１０及び図１１を引く続き参照すると、
一次〜二次切り換え、及び切り返しをバックアップ・モ
ジュール内のマイクロコンピュータ１２５により制御す
ることが必要な時間がある。このような時間には、電源
投入命令に無関係に、一次及び二次システムの内部割り
付けに加えて、システム試験の表示及び診断の表示も含
まれる。何時でもマイクロコンピュータ１２５が「準備
完了」信号を否定にすることにより、このステート機械
をリセットすることができるので、このような制御はス
テート機械構成により可能である。一次プログラマブル
・コントローラは、スタート・ステート１７０に入るま
で、「準備完了」信号を否定することのみが必要であ
り、その間、二次プログラマブル・コントローラは「他
方の一次要求」入力として前の一次プログラマブル・コ
ントローラに印加される活性の「当方の一次要求」信号
を主張している。これが発生すると、ここで他のプログ
ラマブル・コントローラが新しい二次プログラマブル・
コントローラになるように切り換えをしているので、前
の一次プログラマブル・コントローラにおけるマイクロ
コンピュータ１２５は、活性な「準備完了」信号を再び
主張してそのステート機械をパスに沿って二次を適格化
したステート１８４へ強制させることができる。
一次〜二次切り換え、及び切り返しをバックアップ・モ
ジュール内のマイクロコンピュータ１２５により制御す
ることが必要な時間がある。このような時間には、電源
投入命令に無関係に、一次及び二次システムの内部割り
付けに加えて、システム試験の表示及び診断の表示も含
まれる。何時でもマイクロコンピュータ１２５が「準備
完了」信号を否定にすることにより、このステート機械
をリセットすることができるので、このような制御はス
テート機械構成により可能である。一次プログラマブル
・コントローラは、スタート・ステート１７０に入るま
で、「準備完了」信号を否定することのみが必要であ
り、その間、二次プログラマブル・コントローラは「他
方の一次要求」入力として前の一次プログラマブル・コ
ントローラに印加される活性の「当方の一次要求」信号
を主張している。これが発生すると、ここで他のプログ
ラマブル・コントローラが新しい二次プログラマブル・
コントローラになるように切り換えをしているので、前
の一次プログラマブル・コントローラにおけるマイクロ
コンピュータ１２５は、活性な「準備完了」信号を再び
主張してそのステート機械をパスに沿って二次を適格化
したステート１８４へ強制させることができる。
【００８３】ケーブル・エラー検出 ステート機械１５０が制御ケーブル２３を介して他のプ
ログラマブル・コントローラへ並列に信号を送出する
と、ケーブル・エラー回路１６８はこれらの信号を受け
取り、ケーブルの導体１３８を介して送出されるパリテ
ィ・ビットを計算する。同様に、パリティ・ビットは、
他のプログラマブル・コントローラからライン１３９を
介して受信されて、他の装置からステート機械１５０が
受信している信号のパリティを表わしている。例えば、
パリティ・ビットは、与えられた時間にケーブルを介し
て対応する方向に送出されている論理１のビット数が奇
数個であるか、又は偶数個であるかを表わすことができ
る。しかし、制御ケーブルにより両方向に転送される全
ての信号が非同期であり、従って対応するパリティ信号
が応答する前に、与えられた信号が論理レベルを変化さ
せ得るので、パリティを決定のためには、特殊な取り扱
いを必要とすることに注意すべきである。ここで用いて
いるように、用語「非同期」は、２つのバックアップ・
モジュール間で並列に送出されている信号が、通常の時
間基準から独立して論理レベルを変化させることを云
う。
ログラマブル・コントローラへ並列に信号を送出する
と、ケーブル・エラー回路１６８はこれらの信号を受け
取り、ケーブルの導体１３８を介して送出されるパリテ
ィ・ビットを計算する。同様に、パリティ・ビットは、
他のプログラマブル・コントローラからライン１３９を
介して受信されて、他の装置からステート機械１５０が
受信している信号のパリティを表わしている。例えば、
パリティ・ビットは、与えられた時間にケーブルを介し
て対応する方向に送出されている論理１のビット数が奇
数個であるか、又は偶数個であるかを表わすことができ
る。しかし、制御ケーブルにより両方向に転送される全
ての信号が非同期であり、従って対応するパリティ信号
が応答する前に、与えられた信号が論理レベルを変化さ
せ得るので、パリティを決定のためには、特殊な取り扱
いを必要とすることに注意すべきである。ここで用いて
いるように、用語「非同期」は、２つのバックアップ・
モジュール間で並列に送出されている信号が、通常の時
間基準から独立して論理レベルを変化させることを云
う。
【００８４】パリティ信号は図１２に示すケーブル・エ
ラー回路１６８により処理される。パリティ出力信号を
発生するために、「当方の一次要求」信号及び「他方を
警告」により表わすステート機械１５０からの出力信号
は、標準パリティ発生器１９０に入力として印加され、
この標準パリティ発生器１９０は入力ライン上のハイ論
理レベル・ビットの総数が奇数か、又は偶数かに従って
「パリティ出力」ライン１３８上のビットを発生する。
バックアップ・モジュール２２のステート機械１５０又
は他の要素が制御ケーブルを介して他方の信号を送信す
るときは、これら他方の信号をパリティ発生器に印加す
ることができるので、その出力ビットは制御ケーブルを
介してその方向に送出されている全ての信号のパリティ
を正確に反映している。
ラー回路１６８により処理される。パリティ出力信号を
発生するために、「当方の一次要求」信号及び「他方を
警告」により表わすステート機械１５０からの出力信号
は、標準パリティ発生器１９０に入力として印加され、
この標準パリティ発生器１９０は入力ライン上のハイ論
理レベル・ビットの総数が奇数か、又は偶数かに従って
「パリティ出力」ライン１３８上のビットを発生する。
バックアップ・モジュール２２のステート機械１５０又
は他の要素が制御ケーブルを介して他方の信号を送信す
るときは、これら他方の信号をパリティ発生器に印加す
ることができるので、その出力ビットは制御ケーブルを
介してその方向に送出されている全ての信号のパリティ
を正確に反映している。
【００８５】「当方の一次要求」又は「他方を警告」信
号の変化は、回路における伝搬遅延のために、新しいパ
リティ・ビットが計算されてケーブルに印加される前
に、制御ケーブル２３に印加されていることになる。従
って、「パリティ出力」ライン上の信号も制御ケーブル
２３上の他方の出力信号に対して非同期である。これ
は、新しいパリティ・ビットより前に、他のバックアッ
プ・モジュールが新しい「当方の一次要求」又は「他方
を警告」信号を受信することを意味する。通常のパリテ
ィ・チェック回路が他方のバックアップ・モジュールに
関連されている場合に、受信信号のパリティが前のパリ
ティ・ビットと一致しなければ、パリティ・エラーを発
生することになる。このケーブル・エラー回路１６８は
この状況でケーブル・エラーを誤って表わさない固有の
パリティ・チェック技術を用いる。
号の変化は、回路における伝搬遅延のために、新しいパ
リティ・ビットが計算されてケーブルに印加される前
に、制御ケーブル２３に印加されていることになる。従
って、「パリティ出力」ライン上の信号も制御ケーブル
２３上の他方の出力信号に対して非同期である。これ
は、新しいパリティ・ビットより前に、他のバックアッ
プ・モジュールが新しい「当方の一次要求」又は「他方
を警告」信号を受信することを意味する。通常のパリテ
ィ・チェック回路が他方のバックアップ・モジュールに
関連されている場合に、受信信号のパリティが前のパリ
ティ・ビットと一致しなければ、パリティ・エラーを発
生することになる。このケーブル・エラー回路１６８は
この状況でケーブル・エラーを誤って表わさない固有の
パリティ・チェック技術を用いる。
【００８６】他方のプログラマブル・コントローラ１２
におけるバックアップ・モジュール２２も同様の標準パ
リティ発生器１９０を有する。他方のプログラマブル・
コントローラ１２からのパリティ信号は、バックアップ
・モジュール２２により受信されて、一次／二次アービ
タ１３２におけるケーブル・エラー回路１６８に印加さ
れる。図１２に示すように、ライン１３９上の「他方の
パリティ」信号は第１グループのデータ・ラッチ１９１
内のデータ・ラッチの入力に供給される。同様に、プロ
グラマブル・コントローラからバックアップ・モジュー
ルが受信する「他方の一次要求」信号」及び「他方が当
方に警告」信号もデータ・ラッチ１９１における他方の
データ・ラッチ入力に供給される。これらの信号の論理
レベルは、バックアップ・モジュール内のクロック回路
１２７が発生したライン１９４上の「クロック」パルス
の入力により、それぞれのデータ・ラッチに格納され
る。従って、クロック・パルスが発生する度に、各入力
信号の１ビット・サンプルがラッチに格納される。第２
グループのデータ・ラッチ１９１の出力は、データ・ラ
ッチ１９２の入力に接続されており、データ・ラッチ１
９２の出力は続いて第３グループのデータ・ラッチ１９
３の入力に接続されている。第２及び第３のデータ・ラ
ッチ１９２及び１９３内の各データ・ラッチは、ライン
１９４上の「クロック」信号によりクロック駆動され
る。３グループのデータ・ラッチ１９１〜１９３はケー
ブル・データが流れるカスケードを形成している。与え
られた時点で、３グループのデータ・ラッチ１９１〜１
９３は制御ケーブルからの各入力信号の３ビット・サン
プルを格納する。
におけるバックアップ・モジュール２２も同様の標準パ
リティ発生器１９０を有する。他方のプログラマブル・
コントローラ１２からのパリティ信号は、バックアップ
・モジュール２２により受信されて、一次／二次アービ
タ１３２におけるケーブル・エラー回路１６８に印加さ
れる。図１２に示すように、ライン１３９上の「他方の
パリティ」信号は第１グループのデータ・ラッチ１９１
内のデータ・ラッチの入力に供給される。同様に、プロ
グラマブル・コントローラからバックアップ・モジュー
ルが受信する「他方の一次要求」信号」及び「他方が当
方に警告」信号もデータ・ラッチ１９１における他方の
データ・ラッチ入力に供給される。これらの信号の論理
レベルは、バックアップ・モジュール内のクロック回路
１２７が発生したライン１９４上の「クロック」パルス
の入力により、それぞれのデータ・ラッチに格納され
る。従って、クロック・パルスが発生する度に、各入力
信号の１ビット・サンプルがラッチに格納される。第２
グループのデータ・ラッチ１９１の出力は、データ・ラ
ッチ１９２の入力に接続されており、データ・ラッチ１
９２の出力は続いて第３グループのデータ・ラッチ１９
３の入力に接続されている。第２及び第３のデータ・ラ
ッチ１９２及び１９３内の各データ・ラッチは、ライン
１９４上の「クロック」信号によりクロック駆動され
る。３グループのデータ・ラッチ１９１〜１９３はケー
ブル・データが流れるカスケードを形成している。与え
られた時点で、３グループのデータ・ラッチ１９１〜１
９３は制御ケーブルからの各入力信号の３ビット・サン
プルを格納する。
【００８７】第３グループのデータ・ラッチ１９３から
の出力は、パリティ・チェック回路１９６に対する入力
として接続されている。パリティ・チェック回路１９６
は標準パリティ発生器１９０と同じような内部パリティ
発生器を備えており、「他方の一次要求」信号及び
「「他方が当方に警告」信号」のビット・サンプルから
パリティ・ビットを導き出す。「他方のパリティ」信号
はカスケードのデータ・ラッチ１９１〜１９３を通過
し、最終的にパリティ・チェック回路１９６に印加され
る。内部的に発生したパリティ・ビットは、パリティ・
チェック回路により「他方のパリティ・ビット」と比較
される。２つのパリティ・ビットが異なるときは、パリ
ティ・チェック回路１９６はライン１９８上に活性の
「パリティ不良」出力信号を発生する。
の出力は、パリティ・チェック回路１９６に対する入力
として接続されている。パリティ・チェック回路１９６
は標準パリティ発生器１９０と同じような内部パリティ
発生器を備えており、「他方の一次要求」信号及び
「「他方が当方に警告」信号」のビット・サンプルから
パリティ・ビットを導き出す。「他方のパリティ」信号
はカスケードのデータ・ラッチ１９１〜１９３を通過
し、最終的にパリティ・チェック回路１９６に印加され
る。内部的に発生したパリティ・ビットは、パリティ・
チェック回路により「他方のパリティ・ビット」と比較
される。２つのパリティ・ビットが異なるときは、パリ
ティ・チェック回路１９６はライン１９８上に活性の
「パリティ不良」出力信号を発生する。
【００８８】各グループのデータ・ラッチ１９１〜１９
３からの３出力は、３つの比較器２００、２０１及び２
０２に対する入力として印加される。第１の比較器２０
０は、「他方のパリティ」信号を表わす３つのデータ・
ラッチ１９１〜１９３からのビット・サンプルを比較し
て３ビットの全てが同一であるか否かを判断する。第２
及び第３の比較器２０１及び２０２は、「他方の一次要
求」信号及び「他方が当方に警告」信号を表わしている
データ・ラッチ１９１〜１９３からの３組のビット・サ
ンプルについて同様の比較を個別的に実行する。個別的
な３つの比較結果は、ゲ−ト２０３により論理積を取っ
て「一致」を表わす出力信号を発生させる。３組のビッ
ト・サンプルのそれぞれが同一の論理レベルを有すると
き、換言すれば各信号が２又は３クロック期間で変化し
なかったときは、「一致」信号は、ハイ、即ち活性の論
理レベルとなる。「他方の一次要求」、「他方が当方に
警告」及び「他方のパリティ」の３つのケーブル信号が
異なる論理レベルを取り得ること、及び「一致」信号が
活性を保持し続けることがあることに注意すべきであ
る。
３からの３出力は、３つの比較器２００、２０１及び２
０２に対する入力として印加される。第１の比較器２０
０は、「他方のパリティ」信号を表わす３つのデータ・
ラッチ１９１〜１９３からのビット・サンプルを比較し
て３ビットの全てが同一であるか否かを判断する。第２
及び第３の比較器２０１及び２０２は、「他方の一次要
求」信号及び「他方が当方に警告」信号を表わしている
データ・ラッチ１９１〜１９３からの３組のビット・サ
ンプルについて同様の比較を個別的に実行する。個別的
な３つの比較結果は、ゲ−ト２０３により論理積を取っ
て「一致」を表わす出力信号を発生させる。３組のビッ
ト・サンプルのそれぞれが同一の論理レベルを有すると
き、換言すれば各信号が２又は３クロック期間で変化し
なかったときは、「一致」信号は、ハイ、即ち活性の論
理レベルとなる。「他方の一次要求」、「他方が当方に
警告」及び「他方のパリティ」の３つのケーブル信号が
異なる論理レベルを取り得ること、及び「一致」信号が
活性を保持し続けることがあることに注意すべきであ
る。
【００８９】「パリティ不良」信号及び「一致」信号は
ＡＮＤゲート２０４に入力として供給され、このＡＮＤ
ゲート２０４は第１のデータ・ラッチ２０５に供給する
出力信号を発生する。第１のデータ・ラッチ２０５がラ
イン１９４上のクロック信号によりエネーブルされる
と、ＡＮＤゲート２０４の出力が格納されて「ケーブル
・エラー」信号を発生させる。「ケーブル・エラー」信
号は、図１０に示すように、データ・ラッチ２０５か
ら、データ・バス１２２に接続されたデータ・バッファ
１５６のうちの一つに印加される。
ＡＮＤゲート２０４に入力として供給され、このＡＮＤ
ゲート２０４は第１のデータ・ラッチ２０５に供給する
出力信号を発生する。第１のデータ・ラッチ２０５がラ
イン１９４上のクロック信号によりエネーブルされる
と、ＡＮＤゲート２０４の出力が格納されて「ケーブル
・エラー」信号を発生させる。「ケーブル・エラー」信
号は、図１０に示すように、データ・ラッチ２０５か
ら、データ・バス１２２に接続されたデータ・バッファ
１５６のうちの一つに印加される。
【００９０】ＡＮＤゲート２０４の出力はＯＲゲート２
０６にも入力として印加され、ＯＲゲート２０６の出力
は第２のデータ・ラッチ２０８の入力に接続されてい
る。このデータ・ラッチ２０８はライン１９４上の「ク
ロック」信号によりエネーブルされて「ケーブル・エラ
ーをラッチ」により表わされた出力を発生し、これをＯ
Ｒゲート２０６の他方の入力に戻す接続をしている。
「ケーブル・エラーをラッチ」信号も図１０における組
のデータ・バッファ１５８におけるの他のデータ・バッ
ファにも供給されている。両データ・ラッチ２０５及び
２０８は、図１０に示す一次／二次アービタ１３２にお
ける第１組のデータ・ラッチ１５６から受け取る「ケー
ブル・エラーをクリア」によりクリアされる。
０６にも入力として印加され、ＯＲゲート２０６の出力
は第２のデータ・ラッチ２０８の入力に接続されてい
る。このデータ・ラッチ２０８はライン１９４上の「ク
ロック」信号によりエネーブルされて「ケーブル・エラ
ーをラッチ」により表わされた出力を発生し、これをＯ
Ｒゲート２０６の他方の入力に戻す接続をしている。
「ケーブル・エラーをラッチ」信号も図１０における組
のデータ・バッファ１５８におけるの他のデータ・バッ
ファにも供給されている。両データ・ラッチ２０５及び
２０８は、図１０に示す一次／二次アービタ１３２にお
ける第１組のデータ・ラッチ１５６から受け取る「ケー
ブル・エラーをクリア」によりクリアされる。
【００９１】「他方の一次要求」信号及び「他方が当方
に警告」信号はカスケードのデータ・ラッチ１９１、１
９２及び１９３に印加され、データ・ラッチ１９１〜１
９３を介して２つの入力信号と何ら時間的な関係がない
ライン１９４上のバックアップ・モジュール２２の「ク
ロック」信号によりクロック駆動される。受け取ったデ
ータは次のクロック・サイクルによりデータ・ラッチ１
９１、１９２及び１９３を進む。第３グループのデータ
・ラッチ１９３の出力におけるデータは、パリティ・チ
ェック回路１９６によりチェックされる。他方のプログ
ラマブル・コントローラが送出した「他方のパリティ」
ビットにより定められているパリティが正しくないとき
は、「パリティ不良」信号がライン１９８上に主張され
る。
に警告」信号はカスケードのデータ・ラッチ１９１、１
９２及び１９３に印加され、データ・ラッチ１９１〜１
９３を介して２つの入力信号と何ら時間的な関係がない
ライン１９４上のバックアップ・モジュール２２の「ク
ロック」信号によりクロック駆動される。受け取ったデ
ータは次のクロック・サイクルによりデータ・ラッチ１
９１、１９２及び１９３を進む。第３グループのデータ
・ラッチ１９３の出力におけるデータは、パリティ・チ
ェック回路１９６によりチェックされる。他方のプログ
ラマブル・コントローラが送出した「他方のパリティ」
ビットにより定められているパリティが正しくないとき
は、「パリティ不良」信号がライン１９８上に主張され
る。
【００９２】同時に、比較器２００は、カスケードのデ
ータ・ラッチ１９１〜１９３を通る３ビットの各信号に
ついて比較をする。３ビットの「他方の一次要求」信号
が等しく、３ビットの「他方のパリティ」信号が等し
く、かつ３ビットの「他方が当方に警告」信号が等しい
ときは、比較器２００は活性の「一致」信号を発生し、
これを「パリティ不良」信号と共にＡＮＤゲート２０４
に印加する。「パリティ不良」信号及び「一致」信号の
論理「積」を行なうことにより、データの転送にエラー
が存在するか否かを判断する。データ・ラッチ２０５及
び２０８がエラー信号を発生するためには、有効なケー
ブル障害は２〜３クロック期間、同一状態を保持する必
要がある。データ・ラッチ２０８の「ケーブル・エラー
をラッチ」信号は、一次／二次アービタ１３２における
第１組のデータ・バッファ１５８をエネーブルすること
によって、バックアップ・モジュール２２におけるマイ
クロコンピュータ１２５に周期的に読み込まれる。活性
の「ケーブル・エラー」信号はマイクロコンピュータ１
２５に適当なエラー訂正又は故障措置を行なわせる。デ
ータ・ラッチ２０８が発生する「ケーブル・エラーをラ
ッチ」信号は「ケーブル・エラー」信号と同時に主張さ
れるが、制御ケーブル２３上で実際のパリティ・エラー
状態が訂正されても、「ケーブル・エラー・クリア」信
号がマイクロコンピュータ１２５により主張されるまで
は、存続する。
ータ・ラッチ１９１〜１９３を通る３ビットの各信号に
ついて比較をする。３ビットの「他方の一次要求」信号
が等しく、３ビットの「他方のパリティ」信号が等し
く、かつ３ビットの「他方が当方に警告」信号が等しい
ときは、比較器２００は活性の「一致」信号を発生し、
これを「パリティ不良」信号と共にＡＮＤゲート２０４
に印加する。「パリティ不良」信号及び「一致」信号の
論理「積」を行なうことにより、データの転送にエラー
が存在するか否かを判断する。データ・ラッチ２０５及
び２０８がエラー信号を発生するためには、有効なケー
ブル障害は２〜３クロック期間、同一状態を保持する必
要がある。データ・ラッチ２０８の「ケーブル・エラー
をラッチ」信号は、一次／二次アービタ１３２における
第１組のデータ・バッファ１５８をエネーブルすること
によって、バックアップ・モジュール２２におけるマイ
クロコンピュータ１２５に周期的に読み込まれる。活性
の「ケーブル・エラー」信号はマイクロコンピュータ１
２５に適当なエラー訂正又は故障措置を行なわせる。デ
ータ・ラッチ２０８が発生する「ケーブル・エラーをラ
ッチ」信号は「ケーブル・エラー」信号と同時に主張さ
れるが、制御ケーブル２３上で実際のパリティ・エラー
状態が訂正されても、「ケーブル・エラー・クリア」信
号がマイクロコンピュータ１２５により主張されるまで
は、存続する。
【００９３】「ケーブル・エラー」信号及び「ケーブル
・エラーをラッチ」信号は、不正なパリティが２クロッ
ク・サイクルと３クロック・サイクルとの間で制御ケー
ブル２３から検出されたことを表わしている。ケーブル
・エラー検出機構を効果のあるものにするために、非同
期信号は、周期的には２〜３クロック・サイクルの間一
定していなければならない。しかし、２つのプログラマ
ブル・コントローラ１２′とプログラマブル・コントロ
ーラ１２″との間の制御ケーブル２３における制御信号
はほどんど変化しないので、及びケーブル切り離しが典
型的には３クロック・サイクル以上継続するので、この
応用にエラー・チェック機構は適している。この期間中
に、カスケードのデータ・ラッチ１９１〜１９３を使用
してケーブル信号の安定性を検定する。カスケードのデ
ータ・ラッチ１９１、１９２及び１９３は、このカスケ
ードにおける第１組のデータ・ラッチ１９１によりサン
プリングされたときは変化の過程にあるかも知れない、
又は他方のプログラマブル・コントローラからの信号伝
搬遅延のために、部分的に正しくないパリティを瞬時的
に示すかも知れない、これらの信号の安定性を検定して
いる。
・エラーをラッチ」信号は、不正なパリティが２クロッ
ク・サイクルと３クロック・サイクルとの間で制御ケー
ブル２３から検出されたことを表わしている。ケーブル
・エラー検出機構を効果のあるものにするために、非同
期信号は、周期的には２〜３クロック・サイクルの間一
定していなければならない。しかし、２つのプログラマ
ブル・コントローラ１２′とプログラマブル・コントロ
ーラ１２″との間の制御ケーブル２３における制御信号
はほどんど変化しないので、及びケーブル切り離しが典
型的には３クロック・サイクル以上継続するので、この
応用にエラー・チェック機構は適している。この期間中
に、カスケードのデータ・ラッチ１９１〜１９３を使用
してケーブル信号の安定性を検定する。カスケードのデ
ータ・ラッチ１９１、１９２及び１９３は、このカスケ
ードにおける第１組のデータ・ラッチ１９１によりサン
プリングされたときは変化の過程にあるかも知れない、
又は他方のプログラマブル・コントローラからの信号伝
搬遅延のために、部分的に正しくないパリティを瞬時的
に示すかも知れない、これらの信号の安定性を検定して
いる。
【００９４】制御ケーブル２３上のデータ通信エラー
は、損傷したケーブル導体又は要素、切り離された制御
ケーブル、又は他方のプログラマブル・コントローラの
パワー・ダウンが原因となり得る。エラーが示される前
に、信号の連続的な３サンプルが同一であるという必要
条件は、雑音に関連したエラーの可能性を大いに低下さ
せる働きがあるが、誘導されたケーブル雑音も可能性の
ある１原因である。
は、損傷したケーブル導体又は要素、切り離された制御
ケーブル、又は他方のプログラマブル・コントローラの
パワー・ダウンが原因となり得る。エラーが示される前
に、信号の連続的な３サンプルが同一であるという必要
条件は、雑音に関連したエラーの可能性を大いに低下さ
せる働きがあるが、誘導されたケーブル雑音も可能性の
ある１原因である。
【００９５】いずれも二次装置として適格化されたプロ
グラマブル・コントローラから見ると、これらのケーブ
ル・エラー原因のいずれかは、ステート機械１５０が
「割込切り換え」信号を発生する際に用いる「他方の一
次要求」信号を否定する結果にもなり得る。その結果、
適格化された二次プログラマブル・コントローラのバッ
クアップ・モジュール内のマイクロコンピュータ１２５
は、「割込切り換え」を受け取ると、割込ルーチンを実
行し始める。この割込ルーチンは、ケーブル・エラーが
発生したか否かを判断するために、「ケーブル・エラー
をクリア」又は「ケーブル・エラーをラッチ」信号をサ
ンプリングしなければならない。このエラー信号は、多
数回、例えば最小５サンプルをサンプリングしなければ
ならない。サンプルのうちでケーブル・エラー状態を示
すものがあれば、ケーブルは重大な障害が発生している
とみなされる。
グラマブル・コントローラから見ると、これらのケーブ
ル・エラー原因のいずれかは、ステート機械１５０が
「割込切り換え」信号を発生する際に用いる「他方の一
次要求」信号を否定する結果にもなり得る。その結果、
適格化された二次プログラマブル・コントローラのバッ
クアップ・モジュール内のマイクロコンピュータ１２５
は、「割込切り換え」を受け取ると、割込ルーチンを実
行し始める。この割込ルーチンは、ケーブル・エラーが
発生したか否かを判断するために、「ケーブル・エラー
をクリア」又は「ケーブル・エラーをラッチ」信号をサ
ンプリングしなければならない。このエラー信号は、多
数回、例えば最小５サンプルをサンプリングしなければ
ならない。サンプルのうちでケーブル・エラー状態を示
すものがあれば、ケーブルは重大な障害が発生している
とみなされる。
【００９６】割込ルーチンが障害を検出することなく、
「ケーブル・エラー」信号のサンプリングを完了する
と、他方のプログラマブル・コントローラはパワー・ダ
ウンの過程にあるか、又はケーブル雑音が割込を発生さ
せている。他方のプログラマブル・コントローラがパワ
ー・ダウンになっていると、ステート機械１５０は最終
的に前述のような制御ステートに到達する。この制御ス
テートに到達すると、このプログラマブル・コントロー
ラを一次ステートに安全に切り換えることができる。シ
ステムのリセットは、このシステムが実際にパワー・ダ
ウンになるまでのある時点で発生するので、他方のプロ
グラマブル・コントローラのパワー・ダウンが直接、ケ
ーブル・エラー原因となることはない。システムのリセ
ットが発生すると、その「当方の一次要求」信号は否定
されることになるが、電力が実際に遮断されるまでは、
そのパリティ発生器は正しく機能し続けることになる。
「ケーブル・エラー」信号のサンプリングを完了する
と、他方のプログラマブル・コントローラはパワー・ダ
ウンの過程にあるか、又はケーブル雑音が割込を発生さ
せている。他方のプログラマブル・コントローラがパワ
ー・ダウンになっていると、ステート機械１５０は最終
的に前述のような制御ステートに到達する。この制御ス
テートに到達すると、このプログラマブル・コントロー
ラを一次ステートに安全に切り換えることができる。シ
ステムのリセットは、このシステムが実際にパワー・ダ
ウンになるまでのある時点で発生するので、他方のプロ
グラマブル・コントローラのパワー・ダウンが直接、ケ
ーブル・エラー原因となることはない。システムのリセ
ットが発生すると、その「当方の一次要求」信号は否定
されることになるが、電力が実際に遮断されるまでは、
そのパリティ発生器は正しく機能し続けることになる。
【００９７】瞬時的な雑音が「割込切り換え」を発生さ
せると、ステート機械１５０は、他方の一次要求の導体
１３５上の１不良信号サンプルを許容し得るので、最終
的に二次を適格化したステートに戻る。
せると、ステート機械１５０は、他方の一次要求の導体
１３５上の１不良信号サンプルを許容し得るので、最終
的に二次を適格化したステートに戻る。
【００９８】「他方を警告」信号は、他方の装置の問題
を検出したこと、又は他方の装置をディセーブルしたい
ことを他方のプログラマブル・コントローラに迅速かつ
信頼性のある通信をする機構としての、バックアップ・
モジュール内のマイクロコンピュータ１２５により、発
生される。一次プログラマブル・コントローラがこの信
号を二次プログラマブル・コントローラに送出すると、
二次プログラマブル・コントローラは不適格となり、シ
ステムの制御を行なうことができなくなる。二次プログ
ラマブル・コントローラが一次プログラマブル・コント
ローラへ「他方を警告」信号を送出すると、一次プログ
ラマブル・コントローラは、拡張診断ルーチンを実行し
て自分が障害状態にあるか否かを判断する。通常、二次
プログラマブル・コントローラが一次プログラマブル・
コントローラを直接ダウンさせることはできない。「他
方を警告」信号は受信側のプログラマブル・コントロー
ラで「他方が当方に警告」信号になることに注意すべき
である。
を検出したこと、又は他方の装置をディセーブルしたい
ことを他方のプログラマブル・コントローラに迅速かつ
信頼性のある通信をする機構としての、バックアップ・
モジュール内のマイクロコンピュータ１２５により、発
生される。一次プログラマブル・コントローラがこの信
号を二次プログラマブル・コントローラに送出すると、
二次プログラマブル・コントローラは不適格となり、シ
ステムの制御を行なうことができなくなる。二次プログ
ラマブル・コントローラが一次プログラマブル・コント
ローラへ「他方を警告」信号を送出すると、一次プログ
ラマブル・コントローラは、拡張診断ルーチンを実行し
て自分が障害状態にあるか否かを判断する。通常、二次
プログラマブル・コントローラが一次プログラマブル・
コントローラを直接ダウンさせることはできない。「他
方を警告」信号は受信側のプログラマブル・コントロー
ラで「他方が当方に警告」信号になることに注意すべき
である。
【図１】本発明により接続された２つのプログラマブル
・コントローラを表わす絵図。
・コントローラを表わす絵図。
【図２】各プログラマブル・コントローラにおける機能
モジュールの相互接続を示す概要ブロック図。
モジュールの相互接続を示す概要ブロック図。
【図３】各プログラマブル・コントローラにおけるリソ
ース・マネジャー・モジュールの概要ブロック図。
ース・マネジャー・モジュールの概要ブロック図。
【図４】リソース・マネジャー・モジュールに格納され
たシステム・メモリのメモリ・マップを示す図。
たシステム・メモリのメモリ・マップを示す図。
【図５】各プログラマブル・コントローラにおけるプロ
セッサ・モジュールの概要ブロック図。
セッサ・モジュールの概要ブロック図。
【図６】プロセッサ・モジュールに含まれるメモリのメ
モリ・マップを示す図。
モリ・マップを示す図。
【図７】各プログラマブル・コントローラにおけるリモ
ート入出力スキャナーの概要ブロック図。
ート入出力スキャナーの概要ブロック図。
【図８】各プログラマブル・コントローラにおけるバッ
クアップ・モジュールの概要ブロック図。
クアップ・モジュールの概要ブロック図。
【図９】各プログラマブル・コントローラにおけるバッ
クアップ・モジュール間の接続を示す概要接続図。
クアップ・モジュール間の接続を示す概要接続図。
【図１０】バックアップ・モジュールにおける１次アー
ビタ及び２次アービタの回路図。
ビタ及び２次アービタの回路図。
【図１１】１次アービタ及び２次アービタの動作を説明
する状態遷移図。
する状態遷移図。
【図１２】図１０におけるケーブル・エラー回路のブロ
ック図。
ック図。
１０ コントロール・システム １１，１１′，１１″ バックプレーン １２，１２′，１２″ プログラマブル・コントローラ １３，１３′，１３″ ラック １５ 直列データ・リンク １６ プログラミング端末装置 １７，１７′，１７″ リソース・マネジャー・モジュ
ール １９，１９′，１９″ プログラム実行プロセッサ・モ
ジュール ２０，２０′，２０″ 入出力スキャナー・モジュール ２１ 直列データ通信リンク ２２，２２′，２２″ バックアップ・モジュール ２３ 制御ケーブル ２４ 外部リモート入出力ラック ２５ 入出力モジュール ２６ アダプタ・モジュール
ール １９，１９′，１９″ プログラム実行プロセッサ・モ
ジュール ２０，２０′，２０″ 入出力スキャナー・モジュール ２１ 直列データ通信リンク ２２，２２′，２２″ バックアップ・モジュール ２３ 制御ケーブル ２４ 外部リモート入出力ラック ２５ 入出力モジュール ２６ アダプタ・モジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ダニエル イートン アメリカ合衆国オハイオ州ノース リッジ ビル，ウエスト ポイント ドライブ 34072
Claims (13)
- 【請求項１】 制御プログラム及びデータを格納するメ
モリと、制御中の機械に接続する入出力回路からのデー
タを受け取るための制御プログラムを実行すると共に、
前記入出力回路にデータを送出して前記機械上で複数の
装置を作動させるプロセッサとを有するプログラマブル
・コントローラにおいて、 前記入出力回路に接続されている他のプログラマブル・
コントローラが活性モードでの動作を要求していること
を表示する第１の信号を受け取る入力手段と、 複数のプログラマブル・コントローラがほぼ同時に前記
活性モードでの動作を要求しているときに、前記プログ
ラマブル・コントローラが前記活性モードで動作すべき
ことを表示する第２の信号を受け取る第１の端末装置
と、 前記第１の信号を受け取っていないことに応答して、又
は前記入力手段が前記第１の信号を受け取り、かつ前記
第１の端末装置が前記第２の信号を受け取ることに応答
して、プログラマブル・コントローラが前記活性モード
で動作すべきことを表示し、それ以外は前記プログラマ
ブル・コントローラがバックアップ・モードで動作すべ
きことを表示するモード・インジケータ手段と、 前記プログラマブル・コントローラが前記活性モードで
動作すべきことを前記モード・インジケータ手段が表示
するときに第３の信号を転送する出力手段とを備え、前
記第３の信号は、前記プログラマブル・コントローラが
前記バックアップ・モードで動作すべきことを前記モー
ド・インジケータ手段が表示するときは転送されないこ
とを特徴とするバックアップ機能を有するプログラマブ
ル・コントローラ。 - 【請求項２】 第２の端末装置に印加される与えられた
論理レベルの信号源と、 前記入力手段及び前記出力手段を他のプログラマブル・
コントローラに接続するケーブルとを更に備え、前記ケ
ーブルの一端のみが前記第１の端末装置を前記第２の端
末装置に接続して前記第３の信号を発生させる導体を有
することを特徴とする請求項１記載のバックアップ機能
を有するプログラマブル・コントローラ。 - 【請求項３】 前記入出力回路のステート・データ及び
制御データを前記入出力回路に接続された他のプログラ
マブル・コントローラに転送し、かつ前記入出力回路の
ステート・データ及び他のプログラマブル・コントロー
ラからの制御データを受け取る通信インタフェースを更
に備えていることを特徴とする請求項１記載のバックア
ップ機能を有するプログラマブル・コントローラ。 - 【請求項４】 前記プログラマブル・コントローラが前
記活性モードでないときは、前記入出力回路に送出する
データを禁止する手段を更に備えていることを特徴とす
る請求項１記載のバックアップ機能を有するプログラマ
ブル・コントローラ。 - 【請求項５】 前記プログラマブル・コントローラに障
害が発生したことを知らせる障害手段を更に備え、更に
前記モード・インジケータ手段は、障害が発生したこと
を前記障害手段が知らせていないときにのみ、前記プロ
グラマブル・コントローラが前記活性モードで動作すべ
きことも表示することを特徴とする請求項１記載のバッ
クアップ機能を有するプログラマブル・コントローラ。 - 【請求項６】 他のプログラマブル・コントローラの誤
動作を検出する手段と、エラーが検出されたときに他の
プログラマブル・コントローラに警告を転送する手段と
を更に備えていることを特徴とする請求項１記載のバッ
クアップ機能を有するプログラマブル・コントローラ。 - 【請求項７】 他のプログラマブル・コントローラから
の警告を受け取るレシーバを更に備え、前記モード・イ
ンジケータ手段は、警告を受け取ったときは、前記プロ
グラマブル・コントローラが失格モードで動作すべきこ
とを表示することを特徴とする請求項１記載のバックア
ップ機能を有するプログラマブル・コントローラ。 - 【請求項８】 他のプログラマブル・コントローラから
の警告を受け取るレシーバと、警告を受け取ったときに
前記プログラマブル・コントローラの診断解析を実行す
る手段とを更に備えたことを特徴とする請求項１記載の
バックアップ機能を有するプログラマブル・コントロー
ラ。 - 【請求項９】 制御プログラム、入出力テーブル及びデ
ータ・テーブルを格納するメモリを有し、かつ前記制御
プログラムを実行して前記入出力イメージ・テーブルを
調べると共に変更するプロセッサを有し、かつ前記メモ
リと制御中の機械との間でデータを交換する手段を有す
るプログラマブル・コントローラにおいて、改良された
バックアップ・モジュールは：前記機械に接続されてい
る他のプログラマブル・コントローラから第１の活性モ
ード要求信号及び第１の警告信号を受け取る入力手段
と、 複数のプログラマブル・コントローラがほぼ同時に前記
活性モードで動作するように要求しているときは、前記
プログラマブル・コントローラが前記活性モードで動作
すべきかどうかを表わすタイ・ブレーカ信号を発生する
手段と、 前記第１の活性モード要求信号を受け取っていないこと
に応答して、又は前記入力手段が前記第１の活性モード
要求信号を受け取り、かつ前記発生する手段から前記タ
イ・ブレーカ信号に応答して活性モードを表わし、前記
プログラマブル・コントローラが動作すべきモードを表
わすモード・インジケータ手段であって、それ以外では
前記モード・インジケータ手段が失格モードを表わして
いる場合に前記第１の警告信号を受け取っていない限
り、前記バックアップ・モードで動作すべきことを表わ
す前記モード・インジケータ手段と、 前記モード・インジケータ手段が前記活性モードを表わ
すときに第２の活性モード要求信号を他のプログラマブ
ル・コントローラに転送する出力手段とを備えているこ
とを特徴とするプログラマブル・コントローラ。 - 【請求項１０】 他のプログラマブル・コントローラの
機能に潜在的な問題が存在していることを表わす第２の
警告信号を発生する手段を更に備え、更に前記出力手段
は他のプログラマブル・コントローラに前記第２の警告
信号も送出する手段であることを特徴とする請求項９記
載のバックアップ機能を有するプログラマブル・コント
ローラ。 - 【請求項１１】 タイ・ブレーカ信号を発生する前記手
段は、与えられた論理レベルを印加する第１の端子と、
第２の端子とを含み、前記与えられた論理レベルを第２
の端子に印加しているときは前記タイ・ブレーカ信号を
発生し、 前記プログラマブル・コントローラは前記入力手段及び
前記出力手段を他のプログラマブル・コントローラに接
続するケーブルを更に備え、前記ケーブルの一端のみが
前記第１の端末装置を前記第２の端末装置に接続して前
記タイ・ブレーカ信号を発生する導体を有することを特
徴とする請求項９記載のバックアップ機能を有するプロ
グラマブル・コントローラ。 - 【請求項１２】 他のプログラマブル・コントローラに
前記入出力回路のステート・データ及び制御データを転
送し、かつ前記入出力回路のステート・データ及び他の
プログラマブル・コントローラから制御データを受け取
る通信インタフェースを更に備えていることを特徴とす
る請求項９記載のバックアップ機能を有するプログラマ
ブル・コントローラ。 - 【請求項１３】 前記プログラマブル・コントローラに
エラーが発生したことを知らせる障害手段を更に備え、
前記モード・インジケータ手段は、エラーが発生したこ
とを前記障害手段が知らせるときは、前記失格モードも
表示することを特徴とする請求項９記載のバックアップ
機能を有するプログラマブル・コントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US897172 | 1992-06-11 | ||
| US07/897,172 US5313386A (en) | 1992-06-11 | 1992-06-11 | Programmable controller with backup capability |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0651802A true JPH0651802A (ja) | 1994-02-25 |
Family
ID=25407454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138637A Pending JPH0651802A (ja) | 1992-06-11 | 1993-06-10 | バックアップ機能を有するプログラマブル・コントローラ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5313386A (ja) |
| JP (1) | JPH0651802A (ja) |
| DE (1) | DE4317729A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7852550B2 (en) | 2006-02-17 | 2010-12-14 | The Furukawa Electric Co., Ltd | Optical amplifying apparatus |
| JP2013114649A (ja) * | 2011-12-01 | 2013-06-10 | Yokogawa Electric Corp | 二重化システムおよび制御切り換え方法 |
| KR101418511B1 (ko) * | 2008-02-05 | 2014-07-10 | 엘지전자 주식회사 | 설비기기 제어시스템 및 그 제어방법 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5428769A (en) * | 1992-03-31 | 1995-06-27 | The Dow Chemical Company | Process control interface system having triply redundant remote field units |
| US5392424A (en) * | 1992-06-11 | 1995-02-21 | Allen-Bradley Company, Inc. | Apparatus for detecting parity errors among asynchronous digital signals |
| US5455914A (en) * | 1993-07-23 | 1995-10-03 | Unisys Corporation | Tie-breaking control circuit for bus modules which share command execution |
| GB2288954B (en) * | 1994-04-15 | 1998-10-14 | Vlsi Technology Inc | Method and apparatus for providing programmable serial communications |
| JP3365581B2 (ja) * | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
| EP0787327B1 (en) * | 1995-08-23 | 2002-06-12 | Koninklijke Philips Electronics N.V. | Data processing system comprising an asynchronously controlled pipeline |
| US5978933A (en) * | 1996-01-11 | 1999-11-02 | Hewlett-Packard Company | Generic fault tolerant platform |
| US5777874A (en) * | 1996-02-12 | 1998-07-07 | Allen-Bradley Company, Inc. | Programmable controller backup system |
| US6181929B1 (en) * | 1996-05-20 | 2001-01-30 | Motorola, Inc. | Method for switching cell site controllers |
| JP3582230B2 (ja) * | 1996-06-04 | 2004-10-27 | 三菱電機株式会社 | 制御システム |
| WO1998026350A1 (en) * | 1996-12-13 | 1998-06-18 | Koninklijke Philips Electronics N.V. | Redundant data processing system having two programmed logic controllers operating in tandem |
| US5966304A (en) * | 1997-04-29 | 1999-10-12 | Allen-Bradley Company, Llc | Redundant automation controller permitting replacement of components during operation |
| US5966301A (en) * | 1997-06-13 | 1999-10-12 | Allen-Bradley Company, Llc | Redundant processor controller providing upgrade recovery |
| US5963448A (en) * | 1997-06-18 | 1999-10-05 | Allen-Bradley Company, Llc | Industrial controller having redundancy and using connected messaging and connection identifiers to enable rapid switchover without requiring new connections to be opened or closed at switchover |
| US5966300A (en) * | 1997-06-18 | 1999-10-12 | Allen-Bradley Company, Inc. | Redundant automation controller with deductive power-up |
| US5997166A (en) * | 1997-06-18 | 1999-12-07 | Allen-Bradley Company, Llc | Redundant industrial controller storing module and chassis level redundancy status |
| US6170044B1 (en) * | 1997-12-19 | 2001-01-02 | Honeywell Inc. | Systems and methods for synchronizing redundant controllers with minimal control disruption |
| JPH11203157A (ja) * | 1998-01-13 | 1999-07-30 | Fujitsu Ltd | 冗長装置 |
| US6272386B1 (en) * | 1998-03-27 | 2001-08-07 | Honeywell International Inc | Systems and methods for minimizing peer-to-peer control disruption during fail-over in a system of redundant controllers |
| DE19815097C2 (de) * | 1998-04-03 | 2002-03-14 | Siemens Ag | Busmasterumschalteinheit |
| US6216051B1 (en) * | 1998-05-04 | 2001-04-10 | Nec Electronics, Inc. | Manufacturing backup system |
| US6282584B1 (en) * | 1998-08-18 | 2001-08-28 | International Business Machines Corporation | Structure and method for reading/writing signature commands from/to a plurality of controller pairs |
| EP0985988A1 (en) * | 1998-09-11 | 2000-03-15 | Sck.Cen | An adaptive fuzzy controller and simulation method |
| DE19918270A1 (de) * | 1999-04-22 | 2000-10-26 | Abb Patent Gmbh | Verfahren zur bedarfsabhängigen Berechnung einer Funktion |
| DE19934513B4 (de) * | 1999-07-22 | 2006-05-24 | Siemens Ag | Steuerungsverfahren für eine technische Anlage |
| JP2001069585A (ja) * | 1999-08-31 | 2001-03-16 | Fujitsu Ltd | 二重化装置及びハイウェイインタフェース回路 |
| US7168075B1 (en) * | 1999-11-15 | 2007-01-23 | Siemens Aktiengesellschaft | Automation device and updating method |
| US6528901B1 (en) * | 1999-12-07 | 2003-03-04 | Lucent Technologies Inc. | Automatic protection switching |
| JP4846890B2 (ja) * | 2000-01-20 | 2011-12-28 | ソニー株式会社 | 端末制御装置 |
| US6618628B1 (en) * | 2000-10-05 | 2003-09-09 | Karl A. Davlin | Distributed input/output control systems and methods |
| US6968242B1 (en) * | 2000-11-07 | 2005-11-22 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
| US7023795B1 (en) * | 2000-11-07 | 2006-04-04 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
| DE10247520A1 (de) * | 2002-10-11 | 2004-04-22 | Siemens Ag | Verfahren und Einrichtung zur Prozessautomatisierung mit Steuergeräten zur Ansteuerung von Peripheriegeräten über ein Bussystem |
| US20040205111A1 (en) * | 2002-11-15 | 2004-10-14 | Zaki Chasmawala | User configurable data messages in industrial networks |
| TWM242781U (en) * | 2002-11-25 | 2004-09-01 | Quanta Comp Inc | Blade server management system with auxiliary management structure |
| US7131028B2 (en) * | 2002-12-11 | 2006-10-31 | Sun Microsystems, Inc. | System and method for interconnecting nodes of a redundant computer system |
| DE102004024536A1 (de) | 2004-05-18 | 2005-12-15 | Robert Bosch Gmbh | Verfahren zum Betrieb eines Systems |
| DE102004061013A1 (de) * | 2004-12-18 | 2006-07-06 | Bosch Rexroth Aktiengesellschaft | Sichere Eingabe-/Ausgabe-Baugruppe für eine Steuerung |
| WO2006077590A2 (en) * | 2005-01-19 | 2006-07-27 | Favoweb Ltd. | A system and method for bouncing failure analysis |
| US7636613B2 (en) * | 2005-07-01 | 2009-12-22 | Curtiss-Wright Flow Control Corporation | Actuator controller for monitoring health and status of the actuator and/or other equipment |
| US8707290B2 (en) * | 2006-02-22 | 2014-04-22 | Dell Products L.P. | Firmware update in an information handling system employing redundant management modules |
| CN101354610B (zh) * | 2007-07-27 | 2011-08-24 | 佛山市顺德区顺达电脑厂有限公司 | 以虚拟信道进行键盘控制器与电脑系统间的信号传输方法 |
| US8364291B2 (en) * | 2007-11-13 | 2013-01-29 | Rockwell Automation Technologies, Inc. | Method and apparatus for providing redundancy in an industrial control system |
| JP5344936B2 (ja) * | 2009-01-07 | 2013-11-20 | 株式会社日立製作所 | 制御装置 |
| KR101431301B1 (ko) * | 2010-01-20 | 2014-08-20 | 엘에스산전 주식회사 | 안전 증설 베이스 및 그의 제어방법 |
| US8278779B2 (en) | 2011-02-07 | 2012-10-02 | General Electric Company | System and method for providing redundant power to a device |
| EP2687930B1 (de) * | 2012-07-20 | 2018-10-03 | Siemens Aktiengesellschaft | Automatisierungseinheit zur Steuerung eines Geräts oder einer Anlage |
| US9823640B2 (en) * | 2013-03-14 | 2017-11-21 | Control Technology Corporation | Networked programmable industrial controllers |
| FR3010540B1 (fr) * | 2013-09-10 | 2015-08-14 | Schneider Electric Ind Sas | Systeme d'automatisme comprenant plusieurs controleurs logiques programmables connectes sur un reseau de communication |
| JP6359192B2 (ja) * | 2015-07-23 | 2018-07-18 | 三菱電機株式会社 | 二重化プロセス制御装置 |
| CN109687278B (zh) | 2019-01-02 | 2021-05-11 | 武汉光迅科技股份有限公司 | 一种用于光放大器在线升级程序的方法和装置 |
| CN110531678B (zh) * | 2019-09-16 | 2020-10-02 | 珠海格力电器股份有限公司 | 自控系统及其运维方法 |
| CN112564579A (zh) * | 2020-11-30 | 2021-03-26 | 中国航空工业集团公司西安航空计算技术研究所 | 一种主从架构机电控制器及健康管理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3797612A (en) * | 1971-07-13 | 1974-03-19 | A Carias | Braking device for vehicles |
| US3813649A (en) * | 1972-09-01 | 1974-05-28 | Bradley Co A | Controller program editor |
| US4070702A (en) * | 1976-03-26 | 1978-01-24 | Allan-Bradley Company | Contact histogram for programmable controller |
| US4276593A (en) * | 1979-03-30 | 1981-06-30 | Beckman Instruments, Inc. | Transfer system for multi-variable control units |
| US4351023A (en) * | 1980-04-11 | 1982-09-21 | The Foxboro Company | Process control system with improved system security features |
| US4413319A (en) * | 1981-03-09 | 1983-11-01 | Allen-Bradley Company | Programmable controller for executing block transfer with remote I/O interface racks |
| US4521871A (en) * | 1982-04-12 | 1985-06-04 | Allen-Bradley Company | Programmable controller with back-up capability |
| US4610013A (en) * | 1983-11-08 | 1986-09-02 | Avco Corporation | Remote multiplexer terminal with redundant central processor units |
| US4797884A (en) * | 1986-09-29 | 1989-01-10 | Texas Instruments Incorporated | Redundant device control unit |
| US4858101A (en) * | 1987-08-26 | 1989-08-15 | Allen-Bradley Company, Inc. | Programmable controller with parallel processors |
-
1992
- 1992-06-11 US US07/897,172 patent/US5313386A/en not_active Expired - Fee Related
-
1993
- 1993-05-27 DE DE4317729A patent/DE4317729A1/de not_active Withdrawn
- 1993-06-10 JP JP5138637A patent/JPH0651802A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7852550B2 (en) | 2006-02-17 | 2010-12-14 | The Furukawa Electric Co., Ltd | Optical amplifying apparatus |
| KR101418511B1 (ko) * | 2008-02-05 | 2014-07-10 | 엘지전자 주식회사 | 설비기기 제어시스템 및 그 제어방법 |
| JP2013114649A (ja) * | 2011-12-01 | 2013-06-10 | Yokogawa Electric Corp | 二重化システムおよび制御切り換え方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4317729A1 (de) | 1993-12-16 |
| US5313386A (en) | 1994-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0651802A (ja) | バックアップ機能を有するプログラマブル・コントローラ | |
| US5392424A (en) | Apparatus for detecting parity errors among asynchronous digital signals | |
| US5933614A (en) | Isolation of PCI and EISA masters by masking control and interrupt lines | |
| US5345566A (en) | Method and apparatus for controlling dual bus system | |
| US20060161714A1 (en) | Method and apparatus for monitoring number of lanes between controller and PCI Express device | |
| EP0514075A2 (en) | Fault tolerant processing section with dynamically reconfigurable voting | |
| US8700835B2 (en) | Computer system and abnormality detection circuit | |
| US7007192B2 (en) | Information processing system, and method and program for controlling the same | |
| JPH11161625A (ja) | コンピュータ・システム | |
| JPH01154241A (ja) | 同期二重コンピュータシステム | |
| CN104050061A (zh) | 一种基于PCIe总线多主控板冗余备份系统 | |
| JP2002259130A (ja) | 情報処理システムおよびその起動制御方法 | |
| KR100928187B1 (ko) | 듀얼 프로세서 제어 장치의 고장 안전 구조 | |
| US11360839B1 (en) | Systems and methods for storing error data from a crash dump in a computer system | |
| CN115408240B (zh) | 一种冗余系统主备方法、装置、设备及储存介质 | |
| US6898732B1 (en) | Auto quiesce | |
| CN115408239A (zh) | 一种基于总线仲裁的冗余系统 | |
| JP2003256240A (ja) | 情報処理装置及びその障害回復方法 | |
| EP2019359B1 (en) | Information processing apparatus including transfer device for transferring requests | |
| JP2004348335A (ja) | 障害検出方法及び情報処理システム | |
| JP2000347758A (ja) | 情報処理装置 | |
| JPS6113627B2 (ja) | ||
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS6011901A (ja) | 分散形制御装置のバツクアツプ装置 |