KR840008714A - 프로세서와 코프로세서간의 인터페이스 - Google Patents

Abstract

내용 없음

Description

프로세서와 코프로세서간의 인터페이스

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 인터페이스를 이용하여 프로세서를 코프로세서에 결합한 데이터 처리 시스템의 블록도.

제3도는 제1도에 도시된 시스템에 유용한 코프로세서 명령들의 표.

제7도는 제1도의 시스템에 유용한 코프로세서 응답원 턴어들의 표.

Claims (101)

1. 제1프로세서에 의한 실행을 위해 수신된 명령의 제2데이터 프로세서에 의한 실행을 제1테이터 프로세서로 부터 조정하기 위해서, 상기 명령을 수신하는 단계와;상기 수신된 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2프로세서에 서입하는 단계와;상기 제2프로세서로 부터 응답을 판독해내는 단계와;상기 제2프로세서에 의한 상기 명령의 실행의 보조에 있어 예정된 임무가 상기 제1프로세서에 의해 수행되어야만 함을 상기 응답이 나타내는 경우에 상기 예정된 임무를 선택적으로 수행하는 단계로 이루어진 방법.
2. 제 1항에 있어서, 임무수행단계가 상기 응답에 의해 선택된 예정 임무들 중의 특정한 임무를 수행하는 단계로 이루어진 방법.
3. 제 1항에 있어서, 판독단계가 상기 제2프로세서가 바쁘지 않음을 제 2프로세서의 응답이 나타낼까지 상기 응답을 반복적으로 판독하는 단계로 이루어진 방법.
4. 제 3항에 있어서, 임무수행단계가 상기 응답에 의해 선택된 예정임무들 중의 특정한 임무를 수행하는 단계로 이루어진 방법.
5. 제 1항에 있어서, 상기 응답을 판독하는 단계와 상기 임무들을 상기 제 2프로세서에 의한 실행의 보조에 있어 상기 제1프로세서에 의해 어떤 부가의 임무들도 수행되지달아야 함을 상기 응답이 나타낼때까지 수행하는 단계를 반복하는 단계를 또한 구비하여 이루어진 방법.
6. 제 1프로세서에 의한 명령의 실행을 위해 수신된 명령의 제 2테이터 프로세서에 의한 실행을 조정하기위해 적용된 제1데이터 프로세서에 있어서, 상기 명령을 수신하는 제1장치와; 상기수신된 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2프로세서에 서입하기 위한 제2장치와;상기 제 2프로세서로부터 응답을 판독해내기 위한 제3장치와;상기 제 2프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제1프로세서에 의해 예정임무가 수행되어야 함을 상기 응답이 나타내는 경우에 상기 예정임무를 선택적으로 수행하는 제 4장치를 구비하여 이루어진 데이터프로세서.
7. 제6항에 있어서, 상기 제4장치가 상기 응답에 의해 선택된 예정임무들 중의 특정한 임무를 수행하는 바와같이 또한 특성화 되는 데이터 프로세서.
8. 제6항에 있어서, 상기 제3장치가 상기 제2프로세서가 바쁘지 않음을 상기 응답이 나타낼때까지 상기 제 2프로세서로 부터 응답을 반복적으로 판독해내는 데이터프로세서.
9. 제8항에 있어서, 상기 제 4장치가 상기 제2응답에 의해 선택된 예정임무들 중의 특정한 임무를 수행하는 바와같이 또한 특성화된 데이터 프로세서.
10. 제6항에 있어서, 상기 제 3 및 4장치가 상기 응답들의 응답 및 상기 제2프로세서에 의한 상기 명령의 실행 보조에 있어 상기 제 1프로세서에 의해 어떤 부가의 임무들도 수행되지 말아야만 함을 상기 응답이 나타낼때까지 상기 임무들의 수행을 지속하는 데이터 처리기.
11. 제1데이터 프로세서가 제2프로세서에 의한 실행을 위해 수신된 명령들을 제2데이터 프로세서와 더불어 협동해서 실행하게끔 하기 위해서, 상기 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제 2프로세서로 부터 수신하는 단계와;상기 제1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2프로세서에 의해 예정임무가 수행되어야만 하는지의 여부를 상기 명령의 수신된 부분으로 부터 결정하는 단계와;상기 제 1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제 2 프로세서에 의해 상기 임무가 수행되어야 함을 나타내는 응답을 상기 제 2 프로세서에 제공하는 단계로 이루어진 방법.
12. 제11항에 있어서, 상기 결정단계가 상기 제1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2프로세서에 의해 예정임무들 중의 어떤 특정한 임무가 수행되어야만 하는지를 상기 명령의 수신된 부분으로 부터 결정하는 바와같이 또한 특성화되는 방법.
13. 제11항에 있어서, 상기 응답제공단계가 상기 제 1프로세서가 바쁘지 않을 때까지 상기 제 1 프로세서의 바쁜 상태를 나타내는 응답을 상기 제 2 프로세서에 제공하는 것을 포함하는 방법.
14. 제13항에 있어서, 상기 결정단계가 상기 제 1 프로세서에 의한 명령의 실행의 보조에 있어 상기 제 2 프로세서에 의해 예정임무들 중의 어떤 특정임무가 수행되어야하는지를 상기 명령의 수신된 부분으로부터 결정하는 바와같이 또한 특성화되는 방법.
15. 제11항에 있어서, 상기 결정단계 및 제공단계들이 상기 제 1 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제1프로세서에 의해 상기 명령의 실행의 보조에 있어 상기 제 2 프로세서에 의해 어떤 부가의 임무도 수행되지 않아야 할때까지 어떤 임무들이 수행되어야만 하는지를 결정하고 상기 임무들이 수행되어야만 함을 나타내는 응답들을 제공하게끔 반복되는 방법.
16. 제2프로세서에 의한 실행을 위해 수신된 명령을 제 2 데이터 프로세서와 협동하여 실행하기 위해 적용된 제1데이터 프로세서에 있어서, 상기 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제 2 프로세서로 부터 수신하기 위한 제1장치;상기 제 1 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제 2프로세서에 의해 예정임무가 수행되는지를 상기 명령의 수신된 부분으로 부터 결정하는 제2장치와;상기 제 1 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2프로세서에 의해 상기 임무가 수행되어야만함을 나타내는 응답을 상기 제2프로세서에 제공하는 제3장치를 구비하여 이루어진 데이터 프로세서.
17. 제16항에 있어서, 상기 제2장치가 상기 제1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제 2 프로세서에 의해 예정임무들 중의 어떤 특정한 임무가 실행되어야만 하는지를 상기 명령의 수신된 부분으로부터 결정하는 바와같이 또한 특성화 되는 데이터 프로세서.
18. 제16항에 있어서, 상기 제3장치가 상기 제 1 프로세서가 바쁘지 않을 때까지 상기 제1프로세서의 바쁜상태를 나타내는 응답을 상기 제2프로세서에 반복적으로 제공하는 데이터 프로세서.
19. 제18항에 있어서, 상기 제2장치가 상기 제1 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2프로세서에 의해 예정임무들 중의 어떤 특정한 임무가 수행되어야만 하는지를 상기 명령의 수신된 부분으로 부터 결정하는 바와같이 또한 특성화된 데이터 프로세서.
20. 제16항에 있어서, 상기 제2 및 3장치가 상기 제 1 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2 프로세서에 의해 어떤 부가의 임무들도 수행되지 말아야만 할때까지 어떤 임무들이 수행되어야만 하는지를 결정하고 상기 임무들이 수행되어야만 함을 나타내는 상기 응답들을 제공하는 것을 지속하는 데이터 프로세서.
21. 선택된 기능의 실행에서 프로세서가 코프로세서와 협동하게끔 명령케 하기 위한 시스템으로써, 상기 명령이 상기 선택된 기능을 규정하는 코댄드 신호와;상기 코프로세서가 상기 코댄드신호를 상기 코프로세서에서 전송하고, 상기 코댄드 신호에 의해 규정된 제능의 상기 코프로세서에 의한 실행의 보조에 있어 상기 코프로세서의 요청에 적어도 하나의 예정임무를 선택적으로 수향하게끔 명령하는 연산신호로 이루어진 시스템.
22. 제21항에 있어서, 상기 프로세서가 상기 선택된 기능의 실행에 있어 복수개 코프로세서들 중의 어떤 것과 협동하도록 명령을 받되, 상기 명령이 상기 선택된 기능의 실행에 있어 상기 프로세서가 협동케 될 코프로세서들 중의 특정한 코프로세서를 상기 프로세서에 확인시킬 코프로세서 식별신호로 이루어지는 시스템.
23. 제1데이터 프로세서에 의한 실행을 위해 수신된 예정명령서브세트의 각각에 대한 실행을 제1 데이터프로세서가 제2 데이터 프로세서로써 조정케하기 위해서, 상기 제1 데이터 프로세서에 의한 실행을 위해 명령을 수신하는 단계와; 상기 서브세트로 이루는 상기 명령들 각각의 표시특성을 상기 수신된 명령들 각각의 예정연산부분 중에서 검출하는 단계와; 상기 제1프로세서에 의한 상기 검출된 명령의 실행의 보조에 있어 상기 제2 프로세서에 의해 수행되어야만 한 코댄드로 내포하는 상기 검출된 명령들 각각의 예정부분을 상기 제2 프로세서에 서입하는 단계와; 상기 제 2프로세서에 의한 상기 코댄드의 수행의보조에 있어 상기 제1 프로세서에 의해 예정임무가 수행되어야만 하는지를 나타내는 상기 코댄드에 대한 응답을 상기 제 2프로세서로부터 판독해내는 단계와;상기 응답에 의해 표시되는 경우에 상기 임무를 수행하는 단계로 이루어진 방법.
24. 제1데이터 프로세서에 의한 실행을 위해 수신된 예정 명령 서브세트들 각각의 실행을 제 2데이터 프로세서로써 조정하기 위해 적동된 제1 데이터 프로세서에 있어서, 상기 제 1데이터 프로세서에 한의 실행을 위해 명령을 수신하기 위한 제 1장치와;상기 서브세트를 이루는 명령들 각각의 표시특성을 상기 수신된 명령들 각각의 예정된 연산부중에서 검출하기 위한 제2장치와;상기 제1프로세서에 의한 상기 검출된 명령의 실행의 보조에 있어 상기 제2프로세서에 의해 수행되어야만 할 코댄드를 내포하는 상기 검출된 명령들 각각의 예정부분을 상기 제2프로세서에 서입하기 위한 제3장치와;상기 제2프로세서에 의한 상기 코댄드의 수행의 보조에 있어 상기 제1프로세서에 의해 예정임무가 수행되어야만 하는지를 나타내는 상기 코댄드에 대한 응답을 상기 제2프로세서로 부터 판독해내기 위한 제4장치와;상기 응답에 의해 표시되는 경우에 상기 임무를 수행하기 위한 제4장치로 이루어진 데이터 프로세서.
25. 제 2데이터 프로세서에 의한 실행을 위해 수신된 예정명령 서브 세트를 각각을 제1데이터 프로세서가 제2데이터 프로세서와 협동하여 실행케하기 위해서, 상기 제 1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제 1프로세서에 의해 수행되어야만 할 코댄드를 내포하는 명령서브세트들 각각의 부분을 상기 제2데이터 프로세서로 부터 수신하는 단계와; 상기 제1프로세서에 의한 상기 코댄드의 수행의 보조에 있어 상기 제 2프로세서에 의해 예정임무가 수행되어야만 하는지를 상기 수신된 코댄드로 부터 결정하는 단계와; 상기 제1프로세서에 의한 상기코댄드의 수행의 보조에 있어 상기 제2프로세서에 의해 상기 임무가 수행되어야만 함을 나타내는 응답을 상기 제2프로세서에 제공하는 단계로 이루어진 방법.
26. 제2데이터 프로세서에 의한 실행을 위해 수신된 예정명령 세트들 각각을 제2데이터 프로세서와 더불어 실행하기 위해 적용된 제1데이터 프로세서에 있어서, 상기 제 1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제 1프로세서에 의해 수행되어야만 할 코댄드를 내포하는 명령서브세트들 각각의 부분을 상기 제2데이터 프로세서로 부터 수신하기 위한 제 1장치와; 상기 제1 데이터 프로세서에 의한 상기 코댄드의 수행의 보조에 있어 상기 제2 프로세서에 의해 예정임무가 수행되어야만 하는지를 상기 수신된 코댄드로 부터 결정하기 위한 제2 장치와; 상기 제1 프로세서에 의한 상기코댄드의 수행의 보조에 있어 상기 제2 프로세서에 의해 상기 임무가 수행되어야만 함을 나타내는 응답을 상기 제2 프로세서에 제공하는 위한 제3 장치로 이루어진 데이터 프로세서.
27. 제1데이터 프로세서에 의한 실행을 위해 수신된 명령의 어드레서블 제2 데이터 프로세서에 의한 실행을 조정하기 위해 적용된 제1 데이터 프로세서에 있어서, 상기 명령을 수신하기 위한 제1 장치와;상기 제1장치에 의해 수신된 상기 명령의부분을 어드레스의 일부로서 이용하여 상기 제2 프로세서를 어드레싱하기 위해 하나의 어드레스를 제공하는 제2 장치와; 상기 제2 장치에 의해 제공된 어드레스에서 상기 제2 프로세서에 의한 상기 명령의 실행을 조정하기 위한 제3 장치로 이루어진 데이터 프로세서.
28. 상기 제1데이터 프로세서에 의한 실행을 위해 수신된 명령의 어드레서블 제2 데이터 프로세서에 의한 실행을 제1프로세서가 조정케 하기 위해서, 상기 명령을 수신하는 단계와;상기 명령의 부분을 어드레스의 일부로서 이용하여 상기 제2프로세서를 어드레싱표기 위해 하나의 어드레스를 제공하는 단계와; 상기 어드레스에서 상기 제2 프로세서에 의한 상기 명령의 실행을 조정하는 단계로 이루어진 방법.
29. 독특한 어드레스에 응답하는 제2 데이터 프로세서로써 제1 데이터 프로세서에 의한 실행을 위해 수신된 명령의 실행을 조정하기 위해 적용된 제1데이터 프로세서에 있어서, 상기 명령을 수신하기 위한 제1장치와;상기 제2프로세서를 독특하게 식별하는 상기 수신된 명령의 예정부분을 일반어드레스의 부분으로서 포함하는 것에 의해 상기 독특한 어드레스를 제공하는 제2 장치와;상기 제2 장치에 의해 제공된 독특한 어드레스에서 상기 제2 프로세서에 의한 상기 명령의 실행을 조정하기 위한 제3 장치로 이루어진 데이터 프로세서.
30. 제29항에 있어서, 상기 제2 데이터 프로세서가 상기 명령의 실행에서 상기 제2데이터 프로세서에 의해 요구되어 제각기 상기 제2데이터 프로세서에 대해 독특한 어드레스들의 범위 내의 제각기의 어드레스에 응답하는 복수 개의 레지스터를 내포하는 바와같이 또한 특성화되고, 상기 제2장치가 상기 제2데이터 프로세서에 의한 명령의 실행을 조정함에 있어 상기 제3장치에 의해 상기 레지스터들 각각이 요구될 때 상기 제각기의 어드레스들을 제공하는 데이터 프로세서.
31. 독특한 어드레스에 응답하는 제2데이터 프로세서로써 상기 제1 데이터 프로세서에 의한 실행을 위해 수신된 명령의 실행을 제1데이터 프로세서가 조정케하기 위해서, 상기 명령을 수신하는 단계와;상기 제2프로세서를 독특하게 식별하는 상기 수신된 명령의 예정부분을 일반어드레스의 부분으로서 포함하는 것에 의해 상기 독특한 어드레스를 제공하는 단계와;상기 제2장치에 의해 제공된 독특한 어드레스에서 상기 제2프로세서에 의한 상기 명령의 실행을 조정하는 단계로 이루어진 방법.
32. 제31항에 있어서, 상기 제2데이터 프로세서가 상기 명령의 실행에서 상기 제2데이터 프로세서에 의해 요구되어 제각기 상기 제2데이터 프로세서에 대해 독특한 어드레스들의 범위 내의 제각기의 어드레스에 응답하는 복수 개의 레지스터들을 포함하는 것으로서 특성화되고, 상기 제공단계가 상기 제2데이터 프로세서에 의한 상기 명령의 실행을 조정함에 있어 제각기의 레지스터들이 요구될 때 상기 제각기의 어드레스들을 제공하는 것으로 이루어지는 방법.
33. 제2 데이터 프로세서 중에 존재하는 조건에 따라 명령을 실행하기 위해 적용된 제1데이터 프로세서에 있어서, 상기 명령을 수신하기 위한 제1장치와; 상기 명령의 실행이 따르게 되는 조건을 결정하기 위한 제2장치와;상기 제2프로세서가 상기 조건을 평가하고;상기 평가의 결과로써 상기 조건이 만족스러웠던 것임이 상기 제2프로세서에 의해 결정되었는지의 표시를 제공하는 요청을 상기 제2프로세서에 서입하기위한 제3장치와;상기 표시를 판독하기 위해 제4장치와;상기 표시에 근거된 상기 명령을 선택적으로 실행하기 위한 제4장치로 이루어진 데이터 프로세서.
34. 제2 데이터 프로세서 중에 존재하는 조건에 따라 제1데이터 프로세서가 명령을 실행케 하기 위해서, 상기 명령을 수신하는 단계와; 상기 명령의 실행이 따르게 는되 조건을 결정하는 단계와;상기 제2프로세서가 상기 조건을 평가하고;상기 평가의 결과로써 상기 조건이 만족스러웠던 것임이 상기 제2프로세서에 의해 결정되었는지의 표시를 제공하는 요청을 상기 제2프로세서에 서입하는 단계와;상기 표시를 판독하는 단계와;상기 표시에 근거된 상기 명령을 선택적으로 실행하기 위한 단계로 이루어진 방법.
35. 제1 데이터 프로세서 중에 존재하는 조건에 따르는 명령의 제2 프로세서에 의한 실행에 있어 제2데이터 프로세서와 협동키 위해 적용된 제1데이터 프로세서에 있어서, 상기 제2프로세서에 의한 상기 명령의 실행이 따르게 되는 조건을 제1프로세서가 평가하는 요청을 상기 제2프로세서로 부터 수신하기 위한 제1장치와; 상기 조건을 평가하기 위한 제2장치와;상기 평가의 결과로써 상기 조건이 만족스러웠던 것임이 결정된 것인지의 표시를 제공하는 제3장치로 이루어진 데이터 프로세서.
36. 제1 데이터 프로세서 중에 존재하는 조건에 따르는 명령의 제2 프로세서에 의한 실행에 있어 제1데이터 프로세서가 제2데이터 프로세서와 협동케 하기 위해서, 상기 제2프로세서에 의한 명령의 실행이 따르게 되는 조건을 제1프로세서가 평가하는 요청을 상기 제2프로세서로 부터 수신하기 위한 단계와; 상기 조건을 평가하는 단계와;상기 평가의 결과로써 상기 조건이 만족스러웠던 것임이 결정된 것인지의 표시를 제공하는 단계로 이루어진 방법.
37. 제1 프로세서에 의한 실행을 위해 수신된 명령의 제2데이터 프로세서에 의한 실행을 제1데이트 프로세서로 부터 조정하기 위해서, 상기 명령을 수신하는 단계와;상기 수신된 명령중에성 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2프로세서에 성입하는 단계와; 상기 제2프로세서로 부터 응답을 판독해내는 단계와; 상기 명령의 실행중에 상기 제2프로세서에 의해 예외가 검출되었음을 상기 응답이 나타내는지를 예정의 예외에 대해 백터링하는 단계로 이루어진 단계로 이루어진 방법.
38. 제37항에 있어서, 상기 판독단계가 상기 제2프로세서가 바쁘지 않음을 상기 제2프로세서로 부터의 응답이 나타낼때까지, 상기 제2프로세서로부터 응답을 반복적으로 판독하는 것으로 이루어진 방법.
39. 제37항에 있어서, 상기 응답이 상기 예외 취급자에 대응하는 예외 벡터 번호를 또한 나타내고, 벡터링 단계가 상기 예외취급자의 어드레스를 상기 예외 벡터 번호로부터 결정하는 것을 포함하는 방법.
40. 제1 프로세서에 의한 실행을 위해 수신된 명령의 제2데이터 프로세서에 의한 실행을 조정하기 위해 적용된 제1데이터 프로세서에 있어서, 상기 명령을 수신하는 제1장치와;상기 수신된 명령중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2프로세서에 서입하기 위한 제2장치와; 상기 제2프로세서로 부터 응답을 판독해내기 위한 제3장치와; 상기 명령의 실행중에 상기 제2프로세서에 의해 예외가 검출되었음을 상기 응답이 나타내는지로 예정 예외 취급자에 백터링하기 위한 제4장치로 이루어진 데이터 프로세서.
41. 제40항에 있어서, 제3장치가 상기 제2프로세서가 바쁘지 않음을 상기 제2프로세서로 부터의 응답이 나타낼때까지 상기 제2프로세서로부터 응답을 반복적으로 판독해내는 데이터 프로세서.
42. 제41항에 있어서, 응답이 상기 예외취급자에 대응하는 예외벡터번호를 또한 나타내고, 제4장치가 상기 예외취급자의 어드레스를 상기 예외벡터번호로 부터 결정하는 데이터 프로세서.
43. 제2프로세서에 의한 실행을 수신된 명령의 제1데이터 프로세서에 의한 실행에서 제1데이터 프로세서가 상기 제2데이터 프로세서와 협동케 하기 위해서, 상기 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2데이터 프로세서로부터 수신하는 단계와; 상기 명령을 실행하는 단계와;상기 명령의 실행중에 예외를 검출하는 단계와;상기 명령의 실행중에 상기 제1프로세서에 의해 검출되었음과 상기 제2 프로세서가 예정의 예외 취급자에 벡터링을 해야함을 상기 제2프로세서에 나타내는 응답을 상기 제프로세서에 제공하는 단계로 이루어진 방법.
44. 제43항에 있어서, 상기 응답 제공단계가 상기 제1 프로세서가 바쁘지 않을때까지 상기 제1프로세서가 바쁨을 나타내는 응답을 상기 제2프로세서에 반복적으로 제공하는 것을 포함하는 방법.
45. 제43항에 있어서, 응답이 상기 예외취급자에 대응하는 예외벡터번호를 또한 나타내는 방법.
46. 제2프로세서에 의한 실행을 수신된 명령의 제1데이터 프로세서에 의한 실행에서 제2데이터 프로세서와 협동하도록 적용된 제1데이터 프로세서에 있어서, 상기 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제프로세서로부터 수신하기 위한 제1장치와; 상기 명령을 실행기 위한 제2장치와;상기 명령의 실행중에 실행을 검출하는 제3장치와;상기 예외가 상기 명령의 실행중에 상기 제1프로세서에 의해 검출되었음과 상기 제2 프로세서가 예정의 예외 취급자에 대해 벡터링 해야함을 상기 제2프로세서에 나타내는 응답을 상기 제2데이터 프로세서에 제공하기 위한 제4장치로 이루어진 데이터 프로세서.
47. 제46항에 있어서, 제4장치가 상기 제1프로세서가 바쁘지 않을때까지 상기 제1프로세서가 바쁨을 나타내는 응답을 상기 제2프로세서에 반복적으로 제공하는 데이터 프로세서.
48. 제46항에 있어서, 응답이 상기 예외취급자에 대응하는 예외벡터번호를 또한 나타내는 데이터 프로세서.
49. 제1데이터 프로세서에 의해 수신된 명령의 제2데이터 프로세서에 의한 실행을 조정하기 위해 적용된 제1데이터 프로세서에 있어서; 상기 명령을 수신하는 제1장치와;상기 수신된 명령을 상기 제2프로세서가 실행하게 코멘딩하기위한 제2장치와;상기 제2프로세서에 의한 상기 명령의 실행을 선택적으로 인터럽트하기 위한 제3장치와;상기 인터럽트의 시점에서 상기 제2프로세서의 상태를 저장하기 위한 제4장치로 이루어진 데이터 프로세서.
50. 제49항에 있어서, 제3장치가 상기 제2데이트 프로세서내의 예정된 어드레서블 기억위치를 판독하는 것에 의해 상기 실행을 인터럽트하는 데이터 프로세서.
51. 제49항에 있어서 상기 제4장치가 상기 제2 데이터 프로세서내의 예정된 어드레서블 기억위치로 부터 상기 제2프로세서의 상태를 판독하고 판독된 상태를 저장하는 데이터 프로세서.
52. 제51항에 있어서, 상기 저장된 상태에 상기 제2프로세서의 상태를 선택적으로 리스토어 하기 위한 제5장치를 부가적으로 포함하는 도이터 프로세서.
53. 제52항에 있어서, 상기 제5장치가 상기 저장된 상태를 판독하고 판독된 상태를 상기 제2프로세서내의 예정된 어드레서블 기억위치에 서입하는 데이터 프로세서.
54. 제49항에 있어서, 상기 저장된 상태에 상기 제2프로세서의 상태를 선택적으로 리스토어하기 위한 제5 장치를 부가적으로 포함하는 데이프로세서.
55. 제2 데이터 프로세서에 의해 수신된 명령을 제2데이터 프로세서와 협동하여 실행하게끔 적용된 제1 데이터 프로세서에 있어서, 상기 명령의 실행을 위해 제2데이터 프로세서로부터 코멘드를 수신하기 위한 제1장치와;상기 제2데이터 프로세서에 의해 인터럽트되는 응답중의 실행을 인터럽트하기 위한 제2장치와;상기 인터럽트의 시점에서 상기 제1데이터 프로세서의 상태를 상기 제2데이터 프로세서에 제공하기 위한 제3장치로 이루어진 데이터 프로세서.
56. 제55항에 있어서, 상기 제2장치가 상기 제1데이터 프로세서내의 예정된 어드레서블 기억위치를 판독하는 제2 프로세서에 응동하여 상기 실행을 인터럽트하는 데이터 프로세서.
57. 제55항에 있어서 상기 제3장치가 상기 제1 프로세서내의 예정된 어드레서블 기억위치를 통해 상기 제1 프로세서의 상태를 데이터 프로세서.
58. 제57항에 있어서, 상기 제2 프로세서에 제공된 상기 제1 프로세서의 상태를 상기 제2프로세서로 부터 수신하기 위한 제4장치와;상기 수신된 상태에 상기 제1프로세서의 상태를 리스토어하기 위한 제5장치를 또한 포함하는 데이터 프로세서.
59. 제58항에 있어서 상기 제4장치가 상기 제1 프로세서내의 예정된 어드레서블 기억위치를 통해 상기 제2 프로세서로 부터 수신하는 데이터 프로세서.
60. 제55항에 있어서, 상기 제2 프로세서에 제공된 상기 제1 프로세서의 상태를 상기 제2프로세서로 부터 수신하기 위한 제4장치와;상기 수신된 상태에 상기 제1프로세서의 상태를 리스토어하는 제5장치를 또한 구비하는 데이터 프로세서.
61. 제1데이터 프로세서에 의해 수신된 명령의 제2데이터 프로세서에 의한 실행을 제1데이터 프로세서가 조정하게 하기 위해서; 상기 명령을 수신하는 단계와;상기 수신된 명령을 상기 제2프로세서가 실행하게 코맨드하는 단계와; 상기 실행을 선택적으로 인터럽트하는 단계와;상기 인터럽트의 시점에서 상기 제2프로세서의 상태를 저장하는 단계로 이루어진 방법.
62. 제61항에 있어서, 인터럽트 단계가 상기 제2데이터 프로세서내의 예정된 어드 레서블 기억위치를 판독하는 것에 의해 상기 실행을 인터럽트하는 것으로 이루어진 방법.
63. 제61항에 있어서, 저장단계가 상기 제2데이터 프로세서내의 예정된 어드레서블 기억위치로 부터 상기4 제2 프롤세서의 상태를 판독된 상태를 저장하는 것으로 이루어진 방법.
64. 제63항에 있어서, 상기저장된 상태에 상기 제2프로세서의 상태를 선택적으로 리스토어하는 단계를 또한 포함하는 방법.
65. 제64항에 있어서, 상기 리스토어 단계가 상기 저장된 상태를 판독하고 상기 제2프로세서내의 예정된 어드레서블 기억위치에 상기 판독된 상태를 서입하는 것으로 이루어진 방법.
66. 제61항에 있어서, 상기 저장된 상태에 상기 제2프로세서의 상태를 선택적으로 리스토어하는 단게를 또한 포함하는 방법.
67. 제2데이터 프로세서에 의해 수신된 명령을 제1데이터 프로세서가 제2데이터 프로세서와 협동하여 실행하게 하기 위해서, 상기 명령의 실행을 위해 상기 제2데이터 프로세서로 부터 코댄드를 수신하는 단계와;상기 제2데이터 프로세서에 의해 인터럽트됨에 응동하여 상기 실행을 인터럽트하는 단계와; 상기 인터럽트의 시점에서 상기 제1데이터 프로세서의 상태를 상기 제2데이터 프로세서에 제공하는 단계로 이루어진 방법.
68. 제67항에 있어서, 상기 인터럽트단계가 상기 제1 데이터 프로세서내의 예정된 어드레블 기억위치를 판독하는 상기 제2프로세서에 응동하여 상기 실행을 인터럽트하는 것으로 이루어진 방법.
69. 제67항에 있어서, 상기 제공단계가 상기 제1프로세서 내의 예정된 어드레블 기억위치를 통해 상기 제1프로세서의 상태를 제공하는 것으로 이루어진 방법.
70. 제69항에 있어서, 상기 제2프로세서에 제공된 상기 제1프로세서의 상태를 상기 제2프로세서로 부터 수신하는 단계와 상기 수신된 상태에 상기 제1프로세서의 상태를 리스토어하는 단계를 또한 포함하는 방법.
71. 제70항에 있어서, 상기 상태를 수신하는 단계가 상기 제1프로세서내의 예정된 어드레서블 기억위치를 통해 상기 제2프로세서로 부터 상기 상태를 수신하는 것으로 이루어진 방법.
72. 제67항에 있어서, 상기 제2프로세서에 제공된 상기 제1프로세서의 상태를 상기 제2프로세서로 부터 수신하는 단계와 상기 수신된 상태에 상기 제1 프로세서를 리스토어하는 단계를 또한 포함하는 방법.
73. 상기 제1데이터 프로세서에 의해 수신된 명령의 제2 데이터 프로세서에 의한 실행을 조정하기 위해 적용된 제1데이터 프로세서에 있어서, 상기 명령을 수신하기 위한 제1장치와;상기 수신된 명령을 상기 제2프로세서가 실행하게끔 코댄드 하기 위한 제2장치와;상기 실행을 인터럽트하기 위해 상기 제2프로세서를 선택적으로 요청하기 위한 제3장치와;상기 요청된 인터럽트가 지연되어야만 함을 나타내는 표시를 상기 제2프로세서로 부터 수신하기 위한 제4장치와;상기 제2프로세서가 상기 실행을 인터럽트하는 시기를 결정하기 위해 상기 지연기간 동안 상기 제2프로세서를 주기적으로 포올링 하기 위한 제5장치와;상기 인터럽트의 시점에서 상기 제2프로세어의 상태를 판독하기 위한 제6장치와;상기 상태를 저장하기위한 제7장치로 이루어진 데이터 프로세서.
74. 제73항에 있어서, 상기 저장된 상태에 상기 제2프로세서의 상태를 선택적으로 리스토어하기 위한 제8장치를 또한 포함하는 데이터 프로세서.
75. 제1데이터 프로세서에 의해 수신된 명령의 제2 데이터 프로세서에 의한 실행을 제1 데이터 프로세서가 조정하게하기 위해서, 상기 명령을 수신하는 단계와;상기 수신된 명령을 상기 제2프로세서가 실행하게끔 코댄드 하는 단계와;상태 실행을 상기 제2프로세서가 인터럽트하게끔 요청하는 단계와;상기 요청된 인터럽트가 지연되어야만 함을 나타내는 표시를 상기 제2프로세서로 부터 수신하는 단계와;상기 제2프로세서가 상기 실행을 인터럽트하는 시기를 결정하기 위해 상기 지연기간 동안 상기 제2프로세서를 주기적으로 포올링 하기 위한 단계와;상기 인터럽트의 시점에서 상기 제2프로세서의 상태를 판독하는 단계와;상기 상태를 저장하는 단계로 이루어진 방법.
76. 제75항에 있어서, 상기 저장된 상태에 상기 제2 프로세서의 상태를 선택적으로 리스토어하는 단계를 또한 포함하는 방법.
77. 제1 데이터 프로세서에 의해 수신된 명령을 선택적으로 실행하기 위해 제2데이터 프로세서와 협동하도록 적용된 제1 데이터 프로세서에 있어서, 상기 명령을 실행하기 위해서 상기 제2 프로세서로 부터 코댄드를 수신하기 위한 제1장치와; 상기 명령을 실행하기 위한 제2장치와;상기 실행을 인터럽트 하기 위해 상기 제2프로세서로 부터의 요청을 상기 실행중에 수신하기 위한 제3장치와; 상기 실행중의 예정점까지 상기 인터럽트가 지연되어야 단함을 결정하기 위한 제4장치와;상기 요청된 인터럽트가 지연되어야만 함을 나타내는 표시를 상기 제2 프로세서에 제공하기 위한 제5장치와;상기 예정점에서 상기 실행을 인터럽트하기 위한 제6장치와;상기 실행이 인터럽트 되었음을 나타내는 표시를 상기 제2 프로세서에 제공하기 위한 제7장치와;상기 인터럽트의 시점에서 상기 제1 프로세서의 상태를 제공하기 위한 제8장치로 이루어진 데이터 프로세서.
78. 제77항에 있어서, 상기 제2프로세서에 제공된 상기 제1프로세서의 상태를 상기 제2프로세서로 부터 수신하기 위한 제9장치와; 상기 수신된 상태에 상기 제1 프로세서의 상태를 리스토어하기 위한 제10장치를 또한 포함하는 데이터 프로세서.
79. 제2 데이터 프로세서에 의해 수신된 명령을 제1데이터 프로세서가 제2데이터 프로세서와 협동하여 선택적으로 실행하기 위해서, 상기 명령을 실행하기 위해 상기 제2 프로세서로 부터 코댄드를 수신하는 단계와;상기 명령을 실행하는 단계와;상기 실행을 인터럽트 하기 위해 상기 제2 프로세서로 부터의 요청을 상기 실행중에 수신하는 단계와;상기 실행중의 예정점까지 상기 인터럽트가 지연되어야만 함을 결정하는 단계와;상기 요청된 인터럽트가 지연되어야만 함을 나타내는 표시를 상기 제2프로세서에 제공하는 단계와 상기 예정점에서 상기 실행을 인터럽트하는 단계와;상기 실행이 인터럽트 되었음을 나타내는 표시를 상기 제2프로세서에 제공하는 단계와;상기 인터럽트의 시점에서 상기 제1프로세서의 상태를 제공하는 단계로 이루어진 방법.
80. 제79항에 있어서, 상기 제2프로세서에 제공된 상기 제1프로세서의 상태를 상기 제2프로세서로 부터 수신하는 단계와;상기 수신된 상태에 상기 제1프로세서의 상태를 리스토어하는 단계를 또한 포함하는 방법.
81. 제1프로세서에 의한 실행을 위해 수신된 명령의 제2 데이터 프로세서에 위한 실행을 제1 데이터 프로세서로 부터 조정하기 위해서, 상기 명령을 수신하는 단계와;상기 수신된 명령중에서 적어도 상기 명령형태를 나타내는 부분을 상기 제2 프로세서에 서입하는 단계와;상기 제2프로세서로부터 응답을 판독하는 단계와;상기 제2 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제1 프로세서에 의해 상기 명령중의 유효어드레스가 평가되어야만 함을 상기 응답이 나타내는 경우에 상기 명령중의 유효 어드레스를 평가하는 단계로 이루어진 방법.
82. 제81항에 있어서, 상기 제2 프로세서와 상기 평가된 유효어드레스간에서의 오페란드 전송이 상기 명령의 행중에 상기 제2 프로세서에 의해 요구됨을 상기 응답이 또한 나타내는 경우에 상기 전송을 행하는 단계를 또한 포함하는 방법.
83. 제81항에 있어서, 상기 평실단계가 상기 명령에 대해 유효한 유효어드레스부류를 상기 응답으로 부터 결정하는 단계와 상기 유혼어드레스가 상기 유효한 부류인 경우에만 상기 명령중의 유효 어드레스를 평가하는 단계로 이루어지는 방법.
84. 제83항에 있어서, 상기 평가단계가 상기 유효어드레스가 유효한 부류가 아닌 경우에 상기 제2 프로세서에 오차신호를 제공하는 단계를 부가적으로 포함하는 방법.
85. 제83항에 있어서, 상기 제2 프로세서와 상기 평가된 유효어드레스간에서의 오페란드 전송이 상기 명령의 실행중에 상기 제2 프로세서에 의해 요구됨을 상기 응답이 또한 나타내는 경우에 상기 전송을 행하는 단계를 부가적으로 포함하는 방법.
86. 제1프로세서에 의한 실행을 위해 수신된 명령의 제2 데이터 프로세서에 위한 실행을 조정하기 위해 적용된 제1 데이터 프로세서에 있어서, 상기 명령을 수신하기 위한 제1장치와;상기 수신된 명령중에서 적어도 상기 명령형태를 나타내는 부분을 상기 제2 프로세서에 서입하는 제2장치와;상기 제2프로세서로부터 응답을 판독해 내기 위한 제3장치와;상기 제2 프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제1 프로세서에 의해 상기 어드레스가 평가되어야만 함을 상기 응답이 나타내는 경우에 상기 명령중의 유효 어드레스를 평가하기 위한 제4장치로 이루어진 데이터 프로세서.
87. 제86항에 있어서, 상기 제2 프로세서와 상기 평가된 유효 어드레스간에서의 오페란드전송이 상기 명령의 실행 중에 상기 제2 프로세서에 의해 요구됨을 상기 응답이 또한 나타내는 경우에 상기 전송을 행하는 제5장치를 또한 포함하는 데이터 프로세서.
88. 제86항에 있어서, 제4장치가 상기 명령에 대해 유효한 어드레스의 부류를 상기 응답으로부터 결정하기 위한 제5장치와; 상기 유효 어드레스가 상기 유효한 부류인 경우에만 상기 명령중의 유효 어드레스를 평가하기 위한 제6장치를 구비하는 데이터 프로세서.
89. 제88항에 있어서, 제4장치가 상기 유효 어드레스가 상기 유효한 부류가 아닌 경우에 상기 제2프로세서에 오차신호를 제공하기 위한 제7장치를 구비하는 데이터 프로세서.
90. 제88항에 있어서, 상기 제2 프로세서와 상기 평가된 유효 어드레스간에서의 오페란드 전송이 상기 명령의 실행 중에 상기 제2 프로세서에 의해 요구됨을 상기 응답이 또한 나타내는 경우에 상기 전송을 행하기 위한 제7장치를 또한 포함하는 데이터 프로세서.
91. 제2 프로세서에 의한 실행을 위해 수신된 명령의 실행에 있어, 제1데이터 프로세서가 제2 데이터 프로세서와 협동케하기 위해서, 상기 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2 프로세서로 부터 수신하는 단계와; 상기 제1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2프로세서에 의해서 상기 명령중의 유효어드레스가 평가되어야만 하는지를 결정하는 단계와;상기 유효 어드레스가 평가되어야 함을 나타내는 응답 상기 제2프로세서에 제공하는 단계로 이루어진 방법.
92. 제91항에 있어서, 상기 결정단계가 상기 제1프로세서와 상기 평가된 유효 어드레스간에서 오페란드가 전송되어야만 하는지를 결정하는 것을 포함하고, 상기 응답이 상기 전송이 상기 명령의 실행중에 상기 제1프로세서에 의해 요구됨을 또한 나타내는 방법.
93. 제91항에 있어서, 상기 결정단계가 상기 명령에 대해 유효한 유효 어드레스부류를 결정하는 것을 포함하고, 상기 응답이 상기 유효 어드레스가 상기 유효부류인 경우에만 상기 유효 어드레스가 평가됨을 또한 나타내는 방법.
94. 제93항에 있어서, 상기 유효어드레스가 상기 유효한 부류가 아님을 상기 제2프로세서가 결정한 것을 나타내는 오차 신호를 상기 제2프로세서로 부터 수신부로 하는 단계를 부가적으로 포함하는 방법.
95. 제93항에 있어서, 상기 결정단계가 상기 제1로프세서와 상기 평가된 유효 어드레스간에서 오페란드가 전송되어야만 하는지를 결정하는 것을 포함하고, 상기 응답이 상기 전송이 상기 명령의 실행중에 상기 제1프로세서에 의해 요구됨을 또한 나타내는 방법.
96. 제2 데이터 프로세서에 의한 실행을 위해 수신된 명령의 실행에 있어, 제2데이터 프로세서와 협동케 적용된 제1 데이터 프로세서에 있어서, 상기 명령 중에서 적어도 상기 명령의 형태를 나타내는 부분을 상기 제2 프로세서로 부터 수신하기 위한 제1장치와; 상기 제1프로세서에 의한 상기 명령의 실행의 보조에 있어 상기 제2프로세서에 의해서 상기 명령중의 유효어드레스가 평가되어야만 하는지를 결정하기 위한 제2장치와;상기 유효 어드레스가 평가되어야 함을 나타내는 응답을 상기 제2프로세서에 제공하는 제3장치로 이루어진 데이터 프로세서.
97. 제96항에 있어서, 제2장치가 상기 제1프로세서와 상기 평가된 유효 어드레스간에서 오페란드가 전송되어야만 하는지를 결정하고, 제3장치가 상기 전송이 상기 명령의 실행중에 상기 제1프로세서에 의해 요구됨을 상기 응답중에 또한 나타내는 데이터 프로세서.
98. 제96항에 있어서, 상기 제2장치가 상기 명령에 대해 유효한 유효 어드레스부류를 또한 결정하고, 제3장치가 상기 유효 어드레스가 상기 유효한 부류인 경우에만 상기 유효 어드레스가 평가될 것을 상기 응답중에 또한 나타내는 데이터 프로세서.
99. 제99항에 있어서, 상기 유효어드레스가 상기 유효한 부류가 아님을 상기 제2프로세서가 결정한 것을 나타내는 오차신호를 상기 제2프로세서로 부터 수신하기 위한 제4장치를 또한 포함하는 데이터 프로세서.
100. 제98항에 있어서, 제2장치가 상기 제1프로세서와 상기 평가된 유효 어드레스간에서 오페란드가 전송되어야만 하는 지를 또한 결정하고, 제3장치가 상기 전송이 상기 명령의 실행중에 상기 제1프로세서에 의해 요구됨을 또한 나타내는 데이터 프로세서.
101. ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.