AT395494B - Integrierte schaltungsanordnung - Google Patents

Description

AT 395 494 B

DieEifindung bezieht sich auf eine integrierte Schaltungsanordnung in Form eines Chips, welcher einen Prozessor (CPU) einen Coprozessor und Peripherieschaltungen enthält, für die Verwendung in Chipkarten.

Bei einem Coprozessor handelt es sich um einen Prozessor, der in einem Computersystem nicht die eigentliche Zentraleinheit darstellt, sondern zur Erledigung bestimmter Teilaufgaben (z. B. Arithmetikprozessor, Display-5 Steuerung, Tastaturabftage) dient Ein derartiger Coprozessor befreit die Zentraleinheit (CPU) von zeitintensiven Aufgaben und kann wesentlich zur Geschwindigkeitserhöhung des gesamten Computersystems beitragen. Bei Vorhandensein eines derartigen Coprozessors ist dann die CPU nicht mehr vor allem damit beschäftigt, beispielsweise zu warten, bis ein Peripheriegerät mit einer Aufgabe fertig ist, sondern kann währenddessen schon andere Probleme bewältigen. Unter Peripherieschaltungen sind in weitestem Sinne alle mit der CPU zusammenwirkenden 10 Schaltungen und insbesondere Schaltungen zu verstehen, welche eine Verbindung der CPU mit externen Geräten, wie Drucker, Sichtgerät, Tastatur, Modem u. dgl. herzustellen gestatten.

Chipkarten, IC-Karten oder Smartcards enthalten in einem dünnen, biegsteifen, kartenartigen Rächengebilde Halbleiterbauteile und Anschlußkontakte und stellen unter anderem eine Nachfolgegeneration für mit einem Magnetstreifen versehene Karten dar, wie sie beispielsweise für Geldausgabeautomaten oder elektronische Zu-15 trittsysteme verwendet werden. Eine derartige Chipkarte könnte im allereinfachsten Fall lediglich einen Festwert-Halbleiterspeicherbaustein enthalten. Im Zuge der technischen Weiterentwicklung weisen derartige Chipkarten nun einen Mikroprozessor, Festwertspeicher sowie auslesbare und neu beschreibbare nichtflüchtige Speicherbausteine auf.

Chipkarten bzw. IC-Karten, d. h. Karten mit integrierten Schaltkreisen, werden unter anderem als Datenträger 20 und insbesondere im Bank- und Sicherheitswesen verwendet. Bei den bekannten IC-Karten sind bereits eine Reihe von Vorschlägen gemacht worden, um eine bessere Sicherung gegen unbefugten Zugriff und gegen unbefugtes Kopieren von gespeicherten Informationen zu bieten. Eine entsprechend aufwendige Sicherung setzt allerdings voraus, daß die auf der Chipkarte zur Verfügung stehende Rechenleistung erhöht wird, und setzt weiters voraus, daß zwischen verschiedenen Aufgaben bzw. Bereichen eine entsprechende Trennung möglich ist. Insbesondere der 25 Speicher einer derartigen Chipkarte ist in Bereiche mit unterschiedlichen Zugriffsregeln (frei zugänglich, geschützt, geheim) unterteilt und zum Schutz der in der IC-Karte gespeicherten Daten kann beispielsweise auf die Prüfung bestimmterDaten zurückgegriffen werden. So ist beispielsweisebekannt, den Schutz der in der IC-Karte gespeicherten Daten über eine Personal Identification Number (PIN) in der Karte oder durch chiffrierte Speicherung der Daten auf derlC-Kartevorzunehmen.Wenn zusätzlich eine Authentizitätsprüfung des Kommunikationspartners, beispielweise 30 des Kartenlesers oder eines Gast- bzw. Hostrechners, gefordert wird, erfordert dies wiederum zusätzliche Rechenleistung. Bekannte Prozessoren ergeben bei der Betrachtung der integrierten Schaltung unter Elektronenmikroskopen bzw. durch geeignete Abtastung Bitmuster, aus welchen wiederum Rückschlüsse auf das gewählte Verschlüsselungsprogramm bzw. Rückschlüsse auf die für ein Auslesen nicht bestimmten Daten gezogen werden könnten. 35 Auf einer derartigen IC-Karte ist darüberhinaus der Platz relativ begrenzt, so daß in der Regel der Versuch unternommen werden muß, mit einem möglichst flachbauenden einzelnen integrierten Schaltkreis das Auslangen zu rinden.

Eine Ausbildung der eingangs genannten Art ist beispielsweise der Literaturstelle „Hard and Soft“, Industrielle Mikroelektronik 1/2-86 Feb., „Generationswechsel-Chips werden funktionaler“, S. 10 bis 14, zu entnehmen. Dabei 40 istbekannt, neben der Zentraleinheit kleinere RAM- und ROM-Bereiche bzw. Daten- und Programmspeicher sowie Zähler, Teiler oder einfache Ein/Ausgabeports unterzubringen. Weiters ist die Ergänzung des CPU-Kems mit zusätzlichen peripheren Funktionen erwähnt Schließlich ist schematisch angedeutet, daß auf dem Chip des Mikroprozessor-68070 neben der Zentraleinheit Bausteine MMU, DMU, FC, RS232, eine Interrupt-Schaltung, ein Taktgeber sowie ein Zähler/Timer untergebracht sind. 45 Die Erfindung zielt nun darauf ab, eine derartige für die Verwendung in Chipkarten bestimmte integrierte

Schaltungsanordnung zu schaffen, welche die Möglichkeit bietet ohne Vergrößerung des Chips auch zusätzliche Sicherungsaufgaben wahrzunehmen und gleichzeitig das Auslesen von Bitmustem und damit die Möglichkeit von Rückschlüssen auf die vorgesehenen Sicherheitstechnologien erschwert. Zur Lösung dieser Aufgabe besteht die erfindungsgemäße integrierte Schaltungsanordnung im wesentlichen darin, daß der Coprozessor als bitserieller SO Coprozessor ausgebildet und als Streckenzug unter Ausfüllung restlicher, verbleibender, freier Bereiche am Chip, beispielsweise mäanderförmig oder nach dem Vorbild flächenfüllender Kurven, angeordnet ist

Integrierte Schaltungsanordnungen mit einem Chip, welcher neben dem Prozessor auch Peripherieschaltungen enthält sind beispielsweise der DE-OS 36 39 053 zu entnehmen. Eine derartige bekannte integrierte Schaltungsanordnung hat durch bestimmte Anordnung von Peripherieschaltungen, insbesondere von I/O-Ports bzw. Datenein-55 und -ausgängen, bereits die Möglichkeit geschaffen, den im Umfeld des Prozessors vorhandenen Raum besser zu nutzen und insbesondere die freie Kantenlänge für die Kontaktierung des Chips besser auszunutzen. Insgesamt wird aber bei einer derartigen Schaltungsanordnung keineswegs eine höhere Integration »reicht sondern lediglich das Kontaktieren des Chips »leichtert. -2-

Claims (2)

1. AT 395 494 B Dadurch, daß nun erfindungsgemäß der Coprozessor als bitserieller Coprozessor ausgebildet ist, wird zum einen eine höhere Integrationsdichte erreicht und damit die Möglichkeit geschaffen, zusätzliche Sicherungsaufgaben, wie beispielsweise die Generation von Authentifikationsdaten, gesondert vom Prozessor vornehmen zu können, wobei zusätzlich zum anderen ein derartiger Coprozessor das Rauschen bei dem Versuch einer Abtastung nach Bitmustem 5 in einer Weise erhöht, daß die Interpretation nicht mehr ohne weiteres möglich ist. Durch die Verwendung eines Coprozessors ergeben sich insgesamt bei dem Versuch eines Auslesens des Bitmusters eine Reihe von nicht ohne weiteres interpretierbaren Bitmustem, welche die Interpretation derartiger Bitmuster wesentlich erschweren. Durch die Verwendung eines bitseriellen Coprozessors wird es weiters möglich, den üblicherweise 25 bis 35 % der Fläche des Chips ausmachenden freien Raum nahezu vollständig zu nützen und den Coprozessor tatsächlich unter Ausfül-10 lung nahezu aller freien Bereiche am Chip anzuordnen. Eine Form der Anordnung, wie sie insbesondere bei einem derartigen bitseriellen Coprozessor, beispielsweise einem bitseriellen Mathematik-Coprozessor, möglich ist, besteht nun darin, diesen Coprozessor mäanderförmig anzuordnen, wobei die Mäander unter Ausbildung möglichst langer geradliniger Bereicheoder in vorteilhafter Weise nach dem Vorbild flächenfüllender Kurven, d. h. den zur Verfügung stehenden Platz vollständig ausfüllender Kurven, angeordnet sein können und wobei der Coprozessor jeweils einen 15 seriellen Ausgang aufweist. Um die Interpretation von gegebenenfalls abtastbaren Bitmustem weiter zu erschweren, ist mit Vorteil die Ausbildung so getroffen, daß der Prozessor und der Coprozessor mit dem gleichen Taktgeber in an sich bekannter Weise verbindbar und entkoppelbar angeordnet sind. Eine derartige Ausbildung führt zu einem komplexen Rauschen über die Oberfläche des Chips, dessen Interpretation nicht ohne weiteres möglich ist. Dadurch, daß der Coprozessor 20 nicht nur mit dem gleichen Taktgeber verbindbar, sondemauchentkoppelbarangeordnetist, wird darüberhinaus die Möglichkeit geschaffen, die Bildung von Zufallszahlen, soweit sie für die Authentifizierungsphase von Interesse sind, weiter zu verbessern und durch Ein- und Ausschalten des Coprozessors Undefinierte Übergangszustände zu erhalten, welche die Qualität von Zufallszahlen wesentlich verbessern. Die Erfindung wird nachfolgend an Hand eines in der Zeichnung dargestellten Ausführungsbeispieles näher 25 erläutert. In der Zeichnungsfigur isteinChip(l) dargestellt, welcherüber eine zentraleRecheneinheitbzw. einen Prozessor bzw. eine CPU (2) verfügt. Mit (3) sind schematisch Kontaktierungen für die Ein- und Ausgänge sowie für die Stromversorgung angedeutet. Auf dem Chip (1) ist nun ein bitserieller Mathematik-Coprozessor (4) angeordnet, welcher mäanderförmig unter 30 Ausfüllung des Freiraumes auf dem Chip angeordnet ist. Die Mäanderform ist hiebei so gelegt, daß zum einen der zur Verfügung stehende Raum möglichst gut ausgenützt wird und zum anderen an vielen Stellen ein paralleles Rauschen entsteht, welches dielnterpretation von Bitmustem erschwert. DerCoprozessor (4) istein- undauskoppelbar, so daß mit einem derartigen Mathematik-Coprozessor (4) durch An- und Ausschalten bessere Pseudozufallszahlen erzeugt werden können als mit konventionellen Coprozessoren, welche ständig mit dem Prozessor gekoppelt sind. 35 PATENTANSPRÜCHE 40 1. Integrierte Schaltungsanordnung in Form eines Chips, welcher einen Prozessor (CPU), einen Coprozessor und 45 Peripherieschaltungen enthält, für die Verwendung in Chipkarten, dadurch gekennzeichnet, daß der Coprozessor als bitserieller Coprozessor (4) ausgebildet und als Streckenzug unter Ausfüllung der restlichen, verbleibenden, freien Bereiche am Chip (1), beispielsweise mäanderförmig oder nach dem Vorbild flächenfüllender Kurven, angeordnet ist.
2. 2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Prozessor (2) und der Coprozessor (4) mit dem gleichen Taktgeber in an sich bekannter Weise verbindbar und entkoppelbar angeordnet sind. Hiezu 1 Blatt Zeichnung -3- 55