DE69012692T2

DE69012692T2 - Karte mit festverdrahteter Mikroschaltung und Verfahren zur Durchführung einer Transaktion zwischen einer solchen Karte und einem Endgerät.

Info

Publication number: DE69012692T2
Application number: DE69012692T
Authority: DE
Inventors: Marc Girault; Jean-Claude Pailles
Original assignee: POSTE; France Telecom SA
Current assignee: POSTE; Orange SA
Priority date: 1989-07-19
Filing date: 1990-07-12
Publication date: 1995-01-19
Anticipated expiration: 2010-07-13
Also published as: FR2650097B1; US5128997A; EP0409701B1; EP0409701A1; DE409701T1; DE69012692D1; DE69012692T3; JPH03141487A; JP3240131B2; FR2650097A1; EP0409701B2

Description

Die Erfindung betrifft das technische Gebiet von Karten mit festverdrahteter Mikroschaltung, d.h. von Speicherkarten ohne Mikroprozessor.
Die Erfindung betrifft insbesondere die Durchführung von Transaktionen zwischen einer Karte mit festverdrahteter Mikroschaltung und einem Datenendgerät wie die Durchführung von Geld-, Handels und Finanztransaktionen.
Karten mit festverdrahteter Mikroschaltung weisen allgemein eine Schnittstelle zur Kommunikation mit einem Datenendgerät, einen internen Speicher sowie eine sehr einfache festverdrahtete Verarbeitungseinheit auf, die die Adressierung des internen Speichers von außen ermöglicht.
In Anbetracht ihrer geringen Kosten, da kein Mikroprozessor vorgesehen ist, fanden die Karten mit festverdrahteter Mikroschaltung rasch zahlreiche Anwendungen, insbesondere die sogenannten Telefonkarten des Vorauszahlungstyps, die in Frankreich mit öffentlichen Fernsprechern funktionieren. Bei diesen sogenannten Vorauszahlungskarten besitzt jedes Speicherbit von vornherein einen festen Wert. Wie der Name schon sagt, bezahlt der Besitzer einer solchen Karte den Gegenwert, ehe er sich ihrer bedient.
Heute eignen sich die Karten des Vorauszahlungstyps für weitere Anwendungen als diese Telefonkarten, womit aus einer Karte ein elektronischer Geldbeutel oder eine elektronische Brieftasche wird (EP-A-0 241 379).
Dann stellt sich ein Problem bei der Sicherung der Karte mit festverdrahteter Mikroschaltung, da bekanntlich Speicherbits, denen ein bestimmter Wert zugeordnet ist, leicht zu fälschen sind.
Eine Lösung für dieses Problem liegt darin, die Karte mit Authentifizierungseinrichtungen für die Karte sowie ihren Inhalt auszustatten. Allerdings erfordert die herkömmliche Verwendung solcher Einrichtungen den Rückgriff auf kostspielige Techniken wie die Programmierte Logik auf der Grundlage von Mikroprozessoren, die die weite Verbreitung solcher Karten bremsen, indem sich ihr Einheitspreis erhöht (EP-A-0 250 309).
Die Erfindung liefert für dieses Problem eine Lösung.
Die Erfindung zielt darauf ab, eine Karte mit festverdrahteter Mikroschaltung einfach und kostengünstig gegen eine betrügerische Kopie zu sichern sowie Transaktionen zwischen einer Karte mit festverdrahteter Mikroschaltung und einem Datenendgerät sicher zu gestalten.
Demnach liegt eine Aufgabe der Erfindung darin, eine Karte mit festverdrahteter Mikroschaltung mit fest verdrahteten elektronischen Einrichtungen auszustatten, die einfach und kostengünstig zu erstellen ist, und es ermöglichen, die betrügerische Kopie der Karte zu verhindern sowie den Inhalt der Karte zu authentifizieren (d.h. die betrügerische Herstellung von falschen Karten zu verhindern).
Eine weitere Aufgabe der Erfindung liegt darin, die Transaktionen zwischen einer Karte mit festverdrahteter Mikroschaltung und einem Datenendgerät zu sichern; dies hauptsächlich bei der Authentifizierung oder Zugangsberechtigung der Karte vor der Transaktion und bei der Aktualisierung des Inhalts der Karte nach der Transaktion.
Die Erfindung betrifft also eine Karte mit Mikroschaltung, die folgendes aufweist:
- eine Kommunikationsschnittstelle;
- einen internen Speicher; sowie
- eine festverdrahtete Verarbeitungseinheit, die eine Adressierung des internen Speichers von außen gestattet.
Nach einer allgemeinen Definition der Erfindung ist ein versteckter, von außen nicht adressierbarer Speicherbereich vorgesehen, während die Verarbeitungseinheit eine festverdrahtete Schaltung, mit welcher unter Heranziehung des Inhalts des versteckten Speicherbereichs eine erste serielle Verschlüsselungsfunktion mit zwei Operanden erstellbar ist, sowie Einrichtungen aufweist, die auf die Abfrage vorgegebener Adressen im internen Speicher mit begleitendem Paßwort ansprechen, wobei dieses Paßwort und die Ausgangsinformation des internen Speichers als Operanden für die festverdrahtete Schaltung eingesetzt werden, während die Ausgangsinformation von der festverdrahteten Schaltung an die Schnittstelle geführt wird.
Nach einem weiteren Gesichtspunkt der Erfindung weist die festverdrahtete Schaltung folgendes auf:
- eine erste boolesche Verknüpfungslogik, welche das Paßwort und das Ausgangssignal vom internen Speicher (11) empfängt;
- ein Logikschaltelement mit Laufzeitkette, das eine Laufzeitketteneinrichtung aufweist, und das unter Zwischenschaltung einer Eingangseinrichtung zur Übernahme des Ausgangssignals der ersten booleschen Verknüpfungslogik sowie der Ausgangssignale der Laufzeitketteneinrichtung zwischen den Adressenausgängen und den Adresseneingängen des versteckten Speichers eine Schleife bildet, während das Logikschaltelement mit Laufzeitkette weiterhin eine Ausgangseinrichtung zur Übernahme der Ausgangssignale der Ausgangssignale der Laufzeitketteneinrichtung aufweist, deren Ausgangssignal das Ausgangssignal der festverdrahteten Schaltung liefert.
In der Praxis weist die Eingangseinrichtung folgendes auf:
- eine zweite boolesche Verknüpfungslogik, die einerseits das Ausgangssignal des ersten Logikschaltelements und andererseits ein Ausgangssignal der Laufzeitketteneinrichtung übernimmt, wobei zumindest die zweite boolesche Verknüpfungslogik als Binärlogik mit Äquivalenz-Wahrscheinlichkeitsfunktion, beispielsweise als exklusive ODER-Schaltung ausgeführt ist.
In der Praxis weist die Laufzeitketteneinrichtung eine Vielzahl von Flipflopschaltungen auf, die zwischen den Adressenausgängen und den Adresseneingängen des versteckten Speichers in einer Schleife geschaltet sind, wobei zumindest eine der Flipflopschaltungen das Ausgangssignal der zweiten booleschen Verknüpfungslogik übernimmt, die ihrerseits zum einen das Ausgangssignal der ersten booleschen Verknüpfungslogik und zum anderen ein Ausgangssignal des versteckten Speichers übernimmt, während eine der Flipflopschaltungen das Ausgangssignal der festverdrahteten Schaltung liefert.
Die beiden booleschen Verknüpfungslogik-Elemente sind vorteilhaft als exklusive ODER-Schaltung ausgeführt.
Nach einer bevorzugten Ausführungsform der Erfindung ist das Paßwort eine veränderliche vorgegebene Größe, die von der Schnittstelle kommt.
Nach einem weiteren Gesichtspunkt weist der interne Speicher folgendes auf:
- Kennungsbits zur Identifizierung der Karte;
- Wertbits, denen eine im Aufzeichnungsbetrieb verwertbare Werteinheit zugeordnet ist; und
- Signaturbits als Signatur für die Karte.
Nach einem wichtigen Merkmal der Erfindung sind die Signaturbits das Resultat einer Chiffierung mit einer zweiten versteckten Verschlüsselungsfunktion außerhalb der Karte, bei der das Ausgangssignal des internen Speichers der Operand ist.
In der Praxis sind die Kennungsbits und die Wertbits die Operanden der zweiten Verschlüsselungsfunktion.
Nach einer Ausführungsform der Erfindung ist der interne Speicher ein elektrisch löschbarer und erneuerbarer Festwertspeicher vom EEPROM-Typ.
Der versteckte Speicherbereich ist vorteilhaft ein Festwertspeicher vom PROM-Typ und hat einen unveränderlichen Speicherinhalt.
Die Erfindung betrifft auch ein Verfahren zur Übertragung zwischen mindestens einem Datenendgerät und mindestens einer zum Zusammenwirken mit diesem Datenendgerät geeigneten Karte mit festverdrahteter Mikroschaltung.
Aus dem Dokument EP-A-0 241 379 ist ein Verfahren zur Übertragung zwischen mindestens einem Datenendgerät und mindestens einer zum Zusammenwirken mit diesem Datenendgerät geeigneten Karte mit festverdrahteter Mikroschaltung nach dem Oberbegriff von Anspruch 14 bekannt.
Nach einer allgemeinen Definition des Verfahrens nach der Erfindung ist das Verfahren durch die folgenden Schritte gekennzeichnet:
- a) Anordnen eines von außerhalb nicht adressierbaren versteckten internen Speicherbereichs in der Karte;
- b) vorläufiges Abspeichern in der Karte von:
Signaturbits als Signatur für die Karte;
- c) Ausstatten der Verarbeitungseinheit der Karte mit einer festverdrahteten Schaltung, mit welcher unter Heranziehung des Inhalts des versteckten Speichers eine erste serielle Verschlüsselungsfunktion mit zwei Operanden erstellbar ist;
- d) während einer laufenden Anforderung der Zugriffsberechtigung für eine als von der Karte kommend vermutete Transaktion:
d1) Empfangen des Ausgangssignals vom internen Speicher im Datenendgerät;
d2) Ausstatten des Datenendgeräts mit geeigneten Einrichtungen zum Erzeugen eines Paßworts;
d3) Übermitteln des Paßworts vom Datenendgerät;
d4) Berechnen der Transformierten des Paßworts und des Ausgangssignals des internen Speichers auf der Kartenebene unter Heranziehung der ersten Verschlüsselungsfunktion;
d5) Übernehmen der mit der ersten Verschlüsselungsfunktion erstellten Transformierten von der Karte;
d6) Berechnen der Transformierten des Paßworts und des Ausgangssignals des internen Speichers auf der Ebene des Datenendgeräts unter Heranziehung der ersten Verschlüsselungsfunktion;
d7) Entscheiden über die Zugriffsberechtigung in Abhängigkeit vom Vergleich der von der Karte übernommenen Transformierten mit der vom Datenendgerät berechneten Transformierten.
In der Praxis dienen auf der Kartenebene die Signaturbits mit dem Paßwort als Operanden bei der ersten Verschlüsselungsfunktion.
Dis Signaturbits sind bevorzugt die Transformierte einer zweiten außerhalb der Karte vorgesehenen versteckten Verschlüsselungsfunktion, bei welcher das Ausgangssignal des internen Speichers als Operand herangezogen wird, z.B. die Kennungsbits und die Wertbits.
Nach einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird bei dem Verfahren das Datenendgerät des weiteren mit einer zur Ausführung einer zweiten Verschlüsselungsfunktion unter Heranziehung des Ausgangssignals des internen Speichers als Operand geeigneten Einrichtung ausgestattet, z.B. der Kennungsbits und der Wertbits, während bei einer laufenden Anforderung der Zugriffsberechtigung für eine Transaktion der Schritt d1) den folgenden zusätzlichen Schritt umfaßt:
Berechnen der Transformierten des Ausgangssignals des internen Speichers, z.B. der Kennungsbits und der Wertbits, unter Heranziehung der zweiten Verschlüsselungsfunktion im Datenendgerät, um die Signaturbits zu erhalten;
während der Schritt d6) darin besteht, daß im Datenendgerät die Transformierte der ersten Verschlüsselungsfunktion berechnet wird, wobei als Operanden das Paßwort und die Transformierte der zweiten Verschlüsselungsfunktion eingesetzt werden, d.h. die Signaturbits.
Der Fachmann wird verstehen, daß die Sicherung des Verfahrens zur Übertragung zwischen einem Datenendgerät und einer Karte nach der Erfindung insbesondere dank der zweiten Verschlüsselungsfunktion erhalten wird, die für das Datenendgerät spezifisch ist und es ermöglicht, die Karte zu unterzeichnen, ohne daß ein Austausch der Signaturbits der Karte zwischen dem Datenendgerät und der Karte in Klarschrift stattfindet.
Nach einer weiteren bevorzugten Ausführungsform des Verfahrens nach der Erfindung, bei welchem die Karte mit festverdrahteter Mikroschaltung zumindest Wertbits beinhaltet, deren Wert im voraus festgelegt ist und die zur Verarbeitung im Datenendgerät zur Gültigmachung der Transaktion entsprechend gewählten Kriterien vorgesehen sind, umfaßt das Verfahren die folgenden Schritte nach Abschluß der Transaktion:
- a) Erhalten der Wertbits nach der Transaktion im Datenendgerät;
- b) Vergleichen der Wertbits nach der Transaktion mit den Wertbits vor der Transaktion im Datenendgerät;
- c) Berechnen im Datenendgerät, ob die Wertbits nach der Transaktion größer als die Wertbits vor der Transaktion sind, sowie der Transformierten der Kennungsbits und der Wertbits nach der Transaktion unter Heranziehung der zweiten Verschlüsselungsfunktion;
- d) Verschieben der auf diese Weise berechneten Transformierten aus der zweiten Verschlüsselungsfunktion um eine Bitstelle in einer zyklischen Permutation;
- e) Erhalten eines mit dem Ergebnis einer exklusiven ODER- Verknüpfung der vor der Transaktion berechneten Transformierten aus der zweiten Verschlüsselungsfunktion mit der nach der Transaktion berechneten und selbst zyklisch permutierten Transformierten aus der zweiten Verschlüsselungsfunktion chiffrierten Zwischensignales;
- f) Übermitteln der Kennungsbits und der Wertbits nach der Transaktion;
- g) Übermitteln des chiffrierten Zwischensignals vom Datenendgerät aus;
- h) Einschreiben der Kennungsbits und Wertbits nach der Transaktion in den Speicher;
- i) Abspeichern des Ergebnisses der exklusiven Oder-Verknüpfung der Signaturbits vor der Transaktion mit dem chiffrierten Zwischensignal in der Karte;
- j) Einschreiben der Signaturbits in den Speicher nach der Transaktion mit Hilfe des auf diese Weise gespeicherten Ergebnisses der exklusiven ODER-Verknüpfung.
Eine erste Variante des Verfahrens nach der Erfindung, bei der der Speicher wie ein Rechenbrett verwaltet wird, sieht auch die Berechnung der Transformierten durch die erste Verschlüsselungsfunktion mit dem Paßwort als ersten Operanden und den Wertbits sowie den Signaturbits als zweitem Operanden in Serie.
Diese Variante sieht auch einen Nachlademodus für die Karte für den Fall der Ausschöpfung der Wertbits vor, wobei diese Variante des Verfahrens die folgenden Schritte umfaßt:
- a) Rücksetzen der Kennungsbits, der Wertbits und der Signaturbits vor dem Nachladen auf Null;
- b) Hochzählen eines Nachladezählers; und
- c) Nachladen der Karte mit den neuen Kennungsbits, den Wertbits und den Signaturbits.
Eine zweite Variante des Verfahrens nach der Erfindung, bei der der Speicher wie ein Binärzähler verwaltet wird, sieht einen Modus zur Aktualisierung der Wertbits nach der Transaktion vor, der die folgenden Schritte aufweist:
- a) Übermitteln der für den Betrag der Transaktion repräsentativen Bits vom Datenendgerät aus;
- b) Vergleichen der für den Betrag repräsentativen Bits mit den Wertbits;
- c) Subtrahieren der für den Betrag repräsentativen Bits von den Wertbits;
- d) Setzen einer Markierung in Abhängigkeit vom Vorzeichen des Ergebnisses der Subtraktion.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus dem Studium der folgenden detaillierten Beschreibung und der beigefügten Zeichnungen; darin zeigen
- Fig. 1 veranschaulichend eine Ausführungsform eines Übertragungssystems zur Durchführung der Erfindung;
- Fig. 2 ein Schema zur Veranschaulichung der Struktur einer Karte mit festverdrahteter Mikroschaltung nach der Erfindung;
- Fig. 3 ein allgemeines Schema der festverdrahteten Schaltung nach der Erfindung;
- Fig. 4 ein detailliertes Schema eines Ausführungsbeispiels einer festverdrahteten Schaltung nach der Erfindung, die die Erstellung der ersten Verschlüsselungsfunktion ermöglicht;
- Fig. 5 ein detailliertes Schema eines weiteren Ausführungsbeispiels einer festverdrahteten Schaltung nach der Erfindung, die die Erstellung der ersten Verschlüsselungsfunktion ermöglicht;
- Fig. 6 bis 6d veranschaulichend die Schritte bezüglich der Zugriffsberechtigung für eine Karte, die mit einem EEPROM-Speicher versehen ist, vor der Transaktion, während
Fig. 7 bis 7d die Schritte bezüglich der Aktualisierung einer solchen Karte nach der Transaktion veranschaulichen;
- Fig. 8a bis 8d veranschaulichend die Schritte bezüglich der Zugriffsberechtigung für eine Karte, die mit einem EPROM-Speicher versehen ist, vor der Transaktion;
- Fig. 9 den Schritt bezüglich des Aufbrauchens der Wertbits eines EPROM-Speichers;
- Fig. 10a bis 10d veranschaulichend die Schritte bezüglich des Nachladens des Speichers einer EPROM-Karte;
- Fig. 11 ein detailliertes Schema eines Mechanismus zum Herunterzählen von Wertbits nach der Erfindung, während
Fig. 12 den Schritt bezüglich des Herunterzählens veranschaulicht.
Die beigefügten Zeichnungen sind im wesentlichen sicher. Damit bilden sie einen integralen Bestandteil der Beschreibung und können nicht nur zu deren besserem Verständnis, sondern auch gegebenenfalls zur Definition der Erfindung beitragen.
In Fig. 1 steht ein mit Verarbeitungseinrichtungen 3 ausgestattetes Datenendgerät 1 mit einer Karte mit einer festverdrahteten Mikroschaltung 5 in Verbindung, die eine Kommunikationsschnittstelle 7, einen internen Speicher 11 sowie eine festverdrahtete Verarbeitungseinheit 9 aufweist, die die Adressierung dieses internen Speichers von außerhalb gestattet.
Der interne Speicher 11 ist beispielsweise ein elektrisch nicht löschbarer Festwertspeicher vom EPROM-Typ. Als Variante kann er ein elektrisch löschbarer und erneuerbarer Festwertspeicher, also vom EEPROM-Typ sein, der manchmal mit e²PROM bezeichnet wird.
Dies sind die Haupttypen der gegenwärtig handelsüblich verfügbaren Karten.
Die erfindungsgemäß verwendbaren Speicher sind elektrisch programmierbare Festwertspeicher, bei denen diese elektrisch gesteuerte Programmieroperation dem oben definierten permanenten Einschreiben entspricht. Bei einer vorausbezahlten Karte wird einem nicht eingeschriebenen Bit eine Werteinheit zugeordnet, die durch das Einschreiben dieses Bits verwertet wird.
Die erneute Programmierung der Karte setzt voraus, daß sie gelöscht werden kann. Nur e²PROM-Speicher sind elektrisch löschbar. Speicher nach der EPROM-Technologie sind ihrerseits nur durch andere Mittel wie durch Ultraviolettstrahlung löschbar.
In Fig. 2 ist schematisch der Aufbau einer erfindungsgemäßen Karte mit festverdrahteter Mikroschaltung dargestellt. Der interne Speicher 11 enthält beispielsweise 256 Bits, die durch einen Adressenzähler 13 über einen Adressenbus 26 adressiert werden. Der Zähler 13 ist für 8 Bits ausgelegt und wird durch ein Rücksetzsignal 15 auf Null zurückgesetzt. Der Adressenbus 26 liegt an einer Steuereinheit 28, die Steuer- und Verzweigungsfunktionen für den Speicher 11 gewährleistet. Der Speicher 11 ist ein serieller Speicher, der im Rhythmus eines Taktsignals 17 am Eingangs-Ausgangs- Anschluß 19 der Steuereinheit 28 ausgelesen oder eingeschrieben wird. Das Schreib-/Lese-Signal 21 der Steuereinheit 28 ermöglicht die Wahl des Lese- oder Schreibmodus. Das Taktsignal 17 kommt vom Datenendgerät 1. Die Karte 5 wird durch ein Versorgungssignal 23 versorgt, während sie durch die Leitung 25 an Masse gelegt ist. Eine Eingangs-Ausgangs-Leitung 20 verbindet den internen Speicher 11 mit der Steuereinheit 28, die erfindungsgemäß eine festverdrahtete Schaltung 30 besitzt, die im folgenden genauer beschrieben wird, während eine Steuerleitung 22 von der Steuereinheit 28 an den Speicher 11 angeschlossen ist.
Der Speicher 11 weist Bits zur Identifizierung der Karte i, Wertbits D, denen eine durch Einschreiben verwertbare Werteinheit zugeordnet ist, sowie Signaturbits S für die Karte auf.
Die Kennungsbits i sind beispielsweise auf 64 Bits an Adressen gespeichert, die von A0 bis A63 gehen, wobei die Wertbits D auf 128 Bits an Adressen gespeichert sind, die von A64 bis A191 gehen, während die Signaturbits S auf 64 Bits an Adressen gespeichert sind, die von A192 bis A255 gehen.
In Fig. 2 ist die festverdrahtete Schaltung 30 dargestellt, die ein wesentliches Element der Erfindung darstellt. Sie weist eine erste boolesche Verknüpfungslogik 31 des exklusiven ODER-Typs auf, die zwei Operanden empfängt, die von der Eingangs-Ausgangs-Leitung 19 der Karte bzw. der Eingangs-Ausgangs-Leitung 20 kommen.
Die festverdrahtete Schaltung 30 besitzt einen versteckten, von außen nicht adressierbaren internen Speicher 40. Der Speicher 40 ist beispielsweise vom PROM-Typ mit 4 binären Adressenelementen und 16 Wörtern aus 4 Binärelementen, d.h. einer Kapazität von 64 Binärelementen.
Schließlich weist die festverdrahtete Schaltung 30 eine Logikschaltung mit einer Laufzeitketteneinrichtung 36 auf, die zwischen den Adressenausgängen 34 und den Adresseneingängen 28 auf 4 Bits des versteckten Speichers unter Zwischenschaltung einer Eingangseinrichtung 32 eine Schleife bildet, die einerseits den Ausgang 35 der ersten booleschen Verknüpfungslogik 1 und andererseits die Ausgänge 38 der Laufzeitketteneinrichtung 36 übernimmt. Die Ausgangssignale 38 der Laufzeitketteneinrichtungen 36 sind auch an eine boolesche Ausgangsverknüpfungslogik 42 angelegt. Das Ausgangssignal 39 der booleschen Verknüpfungslogik 32 liefert das Ausgangssignal der festverdrahteten Schaltung 30, die ihrerseits mit der Eingangs-Ausgangs-Leitung 19 der Karte verbunden ist.
In Fig. 4 ist eine Ausführungsform der unter Bezug auf Fig. 3 beschriebenen Laufzeitketteneinrichtung dargestellt. Die Eingangseinrichtungen sind aus einer zweiten booleschen Verknüpfungslogik 33 des exklusiven ODER-Typs gebildet, die einerseits das Ausgangssignal 35 der ersten booleschen Verknüpfungslogik 31 und andererseits ein Ausgangssignal des versteckten Speichers 40 übernimmt.
Die Laufzeitketteneinrichtung 36 ist aus einer Vielzahl von Flipflopschaltungen R gebildet. Insoweit als der versteckte Speicher 40 4 binäre Adressenelemente aufweist, besitzt die Laufzeitketteneinrichtung 36 4 Flipflopschaltungen auf, die im einzelnen als R0 bis R3 realisiert und in einer Schleife zwischen den Adresseneingängen und -ausgängen des versteckten Speichers 40 geschaltet sind. Genauer übernimmt die Flipflopschaltung R0 das Ausgangssignal 41 der zweiten booleschen Verknüpfungslogik 33. Einer der Ausgänge 43 der Flipflopschaltung R0 ist mit dem Adressendecodierer 45 des versteckten Speichers 40 verbunden.
Die Flipflopschaltung R1 übernimmt das Ausgangssignal 49 einer dritten booleschen Verknüpfungslogik 51 des exklusiven ODER-Typs, die einerseits das andere Ausgangssignal 47 der Flipflopschaltung R0 und andererseits das Ausgangssignal 53 des versteckten Speichers 40 übernimmt. Einer der Ausgänge 55 der Flipflopschaltung R1 ist mit dem Adressendecodierer 45 des versteckten Speichers 40 verbunden.
Die Flipflopschaltung R2 übernimmt das Ausgangssignal 57 einer vierten booleschen Verknüpfungslogik 59 des exklusiven ODER-Typs, die einerseits das andere Ausgangssignal der Flipflopschaltung R1 und andererseits ein Ausgangssignal 63 des versteckten Speichers 40 übernimmt. Einer der Ausgänge 65 der Flipflopschaltung R2 ist mit dem Adressendecodierer 45 des versteckten Speichers 40 verbunden.
Die Flipflopschaltung R3 übernimmt das Ausgangssignal 67 einer fünften booleschen Verknüpfungslogik 69 des exklusiven ODER-Typs, die einerseits das andere Ausgangssignal der Flipflopschaltung R2 und andererseits das Ausgangssignal 73 des versteckten Speichers 40 übernimmt. Einer der Ausgänge 75 der Flipflopschaltung R3 ist mit dem Adressendecodierer 45 des versteckten Speichers 40 verbunden.
Der andere Ausgang 39 der Flipflopschaltung R3 spielt die Rolle einer Ausgangseinrichtung 42, die mit der Eingangs- Ausgangsleitung 19 der Karte 5 verbunden ist, die ihrerseits mit der Kommunikationsschnittstelle i der Karte verbunden ist.
Die Flipflopschaltungen R0 bis R3 sind beispielsweise D- Flipflops.
Selbstverständlich handelt es sich hier um ein Ausführungsbeispiel der festverdrahteten Schaltung, die sich für einen auf 4 Bits adressierbaren versteckten Speicher eignet. Natürlich könnte die Anzahl der Flipflopschaltungen R für einen versteckten Speicher anders sein, der auf eine andere Anzahl von Binärelementen adressierbar ist.
Die booleschen Verknüpfungslogiken sind vorteilhaft als Binärlogik mit Äquivalenz-Wahrscheinlichkeitsfunktion wie als exklusive ODER-Schaltung ausgeführt.
Die verwendete festverdrahtete Schaltung 30 zieht den Inhalt des versteckten Speichers 40 heran, um eine serielle Verschlüsselungsfunktion f von zwei Operanden zu erstellen, von denen der erste ein Paßwort 19 und der zweite das Ausgangssignal des internen Speichers 11 ist.
Das Paßwort ist vorteilhaft ein variables Datenwort (eine von dem Datenendgerät 1 gewählte Zufallszahl), das vom Datenendgerät 1 kommt und über die Kommunikationsschnittstelle durch die Eingangs-Ausgangs-Leitung 19 der Karte 5 übermittelt wird.
Dank der Erfindung wird es bei Wahrung mehrerer Paare aus den Paßworten und den Transformierten durch die Verschlüsselungsfunktion f mit den heute dem Fachmann bekannten Mitteln verunmöglicht, die Geheimnisse der Karte aufzudecken.
Der zweite Operand der booleschen Verknüpfungslogik 31 weist die Signaturbits S auf, die über die Leitung 20 von dem internen Speicher 11 kommen.
Diese Signaturbits S werden vorher in dem Speicher 11 gespeichert und stammen aus einer Chiffrierung nach einer weiteren Verschlüsselungsfunktion H, die geheim ist und außerhalb der Karte liegt, wobei das Ausgangssignal des internen Speichers als Operand herangezogen wird.
Die Signaturbits S sind beispielsweise die Transformierte der Kennungsbits i und der Wertbits D durch die zweite Verschlüsselungsfunktion H.
Um die Fälschung der Signaturbits S zu vermeiden, werden nur die Kennungsbits i und die Wertbits D nach außen ausgetauscht, während die Signaturbits S ausschließlich zwischen dem internen Speicher 11 und der festverdrahteten Schaltung 30 übertragen werden, womit die Karte gesichert werden kann. Aus der Kenntnis von i, D und S ließen sich nämlich betrügerisch falsche Karten herstellen.
Fig. 5 veranschaulicht ein detailliertes Schema einer weiteren Ausführungsform der festverdrahteten Schaltung nach der Erfindung.
Hier sind wieder die 4 Flipflopschaltungen R0 bis R3, die als Schleife zwischen die Adresseneingänge und -ausgänge des versteckten Speichers 40 geschaltet sind, sowie die beiden booleschen Verknüpfungslogiken 31 und 33 zu finden. Dagegen sind die Verknüpfungslogiken 51, 59 und 69 hier weggelassen, um die Verschaltungen zwischen den Flipflopschaltungen R0 bis R3 einfacher darzustellen.
Die Karte mit festverdrahteter Mikroschaltung nach der Erfindung ist allgemein dazu bestimmt, mit einem Datenendgerät zusammenzuwirken, um eine Geld-, Finanz- oder Handelstransaktion abzuschließen. Zur Sicherung dieser Transaktion bietet die Erfindung ein Informatik- oder Telematik- Zugriffsberechtigungsverfahren zwischen wenigsten einem Datenendgerät und wenigstens einer Karte mit Mikroschaltung an, die unter Bezug auf Fig. 1 bis 5 beschrieben ist und zum Zusammenwirken mit diesem Datenendgerät geeignet ist.
Dieses Informatik-Zugriffsberechtigungsverfahren weist die folgenden Schritte auf:
- a) Ausstatten der Karte 5 mit einer Kommunikationsschnittstelle 7, einem internen Speicher 11 sowie einer festverdrahteten Verarbeitungseinheit 9, die die Adressierung dieses internen Speichers von außen gestattet;
- b) Vorsehen eines versteckten, von außen nicht adressierbaren Speicherbereichs 40 in der Karte;
- c) vorläufiges Abspeichern in der Karte 5 von Kennungsbits i, Wertbits D, denen eine durch Einschreiben verwertbare Werteinheit zugeordnet ist, sowie Signaturbits S für die Karte;
- d) Ausstatten der Verarbeitungseinheit 9 der Karte mit einer festverdrahteten Schaltung 30, mit welcher unter Heranziehung des Inhalts des versteckten Speichers 40 eine erste serielle Verschlüsselungsfunktion f mit zwei Operanden erstellbar ist;
- e) während einer laufenden Anforderung für eine als von der Karte kommend vermutete Transaktion:
e1) Empfangen des Ausgangssignals des internen Speichers im Datenendgerät;
e2) Ausstatten des Datenendgeräts mit geeigneten Einrichtungen zum Erzeugen eines Paßworts;
e3) Übermitteln des Paßworts vom Datenendgerät;
e4) Berechnen der Transformierten des Paßworts und des Ausgangssignals des internen Speichers auf der Kartenebene unter Heranziehung der ersten Verschlüsselungsfunktion f;
e5) Übernehmen der mit der ersten Verschlüsselungsfunktion f erstellten Transformierten von der Karte;
e6) Berechnen der Transformierten des Paßworts und des Ausgangssignals des internen Speichers auf der Ebene des Datenendgeräts unter Heranziehung der ersten Verschlüsselungsfunktion;
e7) Entscheiden über die Zugriffsberechtigung in Abhängigkeit von dem Vergleich der von der Karte übernommenen Transformierten mit der vom Datenendgerät berechneten Transformierten.
Nun wird auf Fig. 6 Bezug genommen, die die Schritte e1), e4), e6) des Verfahrens nach der Erfindung veranschaulicht.
Genauer ist im Teil a von Fig. 6 die Konfiguration der Karte für den Schritt e1) bezüglich der Übermittlung der Kennungsbits der Karte zum Datenendgerät dargestellt. Dabei handelt es sich um das Lesen der Speicherfächer bezüglich der Kennungsbits i. Hier handelt es sich beispielsweise um das Lesen der Adressenspeicherfächer A0 bis A63.
Im Teil b von Fig. 6 wurde die Konfiguration der Karte 5 nach der Erfindung im Rahmen des Schritts bezüglich der Übermittlung der Wertbits D zum Datenendgerät über die Eingangs-Ausgangsleitung 19 der Karte dargestellt. Es handelt sich um das Lesen der Speicherfächer bezüglich der an den Adressen A64 bis A191 gespeicherten Wertbits D.
Im Teil c von Fig. 6 wurde die Konfiguration der Karte 5 für den Schritt bezüglich der Berechnung der Transformierten des Paßworts und des Ausgangs unter Heranziehung der Verschlüsselungsfunktion f dargestellt, die durch die festverdrahtete Schaltung 30 erstellt wurde. Hier handelt es sich einerseits um das Lesen der im Speicher an den Adressen A192 bis A255 enthaltenen Signaturbits S sowie die Übernahme des über die Eingangs-Ausgangs-Leitung 19 der Karte 5 kommenden Paßworts.
Im Teil d von Fig. 6 wurde die Konfiguration der Karte 5 bei dem Schritt bezüglich der Übermittlung der Transformierten mit der Verschlüsselungsfunktion f über die Eingangs-Ausgangs-Leitung 19 zu dem Datenendgerät dargestellt. Hier handelt es sich um das Lesen der Transformierten unter Heranziehung der Verschlüsselungsfunktion. Dieses Lesen findet an den Adressen A256 bis A259 statt.
Die Transformierte des Paßworts und des Ausgangssignals des internen Speichers unter Heranziehung der Verschlüsselungsfunktion f der festverdrahteten Schaltung 30 wird von dem Datenendgerät übernommen. Das Paßwort ist beispielsweise ein von dem Datenendgerät erzeugtes variables Datenwort mit einer Länge von 64 Bits, während das Ausgangssignal des internen Speichers durch die Signaturbits S gebildet ist und sich ebenfalls über 64 Bits erstreckt.
Die Verarbeitungs- und Recheneinrichtungen 3 des Datenendgeräts 1 berechnen zuerst die Transformierte der Signaturbits S der Karte und des Paßworts durch die Verschlüsselungsfunktion. Die Signaturbits S werden vorläufig unter Heranziehung der Verschlüsselungsfunktion H mit Hilfe der vorläufig von dem Datenendgerät 1 übernommenen Kennungsbits i und der Wertbits D erstellt. Es sei beachtet, daß die Signaturbits S niemals über die Schnittstelleneinrichtungen zwischen der Karte und dem Datenendgerät übertragen werden. Im gegenteiligen Fall wäre es für einen Fälscher leicht möglich, eine falsche Karte betrügerisch herzustellen.
Dann vergleichen die Einrichtungen 3 die so unter Heranziehung der Verschlüsselungsfunktion f auf Höhe des Datenendgeräts berechnete Transformierte mit der von der Karte übernommenen Transformierten.
Bei Identität zwischen den beiden Transformierten schließen die Berechnungs- und Verarbeitungseinrichtungen 3 auf die Authentizität der Karte beschließen ihre Zugriffsberechtigung für eine Transaktion zwischen der Karte und dem Datenendgerät.
Am Ende der Transaktion sind die Wertbits D und die Signaturbits S zu aktualisieren. Es ist nicht möglich, daß das Datenendgerät die neuen Werte D' und S' der Wertbits D und der Signaturbits S nach der Transaktion in Klarschrift schickt, denn dann könnte ein Benutzer betrügerisch eine Kopie der Karte anfertigen, indem er D' und S' abfängt.
Um diesem Nachteil abzuhelfen, sieht die Erfindung die Chiffrierung des neuen Werts der Signaturbits S' auf solche Weise vor, daß die Dechiffrierung auf Höhe der Karte einfach in einer festverdrahteten Logik durchzuführen ist.
Erfindungsgemäß wird die Chiffriermethode U für die Signaturbits S nach der Transaktion durch die Verarbeitungs- und Recheneinrichtungen 3 des Datenendgeräts durchgeführt. Genauer bestimmen diese Verarbeitungs- und Recheneinrichtungen 3 zunächst den neuen Wert der Bits mit dem Wert D' nach der Transaktion in Abhängigkeit von je nach der erstellten Transaktion gewählten Kriterien. Dann bestimmen diese Verarbeitungs- und Recheneinrichtungen den neuen Wert der Signaturbits S mit Hilfe der zweiten Verschlüsselungsfunktion H, deren Operanden nun i und D' sind. Schließlich chiffrieren diese Verarbeitungs- und Rechenmittel 3 diesen neuen Wert der Signaturbits S' so, daß ein Fälscher diesen Wert nicht zur Erzeugung einer falschen Karte verwenden kann.
Nach einem wichtigen Merkmal der Erfindung besteht die Chiffrierung U der Signaturbits S' darin, die exklusive ODER-Summe des alten Werts der Signaturbits S einerseits und andererseits des neuen Werts der Signaturbits S' durchzuführen, die nach einer zyklischen Permutation eines Binärelements modifiziert ist.
Die zyklische Permutation eines Binärelements kann nach rechts oder links durchgeführt werden.
Der Fachmann versteht, daß diese zyklische Permutation, die gegenüber der exklusiven ODER-Verknüpfung nicht kommutativ ist, einen Fälscher daran hindert, aus der exklusiven ODER- Summe den neuen Wert der Signaturbits S' abzuleiten.
Nun wird auf Fig. 7 Bezug genommen, wo die oben beschriebene Methode zum Chiffrieren der Signaturbits veranschaulicht ist.
Im Teil a von Fig. 7 werden die Kennungsbits i in den internen Speicher 11 an den Adressen A0 bis A63 eingeschrieben.
Im Teil b von Fig. 7 werden die Wertbits D' in den internen Speicher 11 an den Adressen A64 bis A191 eingeschrieben.
Im Teil c von Fig. 7 werden die Signaturbits S vor der Transaktion mit Hilfe einer booleschen exklusiven ODER-Verknüpfungslogik 60, die in der Steuereinheit 28 untergebracht ist, mit den chiffrierten Signaturbits U addiert, die sich aus der exklusiven ODER-Verknüpfung der Signaturbits S vor der Transaktion einerseits und der Signaturbits S' nach der Transaktion, die nach einer Binärverschiebung eines Binärelements modifiziert wurden, andererseits ergeben.
Ein Register 62 ermöglicht die Verwaltung dieser zyklischen Verschiebungsoperation. Diese Operation erfordert:
- a) Auslesen der Signaturbits S vor der Transaktion;
- b) exklusive ODER-Verknüpfung der Signaturbits S vor der Transaktion der chiffrierten Signaturbits U, die vom Datenendgerät kommen;
- c) Verzögerung um eine Takteinheit für die zyklische Permutation;
- d) Einschreiben der so erhaltenen Signaturbits S' nach der Transaktion.
Die Ablaufsteuerung dieser Operation der zyklischen Verschiebung kann unter Heranziehung der Vorder- und Hinterflanke des Taktsignals 17 durchgeführt werden.
Das Signal 22 steuert in Reaktion auf das Taktsignal 17 und das Schreib-Lese-Signal 21 die Ablaufsteuerung, indem der Lese- und dann der Schreibmodus des Speichers 11 positioniert wird, wodurch es möglich wird, die Signaturbits S vor der Transaktion zu lesen und dann die Signaturbits S' nach der Transaktion einzuschreiben.
Zur Vervollständigung der Operation muß dann, wenn das Adressenregister des Speichers 11 die Adresse A256 enthält, das im Speicher angezeigte Bit das Adressenbit A192 sein. So wird die exklusive ODER-Verknüpfung des Bits S63, das das an der Adresse A255 gespeicherte Signaturbit darstellt, und des Bits U63, das das chiffrierte Signaturbit U darstellt, in dem Speicherbereich S'0 mit der Adresse A192 gespeichert.
Die Steuersignale des Speichers 11 werden durch die festverdrahtete Logik in Abhängigkeit von den Adressen des Adressenregisters des Speichers geführt.
Im Teil d von Fig. 7 werden die neuen Werte der Bits i, D' und S' in der Karte nach der Transaktion gespeichert.
Die oben beschriebenen Prinzipien zur Zugangsberechtigung oder Authentifizierung einer Karte mit festverdrahteter Mikroschaltung sind auf die Verwendung einer solchen Karte als elektronischer Geldbeutel. Die Verwaltung des Nutzspeicherbereichs, d.h. desjenigen, in dem die Bits gespeichert sind, denen eine Werteinheit zugeordnet sind, kann eine Verwaltung vom Typ Binärzähler oder vom Typ eines Rechenbretts sein, bei dem die Werteinheit beispielsweise gleich einer Telefonmünze ist. Die Verwaltung vom Typ Rechenbrett steht der Verwaltung des Typs Binärzähler entgegen, bei der die Werteinheit gleich einem Franc oder einem Centime sein kann.
In einem Speicher mit einer Verwaltung vom Typ Rechenbrett, ist jede Münze durch ein Bit repräsentiert; mit 0 ist sie nicht verwertet, mit 1 ist sie verwertet. Den Bits können nach ihrer Adresse verschiedene Stellenwerte zugeordnet werden. Dann kann das Herunterzählen unumkehrbar gemacht werdden, indem nur die Schreiboperationen von Bits von 0 bis 1 zugelassen werden, was den Verwertungen entspricht. Diese ist nicht der Fall bei einem binären Zählen, wo die Bits, die das Guthaben der Karte repräsentieren, je nach dem Inhalt des Zählers und dem Betrag der Verwertung von 0 zu 1 oder von 1 zu 0 übergehen.
Die Erfindung sieht eine Karte vor, die eine noch einfachere festverdrahtete Logik als die oben beschriebene vorsieht und die die Eigenschaften des Speichers mit Verwaltung vom Typ eines Rechenbretts berücksichtigt, wie sie oben beschrieben wurden.
Bei dieser Variante weist der Speicher Kennungsbits für die Karte i über beispielsweise 64 Bits auf, Wertbits D, die sich über 128 Bits mit einer Verwaltung vom Typ Rechenbrett erstrecken, sowie Signaturbits S, die sich über 64 Bits erstrecken. Die Signaturbits S werden ausgehend von einer zweiten Verschlüsselungsfunktion H bestimmt, wobei anstelle der beiden Operanden i und D wie oben nur die Kennungsbits i den Operanden bilden. Damit brauchen die Signaturbits nicht bei jeder Verwertung von Münzen aktualisiert werden, wodurch die festverdrahtete Logik vereinfacht wird, indem die unter Bezug auf Fig. 7 beschriebenen Elemente 60, 62 zur Aktualisierung von S nach der Transaktion weggelassen werden.
Trotz allem muß die Karte bei dieser Variante die Zugriffsbedingungen zu den Speicherbereichen i, D und S überprüfen. Erstens können die Kennungsbits i frei gelesen, eingeschrieben und gelöscht werden. Zweitens können die Wertbits D frei gelesen werden, während ihr Einschreiben nur von 0 bis 1 zugelassen ist. Dagegen darf das Löschen von D (was einem Einschreiben der Bits von 1 bis 0 zum Nachladen der Karte entspricht) nicht frei sein. Eine Lösung besteht darin, das Löschen von D nur gleichzeitig mit dem Löschen von S zu ermöglichen, womit ein Fälscher, der seine Karte nachladen wollte, diese unbrauchbar macht, da er den einzuschreibenden Wert von S nicht kennt. Dieses gleichzeitige Löschen von D und von S kann sich auf das gleichzeitige Löschen von i, D und S erstrecken.
Drittens können die Signaturbits S nicht gelesen werden, während ihr Einschreiben und ihr Löschen frei sind.
Ein (nicht dargestellter) Nachladezähler kann in die Kennungsbits gesetzt sein, z.B. ein Zähler von 6 Bits für 64 Nachladungen. Dieser Nachladezähler gestattet damit die Begrenzung der Anzahl von Nachladungen der Karte. Dieser Nachladezähler wird von dem Datenendgerät und nicht von der Karte kontrolliert.
Allerdings ist die Variante vom Typ des Rechenbretts nur möglich, wenn die Datenendgeräte zum Nachladen der Karte sicher sind, d.h. es darf einem Fälscher nicht möglich sein, eine Sonde zwischen die Karte und das Datenendgerät zu setzen, um zur Herstellung von falschen Karten die Werte der Bits i, D und S zu erfassen.
Jedenfalls kann diese Möglichkeit begrenzt werden, indem das Wiedereinschreiben der Kennungsbits i untersagt wird. Allerdings kompliziert dieses Hindernis die festverdrahtete Logik der Karte, da diese Personalisierungs- oder Verwendungszustände verwalten muß, es sei denn, die Kennungsbits befinden sich in einem physikalisch löschbaren Teil des Speichers, was die Ausrüstung der Karte mit mehreren Speichertypen bedeuten würde.
Eine weitere Lösung besteht darin, unabhängig von den Signaturbits S eine Nachladechiffrierung vorzusehen. Diese Chiffrierung besteht in der Transformation der Wertbits D unter Heranziehung einer dritten Verschlüsselungsfunktion g, die nur den Nachladedatenendgeräten bekannt ist.
In diesem Fall ist das Löschen der Wertbits D nicht mit dem Löschen der Signaturbits S verbunden. Die Nachladedatenendgeräte brauchen nur die dritte Verschlüsselungsfunktion g zu kennen, ohne daß sie die zweite Verschlüsselungsfunktion h kennen.
Nun wird auf Fig. 8 Bezug genommen, die die Schritte der Variante des Verfahrens nach der Erfindung mit einem Speicher vom Typ Rechenbrett zeigt.
Genauer wurde im Teil a von Fig. 8 die Konfiguration dargestellt, die die Übermittlung von Kennungsbits i von der Karte zu dem Datenendgerät betrifft. Es handelt sich um das Lesen der Adressenspeicherfächer A0 bis A63.
Im Teil b von Fig. 8 wurde die Konfiguration der Karte im Rahmen der Übermittlung der Wertbits D zum Datenendgerät über die Eingangs-Ausgangs-Leitung 19 sowie der Eingabe der Wertbits D in die festverdrahtete Schaltung 30 über die serielle Leitung 20 dargestellt. Es handelt sich um das Lesen der Speicherfächer bezüglich der an den Adressen A64 bis A191 gespeicherten Wertbits D.
Im Teil c von Fig. 8 wurde die Konfiguration der Karte im Rahmen der Eingabe des Paßworts über die Eingangs-Ausgangs- Leitung 19 und der Signaturbits S über die Leitung 20 in die festverdrahtete Schaltung 30 dargestellt. Es handelt sich um das Lesen der Signaturbits S und des Paßworts. Dieses Lesen wird an den Adressen A192 bis A255 durchgeführt.
Im Teil d von Fig. 8 wurde die Konfiguration der Karte im Rahmen der Berechnung der Transformierten der Bits D, S und des Paßworts unter Heranziehung der Verschlüsselungsfunktion f dargestellt. Diese Transformierte wird dann über die Leitung 19 zu dem Datenendgerät übertragen.
Hier wird die Verschlüsselungsfunktion f mit Hilfe des Paßworts, der Wertbits D und der Signaturbits S erstellt. Durch die Durchführung dieser Verschlüsselungsfunktion f wird die oben beschriebene festverdrahtete Logik nicht modifiziert, insoweit als die Wertbits D mit den Signaturbits S durch den seriellen Eingang 20 in die festverdrahtete Schaltung 30 eingegeben werden.
Die Einführung der Wertbits D in die Verschlüsselungsfunktion f ist erforderlich, um Fälschungen zu vermeiden, die im Entwurf einer Kopie der Karte mit Hilfe eines Mikroprozessors und einer Teils der festverdrahteten Logik der Karte bestehen. Im Falle dieser Fälschung übernimmt der Mikroprozessor nämlich die Signale des Datenendgeräts, während er zur Durchführung der Berechnung der Transformierten unter Heranziehung der Verschlüsselungsfunktion f mit dem Paßwort und den Signaturbits S als Operanden auf den Teil der festverdrahteten Logik zurückgreift. Diese Fälschung wird vermieden, wenn das Datenendgerät die Authentifizierung der Karte vor und nach der Aktualisierung der Wertbits D zu D' mit Hilfe des Paßworts, der Signaturbits S und der Wertbits D durchführt.
Nun wird auf Fig. 9 Bezug genommen, die die Konfiguration der Karte bei der Verwertung der Wertbits während der Transaktion darstellt. Es handelt sich um eine Operation des Einschreibens der Bits mit 1, die durch die Schreib- Lese-Leitung 21 gesteuert wird. Das Einschreiben der Bits mit 1 wird an den Adressen A64 bis A191 durchgeführt.
Nun wird auf Fig. 10 Bezug genommen, die die Konfiguration der Karte beim Löschen (Fig. 10b) und Nachladen (Fig. 10c bis 10e) der Karte darstellt.
Im Teil b von Fig. 10 werden die Bits des Speichers gelöscht (Einschreiben mit 0).
Im Teil c von Fig. 10 werden die Kennungsbits i' nach dem Nachladen in den Speicher 11 an den Adressen A0 bis A63 eingeschrieben. Die Kennungsbits i' nach dem Nachladen weisen ferner das Hochzählen des Nachladezählers auf.
Im Teil d von Fig. 10 werden die Wertbits D' in den Speicher an den Adressen A64 bis A191 eingeschrieben. Die Wertbits D' entsprechen dem nachgeladenem Wert, dem der frühere Saldo hinzugefügt wird.
Im Teil e von Fig. 10 werden die Signaturbits S' in den Speicher an den Adressen A192 bis A255 eingeschrieben. Die Signaturbits S' werden mit Hilfe der Verschlüsselungsfunktion H erstellt, deren Operand hier durch die Kennungsbits i gebildet ist.
Die Variante bezüglich einer Karte mit einem Speicher unter Verwaltung vom Typ Rechenbrett, die unter Bezug auf Fig. 8 bis 10 beschrieben wurde, eignet sich für Speicherkarten des EPROM-Typs.
Die Aktualisierung der Wertbits D und der Signaturbits S kann je nach der Verwertung der Wertbits nach den gewählten Kritieren der Transaktion durchgeführt werden. Diese sogenannte Aktualisierung "mit dem Strom" ist unbedingt erforderlich, wenn der Benutzer die Karte zu jedem Zeitpunkt herausziehen kann. Eine weitere Methode besteht darin, nur die Datenbits D mit dem Strom zu aktualisieren, d.h. im Falle von Münzen sind nur einige Bits betroffen. Am Ende der Verbindung müssen die Wertbits D und die Signaturbits S dann aktualisiert werden. Ein zu frühes Herausziehen macht die Karte dann unbrauchbar.
Eine weitere Variante der Erfindung bezüglich eines Speichers mit Verwaltung des Typs Binärzähler sieht die nicht umkehrbare Aktualisierung der Wertbits D vor.
Bei dieser anderen Variante enthalten die Wertbits D den binär geschriebenen Saldo der Transaktion. Das Datenendgerät führt, wie oben beschrieben, das Lesen der Wertbits D durch.
Das Datenendgerät 1 kontrolliert, ob das Guthaben D der Karte über dem zu verwertenden Betrag m liegt.
In der Verwertungsphase präsentiert das Datenendgerät nun der Karte den zu verwertenden Betrag m und schreibt nicht direkt in die Wertbits D die neuen Bits nach der Transaktion ein (Fig. 11). Ein in der Steuereinheit 28 untergebrachter 1-Bit-Addierer 70 übernimmt an seinem ersten Eingang 72 den vom Datenendgerät kommenden Betrag m. Der Addierer 70 übernimmt an seinem zweiten Eingang 74 die vom Speicher 11 kommenden Wertbits D. Der Addierer 70 führt Bit für Bit die Operation D - m durch. Der Ausgang 76 des Addierers 70 liefert das Ergebnis dieser Operation, das in dem den Wertbits D zugeordneten Speicherbereich gespeichert wird.
Ist das Ergebnis der Operation D - m negativ, dann besteht Veranlassung, einen Zeiger vorzusehen, der in dem Speicher der Karte positioniert sein muß und angibt, daß das Guthaben verbraucht ist.
Dieser nicht dargestellte Zeiger wird in dem Speicher 11 beispielsweise über ein Flipflop 80 gespeichert, das in einer Schleife zwischen dem Ausgang 82 des Addierers 70 und dem Eingang 84 des Addierers geschaltet ist. Das Flipflop 80 wird durch das Taktsignal der Karte gesteuert.
Im Falle des Nachladens einer solchen Karte wird der Zeiger auf Null zurückgesetzt. Aus Sicherheitsgründen ist das Löschen dieses Zeigers ausschließlich mit dem Löschen der Signaturbits S verknüpft.
In Fig. 12 ist die Konfiguration der Karte im Rahmen der Aktualisierung der Wertbits D eines Speichers mit Verwaltung vom Typ Binärzähler dargestellt.
Diese weitere Variante der Erfindung eignet sich ausschließlich für Karten mit einem Speicher vom EEPROM-Typ.
Der in der Erfindung beschriebene Binärinhalt des versteckten Speichers 40 ist allen Karten gemeinsam. Selbstverständlich kann der Inhalt des Speichers je nach den Karten und ihren Anwendungen unterschiedlich sein

Claims

1. Karte mit Mikroschaltung, die folgendes aufweist:

- eine Kommunikationsschnittstelle (7);

- einen internen Speicher (11);

- eine festverdrahtete Verarbeitungseinheit (9), die eine Adressierung des internen Speichers von außen gestattet, dadurch gekennzeichnet, daß ein versteckter, von außen nicht adressierbarer interner Speicherbereich (40) vorgesehen ist, und daß die Verarbeitungseinheit (9) eine festverdrahtete Schaltung (30), mit welcher unter Heranziehung des Inhalts des versteckten Speicherbereichs eine erste serielle Verschlüsselungsfunktion (f) mit zwei Operanden erstellbar ist, sowie Einrichtungen aufweist, die auf die Abfrage vorgegebener Adressen im internen Speicher (11) mit begleitendem Paßwort (19) ansprechen, wobei dieses Paßwort (19) und die Ausgangsinformation (20) des internen Speichers (11) als Operanden für die festverdrahtete Schaltung (30) eingesetzt werden, während die Ausgangsinformation (39) von der festverdrahteten Schaltung an die Schnittstelle (7) geführt wird.

2. Karte nach Anspruch 1, dadurch gekennzeichnet, daß die festverdrahtete Schaltung (30) folgendes aufweist:

- eine erste boolesche Verknüpfungslogik (31), welche das Paßwort (19) und das Ausgangssignal (20) vom internen

- ein Logikschaltelement mit Laufzeitkette, das eine Laufzeitketteneinrichtung (36) aufweist und unter Zwischenschaltung einer Eingangseinrichtung (32) zur Übernahme des Ausgangssignals (35) der ersten booleschen Verknüpfungslogik sowie der Ausgangssignale (38) der Laufzeitketteneinrichtung (36) zwischen den Adressenausgängen (34) und den Adresseneingängen (28) des versteckten Speichers (40) eine Schleife bildet, während das Logikschaltelement mit Laufzeitkette weiterhin eine Ausgangseinrichtung (42) zur Übernahme der Ausgangssignale (38) der Laufzeitketteneinrichtung (36) aufweist, deren Ausgangssignal (39) das Ausgangssignal der festverdrahteten Schaltung (30) liefert.

3. Karte nach Anspruch 2, dadurch gekennzeichnet, daß die Eingangseinrichtung eine zweite boolesche Verknüpfungslogik (33) aufweist, die einerseits das Ausgangssignal (35) des ersten Logikschaltelements und andererseits ein Ausgangssignal (37) der Laufzeitketteneinrichtung (35) übernimmt, wobei zumindest die zweite boolesche Verknüpfungslogik (33) als Binärlogik mit Äquivalenz-Wahrscheinlichkeitsfunktion, beispielsweise als exklusive ODER-Schaltung, ausgeführt ist.

4. Karte nach Anspruch 2 und Anspruch 3, dadurch gekennzeichnet, daß die Laufzeitketteneinrichtung eine Vielzahl von Flipflopschaltungen (R0 bis R3) aufweist, die zwischen den Adressenausgängen und den Adresseneingängen des versteckten Speichers (40) in einer Schleife geschaltet sind, wobei zumindest eine der Flipflopschaltungen (R0) das Ausgangssignal (41) der zweiten booleschen Verknüpfungslogik (33) übernimmt, die ihrerseits zum einen das Ausgangssignal (35) der ersten booleschen Verknüpfungslogik und zum anderen ein Ausgangssignal (37) des versteckten Speichers übernimmt, während eine der Flipflopschaltungen (R3) das Ausgangssignal (39) der festverdrahteten Schaltung liefert.

5. Karte nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die beiden booleschen Verknüpfungslogik-Elemente (31, 33) als exklusive ODER-Schaltung ausgeführt sind.

6. Karte nach Anspruch 1, dadurch gekennzeichnet, daß das Paßwort eine veränderliche vorgegebene Größe ist, die von der Schnittstelle (7) kommt.

7. Karte nach Anspruch 1, dadurch gekennzeichnet, daß der interne Speicher folgendes aufweist:

- Kennungsbits (i) zur Identifizierung der Karte;

- Wertbits (D), denen eine im Aufzeichnungsbetrieb verwertbare Werteinheit zugeordnet ist; und

- Signaturbits (S) als Signatur für die Karte.

8. Karte nach Anspruch 7, dadurch gekennzeichnet, daß die Signaturbits (S), die in den internen Speicher (11) eingegeben sind, das Resultat einer Chiffrierung mit einer zweiten versteckten Verschlüsselungsfunktion (H) außerhalb der Karte sind, bei der das Ausgangssignal des internen Speichers der Operand ist.

9. Karte nach Anspruch 7, dadurch gekennzeichnet, daß die Signaturbits (S), die in den internen Speicher (11) eingegeben sind, das Resultat einer Chiffrierung mit einer zweiten versteckten Verschlüsselungsfunktion (H) außerhalb der Karte sind, bei der die Kennungsbits (i) und die Wertbits (D) die Operanden sind.

10. Karte nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (11) ein auf elektrischem Wege nicht löschbarer Festwertspeicher vom EPROM-Typ ist.

11. Karte nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (11) ein auf elektrischem Wege löschbarer und erneuerbarer Festwertspeicher vom EEPROM-Typ ist.

12. Karte nach Anspruch 1, dadurch gekennzeichnet, daß der versteckte Speicher (40) ein Festwertspeicher ist.

13. Karte nach Anspruch 1, dadurch gekennzeichnet, daß der versteckte Speicher (40) ein Festwertspeicher vom PROM-Typ ist und einen unveränderlichen binären Speicherinhalt hat.

14. Verfahren zur Übertragung zwischen mindestens einem Datenendgerät und mindestens einer zum Zusammenwirken mit diesem Datenendgerät geeigneten Karte mit festverdrahteter Mikroschaltung, bei welchem vorgesehen ist, die Karte mit einer Kommunikationsschnittstelle (7), einem einem internen Speicher (11), und einer festverdrahteten Verarbeitungseinheit (9) auszustatten, welche die Adressierung des internen Speichers von außen gestattet, und bei welchem darüberhinaus vorgesehen ist, vorläufig in der Karte (5) Kennungsbits (i) zur Identifizierung der Karte und Wertbits (D), denen eine im Aufzeichnungsbetrieb verwertbare Werteinheit zugeordnet ist, abzuspeichern, gekennzeichnet ist durch die folgenden Schritte:

- a) Anordnen eines von außerhalb nicht adressierbaren versteckten internen Speicherbereichs (40) in der Karte (5);

- b) vorläufiges Abspeichern in der Karte (5) von:

Signaturbits (i) als Signatur für die Karte;

- c) Ausstatten der Verarbeitungseinheit mit einer festverdrahteten Schaltung (30), mit welcher unter Heranziehung des Inhalts des versteckten Speichers eine erste serielle Verschlüsselungsfunktion (f) mit zwei Operanden erstellbar ist,

- d) während einer laufenden Anforderung der Zugriffsberechtigung für eine als von der Karte kommend vermutete Transaktion:

d1) Empfangen des Ausgangssignals vom internen Speicher im Datenendgerät;

d2) Ausstatten des Datenendgeräts mit geeigneten Einrichtungen zum Erzeugen eines Paßworts;

d3) Übermitteln des Paßworts vom Datenendgerät;

d4) Berechnen der Transformierten des Paßworts und des Ausgangssignals des internen Speichers auf der Kartenebene unter Heranziehung der ersten verschlüsselungsfunktion;

d5) Übernehmen der mit der ersten Verschlüsselungsfunktion erstellten Transformierten von der Karte;

d6) Berechnen der Transformierten des Paßworts und des Ausgangssignals des internen Speichers auf der Ebene des Datenendgeräts unter Heranziehung der ersten Verschlüsselungsfunktion;

d7) Entscheiden über die Zugriffsberechtigung in Abhängigkeit vom Vergleich der von der Karte übernommenen Transformierten mit der vom Datenendgerät berechneten Transformierten.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß auf der Kartenebene die Signaturbits (S) mit dem Paßwort (19) als Operanden bei der ersten Verschlüsselungsfunktion (f) dienen.

16. Verfahren nach Anspruch 14 und Anspruch 15, dadurch gekennzeichnet, daß die Signaturbits (S), die in die Karte eingegeben sind, die Transformierte einer zweiten außerhalb der Karte vorgesehenen versteckten Verschlüsselungsfunktion (H) darstellen, bei welcher das Ausgangssignal des internen Speichers (i, D) als Operand herangezogen wird.

17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß dabei das Datenendgerät des weiteren mit einer zur Ausführung einer zweiten Verschlüsselungsfunktion (H) unter Heranziehung des Ausgangssignals des internen Speichers (i, D) als Operand geeigneten Einrichtung ausgestattet wird, während bei einer laufenden Anforderung der Zugriffsberechtigung für eine Transaktion der Schritt d1) den zusätzlichen Schritt umfaßt, daß im Datenendgerät die Signaturbits (S) mit der Transformierten des Ausgangssignals des internen Speichers (i, D) unter Heranziehung der zweiten Verschlüsselungsfunktion (H) berechnet werden, und daß der Schritt d6) darin besteht, daß im Datenendgerät die Transformierte der ersten Verschlüsselungsfunktion (f) berechnet wird, wobei als Operanden das Paßwort (19) und die Transformierte der zweiten Verschlüsselungsfunktion (H) eingesetzt werden, d.h. die vom Datenendgerät auf diese Weise berechneten Signaturbits (S).

18. Verfahren nach einem der Ansprüche 14 bis 17, bei welchem die Karte mit festverdrahteter Mikroschaltung zumindest Wertbits beinhaltet, deren Wert im voraus festgelegt ist und die zur Verarbeitung im Datenendgerät zur Gültigmachung der Transaktion entsprechend gewählten Kriterien vorgesehen sind, dadurch gekennzeichnet, daß das Verfahren folgende Schritte nach Abschluß der Transaktion umfaßt:

- a) Erhalten der Wertbits (D') nach der Transaktion im Datenendgerät;

- b) Vergleichen der Wertbits (D') nach der Transaktion mit den Wertbits (D) vor der Transaktion im Datenendgerät;

- c) Berechnen im Datenendgerät, ob die Wertbits nach der Transaktion (D') größer als die Wertbits vor der Transaktion (D) sind, sowie der Transformierten (S') der Kennungsbits (i) und der Wertbits (D') nach der Transaktion unter Heranziehung der zweiten Verschlüsselungsfunktion (H);

- d) Verschieben der auf diese Weise berechneten Transformierten (S') aus der zweiten Verschlüsselungsfunktion um eine Bitstelle in einer zyklischen Permutation;

- e) Erhalten eines mit dem Ergebnis einer exklusiven ODER- Verknüpfung der vor der Transaktion (S) berechneten Transformierten aus der zweiten Verschlüsselungsfunktion (H) mit der nach der Transaktion berechneten und selbst zyklisch permutierten Transformierten (S') aus der zweiten Verschlüsselungsfunktion (H) chiffrierten Zwischensignals (U);

- f) Übermitteln der Wertbits nach der Transaktion (D');

- g) Übermitteln des chiffrierten Zwischensignals (U) vom Datenendgerät aus;

- h) Einschreiben der Wertbits nach der Transaktion (D') in den Speicher;

- i) Abspeichern des Ergebnisses der exklusiven ODER-Verknüpfung der Signaturbits vor der Transaktion (S) mit dem chiffrierten Zwischensignal (U) in der Karte;

- j) Eintragen der Signaturbits nach der Transaktion (S') mit Hilfe des auf diese Weise gespeicherten Ergebnisses der exklusiven ODER-Verknüpfung.

19. Verfahren nach einem der Ansprüche 14 bis 18 zur Aktualisierung der Wertbits nach der Transaktion, dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt:

- a) Übermitteln der für den Betrag (m) der Transaktion repräsentativen Bits vom Datenendgerät aus;

- b) Vergleichen der für den Betrag repräsentativen Bits (m) mit den Wertbits (D);

- c) Subtrahieren der für den Betrag (m) repräsentativen Bits von den Wertbits (D);

- d) Setzen einer Markierung in Abhängigkeit vom Vorzeichen des Ergebnisses der Subtraktion.

20. Verfahren nach einem der Ansprüche 14 bis 19, bei welchem jedem Wertbit eine je nach dem Stellenwert des Bits veränderliche Werteinheit zugeordnet wird, dadurch gekennzeichnet, daß die Wertbits (S) durch nicht umkehrbares Umschreiben von 0 auf 1 verwertet werden.

21. Verfahren nach Anspruch 14 und Anspruch 20, dadurch gekennzeichnet, daß der Schritt d4) darin besteht, daß auf der Kartenebene die Transformierte mit der ersten Verschlüsselungsfunktion (f) unter Einbeziehung des Paßworts (19) als erstem Operanden und der Wertbits (D) sowie der Signaturbits (S) als zweitem seriellen Operanden berechnet wird.

22. Verfahren nach einem der Ansprüche 14 bis 20 für den Fall der Ausschöpfung der Wertbits, dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt:

a) Rücksetzen der Kennungsbits (i) mit dem Wert (D) und der Signaturbits (S) vor dem Nachladen auf Null;

b) Hochzählen eines Nachladezählers; und

c) Nachladen der Karte mit den neuen Kennungsbits (i'), Wertbits (D') und Signaturbits (S').

23. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Wertbits mit einer für die Karte spezifischen dritten Verschlüsselungsfunktion (g) chiffriert werden.

24. Verfahren nach Anspruch 23 für den Fall der Ausschöpfung der Wertbits (D), dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt:

a) Rücksetzen der Kennungsbits (i) und der Wertbits vor dem Nachladen auf Null;

b) Hochzählen eines Nachladezählers; und

c) Nachladen der Karte mit den Kennungsbits (i') und den Wertbits (D') nach dem Nachladen.

25. Karte mit festverdrahteter Mikroschaltung nach einem der Ansprüche 1 bis 13, zur Durchführung des Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß sie außerdem folgendes Elemente aufweist:

- eine erste exklusive ODER-Schaltung (60), die einen ersten Eingang zur Übernahme der Signaturbits (S) vor der Transaktion und einen zweiten Eingang zur Übernahme des chiffrierten zwischensignals (U) aufweist, sowie

- ein Speicherregister (62) mit einem mit dem Ausgang der ersten exklusiven ODER-Schaltung (60) verbundenen Eingang und einem mit dem Ausgang des internen Speichers verbundenen Ausgang.

26. Karte mit festverdrahteter Mikroschaltung nach einem der Ansprüche 1 bis 13, zur Durchführung des Verfahrens nach Anspruch 19, dadurch gekennzeichnet, daß sie außerdem folgendes aufweist:

- eine Additionsschaltung (70) mit einem ersten Eingang (72) zur Übernahme der vom Datenendgerät kommenden und für den Betrag (m) der Transaktion repräsentativen Bits, mit einem zweiten Eingang (74), der mit dem Ausgang des internen Speichers verbunden ist, und mit einem ersten Ausgang (76), der mit dem Ausgang des internen Speichers verbunden ist; sowie

- ein Speicherflipflop (80), das unter Bildung einer Schleife zwischen die Eingänge und Ausgänge der Additionsschaltung geschaltet ist.

27. Karte mit festverdrahteter Mikroschaltung nach einem der Ansprüche 1 bis 13, zur Durchführung des Verfahrens nach den Ansprüchen 21 und 23, dadurch gekennzeichnet, daß die Wertbits (D) mittels einer für die Karte spezifischen dritten Verschlüsselungsfunktion (g) chiffriert sind.

28. Karte mit festverdrahteter Mikroschaltung nach einem der Ansprüche 1 bis 13 zur Durchführung des Verfahrens nach Anspruch 22 oder nach Anspruch 24, dadurch gekennzeichnet, daß der interne Speicher zusätzlich einen Nachladezähler aufweist.