KR840005230A - 데이타 처리 시스템에 있어서의 악세스 요구 제어장치 - Google Patents
데이타 처리 시스템에 있어서의 악세스 요구 제어장치 Download PDFInfo
- Publication number
- KR840005230A KR840005230A KR1019830002695A KR830002695A KR840005230A KR 840005230 A KR840005230 A KR 840005230A KR 1019830002695 A KR1019830002695 A KR 1019830002695A KR 830002695 A KR830002695 A KR 830002695A KR 840005230 A KR840005230 A KR 840005230A
- Authority
- KR
- South Korea
- Prior art keywords
- access request
- priority
- access
- chp
- cpu
- Prior art date
Links
- 238000000034 method Methods 0.000 claims 6
- 238000012913 prioritisation Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명이 적용 대상으로 하는 데이타 처리 시스템의 한가지 구성예.
제 2 도는 본 발명이 적용대상으로 하는 메모리 제어장치의 주요부분의 블록선도.
제 3 도 부터 제 9 도까지는 본 발명에 의한 실시예의 상세한 블록선도.
Claims (6)
- 데이타 처리시스템을 구성하는 복수의 중앙처리장치 CPU와 채널 처리장치 CHP같은 복수의 악세스요구장치에 접속되어 해당 악세스 요구 장치로부터 메모리 장치로 악세스 요구를 처리하는 파이프라인 제어방식의 악세스 요구제어 장치에 있어서 복수개의 악세스 요구장치로부터 복수개의 악세스 요구를 동시에 받아 이들로 부터 단지 하나의 악세스 요구를 선택하여 우선권을 부여하고 처리를 개시하며, 처리가 완료되기전에 처리속행이 불능으로 될 경우 악세스 요구의 우선 순위를 무효화하여 악세스 요구를 받아들였든 초기 상태로 되돌려 보내 다시 우선순위를 결정하도록 하는 수단을 구성하고, 위에서 설명한 바와같이 일단 우선권이 무효가된 악세스 요구를 다음의 우선순위 결정에 다시 참가시킬 경우 이 악세스 요구에 보다 높은 우선 순위를 부여함하으로써 다른 악세스 요구와 경합시켜 처리함을 특징으로 하는 파이프라인 제어방식의 악세스 요구 제어장치.
- 청구범위 제 1 항에 있어서 두개이상의 CHP악세스 요구가 결합할 경우 단지 하나의 CHP악세스 요구만을 선택하는 1차 우선순위 결정 회로와, 선택된 CHP의 악세스 요구와 복수의 CPU의 악세스 요구 및 파이프라인을 다시 사용하기 위한 루우프 백의 악세스 요구중 두가지 이상이 경합할 경우 원칙적으로 CHP의 악세스 요구에 CHP의 악세스 요구보다도 높은 우선순위를 부여하거나 CPU의 악세스 요구가 경합할 때에는 CPU사이의 악세스 요구의 우선순위를 나타내는 플래그 비트에 따라 우선순위를 높게 하거나, 또는 루우프 백의 악세스요구에 대하여 CPU와 CHP의 악세스 요구보다 높은 우선순위를 부여하는 2차 우선순위 결정회로를 구성하고 1차 우선순위 결정회로에 의해 선택된 CHP의 악세스 요구가 2차 우선 순위결정회로에 의해 선택되지 않을 경우 1차 우선순위 결정회로에서의 악세스 요구에 높은 우선순위를 부여한 후 다시 우선순위를 점검함을 특징으로 하는 악세스 요구 제어장치.
- 청구범위 제 2 항에 있어서 각각의 CHP의 상태를 나타내어 레지스터의 내용에 따른 우선순위를 결정하는 상태 표시 레지스터를 1차 우선순위 결정회로에 구성함을 특징으로 하는 악세스 요구 제어장치.
- 데이타 처리 시스템을 구성하는 복수의 중앙처리장치 CPU와 채널 처리장치 CHP같은 복수의 악세스 요구 장치에 접속되어 해당 악세스 요구 장치로 부터 메모리장치로 악세스 요구를 처리하는 파이프라인 제어방식에 악세스 요구 제어장치에 있어서 우선 순위 결정회로를 구성함으로써 두 가지 이상의 CHP 악세스요구가 충돌한 경우 단지 하나의 CHP악세스 요구만을 선택하는 1단계와, 선택된 CHP의 악세스 요구와 복수의 CPU의 악세스요구 및 파이프라인을 다시 사용하기 위한 루우프백의 악세스 요구 중 두가지 이상이 경합할 경우 원칙적으로 CHP의 악세스 요구에 CPU의 악세스 요구 보다도 높은 우선순위를 부여하거나 CPU의 악세스요구가 경합할때에는 CPU사이의 악세스요구의 우선 순위를 나타내는 플래그 비트에 따라 우선순위를 부여하는 2단계와, 2단계에서의 우선순위 결정에 있어서 악세스요구의 작동 종류에 따라 우선순위를 수정한후 우선순위를 최종 결정하도록한 우선순위 결정이론 구조를 구성함을 특징으로 하는 파이프라인 제어방식의 악세스 요구 제어장치.
- 청구범위 제 4 항에 있어서 CPU의 악세스 요구에는 n바이트단위의 악세스요구와 블록 악세스요구를 포함시켜 m일 경우에 대해 계속하여 n바이트 악세스가 실행되도록 하고 [n과 m은 1보다 큰 정수] 2차 우선순위 결정단계에서는 단일 n바이트 악세스요구 또는 블록 악세스요구의 1차 n바이트 악세스요구에 대해서 블록 악세스 요구의 2차 및 속행되는 n바이트 악세스요구에 높은 우선순위를 부여함을 특징으로 하는 악세스 요구 제어장치.
- 청구범위 제 5항에 있어서 2차 우선순위 결정단계에서 CPU에 상응하는 블록 악세스 플랙을 구성하고, 블록 악세스요구의 1차 n바이트 악세스 요구가 선택될 때에는 플랙이 ON이 됨으로써 해당 CPU에 대한 악세스요구가 기타 CPU에 대한 악세스요구보다 높은 우선 순위를 가짐을 나타내도록 함을 특징으로 하는 악세스 요구 제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP104736 | 1982-06-18 | ||
| JP57104736A JPS58222361A (ja) | 1982-06-18 | 1982-06-18 | デ−タ処理システムにおけるアクセス要求の優先順位決定制御方式 |
| JP57-104736 | 1982-06-18 | ||
| JP57-108775 | 1982-06-24 | ||
| JP57108775A JPS58225463A (ja) | 1982-06-24 | 1982-06-24 | アクセス処理方式 |
| JP108775 | 1989-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840005230A true KR840005230A (ko) | 1984-11-05 |
| KR860000904B1 KR860000904B1 (ko) | 1986-07-16 |
Family
ID=26445142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019830002695A KR860000904B1 (ko) | 1982-06-18 | 1983-06-16 | 데이타 처리 시스템에 있어서의 악세스 요구 제어장치 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0097499B1 (ko) |
| KR (1) | KR860000904B1 (ko) |
| AU (1) | AU540649B2 (ko) |
| BR (1) | BR8303232A (ko) |
| CA (1) | CA1193024A (ko) |
| DE (1) | DE3380457D1 (ko) |
| ES (1) | ES8501545A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788640A (en) * | 1986-01-17 | 1988-11-29 | Intel Corporation | Priority logic system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1077339A (en) * | 1965-04-05 | 1967-07-26 | Ibm | Control device for a data processor |
| US4152764A (en) * | 1977-03-16 | 1979-05-01 | International Business Machines Corporation | Floating-priority storage control for processors in a multi-processor system |
| US4345309A (en) * | 1980-01-28 | 1982-08-17 | Digital Equipment Corporation | Relating to cached multiprocessor system with pipeline timing |
| JPS57164338A (en) * | 1981-03-31 | 1982-10-08 | Fujitsu Ltd | Selection circuit for priority |
-
1983
- 1983-06-16 KR KR1019830002695A patent/KR860000904B1/ko not_active IP Right Cessation
- 1983-06-17 BR BR8303232A patent/BR8303232A/pt not_active IP Right Cessation
- 1983-06-17 ES ES523396A patent/ES8501545A1/es not_active Expired
- 1983-06-17 AU AU15883/83A patent/AU540649B2/en not_active Ceased
- 1983-06-17 CA CA000430645A patent/CA1193024A/en not_active Expired
- 1983-06-17 EP EP83303505A patent/EP0097499B1/en not_active Expired
- 1983-06-17 DE DE8383303505T patent/DE3380457D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3380457D1 (en) | 1989-09-28 |
| ES523396A0 (es) | 1984-12-01 |
| AU1588383A (en) | 1983-12-22 |
| AU540649B2 (en) | 1984-11-29 |
| ES8501545A1 (es) | 1984-12-01 |
| CA1193024A (en) | 1985-09-03 |
| EP0097499A2 (en) | 1984-01-04 |
| BR8303232A (pt) | 1984-01-31 |
| KR860000904B1 (ko) | 1986-07-16 |
| EP0097499A3 (en) | 1985-07-31 |
| EP0097499B1 (en) | 1989-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530905A (en) | Temporary state preservation for a distributed file service which purges virtual circuit control information after expiration of time limit of inactivity | |
| KR840003370A (ko) | 데이타 처리 시스템의 공통버스 이용검출 논리회로 | |
| KR880000858A (ko) | 멀티 프로세서의 레벨 변경 동기 장치 | |
| KR920022118A (ko) | 멀티 프로세서 컴퓨터 시스템 내의 느리게 응답하는 슬레이브로 인해 낭비된 버스 대역폭을 감소시키는 방법 | |
| KR890015142A (ko) | 다이렉트 메모리 액세스 제어장치 | |
| KR920020316A (ko) | 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜 | |
| KR960029991A (ko) | 버스중재방법 및 그 장치 | |
| KR870011540A (ko) | 멀티 프로세서 시스템의 시스템 관리장치 | |
| KR850002914A (ko) | 멀티 프로세서 시스템용 메세지 배향식 인터럽트 장치 | |
| KR840005230A (ko) | 데이타 처리 시스템에 있어서의 악세스 요구 제어장치 | |
| KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPH05282242A (ja) | バス制御方式 | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| KR980007804A (ko) | 일대다 프로세서 통신장치 및 통신방법 | |
| KR950002281A (ko) | 통신 장치 | |
| JPH03138751A (ja) | 資源管理方法 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| KR950020229A (ko) | 다중 프로세서의 데이타 제어방법 | |
| SU864288A1 (ru) | Устройство дл обслуживани запросов | |
| JPH06161951A (ja) | バス制御方式 | |
| KR960009913B1 (ko) | 통신시스템에 있어서 공통의 버스 자원을 공유한 다수 프로세서의 통신 데이타 송·수신 방법 | |
| KR860004351A (ko) | 시간 의존 처리용 마이크로컴퓨터 | |
| SU966698A1 (ru) | Многоканальное устройство приоритета | |
| KR20050067324A (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19990705 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |