KR860004351A - 시간 의존 처리용 마이크로컴퓨터 - Google Patents

시간 의존 처리용 마이크로컴퓨터 Download PDF

Info

Publication number
KR860004351A
KR860004351A KR1019850006994A KR850006994A KR860004351A KR 860004351 A KR860004351 A KR 860004351A KR 1019850006994 A KR1019850006994 A KR 1019850006994A KR 850006994 A KR850006994 A KR 850006994A KR 860004351 A KR860004351 A KR 860004351A
Authority
KR
South Korea
Prior art keywords
processing
time
microcomputer
collection
processor
Prior art date
Application number
KR1019850006994A
Other languages
English (en)
Other versions
KR930009757B1 (ko
Inventor
데이비드 메이(외 1) 마이클
Original Assignee
제임스 씨. 시몬스
인모스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 씨. 시몬스, 인모스 리미티드 filed Critical 제임스 씨. 시몬스
Publication of KR860004351A publication Critical patent/KR860004351A/ko
Application granted granted Critical
Publication of KR930009757B1 publication Critical patent/KR930009757B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

시간 의존 처리용 마이크로컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구성하는 마이크로컴퓨터의 주 특성을 도시하는 블록도.
제2도는 편의상 제2A도 및 2B도로 분리된 마이크로 컴퓨터부분의 블록도로써, 특히 중앙처리장치 및 메모리 그리고 통신링크간의 인터페이스는 물론 레지스터, 데이타 통로 및 중앙처리장치의 산술 논리장치의 도시도.
제3도는 제2B도의 부분을 형성하는 타이머 논리회로의 도시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 동기논리장치, 11 : 단일 실리콘 칩, 12 : 중앙처리 장치(CPU), 13 : RAM, 14 : 메모리 인터페이스, 15 : 인터페이스 제어논리장치, 16 : 버스, 17 : 서비스 시스템, 18 : 입력핀, 19 : RAM, 20 : ROM, 23 : 외부 메모리 인터페이스, 24 : 핀, 25 : 일련링크, 26내지 27 : 핀, 30 : 산술논리 유니트(ALU), 31 : 양방향성 데이타버스, 32 : 버스제어 스위치 회로의 레지스터, 34 : 명령어 버퍼, 35 : 디코더, 36 : 상태 멀티플렉서, 37 : 마이크로 명령어 레지스터(MIR), 38 : 우선권1 레지스터 뱅크, 39 : 우선권0 레지스터 뱅크, 40 : 콘스탄트 박스, 41 : 레지스터 뱅크선택기, 42 : 메모리 어드레스 레지스터(MA DDR), 43 : 데이타 출력, 44 : 일시 레지스터, 45 : 처리 포인터 레지스터, 46 : 처리설명기 레지스터, 47 : 우선권표시 프래그, 48 : 처리 우선권 프래그, 49 : 일시 레지스터, 50 : IPTR레지스터, 51 : WPTR레지스터, 52 : BPTR레지스터, 53 : FPTR레지스터, 54 : A레지스터, 55 : B레지스터, 56 : C레지스터, 57 : O레지스터, 58 : SNP프래그, 59 : 카피프래그, 81 : 클록레지스터, 84 : 유효시간프래그, 85 : 차순시간 프래그, 86 : 타이머논리, 87 : 처리기클록, 88 : 감산기, 90 : 라인, 91 : 라인, 92 : 인버터, 93 : 라인, 94 : 논리 AND 게이트, 95 : 라인, 96 : 라인

Claims (27)

  1. 처리기에 의해 순차적인 수행을 위하여 다수의 명령어를 구비하는 프로그램에 따라서 각각 다수의 병행 처리를 수행하기 위하여 장치된 메모리와 처리기를 구비하되, 상기 처리기는 레지스터로 인입되고 인출되는 데이타 전송에서 사용을 위한 다수의 레지스터 및 데이타 전송수단과, 각각의 명령어를 수신하고 명령어와 연관된 값을 처리기 레지스터안으로 부하하기 위한 수단 및 처리기가 명령어에 따라서 동작하도록 수신된 각각의 명령어에 응답하는 상기 데이타 전송수단 및 레지스터를 제어하기 위한 제어수단을 구비하는, 마이크로 컴퓨터에 있어서, 상기 마이크로 컴퓨터는 다수의 병행처리 사이에 처리기의 처리하는 시간을 공유하기 위한 스케쥴링 수단을 포함하고, 상기 스케쥴링 수단은 처리가 처리기에 의해 실행이 준비될때 지지하는 수단을 포함하며, 그들이 처리기에 의해 수행이 준비되기전에 예정된 시간을 대기하는 처리들중의 적어도 하나의 타이머 콜렉션을 구성하도록 하나 이상의 처리를 동일시하기 위한 수단과, 상기 타이머 콜렉션안의 그 처리 및 각각의 처리가 수행되는 스케쥴링 시간을 지시하는 수단과, 하나 이상의 또 다른 처리를 상기 타이머 콜렉션에 더하기 위한 수단, 및 상기 타이머 콜렉션으로부터 처리를 제거하기 위한 수단을 포함하고 있는 처리 시간 제어 수단을 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  2. 제1항에 있어서, 콜렉션안의 그 처리 혹은 각각의 처리의 스케쥴링 시간에 의존하는 시간 배열된 순차를 구성하기 위하여 상기 타이머 콜렉션안에 처리들은 배열하도록 장치된 수단을 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  3. 제1 혹은 2항에 있어서, 콜렉션안에 가장 이른 스케쥴링 시간을 갖고 콜렉션안에 제1 처리를 구성하는 상기 타이머 콜렉션안에 처리를 지시하기 위한 장치를 포함하는 시간 의존 처리용 마이크로 컴퓨터.
  4. 제3항에 있어서, 가장 이론 스케쥴링 시간을 지닌 처리를 지시하기 위한 상기 장치가 어드레스와 메모리 위치인 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  5. 제1,2, 혹은 4항에 있어서, 상기 메모리는 처리와 연관된 변수를 기록하기 위하여 위치를 포함하는 다수의 어드레스화 위치를 갖는 작업공간이 각각의 처리를 준비하게 하며, 상기 처리기 레지스터중의 하나는 현재 처리의 작업공간의 어드레스를 동일시하는 작업공간 포인트값을 지니고 장치된 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  6. 제5항에 있어서, 각각의 처리의 작업공간은 다음 처리가 상기 현재 처리가 될때 상기 처리를 위하여 프로그램단계를 지시하기 위한 장치를 포함하는 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  7. 제1,2,4 혹은 6항에 있어서, 각각의 처리의 작업공간은 타이머 콜렉션안에 연속적 처리를 위하여 포인터값을 갖기 위한 링크수단을 포함하며, 상기 링크수단은 처리가 처리에 링크된 타이머를 구성함으로써 콜레션내에 다음 처리를 지시하는 타이머콜렉션내에 있는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  8. 제7항에 있어서, 각각의 처리 작업공간의 상기 링크수단은 처리가 타이머 리스트상에 마지막 스케쥴링시간을 지닌 일반적인 처리인 것을 지시하는 특별값을 지니고 장치해 있는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  9. 제1,2,4,6 혹은 8항에 있어서, 각각의 처리를 위한 작업공간은 처리의 스케쥴링 시간을 지시하기 위하여 어드레스화 위치를 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  10. 제1,2,4,6 혹은 8항에 있어서, 다수의 우선권중의 하나를 각각의 처리에 배치하기 위한 장치를 포함하고, 상기 시간 제어수단은 하나 이상의 상기 타이머 콜렉션을 구성하기 위한 수단을 포함하며, 각각의 타이머 콜렉션은 또다른 타이머 콜렉션안에 처리의 공통 우선권이 다른 공통 우선권의 처리를 갖는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  11. 제1,2,4,6 혹은 8항에 있어서, 스케쥴링 수단은, 처리기에 의해 수행되는 현재 처리를 지시하기 위한 수단과, 처리기에 의해 수행을 대기하는 스케쥴된 콜렉션을 구성하는 하나 이상의 처리를 동일시하기 위한 수단과, 하나 이상의 또다른 처리를 상기 스케쥴된 콜렉션에 더하기 위한 수단 및, 처리기에 의해 수행된 상기 스케쥴된 콜렉션안에 있는 다음 처리를 지시하기 위한 다음 처리 표시기 장치를 포함하고, 처리기에 의해 상기 현재 처리의 수행을 마치기 위한 명령어를 선택되도록 응답하며, 처리기가 다수의 병행 처리 사이에 처리하는 시간을 공유하도록 동작함으로써 현재 처리가 지시된 처리를 만들도록 상기 다음 처리지시기 수단에 응답하도록 장치하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  12. 제1,2,4,6 혹은 8항에 있어서, 각각의 처리를 위한 상기 작업공간은 스케쥴된 콜렉션안에 연속 처리를 위하여 작업공간 포인터 값을 가지게 하기 위한 수단을 포함하고, 상기 수단은 하나의 처리가 상기 하나의 처리에 뒤따르는 처리기에 의해 수행되는 처리기를 지시하도록 스케쥴된 콜렉션안에 있을때 사용되며, 그러므로써 수행을 대기하는 처리의 링크되어 스케쥴된 리스틀 구성하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  13. 제12항에 있어서, 수단은 처리기에 의해 수행되는 현재 처리를 지시하도록 준비되며, 또한 수단은 스케쥴된 리스트의 제1 및 마지막의 처리를 구성하는 처리를 지시하도록 준비되어 있는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  14. 제11항에 있어서, 수단은 하나 이상의 스케쥴된 콜렉션을 구성하기 위하여 준비되고, 각각의 스케쥴된 콜렉션은 또 다른 스케쥴된 콜렉션에서 처리의 공통 우선권과 다른 공통 우선권의 처리를 갖는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  15. 제1,2,4,6 혹은 8항에 있어서, 수단은 시간 신호를 수신하고, 처리의 스케쥴링 시간 다 됐을 때 타이머 콜렉션으로부터 처리를 제거하도록 준비되는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  16. 제15항에 있어서, 수단은 처리가 타이머 콜렉션으로부터 제거됐을 때 처리를 스케쥴된 콜렉션에 더하도록 준비되는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  17. 제1,2,4,6,8,13,14 혹은 16항에 있어서, 병행처리 사이에 메세지 전송을 위하여 하나 이상의 통신 채널을 포함하며, 동기 수단이 상기 채널을 통과하여 메세지 전송을 동기하도록 준비되는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  18. 제17항에 있어서, 상기 스케쥴링 수단은 현재 처리의 수행을 끝나게 하기 위하거나, 혹은 처리를 병행 처리 사이에 동기를 효과적으로 하기 위한 상기 스케쥴된 콜렉션에 더하게 하기 위하여 동기수단에 대해 응답하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  19. 제1,2,4,6,8,13,14,16 혹은 18항에 있어서, 상기 통신채널은 연결을 또 다른 소자상의 유사한 링크에 제공함으로써, 연결된 하나 이상의 통신링크에 의해 준비되며, 그러므로써, 다른 마이크로 컴퓨터 사이에 동기를 지닌 메세지 전송을 가능케 하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  20. 제1,2,4,6,8,13,14,16 혹은 18항에 있어서, 상기 처리는 성분과 관련된 다수의 교대 시간중의 하나를 수행하고, 상기 마이크로 컴퓨터는 각각의 성분과 연관된 시간을 테스트하는 수단 및, 성분과 연관된 가장 이른 시간이 아직 발생하지 않더라도 결정하는 수단을 준비하고 있는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  21. 제20항에 있어서, 만약 상기의 가장 이른 시간이 아직 발생하지 않는다면 처리의 디스케쥴링하게 하며, 처리를 타이머 콜렉션에 더하게 하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  22. 제1,2,4,6,8,13,14,16,18 혹은 21항에 있어서, 처리의 상태를 지시하고, 처리가 교대 성분을 지닌 처리를 지시하도록 최소한 하나의 특수값에 서리리와 연관된 메모리 위치안으로 부하하기 위한 수단을 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  23. 제22항에 있어서, 수단은 최소한 하나의 교대성분이 시작할 때 처리가 디스케쥴 될 필요가 없는 것을 지시하기 위한 특수값, 혹은 준비되는 교대 성분이 대기하는 동안 처리가 디스케쥴 되는 것을 지시하기 위한 다른 특수값을 처리와 연관된 상기 메모리 위치안으로 부하하기 위하여 준비되는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  24. 제1,2,4,6,8,13,14,16,18,21 혹은 23항중 어느 한 항에 있어서, 어떠한 교대 성분도 아직 선택되지 않도록 지시하는 또 다른 특수값을 처리와 연관된 메모리 위치안으로 부하하기 위한 수단과, 처리가 재스케쥴될 때 교대 처리 성분중의 하나를 선택할 목적으로 상기 다른 특수값에 대해 응답하는 수단을 구비하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  25. 제1,2,4,6,8,13,14,16,18,21 혹은 23항에 있어서, 처리는 연관된 시간중의 최소한 하나와 통신채널을 통과하여 입력을 포함하는 최소한 하나를 다수의 교대 성분중의 하나로 수행하며, 상기 마이크로 컴퓨터는 시간과 관련된 어느 시간의 가장 이른 시간이 아직 발생하지 않거나, 어떤 통신채널이 메세지의 입력 준비하더라도 결정하기 위한 수단을 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  26. 제7항에 있어서, 스케쥴링 시간을 갖는 처리를 배열된 시간 순차에 있는 위치에서 타이머 리스트안으로 삽입하기 위한 수단과, 타이머 리스트로부터 처리를 삭제하고, 삭제후 남아 있는 처리 사이에 링크를 재구성하기 위한 수단을 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
  27. 제11항에 있어서, 처리의 수행을 위한 시간주기를 규정하기 위한 수단과, 처리기를 시간주기의 종료후에 현재 처리를 수행하는 것를 정지하게 하고, 그것을 스케쥴된 콜렉션에 더함으로써 처리가 재스케쥴 하도록 하는 상기 시간 주기에 대해 응답하는 수단을 포함하는 것을 특징으로 하는 시간 의존 처리용 마이크로 컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850006994A 1984-11-30 1985-09-24 시간 의존 처리용 마이크로컴퓨터 KR930009757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP84308344.5 1984-11-30
EP84308344A EP0183877B1 (en) 1984-11-30 1984-11-30 Microcomputer for time dependent processes

Publications (2)

Publication Number Publication Date
KR860004351A true KR860004351A (ko) 1986-06-20
KR930009757B1 KR930009757B1 (ko) 1993-10-09

Family

ID=8192828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006994A KR930009757B1 (ko) 1984-11-30 1985-09-24 시간 의존 처리용 마이크로컴퓨터

Country Status (3)

Country Link
EP (1) EP0183877B1 (ko)
KR (1) KR930009757B1 (ko)
DE (1) DE3483007D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006851A (ko) * 1989-09-01 1991-04-30 원본미기재 실시간 컴퓨터 구조장치 및 그 방법
US6748451B2 (en) 1998-05-26 2004-06-08 Dow Global Technologies Inc. Distributed computing environment using real-time scheduling logic and time deterministic architecture
CA2331860A1 (en) * 1998-05-26 1999-12-02 The Dow Chemical Company Distributed computing environment using real-time scheduling logic and time deterministic architecture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2030331B (en) * 1978-01-24 1982-05-19 Plessey Co Ltd Real-time data processing system for processing time period commands

Also Published As

Publication number Publication date
EP0183877B1 (en) 1990-08-16
EP0183877A1 (en) 1986-06-11
KR930009757B1 (ko) 1993-10-09
DE3483007D1 (de) 1990-09-20

Similar Documents

Publication Publication Date Title
EP0141660B1 (en) Microcomputer
US4675806A (en) Data processing unit utilizing data flow ordered execution
US4989133A (en) System for executing, scheduling, and selectively linking time dependent processes based upon scheduling time thereof
EP0125044B1 (en) Microcomputer with interprocess communication
EP0025087A2 (en) Pipeline Control apparatus for generating Instructions in a Digital Computer
JPH05250305A (ja) データ転送制御方式
KR940011594B1 (ko) 공유 제어 기억부를 가진 멀티프로세서 제어기 및 그 동기화 방법
KR860004351A (ko) 시간 의존 처리용 마이크로컴퓨터
US4259718A (en) Processor for a data processing system
JPH01500065A (ja) 複数制御ストアを有するミクロプログラム情報処理システムの装置と方法
JP2643931B2 (ja) 情報処理装置
US5687380A (en) Macro service processing of interrupt requests in a processing system where a single interrupt is generated for a plurality of completed transactions
JPS6097440A (ja) 仮想多重プロセツサ装置
US11138011B2 (en) Device, data-processing chain and context-switching method
JP2814683B2 (ja) 命令処理装置
KR860009344A (ko) 마이크로 컴퓨터
CA1309503C (en) Selective receiver for each processor in a multiple processor system
JPH0533409B2 (ko)
JPS59123974A (ja) ベクトルデ−タ記憶制御方式
JPS60181859A (ja) 集合チヤネルの制御方式
JPH0425581B2 (ko)
JPS58225469A (ja) マルチプロセツサ制御方式
KR840005230A (ko) 데이타 처리 시스템에 있어서의 악세스 요구 제어장치
JPH06214620A (ja) 入出力データ交換方式
KR860009342A (ko) 마이크로 컴퓨터 및 데이타 전송방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee