KR970049494A - 콘텐트 어드레서블 메모리 사용 시간 표시 이벤트의 처리 방법 및 그 장치 - Google Patents

콘텐트 어드레서블 메모리 사용 시간 표시 이벤트의 처리 방법 및 그 장치 Download PDF

Info

Publication number
KR970049494A
KR970049494A KR1019960082493A KR19960082493A KR970049494A KR 970049494 A KR970049494 A KR 970049494A KR 1019960082493 A KR1019960082493 A KR 1019960082493A KR 19960082493 A KR19960082493 A KR 19960082493A KR 970049494 A KR970049494 A KR 970049494A
Authority
KR
South Korea
Prior art keywords
event
addressable memory
content addressable
time value
temporal
Prior art date
Application number
KR1019960082493A
Other languages
English (en)
Other versions
KR100276098B1 (ko
Inventor
데이비드 엠 웨버
Original Assignee
김영환
현대전자산업 주식회사
박세광
현대 일렉트로닉스 어메리카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사, 박세광, 현대 일렉트로닉스 어메리카 filed Critical 김영환
Publication of KR970049494A publication Critical patent/KR970049494A/ko
Application granted granted Critical
Publication of KR100276098B1 publication Critical patent/KR100276098B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25403—Compare real clock time with programmed time, if equal execute next command
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25413—Interrupt, event, state change triggered
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34071—Content addressable memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer And Data Communications (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 프로세스 제어 응용 기술에서 시간적 이벤트를 처리하기 위하여 콘텐트 어드레서블 메머리(CAM)를 사용하는 방법 및 그 장치를 제공한다. 상기 CAM 내의 각 기재 사항의 시간값 필드는 해당 이벤트가 처리되어야 할 시간을 식별한다. 상기 CAM 내의 각 기재 사항의 이벤트 식별자 필드는 상기 처리되어야 할 이벤트를 식별한다. 시간값 발생기는 상기 CAM 에 시간값을 나타내는 신호를 공급한다. 상기 CAM 은 상기 공급된 시간값 신호에 해당하는 모든 기재 사항을 데이터로서 그 출력 신호 통로로 되돌려준다. 그리고나서, 상기 CAM의 출력 신호 통로로 공급된 상기 이벤트 식별자 필드는 처리될 이벤트를 식별하기 위하여 프로세스 제어기로 공급된다. 본 발명의 방법 및 장치는, 예를 들어 표준화된 통신(예컨대, 광섬유 채널 또는 FDDI)을 위하여 시간적 이벤트 처리 과정을 요하는 프로토콜을 갖는 통신 제어 장치에 적용할 수 있다. 또한, 본 발명의 방법 및 장치는, 컴퓨터에 의한 제어를 받는 프로세스에서 아무 이벤트에도 관련되지 않은 "타이머 틱(timer tick)"에 의한 인터럽트의 처리를 위한 CPU의 오버헤드 처리 과정의 부담을 덜어주기 위하여도 적용될 수 있다. 또한, 본 발명을 컴퓨터에 의한 프로세스 제어 응용 기술(운용 체계에 의한 시간적 이벤트의 처리를 포함함)에 적용하면, 스케쥴화된 이벤트를 위한 목록 또는 큐 데이타 구조를 생성하거나 검색 또는 유지하기 위한 CPU의 오버헤드 처리 과정을 식감할 수 있다.

Description

콘텐트 어드레서블 메모리 사용 시간 표시 이벤트의 처리 방법 및 그 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시간적 이벤트의 처리를 위한 방법 및 그 장치를 사용하는 프로세서 제어기의 한 실시예를 도시한 블럭도,
제3도는 본 발명의 시간적 이벤트의 처리를 위한 방법 및 그 장치를 사용하는 컴퓨터와 연결된 프로세서 제어 응용 기술의 한 실시예를 도시한 블럭도,
제4도는 각각 본 발명의 시간적 이벤트의 스케쥴화를 위한 방법 및 트리거된 시간적 이벤트의 처리를 위한 방법의 흐름도.

Claims (15)

  1. 시간적 이벤트 처리 장치에 있어서, 처리되어야 할 이벤트를 식별하기 위한 이벤트 식별자 필드 및 상기 이벤트가 처리되어야 할 시간을 나타내는 해당 시간값 필들르 구비한 시간적 이벤트 기재 사항을 저장하기 위한 콘텐트 어드레서블 메모리; 주기적으로 비교 시간값을 발생시키며 상기 비교 시간값을 상기 콘텐트 어드레서블 메모리의 입력 신호로서 공급하기 위하여, 상기 콘텐트 어드레서블 메모리의 입력 신호 통로에 접속되는 출력 신호 통로를 구비하는 시간값 발생기 수단; 및 상기 비교 시간값의 입력에 응답하여 상기 콘텐트 어드레서블 메모리로부터 수신된 사기 이벤트 식별자 (필드)값을 처리하기 위하여, 상기 콘텐트 어드레서블 메모리의 출력 신호 통로에 접속되는 입력 신호 통로를 구비하는 이벤트 처리기 수단을 포함하여 이루어진 시간적 이벤트 처리 장치.
  2. 제1항에 있어서, 이벤트 식별자 값과 해당 시간값을 생성하기 위한 이벤트 소스 수단; 및 상기 콘텐트 어드레서블 메모리내의 기재 사항에 저장하기 위하여, 상기 생성된 이벤트 식별자 값과 상기 생성된 해당 시간값을 상기 콘텐트 어드레서블 메모리의 입력 신호 통로에 공급하기 위한 공급 수단을 더 포함하는 것을 특징으로 하는 시간적 이벤트 처리 장치.
  3. 제2항에 있어서, 상기 이벤트 소스 수단은, 상기 콘텐트 어드레서블 메모리에 저장하기 위하여 시간적 이벤트 기재 사항을 생성하도록 프로그램된 컴퓨터인 것을 특징으로 하는 시간적 이벤트 처리 장치.
  4. 제1항에 있어서, 상기 콘텐트 어드레서블 메모리내의 상기 기재 사항은, 균등한 시간값 필드를 구비하는 상기 기재 사항들 중 각각을 서로 구별하기 위한 우선권 필드 값을 포함하는 것을 특징으로 하는 시간적 이벤트 처리 장치.
  5. 제4항에 있어서, 상기 콘텐트 어드레서블 메모리는, 다수의 시간적 이벤트 기재 사항이 상기 비교 시간값과 비교되는 시간값 필드를 구비하는지를 결정하기 위한 수단; 및 상기 다수의 시간적 이벤트 기재 사항의 이벤트 식별자 필드를 상기 다수의 시간적 이벤트 기재 사항의 상기 우선권 필드값의 순서대로 상기 콘텐트 어드레서블 메모리의 출력 통로에 공급하기 위한 수단을 더 포함하는 것을 특징으로 하는 시간적 이벤트 처리 장치.
  6. 시간적 이벤트를 처리하기 위한 컴퓨터 시스템에 있어서, 처리되어야 할 이벤트를 식별하기 위한 이벤트 식별자 필드 및 상기 이벤트가 처리되어야 할 시간을 나타내는 해당 시간값 필드를 구비한 시간적 이벤트 기재사항을 저장하기 위하여 상기 컴퓨터 시스템의 프로세서와 결합되되, 상기 콘텐트 어드레서블 메모리는 그의 입력 신호 통로로 상기 비교 시간값을 수신하도록 동작하며, 상기 콘텐트 어드레서블 메모리는 상기 비교 시간값과 비교되는 시간값 필드를 갖는 트리거된 (시간적 이벤트의) 기재 사항에 대하여 상기 콘텐트 어드레서블메모리내에 상기 트리거된 (시간적 이벤트의) 기재 사항을 위치시키도록 동작하며, 상기 콘텐트 어드레서블메모리는 상기 위치시킨 트리거된 (시간적 이벤트외) 기재 사항의 이벤트 식별자 필드 값을 그 출력 신호 통로로 공급하도록 동작하는 콘텐트 어드레서블 메모리; 주기적으로 비교 시간값을 발생시키며 상기 비교 시간값을 상기 콘텐트 어드레서블 메모리의 입력 신호로서 공급하기 위하여, 상기 콘텐트 어드레서블 메모리의 입력 신호 통로에 접속되는 출력 신호 통고를 구비하는 시간값 발생기 수단; 및 상기 비교 시간값의 입력에 응답하여 상기 콘텐트 어드레서블 메모리로부터 수신된 상기 이벤트 식별자 (필드)값을 처리하기 위하여, 상기 콘텐트 어드레서블 메모리의 출력 신호 통로에 접속되는 입력 신호 통로를 구비하는 이벤트 처리기 수단을 포함하는 것을 특징으로 하는 시간적 이벤트 처리 컴퓨터 시스템 장치.
  7. 제6항에 있어서, 이벤트 식별자 값 및 해상 시간값을 생성하기 위한 이벤트 소스 수단; 및 상기 콘텐트 어드레서블 메모리내의 기재 사항에 저장하기 위하여, 상기 생성된 이벤트 식별자 값과 상기 생성된 해당 시간 값을 상기 콘텐트 어드레서블 메모리의 입력 신호 통로에 공급하기 위한 공급 수단을 더 포함하는 것을 특징으로 하는 시간적 이벤트 처리 컴퓨터 시스템 장치.
  8. 제7항에 있어서, 상기 이벤트 소스 수단은, 상기 콘텐트 어드레서블 메모리에 저장하기 위하여 시간적 이벤트 기재 사항을 새성하도록 프로그램된 컴퓨터인 것을 특징으로 하는 시간적 이벤트 처리 컴퓨터 시스템 장치.
  9. 제6항에 있어서, 상기 콘텐트 어드레서블 메모리내의 상기 기재 사항은, 균등한 시간값 필드를 구비하는 상기 기재 사항들 중 각각을 서로 구별하기 위한 우선권 필드 값을 포함하는 것을 특징으로 하는 시간적 이벤트 처리 컴퓨터 시스템 장치.
  10. 제9항에 있어서, 상기 콘텐트 어드레서블 메모리는, 다수의 시간적 이벤트 기재 사항이 상기 비교 시간 값과 비교되는 시간값 필드를 구비하는지를 결정하기 위한 수단; 및 상기 다수의 시간적 이벤트 기재 사항의 이벤트 식별자 필드를 상기 다수의 시간적 이벤트 기재 사항의 상기 우선권 필드값의 순서대로 상기 콘텐트 어드레서블 메모리의 출력 통로에 공급하기 위한 수단을 더 포함하는 것을 특징으로 하는 시간적 이벤트 처리 장치.
  11. 프로세서 제어기내에서 시간적 이벤트를 처리하기 위한 방법에 있어서, 비교 시간값을 생성하기 위한 단계; 해당 이벤트가 처리되어야 할 시간을 나타내는 시간값 필드 및 상기 해당 시간값에 처리되어야 할 이벤트를 나타내는 이벤트 식별자 필드를 구비하는 최소한 하나의 시간적 이벤트 기재 사항을 포함하는 콘텐트 어드레서블 메모리에 상기 비교 시간값을 지정하는 단계; 상기 시간적 이벤트 기재 사항의 시간값 필드가 상기 비교 시간값과 비교될 때, 상기 콘텐트 어드레서블 메모리로부터 상기 시간적 이벤트의 이벤트 식별자 필드의 값을 나타내는 신호를 수신하는 단계; 및 상기 콘텐트 어드레서블 메모리로부터 수신된 상기 이벤트 식별자 필드의 값에 의하여 식별된 이벤트를 처리하는 단계를 포함하여 이루어진 시간적 이벤트 처리 방법.
  12. 제11항에 있어서, 이벤트 식별자 값과 해당 시간갑을 생성하는 단계; 및 상기 콘텐트 어드레서블 메모리내의 기재 사항에 저장하기 위하여, 상기 생성된 이벤트 식별자 값과 상기 생성된 해당 시간값을 상기 콘텐트 어드레서블 메모리의 입력 신호 통로에 공급하는 단계를 포함하는 것을 특징으로 하는 시간적 이벤트 처리 방법.
  13. 제11항에 있어서, 상기 콘텐트 어드레서블 메모리내의 최소한 하나의 상기 시간적 이벤트 기재 사항은, 균등한 시간값 필드를 구비하는 상기 기재 사항들 중 각각을 서로 구별하기 위한 우선권 필드 값을 포함하는 것을 특징으로 하는 시간적 이벤트 처리 방법.
  14. 제13항에 있어서, 다수의 시간적 이벤트 기재 사항이 상기 비교 시간값과 비교되는 시간값 필드를 구비하는지를 결정하는 단계; 및 상기 다수의 시간적 이벤트 기재 사항의 이벤트 식별자 필드를 상기 다수의 시간적 이벤트 기재 사항의 상기 우선권 필드값의 순서대로 상기 콘텐트 어드레서블 메모리의 출력 통로에 공급하는 단계를 더 포함하는 것을 특징으로 하는 시간적 이벤트 처리 방법.
  15. 콘텐트 어드레서블 메모리에 접속되어, 상기 제11항 내지 제14항에서 청구된 시간적 이벤트 처리 방법중 어느 하나에 따라 상기 시간적 이벤트를 처리하도록 프로그램된 범용 컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960082493A 1995-12-29 1996-12-30 콘텐트 어드레서블 메모리 사용 시간 표지 이벤트의처리 방법 및 그 장치 KR100276098B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/580,110 US5781769A (en) 1995-12-29 1995-12-29 Method and apparatus for using a content addressable memory for time tagged event processing
US08/580110 1995-12-29
US08/580,110 1995-12-29

Publications (2)

Publication Number Publication Date
KR970049494A true KR970049494A (ko) 1997-07-29
KR100276098B1 KR100276098B1 (ko) 2000-12-15

Family

ID=24319757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960082493A KR100276098B1 (ko) 1995-12-29 1996-12-30 콘텐트 어드레서블 메모리 사용 시간 표지 이벤트의처리 방법 및 그 장치

Country Status (2)

Country Link
US (1) US5781769A (ko)
KR (1) KR100276098B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320882B1 (en) * 1997-09-29 2001-11-20 Nortel Networks Limited Method and apparatus for handling multiple real-time service events
FR2774784B1 (fr) * 1998-02-12 2004-09-24 Inside Technologies Microprocesseur comportant un systeme de synchronisation avec un evenement asynchrone attendu
JP2000090151A (ja) * 1998-09-10 2000-03-31 Ibm Japan Ltd スケジュール表示方法、スケジュール変更方法、スケジュール管理装置、スケジュール管理プログラムを格納した記憶媒体
US6658575B1 (en) * 1999-03-17 2003-12-02 Olympus Optical Co., Ltd. Voice recording/reproducing apparatus which enters a standby mode while in a communication mode with an external device
US6588006B1 (en) * 1999-12-16 2003-07-01 Lsi Logic Corporation Programmable ASIC
US6904014B1 (en) * 2000-04-27 2005-06-07 Cisco Technology, Inc. Method and apparatus for performing high-speed traffic shaping
US6718479B1 (en) * 2000-09-08 2004-04-06 International Business Machines Corporation Method, system, program, and data structures for managing hierarchical timing wheels
US6964046B1 (en) * 2001-03-06 2005-11-08 Microsoft Corporation System and method for scheduling a future event
JP4258996B2 (ja) * 2001-06-05 2009-04-30 沖電気工業株式会社 スケジューリング装置およびセル通信装置
US6876558B1 (en) 2001-12-27 2005-04-05 Cypress Semiconductor Corporation Method and apparatus for identifying content addressable memory device results for multiple requesting sources
US7301961B1 (en) 2001-12-27 2007-11-27 Cypress Semiconductor Corportion Method and apparatus for configuring signal lines according to idle codes
US7149749B2 (en) * 2002-06-03 2006-12-12 International Business Machines Corporation Method of inserting and deleting leaves in tree table structures
US20090323529A1 (en) * 2008-06-27 2009-12-31 Ericsson Inc. Apparatus with network traffic scheduler and method
US8149643B2 (en) * 2008-10-23 2012-04-03 Cypress Semiconductor Corporation Memory device and method
US20100166007A1 (en) * 2008-12-30 2010-07-01 Jeremy Horner Advanced Elastic Time Recovery Mechanism Using Wildcard Searches
US20110131450A1 (en) * 2009-11-30 2011-06-02 Microsoft Corporation Using synchronized event types for testing an application
CN101772212B (zh) * 2009-12-25 2013-06-12 中兴通讯股份有限公司 一种在移动终端上对多应用进行统一管理的方法及装置
US8799685B2 (en) 2010-08-25 2014-08-05 Advanced Micro Devices, Inc. Circuits and methods for providing adjustable power consumption

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2253432A5 (ko) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US4369494A (en) * 1974-12-09 1983-01-18 Compagnie Honeywell Bull Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system
US4040034A (en) * 1975-12-04 1977-08-02 International Business Machines Corporation Data security system employing automatic time stamping mechanism
US4279015A (en) * 1979-06-13 1981-07-14 Ford Motor Company Binary output processing in a digital computer using a time-sorted stack
USRE34843E (en) * 1983-08-11 1995-01-31 Duffers Scientific, Inc. Signal controlled waveform recorder
JP2507593B2 (ja) * 1989-04-25 1996-06-12 株式会社東芝 推論方式
US5063523A (en) * 1989-11-16 1991-11-05 Racal Data Communications Inc. Network management system with event rule handling
US5347645A (en) * 1991-12-26 1994-09-13 The United States Of America As Represented By The Secretary Of The Navy Time code interface
EP0586768A1 (en) * 1992-09-11 1994-03-16 International Business Machines Corporation Efficient multi-users timer
EP0687089B1 (en) * 1994-06-10 2003-05-28 Hewlett-Packard Company, A Delaware Corporation Event-processing system and method of constructing such a system

Also Published As

Publication number Publication date
US5781769A (en) 1998-07-14
KR100276098B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
KR970049494A (ko) 콘텐트 어드레서블 메모리 사용 시간 표시 이벤트의 처리 방법 및 그 장치
KR970062867A (ko) 소비 전력의 관리 장치 및 방법
JP2566726B2 (ja) データ処理方法および装置
HUP0100013A2 (hu) Eljárás és berendezés láncolt műveletek kapcsolási eseményeinek kiválasztására többszörösen láncolt műveleteket végrehajtó processzorban
KR890702137A (ko) 펜디드 버스에서의 인터럽트 수행노드
GB2358942A (en) Methods and apparatus for prioritization of access to external devices
GB1511281A (en) Trap semaphore in computer
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
SE9101325L (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
KR100291301B1 (ko) 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템
KR880004396A (ko) 휴대가능 전자장치용 처리 시스템
BR9405630A (pt) Método e aparelho para administração de memória de processamento de metas
MY122053A (en) Apparatus and method for tracking out of order load instructions to avoid data coherency violations in a processor
EP0287295A3 (en) Multiple i/o bus virtual broadcast of programmed i/o instructions
CN111277626B (zh) 服务器升级方法、装置、电子设备及介质
MY116719A (en) Using intelligent bridges with pico-code to improve interrupt response
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
KR930013949A (ko) 정보처리장치
CN104407960A (zh) 数据监控方法及装置
JPS6488639A (en) Apparatus and method for controlling non- synchronous program interrupt event for data processing system
EP0573651A4 (ko)
JPH04314141A (ja) マルチタスク制御方法とその機構
KR920007657A (ko) 유기 기기의 제어장치
KR100662810B1 (ko) Ｃａｍ을 이용한 명령 스케줄러

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee