JP4258996B2 - スケジューリング装置およびセル通信装置 - Google Patents
スケジューリング装置およびセル通信装置 Download PDFInfo
- Publication number
- JP4258996B2 JP4258996B2 JP2001169529A JP2001169529A JP4258996B2 JP 4258996 B2 JP4258996 B2 JP 4258996B2 JP 2001169529 A JP2001169529 A JP 2001169529A JP 2001169529 A JP2001169529 A JP 2001169529A JP 4258996 B2 JP4258996 B2 JP 4258996B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- read
- cell
- queue
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明は、スケジューリング装置及びセル通信装置に関する。例えば、ATM通信において、サービスクラスあるいはコネクション個別にセル出力制御を行なうスケジューリング装置とそれを具備するATMノード装置に適用できる。
【0002】
【従来の技術】
例えばATM通信システムは、音声、画像、データ、その他多様なサービス情報を統合して処理を行なうシステムであるため、それぞれ異なるサービス間での使用帯域の干渉が問題になる。
【0003】
ITU−TS(国際電気通信連合の下部機関:International Telecommunication Union Telecommunication Standardzation Secter)が勧告するITU−T勧告では、サービスのトラヒック特性に応じて、DBR(Deterministic Bit Rate)、SBR(Statistical Bit Rate)、ABR(Available Bit Rate)、UBR(Unspecified Bit Rate)、GFR(Guaranteed Frame Rate)というATC(ATM Transfer Capability)が標準化されている。また、セル損失率、セル遅延ゆらぎ等のサービス品質に応じてクラス1、クラス2、クラス3、Uクラスというサービスクラス(QoS)が標準化されている。したがって、ATM通信ネットワークでは、各ATC/QoS間で使用帯域の干渉が発生している。
【0004】
このような、各ATC/QoS間での使用帯域の干渉を回避するために、ATMノード装置は、ATC/QoS間あるいはコネクション間でのスケジューリング機能装置を設け、このスケジューリングに従ってセル読み出しを行なっている。
【0005】
従来のスケジューリング装置は、通常各ATC/QoS毎あるいはコネクション毎にセルバッファを備えられ、規定された間隔でセル読み出しを行なうことで実現している。このセルバッファおよびスケジューリング機能として様々な方式が開発されている。例えば、特開平11−355304ではスケジューリング手段として、各QoS毎にタイミングテーブルをもち、このタイミングテーブルに従ってセルバッファからセル読み出しを行い、読み出しが発生した時点で該当するタイミングテーブルを更新するという方式が開示されている。
【0006】
図2は、従来のスケジューリング手段によるタイミングテーブルを示したものである。図2に示すように、タイミングテーブルは各QoS毎にT1からTxまでの2値情報記憶領域をもち、各QoS毎にセルが読み出されるべき時刻に1が設定される。
【0007】
例えば、時刻がT2になったときタイミングテーブルに1が設定されているQoSNのセルバッファからセル読み出しが行われ、その時点でQoSNの時刻T2の2値情報をクリア(0に)し、T2から読み出し間隔分の時間だけ経過した時刻に1を設定する。例えば、このときのQoSNの読み出し間隔を5とすると、T7に1が設定される。
【0008】
同様に時刻T3では、QoS2のセルバッファからセル読み出しが行われ、そのQoS2の時刻T3の2値情報をクリア(0に)し、T3からQoS2の読み出し間隔分の時間だけ経過した時刻に1を設定する。
【0009】
T4以降もこのような動作が順次繰り返される。同一時刻に複数QoSで1が設定されている場合の競合制御についてはここでは省略する。
【0010】
このように、従来のスケジューリング方式は、時系列に対応したタイミングテーブルに基づいて、ATC/QoS等毎のセルバッファからセルが読み出されている。
【0011】
【発明が解決しようとする課題】
しかしながら、上述した特開平11−355304に示されるスケジューリング方式は、時系列に対応したタイミングテーブルに(QoS数N)×(時刻Tx)分の記憶領域が必要であり、またこのTxは、収容されるサービスのセル読み出し間隔に依存しているので、そのうちの最大読み出し間隔(最低レート)分が必要である。
【0012】
その結果として、スケジューリング機能に必要となる記憶領域容量が大きくなってしまうという問題がある。また、これに伴い、スケジューリング装置を装備したATMノード装置全体も大きくなってしまうという問題がある。
【0013】
例えば、ITU−T I.371ではセルレート(A:単位[セル/秒])を浮動小数点表示で規定しており、それで設定可能な最低レートである1[セル/秒]を提供しようとすると、仮に通信路の物理速度を622.08[Mbit/s]とした場合、読み出し間隔は1.5×10^6[セル]程度になりたとえNが1としても1.5Mビットもの記憶領域容量が必要である。
【0014】
そのため、上記の事情に対処すべくなされたもので、スケジューリング機能に必要となる記憶領域容量を大幅に削減できるスケジューリング装置が求められている。
【0015】
【課題を解決するための手段】
【0016】
かかる課題を解決するために、第1の本発明のスケジューリング装置は、到着セルを複数のキューのうちの対応するキューに記憶し、そのキューの格納セルに対する読出時刻を設定して、そのキューにセル出力指示するスケジューリング装置であって、到着セルが記憶されるキューのキュー番号をアドレスに対応付けて、データ記憶領域には、そのキューに対する読出時刻とそのキューがもつ格納セルの有無を表す有効セル情報とを記憶する連想記憶手段と、設定された読出時刻に読み出されなかったキューの読出時刻と、その読出時刻と同じ時刻に読み出されるべき他のキューの有無を表す読出時刻比較状態とをキュー番号に関係なく記憶する読出時刻記憶手段と、読出時刻記憶手段に読み出されなかった読出時刻が記憶されている場合に、その読出時刻を仮想時刻、読出時刻比較状態を仮想時刻比較状態とし、読出時刻記憶手段に読み出されなかった読出時刻が記憶されていない場合に、セル入出力周期を計時する実時刻を仮想時刻とする仮想時刻選択手段と、各キュー毎に予め設定された周期的な間隔を持つ読出周期と更新された各キューの次読出時刻の繰越値とを記憶する読出周期記憶手段と、連想記憶手段に、実時刻を与えてセル送出指示され得るアドレスを読み出し、そのアドレスと実時刻の有効セル情報とに基づいて求められる、実時刻一致キュー番号、実時刻データ一致情報と実時刻多重一致キュー情報及び仮想時刻を与えてセル送出指示され得るアドレスを読み出し、そのアドレスと仮想時刻の上記有効セル情報とに基づいて求められる、仮想時刻一致キュー番号、仮想時刻データ一致情報と仮想時刻多重一致キュー情報に応じて、または、読出周期記憶手段の読出周期及び上記繰越値に応じて、読出時刻記憶手段の読出時刻及び読出時刻比較状態とを更新する読出時刻制御手段と、到着セルを対応するキューに記憶させるときに、そのキューに他の格納セルが存在せず、実時刻が連想記憶手段の読出時刻より大きい場合に、連想記憶手段の読出時刻を実時刻に更新し、または、セル出力制御手段が仮想時刻でセル出力指示した後に、仮想時刻での有効セル情報と読出周期記憶手段の上記読出周期及び繰越値とに応じて、連想記憶手段の読出時刻と有効セル情報とを更新する連想記憶制御手段と、仮想時刻一致キュー番号に基づいて、連想記憶手段における仮想時刻でセル送出指示され得るアドレスが示すキュー番号と仮想時刻におけるアドレスが示すキュー番号とが一致する場合に、その対応するキューのセル出力指示をするセル出力指示手段と、セル出力指示手段のセル出力指示に従って、そのキューに対してセル出力指示の実行をするセル出力制御手段とを備えることを特徴とする。
【0017】
さらに第2の本発明のセル通信装置は、上述した第1の発明を備えることを特徴とする。
【0018】
【発明の実施の形態】
(A)第1の実施形態
以下、本発明のスケジューリング装置及びセル通信装置の第1の実施形態の適用について図を参照して詳説する。
【0019】
本実施形態は、ATM通信網に介在するセル通信装置(例えばATMノード装置)のスケジューリング装置が、連想記憶手段を備えて、受信したATMセルが記憶されるキュー毎にセル送出指示するスケジューリング機能を備えた装置に適用したものである。
【0020】
まず、本実施形態に係るセル通信装置(例えばATMノード装置)のスケジューリング装置が備える連想記憶装置についての一般的説明と本実施形態における特徴とを説明する。
【0021】
(A−1−1)連想記憶装置
一般的に、ATMノード装置は半導体記憶装置を装備しており、通常の半導体記憶装置は、アドレスバスに示されるアドレスの記憶領域に、データバスに示されるデータを書き込んだり(書き込み処理)、アドレスバスに示されるアドレスの記憶領域のデータを、データバスに読み出したり(読み出し処理)できるものである。
【0022】
一方、連想記憶装置は、通常の半導体記憶装置同様、データ書き込み処理及びデータ読み出し処理ができることはもちろん、これら処理の他に、データバスに示されるデータと記憶領域のデータとを比較し、一致したデータが記憶されているアドレス(一致アドレス)をアドレスバスに出力する連想記憶比較処理機能を備えている。
【0023】
連想記憶比較処理の際、連想記憶装置は、記憶領域にデータバスの示すデータと一致するデータが存在した場合は、一致を示すための信号(一致フラグ)を出力する。
【0024】
また、記憶領域にデータバスの示すデータと一致するデータが複数存在した場合は、多重一致を示すための信号(多重一致フラグ)を出力する。多重一致が発生した場合のアドレスバスヘの出力は、連想記憶装置の構成により異なるが、例えば、最も値の小さい一致アドレスが出力するというものがある。
【0025】
本実施形態の連想記憶装置は、従来の半導体記憶装置がアドレスに時刻を、データに読み出しを示す2値情報を割り付けていたものを、アドレスにキュー番号を、データの記憶領域に読出時刻を割り付けたものである。これにより、現在時刻で連想記憶装置のデータ記憶領域と連想記憶比較処理行うことにより出力される一致アドレス(キュー番号)に対応するキューからセルを読み出すことで、スケジューリング機能を実現することが可能になる。
【0026】
このとき必要となる記憶領域容量は(キュー数N)×(log2(最大読み出し間隔))となるため、大幅な記憶容量の削減ができる。
【0027】
以下、このような連想記憶装置を装備した本実施形態のスケジューリング装置及びATMノード装置(セル通信装置)について図を参照して詳説する。
【0028】
(A−1−2)第1の実施形態の構成
図1は、本実施形態のATMノード装置の内部構成を示した図である。
【0029】
図1に示すように、ATMノード装置は、セル入力処理部1、セル記憶部2、読出周期記憶部3、読出時刻記憶部4、連想記憶部5、時刻管理部6、セル出力制御部7を備えている。
【0030】
セル入力処理部1は、到着したセルのヘッダ情報(例えばVPI(Virtual Pass Identifier)、VCI(Virtual Channel Identifier)等)に基づいて、セル記憶部2のキューのうち、どのキューに記憶すべきか(キュー番号(Qin))を調べ、対応するキュー番号(Qin)のキューに到着したセルを記憶するようにセル記憶部2に与えるものである。また、セル入力処理部1は、連想記憶部5からキュー番号をアドレスとした領域に記憶されている記憶データを読み出し、適切な処理をした後、再度連想記憶部5にデータを書き込むものである。
【0031】
セル記憶部2は、セル入力処理部1から入力したセルを対応するキューに記憶し、セル出力制御部7からのキューに対する出力指示されたセルを出力するものである。セル記憶部2は、複数のATC/QoSあるいはコネクションに個別に対応するファーストイン・ファーストアウト方式のセルバッファメモリで構成されている。
【0032】
読出周期記憶部3は、セル記憶部2の各キューの読出周期と読出周期の繰越値とを記憶するものである。通常、スケジューリング機能は1セル時間を単位として処理が行われるため、セルを読み出す間隔は整数(1セル時間の整数倍)になる。従って、読出周期は実数であるため、繰越値は、読出周期と実際にセルを読み出す間隔との差分の小数部分である。読出周期記憶部3は、セル入力処理部1および時刻管理部6によって、読出周期記憶部3に記憶されている読出周期の読み出しや繰越値の書き込み(更新)/読み出しを行うものである。
【0033】
読出時刻記憶部4は、ファーストイン・ファーストアウト方式のバッファメモリで構成され、セル記憶部2の各キューの読出時刻を記憶するものである。読出時刻記憶部4は、時刻管理部6により、読出時刻記憶部4の読出時刻の書き込み/読み出しが行われるものである。
【0034】
連想記憶部5は、上述した連想記憶装置で構成され、各キューの読出時刻、有効フラグを記憶するものである。有効フラグは有効なセルの有無を示すフラグであり、各キューにセルがあるとき「1」を、セルがないとき「0」を示す2値情報である。連想記憶部5は、「Qin1」の読出時刻、有効フラグはアドレス1に、「Qin2」の読出時刻、有効フラグはアドレス2に、「QinN」の読出時刻、有効フラグはアドレスNにそれぞれ記憶するものである。すなわち、各キュー毎に読出時刻と有効フラグが割り当てられている。セル入力処理部1および時刻管理部6により書き込み/読み出し処理及び連想記憶比較処理が実行される。
【0035】
時刻管理部6は、到着セルのスケジューリングを統括管理する機能を備えているものである。時刻管理部6は仮想時刻処理、連想記憶比較処理、読出時刻処理、セル出力処理、実時刻処理の統括管理を行うものである。これらの各処理に関しては、後述する。
【0036】
セル出力制御部7は、時刻管理部6からの指示により、指示されたキューのセルをセル記憶部2の該当キューより読み出し出力する。
【0037】
(A−2)第1の実施形態の動作
以下、第1の実施形態のATMノード装置のスケジューリングの動作について説明する。
【0038】
まず、本実施形態に係るスケジューリング動作を説明するにあたり、本実施形態に係るスケジューリング装置が行なう全体動作及びその動作の各処理について以下に説明する。
【0039】
(A−2−1)スケジューリング装置の全体動作
図3は、本実施形態に係るスケジューリング動作の全体処理の流れを示したフローチャートである。図3で示した各処理の詳細は、図4〜図8のフローチャートに示す。
【0040】
図3に示すように、本実施形態のスケジューリング装置にセルが到着すると、セル入力処理部1、連想記憶部5及び時刻管理部6によって、セル入力処理が行なわれ、到着セルをセル記憶部2の対応するキューに記憶させる(セル入力処理)(ステップ302)。
【0041】
セル入出力周期を計時する実時刻と読出時刻部4に記憶されている読出時刻とから仮想時刻が選択され(仮想時刻処理)(ステップ303)、連想記憶部5に実時刻及び仮想時刻を与えて、これらの時刻における各アドレスを読み出し比較する(連想比較処理)(ステップ304)。
【0042】
連想比較結果に基づいて、読出時刻記憶部4に記憶されている読出時刻を更新する(読出時刻処理)(ステップ305)。
【0043】
また、連想比較結果に基づいて、対応するキュー番号のキューからセルを出力し、連想記憶部5に記憶されている読出時刻を更新する(セル出力処理)(ステップ306)。
【0044】
セル出力処理の後に、実時刻のカウントを「1」だけインクリメントさせ、セル入力処理に戻り繰り返しスケジューリング処理を行なう。
【0045】
以下、これらスケジューリング処理について説明する。
【0046】
(A−2−2)セル入力処理
図4は、セル入力処理のフローチャートを示したものである。
【0047】
セル入力処理は、主にセル入力処理部1と時刻管理部6と連想記憶部5とにより行なわれ、到着セルを対応するセル記憶部2のキューに記憶させる処理である。
【0048】
本実施形態に係るスケジューリング装置のセル入力処理部1にセルが到着すると(ステップ401)、その到着セルのヘッダ情報(例えばVPI、VCI等)に基づいて、キュー番号が調べられる(ステップ402)。
【0049】
調べられたキュー番号に基づいて、連想記憶部5から、そのキュー番号の読出時刻とそのキュー番号が示すキューの格納セルの有無を表す有効フラグを読み出す(ステップ403)。
【0050】
読み出した有効フラグが「1」であるときには、そのキュー番号が示すキューに到着セルを保存する(ステップ404及びステップ408)。
【0051】
読み出した有効フラグが「0」であるときには、そのキュー番号の読出時刻と実時刻との大小比較が行なわれ(ステップ405)、実時刻の方がそのキュー番号の読出時刻よりも大きいときには、そのキュー番号の読出時刻を実時刻に更新し、有効フラグを「1」に書き換える(ステップ407)。また、実時刻が、そのキュー番号の読出時刻以下であるときには、有効フラグを「1」に書き換える(ステップ408)。
【0052】
このように、連想記憶部5の読出時刻及び有効フラグを書き換えて、到着セルをセル記憶部2のキューに保存する(ステップ408)。
【0053】
(A−2−3)仮想時刻処理
図5は、仮想時刻処理のフローチャートを示したものである。
【0054】
仮想時刻処理は、読出時刻記憶部4の記憶状態に応じて、仮想時刻を、実時刻にするか又は読出時刻記憶部4に記憶された読出時刻にするかの選択を行う処理である。
【0055】
読出時刻記憶部4に読出時刻が記憶されている場合には、仮想時刻は読出時刻記憶部4の読出時刻を設定し、前比較状態として読出時刻記憶部4の比較状態を書き換える(ステップ502)。
【0056】
また、読出時刻記憶部4に読出時刻が記憶されていない場合には、仮想時刻は実時刻を設定し、前比較状態として「0」を書き換える(ステップ503)。
【0057】
(A−2−4)連想記憶比較処理
図6は、連想記憶比較処理のフローチャートを示したものである。
【0058】
連想記憶比較処理は、有効フラグを「1」であり読出時刻を実時刻として連想記憶部5と比較処理を行う処理である。また有効フラグを「1」であり読出時刻を仮想時刻として連想記憶部5と比較処理を行う処理である。
【0059】
つまり、キューにセルが存在している状態で、連想記憶部5に記憶されている読出時刻と実時刻とを比較し、一致する読出時刻が記憶されているアドレスを実時刻一致キュー番号とするとともに、実時刻一致フラグを「1」とする。また、多重一致がある場合には、実時刻多重一致フラグを「1」とする(ステップ601)。
【0060】
また、連想記憶部5に記憶されている読出時刻と仮想時刻と比較し、一致する読出時刻が記憶されているアドレスを、仮想時刻一致キュー番号とするとともに、仮想時刻一致フラグを「1」とする。また、多重一致がある場合には仮想時刻多重一致フラグを「1」とする。(ステップ602)。
【0061】
また、実時刻及び仮想時刻において、多重一致についても比較する処理である。
【0062】
(A−2−5)読出時刻処理
図7は、読出時刻処理のフローチャートを示したものである。
【0063】
読出時刻処理は、読出時刻記憶部4に記憶する読出時刻(次回キュー番号を読出しする読出時刻)を設定する処理であり、S1、S2、S3の工程から構成されている。
【0064】
S1は、仮想時刻において連想記憶部5に多重一致があった場合の読出時刻の設定処理である。
【0065】
連想記憶比較処理により、仮想時刻多重一致があり、前比較状態も多重一致であり、実時刻と仮想時刻とが異なるとされた場合には、読出時刻記憶部4の読出時刻を仮想時刻に、比較状態を仮想時刻多重一致フラグに更新する(ステップ702)。
【0066】
S2は、読み出されたキューに対する次読出時刻を設定する処理である。
【0067】
次読出時刻は、読出周期記憶部3に記憶されているキューの読出周期と繰越値に基づいて(ステップ703)、仮想時刻と読出周期と繰越値との和の整数部から設定される(ステップ704)。また、繰越値は、仮想時刻と読出周期と繰越値との和の小数部から設定される(ステップ704)
実時刻とその次読出時刻との大小比較をして、実時刻が次読出時刻以上であり、実時刻と仮想時刻とが異なる場合、この設定された次読出時刻を読出時刻記憶部4の読出時刻に更新し、比較状態を「0」とする(ステップ706)。
【0068】
S3は、実時刻において連想記憶部5に多重一致があった場合の読出時刻の設定処理である。
【0069】
連想比較記憶処理により、実時刻多重一致があるとされた場合には、読出時刻記憶部4の読出時刻を実時刻に、比較状態を多重一致ありと更新する(ステップ710)。
【0070】
また、連想比較記憶処理により、実時刻多重一致がなく、実時刻一致があり、実時刻と仮想時刻とが異なるとされた場合には、読出時刻記憶部4の読出時刻を実時刻に、比較状態を「0」に更新する(ステップ709)。
【0071】
(A−2−6)セル出力処理
セル出力処理は、仮想時刻一致フラグが「1」であるときに、そのキュー番号のキューからセルを出力し、連想記憶部5におけるそのキュー番号の読出時刻及び有効フラグの更新処理である。実際のセル出力はセル出力制御部7により行われる。
【0072】
連想記憶比較処理により、仮想一致フラグ「1」であるときには、そのキュー番号のキューからセルを出力する(ステップ802)。
【0073】
読出時刻処理のS2で設定した繰越値を、読出周期記憶部3に書き換えられる(ステップ803)。
【0074】
その後、連想記憶部のそのキュー番号の読出時刻を次読出時刻に書き換えられ(ステップ806及びステップ805)、仮想時刻の一致したキューにセルがあるときには、連想記憶部のそのキュー番号の有効フラグを「1」に書き換え(ステップ806)、仮想時刻の一致したキューにセルがないときには、連想記憶部のそのキュー番号の有効フラグを「0」に書き換える(ステップ805)。
【0075】
このような処理が行なわれるスケジューリング装置のスケジューリング動作について説明する。
【0076】
(A−2−7)スケジューリング装置の動作例
図9〜図11は、到着したセル列例と本実施形態に係るスケジューリング装置の記憶内容との変化を表した関係図である。
【0077】
図9〜図11の動作条件は、セル記憶部2のキューの設定数Nは5個であり、各キューの読出周期は、「Qin1」の読出周期=2.2[セル期間]、「Qin2」の読出周期=6.2[セル期間]、「Qin3」の読出周期=7.4[セル期間]、「Qin4」の読出周期=8.6[セル期間]、「Qin5」の読出周期=9.8[セル期間]である。また、q1、q2、…、q5は到着セル若しくは出力セルであり、それぞれセル記憶部2の各キューq1、q2、…、q5に記憶されるべきセルである。
【0078】
また、読出周期記憶部3の初期状態は、各キュー毎に予め設定された上記読出周期と繰越値に「0.0」が設定されている。連想記憶部5の初期設定値は、有効フラグに「0」が設定されている。実時刻は1セル時間毎にカウントアップされる時刻である。
【0079】
以下、図9〜図11と図4〜図8を参照しながら、1セル時間毎に順を追って本実施形態のスケジューリング動作の説明する。
【0080】
図9において、実時刻=0、1ではセル到着がないため各記憶部の変更は発生しない。
【0081】
実時刻=2では、到着セルq5がセル入力処理部1に到着し(ステップ401)、到着セルq5が保存されるQin(キュー番号)=「5」であることが調べられる(ステップ402)。連想記憶部5から「Qin5」の読出時刻「0」と有効フラグ「0」とが読み出され(ステップ403)、その有効フラグと読出時刻に基づいて(ステップ404及びステップ405)連想記憶部5の「Qin5」に対応する読出時刻は実時刻「2」に、有効フラグは「1」に更新される(ステップ407)。到着セルq5がセル記憶部2のQin5に記憶される(ステップ408)。
【0082】
読出時刻記憶部4において、記憶されている読出時刻が設定されていないので、仮想時刻は実時刻「2」が設定され、前比較状態は「0(多重一致なし)」が設定される(ステップ501〜503)。
【0083】
実時刻と仮想時刻とで連想記憶比較処理が行なわれる。つまり、実時刻「2」における到着セルq5の実時刻一致キュー番号が「5」、実時刻「2」において、連想記憶部5に記憶されている読出時刻「2」と一致するので、実時刻一致フラグが「1」、複数の読み出されるデータがないので、実時刻多重一致フラグが「0」になる(ステップ601)。仮想時刻「2」においても、実時刻と同じなので、仮想時刻一致キュー番号が「5」、仮想時刻一致フラグ「1」、仮想時刻多重一致フラグ「0」となる(ステップ602)。
【0084】
この連想記憶比較処理により仮想時刻多重一致フラグが「0」、実時刻及び仮想時刻が同じであるので(ステップ701)、読出周期記憶部3に記憶されている「Qin5」の読出周期に基づいて、次読出時刻と繰越値とが設定される(ステップ704)。
【0085】
つまり、次読出時刻は、読出周期記憶部3から「Qin5」の読出周期「9.8」と繰越値「0.0」とを読出し、(仮想時刻+読出周期+繰越値)の整数部が設定される。また繰越値は、(仮想時刻+読出周期+繰越値)の小数部が設定される。従って、この場合の次読出時刻は「11」(=(2+9.8+0.0)の整数部)に設定され、繰越値は「0.8」(=(2+9.8+0.0)の小数部)に設定される。
【0086】
また、実時刻多重一致フラグ「0」、実時刻一致フラグ「1」かつ実時刻=仮想時刻であることから、読出時刻記憶部4には、読出時刻が書き込まれない(ステップ707〜709)。
【0087】
次に、仮想時刻一致フラグが「1」であるので(ステップ801)、セル記憶部2の「Qin5」のキューよりセルq5が出力される(ステップ802)。
【0088】
キューからのセル出力後に、上述した新しく設定された繰越値「0.8」は読出周期記憶部3に書きこまれて繰越値が更新される(ステップ803)。また、仮想時刻一致キュー番号のキューにセルがないので(ステップ804)、連想記憶部5に上述した次読出時刻「11」が書き込まれて更新され、さらに仮想時刻一致キュー番号の有効フラグが「0」に更新される(ステップ805)。
【0089】
実時刻=3、4、5においても、それぞれ到着セルq4、q3、q2が到着し、それぞれのキューに対して実時刻=2の処理と同様の処理が行われる。
【0090】
実時刻=6では、セル入力処理部1に到着セルq2が到着し(ステップ401)、Qin=「2」であることが調べられる(ステップ402)。連想記憶部5から「Qin2」の読出時刻「11」と有効フラグ「0」とが読み出される(ステップ403)。有効フラグが「0」であることから(ステップ404)、実時刻「6」と連想記憶部5の「Qin2」の読出時刻「11」との大小比較され(ステップ405)、「Qin2」の読出時刻「11」の方が大きいので、「Qin2」の読出時刻は書き込まれずに、有効フラグ「0」のみが「1」に更新されて(ステップ406)、セル記憶部2のQinに到着セルq2が記憶される(ステップ408)。
【0091】
ここでは、実時刻よりも連想記憶部5の読出時刻の方が大きいので、連想記憶部5の読出時刻が更新されない点が実時刻0〜5の場合と異なる。
【0092】
読出時刻記憶部4に記憶されている読出時刻がないので、仮想時刻は実時刻「6」が設定され、前比較状態は「0」が設定される(ステップ501及び503)。上述と同様にして、実時刻「6」及び仮想時刻「6」における実時刻一致フラグ及び実時刻多重一致フラグ、仮想時刻一致フラグ及び仮想時刻多重一致フラグは、それぞれ「0」を示す(ステップ601及び602)。
【0093】
したがって、ステップ701〜710の読出時刻処理は行なわれず、読出時刻記憶部4に読出時刻は書き込まれない。
【0094】
また、実時刻一致フラグ及び仮想時刻一致フラグが共に「0」であることから、セル記憶部2からのセル出力されず、セル記憶部2に記憶されたままである(ステップ801〜806)。
【0095】
実時刻=7、8、9についても、それぞれ到着セルq3、q4、q5が到着し、それぞれのキューに対して実時刻=6と同様の処理が行われる。
【0096】
実時刻=10では、セル入力処理部1に到着セルq2が到着し(ステップ401)、Qinが「2」であることが調べられる(ステップ402)。連想記憶部5から、「Qin2」の読出時刻「11」と有効フラグ「1」とが読み出される(ステップ403)。連想記憶部5の「Qin2」の有効フラグが「1」を示していることから、セル記憶部2のq2にセルが記憶される(ステップ408)。
【0097】
ここでは、連想記憶部5の「Qin2」の有効フラグが「1」を示しているときには、この段階で連想記憶部5のキュー番号の読出時刻が更新されずに、到着セルを対応するキューに記憶させる点が実時刻0〜9と異なる。
【0098】
実時刻「10」において、読出時刻記憶部4に記憶されている読出時刻がないことから、仮想時刻は実時刻「10」が設定され、前比較状態は「0」が設定される(ステップ501〜503)。
【0099】
連想記憶比較処理では、実時刻6〜9までと同様に、実時刻及び仮想時刻における、実時刻一致フラグ及び仮想時刻一致フラグ、実時刻多重一致フラグ及び仮想時刻一致フラグが、それぞれ「0」である。従って、セル記憶部2からのセル出力はされないので、この後の処理の説明を省略する。
【0100】
実時刻=11では、セル入力処理部1に到着セルq3が到着がする。連想記憶部5の「Qin3」の有効フラグが「1」であるので、セル記憶部2のq3にセルが記憶される(ステップ401〜408)。
【0101】
読出時刻記憶部4に記憶されている読出時刻が設定されていないので(ステップ501)、仮想時刻は実時刻「11」が設定され、前比較状態は「0」が設定される(ステップ503)。
【0102】
実時刻「11」において、実時刻一致キュー番号が「2」、実時刻一致フラグが「1」、実時刻多重一致フラグが「1」になり、仮想時刻一致キュー番号が「2」、仮想時刻一致フラグが「1」、仮想時刻多重一致フラグが「1」になる(ステップ601及び602)。
【0103】
本実施形態では、同時刻におけるセル出力指示の順番は、キュー番号の小さいものから順に出力指示している。従って、実時刻6〜9及び実時刻11の到着セルが保存されているキュー番号のうち、キュー番号「2」が一番小さいので、実時刻一致キュー番号「2」を選択した。しかし、例えば、読出周期が短いものから順に設定する等その設定が限定されるものではない。
【0104】
実時刻と仮想時刻が同じであるので(ステップ701)、上述したように、読出周期記憶部3の読出周期に基づいて、次読出時刻「11」が設定され(ステップ703及び704)、実時刻とその次読出時刻との大小関係を比較された後に(ステップ705)、実時刻多重一致フラグ「1」であることから、読出時刻記憶部4の読出時刻は実時刻「11」が設定され、比較状態は「1」が記憶される(ステップ710)。
【0105】
このようにして、セル記憶部2の「Qin2」のキューからセルq2が出力される(ステップ802)。
【0106】
また、セル出力後に、読出周期記憶部3の繰越値及び連想記憶部5の仮想時刻一致キュー番号の読出時刻が更新される(ステップ803〜806)。
【0107】
実時刻=12では、セル入力処理部1に到着セルq1が到着し、連想記憶部5の「Qin1」の読出時刻が「0」、有効フラグが「0」であるので、読出周期が実時刻「12」、有効フラグが「1」に更新され(ステップ407)、セル記憶部2のQin1に到着セルq1が記憶される(ステップ408)。
【0108】
読出時刻記憶部4に読出時刻「11」が記憶されているので、仮想時刻は読出時刻「11」が、また比較状態「1」が設定される(ステップ501及び502)。
【0109】
実時刻「12」において、先ほど到着したセルq1の読出時刻と一致するため、実時刻一致キュー番号が「1」、実時刻一致フラグが「1」、実時刻多重一致フラクが「0」と設定され(ステップ601)、仮想時刻「11」における仮想時刻一致キュー番号が「3」、仮想時刻一致フラグが「1」、仮想時刻多重一致フラグが「1」になる(ステップ602)。
【0110】
このとき、仮想時刻多重一致フラグ「1」かつ前比較状態「1」かつ実時刻と仮想時刻とが異なることから、読出時刻記憶部4の読出時刻は仮想時間「11」が、比較状態は仮想時刻多重一致フラグ「1」が記憶される(ステップ702)。
【0111】
さらに、上述したように、読出周期記憶部3の読出周期に基づいて次読出時刻が求められ(ステップ703〜704)、実時刻「12」と次読出時刻との大小比較された後に(ステップ705)、実時刻多重一致フラグが「0」であることから、読出時刻記憶部4の読出時刻は実時刻「12」が、比較状態は仮想時刻多重一致フラグ「0」が記憶される(ステップ709)。
【0112】
セル記憶部2の「Qin3」に記憶されているセルq3が出力される(ステップ801)。また、読出時刻周期記憶部3のQin3の繰越値は「0.8」に、連想記憶部5のQin3の読出時刻は「18」に更新される(ステップ803〜806)。
【0113】
実時刻=13では、セル入力処理部1に到着セルq1が到着し、セル記憶部2のQin1にセルが記憶される(ステップ401〜408)。
【0114】
仮想時刻は、読出時刻記憶部4の読出時刻「11」が設定され、前比較状態は「1」が設定される(ステップ501及び502)。
【0115】
実時刻「13」における実時刻一致フラグは「0」になり(ステップ601)、仮想時刻「11」における仮想時刻一致キュー番号は「4」、仮想時刻一致フラグは「1」、仮想時刻多重一致フラグは「1」になる(ステップ602)。
【0116】
ここで、仮想時刻「11」での仮想時刻一致キュー番号「4」が選択されたのは、実時刻12において、読出時刻記憶部3がファーストイン・ファーストアウト方式のバッファメモリであるためである。
【0117】
仮想時刻多重一致フラグ「1」、前比較処理「1」、実時刻≠仮想時刻であることから(ステップ601)、読出時刻に仮想時刻「11」、比較状態に仮想時刻多重一致フラグ「1」が記憶される(ステップ702)。
【0118】
セル記憶部2のQin4のセルq4が出力され、連想記憶部5のq4の読出時刻が「20」、有効フラグが「0」に更新される(ステップ805)。また読出時刻周期記憶部3のq4の繰越値が「0.2」に更新される(ステップ803)。
【0119】
実時刻=14〜21に関しても、実時刻=13と同様の動作が行なわれる。
【0120】
実時刻=22では、セル入力処理部1に到着するセルがないので、セル入力処理(ステップ401〜408)は行なわれず仮想時刻の設定が行なわれる。
【0121】
読出時刻記憶部4に読出時刻が記憶されているので、仮想時刻は読出時刻「20」が設定され、前比較状態は比較状態「1」に設定される(ステップ501及び502)。
【0122】
実時刻一致フラグは「0」になり(ステップ601)、仮想時刻一致キュー番号が「4」、仮想時刻一致フラグが「1」、仮想時刻多重一致フラグが「0」になる(ステップ602)。
【0123】
次に、セル記憶部2からセルq4が出力され(ステップ802)、連想記憶部5のQin4の読出時刻が「28」、有効フラグが「0」に更新される(ステップ805)。また、読出時刻周期記憶部3のQin4の繰越値が「0.8」に更新される(ステップ803)。
【0124】
実時刻=23〜25に関しても、実時刻=22と同様に動作する。
【0125】
実時刻=26でも、セルが入力しないので、セル入力処理は行なわれずに仮想時刻処理が行なわれる。
【0126】
読出時刻記憶部3において、仮想時刻は読出時刻「25」が設定され、前比較状態は比較状態「0」が設定される(ステップ501及び502)。実時刻一致フラグは「0」になり(ステップ601)、仮想時刻一致キュー番号が「1」、仮想時刻一致フラグが「1」、仮想時刻多重一致フラグが「0」になる(ステップ602)。
【0127】
次に、セル記憶部2からセルq1が出力され(ステップ802)、連想記憶部のQin1の読出時刻が「27」、有効フラグが「0」に更新される(ステップ805)。また、読出時刻周期記憶部3のQin1の繰越値が「0.4」に更新される(ステップ803)。
【0128】
また、図12に示すように本実施形態のスケジューリング装置の実際のインプリメントの際には、実時刻をカウントするカウンタは有限である。従って、実時刻をサイクリックに利用するため、実時刻が最大値から0に戻るときには、時刻の比較処理に不具合が生じる場合がある。例えば、実時刻をカウントするカウンタが、0〜99をカウントするものである場合、ステップ605において、実時刻と次読出時刻との時刻の大小比較をする際に、次読出時刻が「98」を示し、実時刻が読出時刻よりも先の「2」を示している場合、本来ならば実時刻が次読出時刻より大きくなくてはいけないが、単なる数値の大小を比較することにより比較判定が逆転してしまう不具合が生じる場合がある。
【0129】
このような場合には、実時刻の周期を図10に示すようにして解決できる。
【0130】
例えば、実時刻用カウンタの周期を、本来必要となる周期より3倍周期のカウンタを使用し、各キュー毎に定期的(例えば、1周期(0〜99)に1回)に、実時刻と読出時刻の比較を行い実時刻が読出時刻を過ぎていれば、読出時刻を実時刻に更新するといった処理(読出時刻定期更新処理)を行うことである。
【0131】
図9に示すように、例えば、本来必要となる周期を「100」とし、その3倍周期実時刻カウンタを用い、1周期(0〜99のカウント)に1回この例では時刻「2」、「102」、「202」で読出時刻定期更新処理を行う。
【0132】
時刻「2」では、読出時刻を過ぎていないため読出時刻の更新は行われない。時刻「102」では、読出時刻が102に更新される。時刻「202」では、読出時刻が202に更新される。
【0133】
さらに次の時刻「2」では、「200〜299」の周期より次の「0〜99」の周期の値の方が大きいと判断して読出時刻が「2」に更新されるようにする。以上のような動作により、本実施形態のスケジューリング装置のスケジューリング機能が実現できる。
【0134】
(A−3)第1の実施形態の効果
以上、第1の実施形態のスケジューリング装置は、連想記憶部を備え、この連想記憶部のアドレスに到着セルが記憶されているキュー番号を、データ記憶領域に読出時刻を割り当てることにより、現在時刻で連想記憶部のデータ記憶領域と比較処理を行なうことができ一致アドレスに対応するキューからセルを読み出すことができるので、必要となる記憶領域の容量を削減することができる。
【0135】
例えば、従来のスケジューリング処理に必要となる記憶容量は(キュー数N)×(log2(最大読み出し間隔))となるため、通信路の物理速度を622.08[Mbit/s]とした場合、キュー数Nが1としても1.4Mビットである。
【0136】
しかし、本実施形態のスケジューリング処理の場合、たとえNを1000としても(1000)×(log2(1.5×10^6)+1)=22kビットの記憶容量で実現できるという効果が得られる。
【0137】
また、本実施形態に係るスケジューリング装置は、別途本機能特有の読出時刻記憶部が必要になるが、この容量もNを1000としても最大1000×(log2(1.5×10^6)+1)=22kビットあればよく、あわせても44kビット程度の容量であるため、従来より大幅な記憶容量の削減ができる。
【0138】
(B)その他の実施形態
上述した第1の実施形態では、セル通信装置としてATM網に介在するATMノード装置について説明した。しかし、本発明のスケジューリング装置は、伝送情報を有するパケットにも適用することができるので、ATMノード装置に限られるものではなく、固定長パケット通信を構成する固定長パケット通信装置についても適用できる。
【0139】
上述した第1の実施形態で説明したスケジューリング処理の読出時刻処理動作において、S1、S2、S3の順に処理しているが、この読出時刻処理動作の順番はこれに限らない。つまり、例えば、S2のセルの読み出しが行われたキューに対する次読出時刻を設定する処理を本実施形態の読出時刻処理のS3の後でしても良い。すなわち、S1、S3、S2の順で処理を進めて良い。
【0140】
【発明の効果】
第1の本発明のスケジューリング装置によれば、連想記憶手段を備え、到着セルが格納されているキュー毎に送出指示をすることにより、スケジューリングに係る記憶領域容量を大幅に削減することができる。
【0141】
第2の本発明のセル通信装置によれば、記憶領域容量が削減されたスケジューリング装置を、セル通信に用いることにより、ネットワーク資源を有効に使用できる。
【図面の簡単な説明】
【図1】本発明に係るATMノード装置の内部構成を示す図である。
【図2】従来のスケジューリング処理のタイムテーブルを示す図である。
【図3】本発明に係るスケジューリング処理のフローチャートを示す図である。
【図4】本発明に係るセル入力処理のフローチャートを示す図である。
【図5】本発明に係る仮想時刻処理のフローチャートを示す図である。
【図6】本発明に係る連想記憶比較処理のフローチャートを示す図である。
【図7】本発明に係る読出時刻処理のフローチャートを示す図である。
【図8】本発明に係るセル出力処理のフローチャートを示す図である。
【図9】本発明に係るスケジューリング処理の動作例を示す図である。
【図10】本発明に係るスケジューリング処理の動作例を示す図である。
【図11】本発明に係るスケジューリング処理の動作例を示す図である。
【図12】本発明に係る読出時刻定期更新処理の例を示す図である。
【符号の説明】
1…セル入力処理部、2…セル記憶部、3…読出周期記憶部、
4…読出時刻記憶部、5…連想記憶部、6…時刻管理部、7…セル出力制御部。
Claims (6)
- 到着セルを複数のキューのうちの対応するキューに記憶し、そのキューの格納セルに対する読出時刻を設定して、そのキューにセル出力指示するスケジューリング装置であって、
上記到着セルが記憶されるキューのキュー番号をアドレスに対応付けて、データ記憶領域には、そのキューに対する読出時刻とそのキューがもつ格納セルの有無を表す有効セル情報とを記憶する連想記憶手段と、
設定された読出時刻に読み出されなかったキューの読出時刻と、その読出時刻と同じ時刻に読み出されるべき他のキューの有無を表す読出時刻比較状態とをキュー番号に関係なく記憶する読出時刻記憶手段と、
上記読出時刻記憶手段に読み出されなかった読出時刻が記憶されている場合に、その読出時刻を仮想時刻、上記読出時刻比較状態を仮想時刻比較状態とし、上記読出時刻記憶手段に読み出されなかった読出時刻が記憶されていない場合に、セル入出力周期を計時する実時刻を仮想時刻とする仮想時刻選択手段と、
各キュー毎に予め設定された周期的な間隔を持つ読出周期と更新された各キューの次読出時刻の繰越値とを記憶する読出周期記憶手段と、
上記連想記憶手段に、実時刻を与えてセル送出指示され得るアドレスを読み出し、そのアドレスと実時刻の上記有効セル情報とに基づいて求められる、実時刻一致キュー番号、実時刻データ一致情報と実時刻多重一致キュー情報及び上記仮想時刻を与えてセル送出指示され得るアドレスを読み出し、そのアドレスと仮想時刻の上記有効セル情報とに基づいて求められる、仮想時刻一致キュー番号、仮想時刻データ一致情報と仮想時刻多重一致キュー情報に応じて、または、上記読出周期記憶手段の上記読出周期及び上記繰越値に応じて、上記読出時刻記憶手段の読出時刻及び上記読出時刻比較状態とを更新する読出時刻制御手段と、
上記到着セルを対応するキューに記憶させるときに、そのキューに格納セルが存在せず、実時刻が上記連想記憶手段の読出時刻より大きい場合に、上記連想記憶手段の読出時刻を実時刻に更新し、または、上記セル出力制御手段が上記仮想時刻でセル出力指示した後に、上記仮想時刻での有効セル情報と上記読出周期記憶手段の上記読出周期及び上記繰越値とに応じて、上記連想記憶手段の読出時刻と上記有効セル情報とを更新する連想記憶制御手段と、
上記仮想時刻一致キュー番号に基づいて、上記連想記憶手段における上記仮想時刻でセル送出指示され得るアドレスが示すキュー番号と上記仮想時刻におけるアドレスが示すキュー番号とが一致する場合に、その対応するキューのセル出力指示をするセル出力指示手段と、
上記セル出力指示手段のセル出力指示に従って、そのキューに対してセル出力指示の実行をするセル出力制御手段と
を備えることを特徴とするスケジューリング装置。 - 上記読出時刻制御手段は、実時刻と仮想時刻とが異なる場合で、上記仮想時刻で多重一致し、上記仮想時刻比較状態でも多重一致するときには、上記読出時刻記憶手段の上記読出時刻を上記仮想時刻に、上記読出時刻比較状態を多重一致するものと更新することを特徴とする請求項1に記載のスケジューリング装置。
- 上記読出時刻制御手段は、上記仮想時刻で多重一致せず、実時刻と仮想時刻とが異なる場合で、実時刻でアドレスが一致するときには、上記読出時刻記憶手段の読出時刻を実時刻に更新することを特徴とする請求項1に記載のスケジューリング装置。
- 実時刻において多重一致する場合には、上記読出時刻比較状態を多重一致するものと更新し、
実時刻において多重一致しないとする場合には、上記読出時刻比較状態を多重一致しないものと更新する
ことを特徴とする請求項3に記載のスケジューリング装置。 - 上記読出時刻制御手段は、実時刻が、上記読出周期記憶手段の読出周期と繰越値とから求めた次読出時刻よりも大きい場合で、実時刻と仮想時刻とが異なるときには、上記読出時刻記憶手段の読出時刻を次読出時刻に更新することを特徴とする請求項1に記載のスケジューリング装置。
- 請求項1〜5のいずれかに記載のスケジューリング装置を備えたセル通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169529A JP4258996B2 (ja) | 2001-06-05 | 2001-06-05 | スケジューリング装置およびセル通信装置 |
US10/101,113 US7142547B2 (en) | 2001-06-05 | 2002-03-20 | Scheduling device and cell communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169529A JP4258996B2 (ja) | 2001-06-05 | 2001-06-05 | スケジューリング装置およびセル通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368785A JP2002368785A (ja) | 2002-12-20 |
JP4258996B2 true JP4258996B2 (ja) | 2009-04-30 |
Family
ID=19011590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001169529A Expired - Fee Related JP4258996B2 (ja) | 2001-06-05 | 2001-06-05 | スケジューリング装置およびセル通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7142547B2 (ja) |
JP (1) | JP4258996B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7616571B1 (en) * | 2002-07-03 | 2009-11-10 | Netlogic Microsystems, Inc. | Method and apparatus for calculating packet departure times |
WO2008117428A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | パケット中継装置、パケット中継装置におけるキュースケジュールの方法、およびそのプログラム |
US20090323529A1 (en) * | 2008-06-27 | 2009-12-31 | Ericsson Inc. | Apparatus with network traffic scheduler and method |
CN101661430B (zh) * | 2008-08-29 | 2011-10-26 | 中兴通讯股份有限公司 | 一种存储块回收判断装置及存储块管理系统 |
US20100166007A1 (en) * | 2008-12-30 | 2010-07-01 | Jeremy Horner | Advanced Elastic Time Recovery Mechanism Using Wildcard Searches |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283882A (en) * | 1991-02-22 | 1994-02-01 | Unisys Corporation | Data caching and address translation system with rapid turnover cycle |
JP3134702B2 (ja) | 1995-03-03 | 2001-02-13 | 日本電気株式会社 | 通信制御装置及びその制御方法 |
US5781769A (en) * | 1995-12-29 | 1998-07-14 | Symbios, Inc. | Method and apparatus for using a content addressable memory for time tagged event processing |
JPH1023037A (ja) * | 1996-07-05 | 1998-01-23 | Nec Corp | トラヒックシェーピング方式 |
JPH11355304A (ja) | 1998-06-11 | 1999-12-24 | Fujitsu Ltd | セルバッファおよびatmノード |
JP3094995B2 (ja) | 1998-08-19 | 2000-10-03 | 日本電気株式会社 | 通信制御装置及び通信制御方法 |
US6597690B1 (en) * | 1999-01-22 | 2003-07-22 | Intel Corporation | Method and apparatus employing associative memories to implement limited switching |
JP3109733B2 (ja) | 1999-02-01 | 2000-11-20 | 日本電気株式会社 | Atm通信制御装置とatm通信制御方法 |
JP3446704B2 (ja) * | 2000-01-19 | 2003-09-16 | 日本電気株式会社 | シェーパ及びそれに用いるスケジューリング方法 |
-
2001
- 2001-06-05 JP JP2001169529A patent/JP4258996B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-20 US US10/101,113 patent/US7142547B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020181469A1 (en) | 2002-12-05 |
US7142547B2 (en) | 2006-11-28 |
JP2002368785A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6128295A (en) | Buffering of point-to-point and/or point-to-multipoint ATM cells | |
CA2160820C (en) | Method and apparatus for storing and retrieving routing information in a network node | |
EP0600683B1 (en) | Packet network interface | |
US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
US5278828A (en) | Method and system for managing queued cells | |
US4964119A (en) | Method and system for packet exchange | |
US5214642A (en) | ATM switching system and adaptation processing apparatus | |
US5724358A (en) | High speed packet-switched digital switch and method | |
US5450399A (en) | Clad having majority decision address table controller | |
US6504824B1 (en) | Apparatus and method for managing rate band | |
JP4258996B2 (ja) | スケジューリング装置およびセル通信装置 | |
US7203198B2 (en) | System and method for switching asynchronous transfer mode cells | |
EP0870415B1 (en) | Switching apparatus | |
US20040017810A1 (en) | Multicast packet queuing | |
US5642347A (en) | Approach to direct performing asynchronous transfer mode (ATM) adaptation layer 5 reassembly | |
US20020181463A1 (en) | System and method for handling asynchronous transfer mode cells | |
JPH08125668A (ja) | Atmインタフェースおよびシェーピング方法 | |
JP2824483B2 (ja) | Atm交換機におけるスイッチ診断方式 | |
JP3514215B2 (ja) | スケジューリング回路 | |
KR100483546B1 (ko) | 에이티엠 입력 셀 복제에 의한 멀티캐스트 스위칭 장치 및방법 | |
JP2580395B2 (ja) | セル監視装置及びそれを用いたセル流量制御装置 | |
JPH04369139A (ja) | Atmトラヒック制御方式 | |
JP3501603B2 (ja) | 演算回路の故障監視方法 | |
JPH10341240A (ja) | 交換装置 | |
JPH09200222A (ja) | 共通バッファ型atmスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |