JP2002368785A - スケジューリング装置およびセル通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 セル出力制御をするスケジューリング機能に
要する記憶領域容量を削減する。 【解決手段】 複数のキューのうち到着セルを記憶する
キューのキュー番号をアドレスに割り当て、データ記憶
領域には、そのキューに対する読出時刻を記憶させる連
想記憶部５を備える。実時刻と読出時刻記憶部４に記憶
された読出時刻のうちいずれかを仮想時刻として、連想
記憶部５において、実時刻及び仮想時刻での比較状態に
基づき、仮想時刻でのアドレスが一致した場合に、その
アドレスが示すキュー番号のキューからセルを出力す
る。実時刻及び仮想時刻での比較状態に基づき、読出時
刻記憶部４と連想記憶部５の読出時刻が更新する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スケジューリング
装置及びセル通信装置に関する。例えば、ＡＴＭ通信に
おいて、サービスクラスあるいはコネクション個別にセ
ル出力制御を行なうスケジューリング装置とそれを具備
するＡＴＭノード装置に適用できる。

【０００２】

【従来の技術】例えばＡＴＭ通信システムは、音声、画
像、データ、その他多様なサービス情報を統合して処理
を行なうシステムであるため、それぞれ異なるサービス
間での使用帯域の干渉が問題になる。

【０００３】ＩＴＵ−ＴＳ（国際電気通信連合の下部機
関：International Telecommunication Union Telec
ommunication Standardzation Secter）が勧告するＩ
ＴＵ−Ｔ勧告では、サービスのトラヒック特性に応じ
て、ＤＢＲ（Deterministic Bit Rate）、ＳＢＲ（St
atistical Bit Rate）、ＡＢＲ（Available Bit Ra
te）、ＵＢＲ（Unspecified Bit Rate）、ＧＦＲ（Gu
aranteed Frame Rate）というＡＴＣ（ATM Transfer
Capability）が標準化されている。また、セル損失
率、セル遅延ゆらぎ等のサービス品質に応じてクラス
１、クラス２、クラス３、Ｕクラスというサービスクラ
ス（ＱｏＳ）が標準化されている。したがって、ＡＴＭ
通信ネットワークでは、各ＡＴＣ／ＱｏＳ間で使用帯域
の干渉が発生している。

【０００４】このような、各ＡＴＣ／ＱｏＳ間での使用
帯域の干渉を回避するために、ＡＴＭノード装置は、Ａ
ＴＣ／ＱｏＳ間あるいはコネクション間でのスケジュー
リング機能装置を設け、このスケジューリングに従って
セル読み出しを行なっている。

【０００５】従来のスケジューリング装置は、通常各Ａ
ＴＣ／ＱｏＳ毎あるいはコネクション毎にセルバッファ
を備えられ、規定された間隔でセル読み出しを行なうこ
とで実現している。このセルバッファおよびスケジュー
リング機能として様々な方式が開発されている。例え
ば、特開平１１−３５５３０４ではスケジューリング手
段として、各ＱｏＳ毎にタイミングテーブルをもち、こ
のタイミングテーブルに従ってセルバッファからセル読
み出しを行い、読み出しが発生した時点で該当するタイ
ミングテーブルを更新するという方式が開示されてい
る。

【０００６】図２は、従来のスケジューリング手段によ
るタイミングテーブルを示したものである。図２に示す
ように、タイミングテーブルは各ＱｏＳ毎にＴ１からＴ
ｘまでの２値情報記憶領域をもち、各ＱｏＳ毎にセルが
読み出されるべき時刻に１が設定される。

【０００７】例えば、時刻がＴ２になったときタイミン
グテーブルに１が設定されているＱｏＳＮのセルバッフ
ァからセル読み出しが行われ、その時点でＱｏＳＮの時
刻Ｔ２の２値情報をクリア（０に）し、Ｔ２から読み出
し間隔分の時間だけ経過した時刻に１を設定する。例え
ば、このときのＱｏＳＮの読み出し間隔を５とすると、
Ｔ７に１が設定される。

【０００８】同様に時刻Ｔ３では、ＱｏＳ２のセルバッ
ファからセル読み出しが行われ、そのＱｏＳ２の時刻Ｔ
３の２値情報をクリア（０に）し、Ｔ３からＱｏＳ２の
読み出し間隔分の時間だけ経過した時刻に１を設定す
る。

【０００９】Ｔ４以降もこのような動作が順次繰り返さ
れる。同一時刻に複数ＱｏＳで１が設定されている場合
の競合制御についてはここでは省略する。

【００１０】このように、従来のスケジューリング方式
は、時系列に対応したタイミングテーブルに基づいて、
ＡＴＣ／ＱｏＳ等毎のセルバッファからセルが読み出さ
れている。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た特開平１１−３５５３０４に示されるスケジューリン
グ方式は、時系列に対応したタイミングテーブルに（Ｑ
ｏＳ数Ｎ）×（時刻Ｔｘ）分の記憶領域が必要であり、
またこのＴｘは、収容されるサービスのセル読み出し間
隔に依存しているので、そのうちの最大読み出し間隔
（最低レート）分が必要である。

【００１２】その結果として、スケジューリング機能に
必要となる記憶領域容量が大きくなってしまうという問
題がある。また、これに伴い、スケジューリング装置を
装備したＡＴＭノード装置全体も大きくなってしまうと
いう問題がある。

【００１３】例えば、ＩＴＵ−Ｔ Ｉ．３７１ではセル
レート（Ａ：単位［セル／秒］）を浮動小数点表示で規
定しており、それで設定可能な最低レートである１［セ
ル／秒］を提供しようとすると、仮に通信路の物理速度
を６２２．０８［Ｍｂｉｔ／ｓ］とした場合、読み出し
間隔は１．５×１０＾６［セル］程度になりたとえＮが
１としても１．５Ｍビットもの記憶領域容量が必要であ
る。

【００１４】そのため、上記の事情に対処すべくなされ
たもので、スケジューリング機能に必要となる記憶領域
容量を大幅に削減できるスケジューリング装置が求めら
れている。

【００１５】

【課題を解決するための手段】かかる課題を解決するた
めに、第１の本発明のスケジューリング装置は、到着セ
ルを複数のキューのうちの対応するキューに記憶し、そ
のキューの格納セルに対する読出時刻を設定して、その
キューにセル出力指示するスケジューリング装置であっ
て、到着セルが記憶されるキューのキュー番号をアドレ
スに対応付けて、データ記憶領域には、そのキューに対
する読出時刻とそのキューがもつ格納セルの有無を表す
有効セル情報とを記憶する連想記憶手段を備えることを
特徴とする。

【００１６】また第２の本発明は、到着セルを複数のキ
ューのうちの対応するキューに記憶し、そのキューの格
納セルに対する読出時刻を設定して、そのキューにセル
出力指示するスケジューリング装置であって、到着セル
が記憶されるキューのキュー番号をアドレスに対応付け
て、データ記憶領域には、そのキューに対する読出時刻
とそのキューがもつ格納セルの有無を表す有効セル情報
とを記憶する連想記憶手段と、設定された読出時刻に読
み出されなかったキューの読出時刻と、その読出時刻と
同じ時刻に読み出されるべき他のキューの有無を表す読
出時刻比較状態とをキュー番号に関係なく記憶する読出
時刻記憶手段と、読出時刻記憶手段に読み出されなかっ
た読出時刻が記憶されている場合に、その読出時刻を仮
想時刻、読出時刻比較状態を仮想時刻比較状態とし、読
出時刻記憶手段に読み出されなかった読出時刻が記憶さ
れていない場合に、セル入出力周期を計時する実時刻を
仮想時刻とする仮想時刻選択手段と、各キュー毎に予め
設定された周期的な間隔を持つ読出周期と更新された各
キューの次読出時刻の繰越値とを記憶する読出周期記憶
手段と、連想記憶手段に、実時刻を与えてセル送出指示
され得るアドレスを読み出し、そのアドレスと実時刻の
有効セル情報とに基づいて求められる、実時刻一致キュ
ー番号、実時刻データ一致情報と実時刻多重一致キュー
情報及び仮想時刻を与えてセル送出指示され得るアドレ
スを読み出し、そのアドレスと仮想時刻の上記有効セル
情報とに基づいて求められる、仮想時刻一致キュー番
号、仮想時刻データ一致情報と仮想時刻多重一致キュー
情報に応じて、または、読出周期記憶手段の読出周期及
び上記繰越値に応じて、読出時刻記憶手段の読出時刻及
び読出時刻比較状態とを更新する読出時刻制御手段と、
到着セルを対応するキューに記憶させるときに、そのキ
ューに他の格納セルが存在せず、実時刻が連想記憶手段
の読出時刻より大きい場合に、連想記憶手段の読出時刻
を実時刻に更新し、または、セル出力制御手段が仮想時
刻でセル出力指示した後に、仮想時刻での有効セル情報
と読出周期記憶手段の上記読出周期及び繰越値とに応じ
て、連想記憶手段の読出時刻と有効セル情報とを更新す
る連想記憶制御手段と、仮想時刻一致キュー番号に基づ
いて、連想記憶手段における仮想時刻でセル送出指示さ
れ得るアドレスが示すキュー番号と仮想時刻におけるア
ドレスが示すキュー番号とが一致する場合に、その対応
するキューのセル出力指示をするセル出力指示手段と、
セル出力指示手段のセル出力指示に従って、そのキュー
に対してセル出力指示の実行をするセル出力制御手段と
を備えることを特徴とする。

【００１７】さらに第３の本発明は、上述した第１及び
第２の発明を備えることを特徴としたセル通信装置であ
る。

【００１８】

【発明の実施の形態】（Ａ）第１の実施形態 以下、本発明のスケジューリング装置及びセル通信装置
の第１の実施形態の適用について図を参照して詳説す
る。

【００１９】本実施形態は、ＡＴＭ通信網に介在するセ
ル通信装置（例えばＡＴＭノード装置）のスケジューリ
ング装置が、連想記憶手段を備えて、受信したＡＴＭセ
ルが記憶されるキュー毎にセル送出指示するスケジュー
リング機能を備えた装置に適用したものである。

【００２０】まず、本実施形態に係るセル通信装置（例
えばＡＴＭノード装置）のスケジューリング装置が備え
る連想記憶装置についての一般的説明と本実施形態にお
ける特徴とを説明する。

【００２１】（Ａ−１−１）連想記憶装置 一般的に、ＡＴＭノード装置は半導体記憶装置を装備し
ており、通常の半導体記憶装置は、アドレスバスに示さ
れるアドレスの記憶領域に、データバスに示されるデー
タを書き込んだり（書き込み処理）、アドレスバスに示
されるアドレスの記憶領域のデータを、データバスに読
み出したり（読み出し処理）できるものである。

【００２２】一方、連想記憶装置は、通常の半導体記憶
装置同様、データ書き込み処理及びデータ読み出し処理
ができることはもちろん、これら処理の他に、データバ
スに示されるデータと記憶領域のデータとを比較し、一
致したデータが記憶されているアドレス（一致アドレ
ス）をアドレスバスに出力する連想記憶比較処理機能を
備えている。

【００２３】連想記憶比較処理の際、連想記憶装置は、
記憶領域にデータバスの示すデータと一致するデータが
存在した場合は、一致を示すための信号（一致フラグ）
を出力する。

【００２４】また、記憶領域にデータバスの示すデータ
と一致するデータが複数存在した場合は、多重一致を示
すための信号（多重一致フラグ）を出力する。多重一致
が発生した場合のアドレスバスヘの出力は、連想記憶装
置の構成により異なるが、例えば、最も値の小さい一致
アドレスが出力するというものがある。

【００２５】本実施形態の連想記憶装置は、従来の半導
体記憶装置がアドレスに時刻を、データに読み出しを示
す２値情報を割り付けていたものを、アドレスにキュー
番号を、データの記憶領域に読出時刻を割り付けたもの
である。これにより、現在時刻で連想記憶装置のデータ
記憶領域と連想記憶比較処理行うことにより出力される
一致アドレス（キュー番号）に対応するキューからセル
を読み出すことで、スケジューリング機能を実現するこ
とが可能になる。

【００２６】このとき必要となる記憶領域容量は（キュ
ー数Ｎ）×（ｌｏｇ２（最大読み出し間隔））となるた
め、大幅な記憶容量の削減ができる。

【００２７】以下、このような連想記憶装置を装備した
本実施形態のスケジューリング装置及びＡＴＭノード装
置（セル通信装置）について図を参照して詳説する。

【００２８】（Ａ−１−２）第１の実施形態の構成 図１は、本実施形態のＡＴＭノード装置の内部構成を示
した図である。

【００２９】図１に示すように、ＡＴＭノード装置は、
セル入力処理部１、セル記憶部２、読出周期記憶部３、
読出時刻記憶部４、連想記憶部５、時刻管理部６、セル
出力制御部７を備えている。

【００３０】セル入力処理部１は、到着したセルのヘッ
ダ情報（例えばＶＰＩ（Virtual Pass Identifie
r）、ＶＣＩ（Virtual Channel Identifier）等）に
基づいて、セル記憶部２のキューのうち、どのキューに
記憶すべきか（キュー番号（Ｑｉｎ））を調べ、対応す
るキュー番号（Ｑｉｎ）のキューに到着したセルを記憶
するようにセル記憶部２に与えるものである。また、セ
ル入力処理部１は、連想記憶部５からキュー番号をアド
レスとした領域に記憶されている記憶データを読み出
し、適切な処理をした後、再度連想記憶部５にデータを
書き込むものである。

【００３１】セル記憶部２は、セル入力処理部１から入
力したセルを対応するキューに記憶し、セル出力制御部
７からのキューに対する出力指示されたセルを出力する
ものである。セル記憶部２は、複数のＡＴＣ／ＱｏＳあ
るいはコネクションに個別に対応するファーストイン・
ファーストアウト方式のセルバッファメモリで構成され
ている。

【００３２】読出周期記憶部３は、セル記憶部２の各キ
ューの読出周期と読出周期の繰越値とを記憶するもので
ある。通常、スケジューリング機能は１セル時間を単位
として処理が行われるため、セルを読み出す間隔は整数
（１セル時間の整数倍）になる。従って、読出周期は実
数であるため、繰越値は、読出周期と実際にセルを読み
出す間隔との差分の小数部分である。読出周期記憶部３
は、セル入力処理部１および時刻管理部６によって、読
出周期記憶部３に記憶されている読出周期の読み出しや
繰越値の書き込み（更新）／読み出しを行うものであ
る。

【００３３】読出時刻記憶部４は、ファーストイン・フ
ァーストアウト方式のバッファメモリで構成され、セル
記憶部２の各キューの読出時刻を記憶するものである。
読出時刻記憶部４は、時刻管理部６により、読出時刻記
憶部４の読出時刻の書き込み／読み出しが行われるもの
である。

【００３４】連想記憶部５は、上述した連想記憶装置で
構成され、各キューの読出時刻、有効フラグを記憶する
ものである。有効フラグは有効なセルの有無を示すフラ
グであり、各キューにセルがあるとき「１」を、セルが
ないとき「０」を示す２値情報である。連想記憶部５
は、「Ｑｉｎ１」の読出時刻、有効フラグはアドレス１
に、「Ｑｉｎ２」の読出時刻、有効フラグはアドレス２
に、「ＱｉｎＮ」の読出時刻、有効フラグはアドレスＮ
にそれぞれ記憶するものである。すなわち、各キュー毎
に読出時刻と有効フラグが割り当てられている。セル入
力処理部１および時刻管理部６により書き込み／読み出
し処理及び連想記憶比較処理が実行される。

【００３５】時刻管理部６は、到着セルのスケジューリ
ングを統括管理する機能を備えているものである。時刻
管理部６は仮想時刻処理、連想記憶比較処理、読出時刻
処理、セル出力処理、実時刻処理の統括管理を行うもの
である。これらの各処理に関しては、後述する。

【００３６】セル出力制御部７は、時刻管理部６からの
指示により、指示されたキューのセルをセル記憶部２の
該当キューより読み出し出力する。

【００３７】（Ａ−２）第１の実施形態の動作 以下、第１の実施形態のＡＴＭノード装置のスケジュー
リングの動作について説明する。

【００３８】まず、本実施形態に係るスケジューリング
動作を説明するにあたり、本実施形態に係るスケジュー
リング装置が行なう全体動作及びその動作の各処理につ
いて以下に説明する。

【００３９】（Ａ−２−１）スケジューリング装置の全
体動作 図３は、本実施形態に係るスケジューリング動作の全体
処理の流れを示したフローチャートである。図３で示し
た各処理の詳細は、図４〜図８のフローチャートに示
す。

【００４０】図３に示すように、本実施形態のスケジュ
ーリング装置にセルが到着すると、セル入力処理部１、
連想記憶部５及び時刻管理部６によって、セル入力処理
が行なわれ、到着セルをセル記憶部２の対応するキュー
に記憶させる（セル入力処理）（ステップ３０２）。

【００４１】セル入出力周期を計時する実時刻と読出時
刻部４に記憶されている読出時刻とから仮想時刻が選択
され（仮想時刻処理）（ステップ３０３）、連想記憶部
５に実時刻及び仮想時刻を与えて、これらの時刻におけ
る各アドレスを読み出し比較する（連想比較処理）（ス
テップ３０４）。

【００４２】連想比較結果に基づいて、読出時刻記憶部
４に記憶されている読出時刻を更新する（読出時刻処
理）（ステップ３０５）。

【００４３】また、連想比較結果に基づいて、対応する
キュー番号のキューからセルを出力し、連想記憶部５に
記憶されている読出時刻を更新する（セル出力処理）
（ステップ３０６）。

【００４４】セル出力処理の後に、実時刻のカウントを
「１」だけインクリメントさせ、セル入力処理に戻り繰
り返しスケジューリング処理を行なう。

【００４５】以下、これらスケジューリング処理につい
て説明する。

【００４６】（Ａ−２−２）セル入力処理 図４は、セル入力処理のフローチャートを示したもので
ある。

【００４７】セル入力処理は、主にセル入力処理部１と
時刻管理部６と連想記憶部５とにより行なわれ、到着セ
ルを対応するセル記憶部２のキューに記憶させる処理で
ある。

【００４８】本実施形態に係るスケジューリング装置の
セル入力処理部１にセルが到着すると（ステップ４０
１）、その到着セルのヘッダ情報（例えばＶＰＩ、ＶＣ
Ｉ等）に基づいて、キュー番号が調べられる（ステップ
４０２）。

【００４９】調べられたキュー番号に基づいて、連想記
憶部５から、そのキュー番号の読出時刻とそのキュー番
号が示すキューの格納セルの有無を表す有効フラグを読
み出す（ステップ４０３）。

【００５０】読み出した有効フラグが「１」であるとき
には、そのキュー番号が示すキューに到着セルを保存す
る（ステップ４０４及びステップ４０８）。

【００５１】読み出した有効フラグが「０」であるとき
には、そのキュー番号の読出時刻と実時刻との大小比較
が行なわれ（ステップ４０５）、実時刻の方がそのキュ
ー番号の読出時刻よりも大きいときには、そのキュー番
号の読出時刻を実時刻に更新し、有効フラグを「１」に
書き換える（ステップ４０７）。また、実時刻が、その
キュー番号の読出時刻以下であるときには、有効フラグ
を「１」に書き換える（ステップ４０８）。

【００５２】このように、連想記憶部５の読出時刻及び
有効フラグを書き換えて、到着セルをセル記憶部２のキ
ューに保存する（ステップ４０８）。

【００５３】（Ａ−２−３）仮想時刻処理 図５は、仮想時刻処理のフローチャートを示したもので
ある。

【００５４】仮想時刻処理は、読出時刻記憶部４の記憶
状態に応じて、仮想時刻を、実時刻にするか又は読出時
刻記憶部４に記憶された読出時刻にするかの選択を行う
処理である。

【００５５】読出時刻記憶部４に読出時刻が記憶されて
いる場合には、仮想時刻は読出時刻記憶部４の読出時刻
を設定し、前比較状態として読出時刻記憶部４の比較状
態を書き換える（ステップ５０２）。

【００５６】また、読出時刻記憶部４に読出時刻が記憶
されていない場合には、仮想時刻は実時刻を設定し、前
比較状態として「０」を書き換える（ステップ５０
３）。

【００５７】（Ａ−２−４）連想記憶比較処理 図６は、連想記憶比較処理のフローチャートを示したも
のである。

【００５８】連想記憶比較処理は、有効フラグを「１」
であり読出時刻を実時刻として連想記憶部５と比較処理
を行う処理である。また有効フラグを「１」であり読出
時刻を仮想時刻として連想記憶部５と比較処理を行う処
理である。

【００５９】つまり、キューにセルが存在している状態
で、連想記憶部５に記憶されている読出時刻と実時刻と
を比較し、一致する読出時刻が記憶されているアドレス
を実時刻一致キュー番号とするとともに、実時刻一致フ
ラグを「１」とする。また、多重一致がある場合には、
実時刻多重一致フラグを「１」とする（ステップ６０
１）。

【００６０】また、連想記憶部５に記憶されている読出
時刻と仮想時刻と比較し、一致する読出時刻が記憶され
ているアドレスを、仮想時刻一致キュー番号とするとと
もに、仮想時刻一致フラグを「１」とする。また、多重
一致がある場合には仮想時刻多重一致フラグを「１」と
する。（ステップ６０２）。

【００６１】また、実時刻及び仮想時刻において、多重
一致についても比較する処理である。

【００６２】（Ａ−２−５）読出時刻処理 図７は、読出時刻処理のフローチャートを示したもので
ある。

【００６３】読出時刻処理は、読出時刻記憶部４に記憶
する読出時刻（次回キュー番号を読出しする読出時刻）
を設定する処理であり、Ｓ１、Ｓ２、Ｓ３の工程から構
成されている。

【００６４】Ｓ１は、仮想時刻において連想記憶部５に
多重一致があった場合の読出時刻の設定処理である。

【００６５】連想記憶比較処理により、仮想時刻多重一
致があり、前比較状態も多重一致であり、実時刻と仮想
時刻とが異なるとされた場合には、読出時刻記憶部４の
読出時刻を仮想時刻に、比較状態を仮想時刻多重一致フ
ラグに更新する（ステップ７０２）。

【００６６】Ｓ２は、読み出されたキューに対する次読
出時刻を設定する処理である。

【００６７】次読出時刻は、読出周期記憶部３に記憶さ
れているキューの読出周期と繰越値に基づいて（ステッ
プ７０３）、仮想時刻と読出周期と繰越値との和の整数
部から設定される（ステップ７０４）。また、繰越値
は、仮想時刻と読出周期と繰越値との和の小数部から設
定される（ステップ７０４）実時刻とその次読出時刻と
の大小比較をして、実時刻が次読出時刻以上であり、実
時刻と仮想時刻とが異なる場合、この設定された次読出
時刻を読出時刻記憶部４の読出時刻に更新し、比較状態
を「０」とする（ステップ７０６）。

【００６８】Ｓ３は、実時刻において連想記憶部５に多
重一致があった場合の読出時刻の設定処理である。

【００６９】連想比較記憶処理により、実時刻多重一致
があるとされた場合には、読出時刻記憶部４の読出時刻
を実時刻に、比較状態を多重一致ありと更新する（ステ
ップ７１０）。

【００７０】また、連想比較記憶処理により、実時刻多
重一致がなく、実時刻一致があり、実時刻と仮想時刻と
が異なるとされた場合には、読出時刻記憶部４の読出時
刻を実時刻に、比較状態を「０」に更新する（ステップ
７０９）。

【００７１】（Ａ−２−６）セル出力処理 セル出力処理は、仮想時刻一致フラグが「１」であると
きに、そのキュー番号のキューからセルを出力し、連想
記憶部５におけるそのキュー番号の読出時刻及び有効フ
ラグの更新処理である。実際のセル出力はセル出力制御
部７により行われる。

【００７２】連想記憶比較処理により、仮想一致フラグ
「１」であるときには、そのキュー番号のキューからセ
ルを出力する（ステップ８０２）。

【００７３】読出時刻処理のＳ２で設定した繰越値を、
読出周期記憶部３に書き換えられる（ステップ８０
３）。

【００７４】その後、連想記憶部のそのキュー番号の読
出時刻を次読出時刻に書き換えられ（ステップ８０６及
びステップ８０５）、仮想時刻の一致したキューにセル
があるときには、連想記憶部のそのキュー番号の有効フ
ラグを「１」に書き換え（ステップ８０６）、仮想時刻
の一致したキューにセルがないときには、連想記憶部の
そのキュー番号の有効フラグを「０」に書き換える（ス
テップ８０５）。

【００７５】このような処理が行なわれるスケジューリ
ング装置のスケジューリング動作について説明する。

【００７６】（Ａ−２−７）スケジューリング装置の動
作例 図９〜図１１は、到着したセル列例と本実施形態に係る
スケジューリング装置の記憶内容との変化を表した関係
図である。

【００７７】図９〜図１１の動作条件は、セル記憶部２
のキューの設定数Ｎは５個であり、各キューの読出周期
は、「Ｑｉｎ１」の読出周期＝２．２［セル期間］、
「Ｑｉｎ２」の読出周期＝６．２［セル期間］、「Ｑｉ
ｎ３」の読出周期＝７．４［セル期間］、「Ｑｉｎ４」
の読出周期＝８．６［セル期間］、「Ｑｉｎ５」の読出
周期＝９．８［セル期間］である。また、ｑ１、ｑ２、
…、ｑ５は到着セル若しくは出力セルであり、それぞれ
セル記憶部２の各キューｑ１、ｑ２、…、ｑ５に記憶さ
れるべきセルである。

【００７８】また、読出周期記憶部３の初期状態は、各
キュー毎に予め設定された上記読出周期と繰越値に
「０.０」が設定されている。連想記憶部５の初期設定
値は、有効フラグに「０」が設定されている。実時刻は
１セル時間毎にカウントアップされる時刻である。

【００７９】以下、図９〜図１１と図４〜図８を参照し
ながら、１セル時間毎に順を追って本実施形態のスケジ
ューリング動作の説明する。

【００８０】図９において、実時刻＝０、１ではセル到
着がないため各記憶部の変更は発生しない。

【００８１】実時刻＝２では、到着セルｑ５がセル入力
処理部１に到着し（ステップ４０１）、到着セルｑ５が
保存されるＱｉｎ（キュー番号）＝「５」であることが
調べられる（ステップ４０２）。連想記憶部５から「Ｑ
ｉｎ５」の読出時刻「０」と有効フラグ「０」とが読み
出され（ステップ４０３）、その有効フラグと読出時刻
に基づいて（ステップ４０４及びステップ４０５）連想
記憶部５の「Ｑｉｎ５」に対応する読出時刻は実時刻
「２」に、有効フラグは「１」に更新される（ステップ
４０７）。到着セルｑ５がセル記憶部２のＱｉｎ５に記
憶される（ステップ４０８）。

【００８２】読出時刻記憶部４において、記憶されてい
る読出時刻が設定されていないので、仮想時刻は実時刻
「２」が設定され、前比較状態は「０（多重一致な
し）」が設定される（ステップ５０１〜５０３）。

【００８３】実時刻と仮想時刻とで連想記憶比較処理が
行なわれる。つまり、実時刻「２」における到着セルｑ
５の実時刻一致キュー番号が「５」、実時刻「２」にお
いて、連想記憶部５に記憶されている読出時刻「２」と
一致するので、実時刻一致フラグが「１」、複数の読み
出されるデータがないので、実時刻多重一致フラグが
「０」になる（ステップ６０１）。仮想時刻「２」にお
いても、実時刻と同じなので、仮想時刻一致キュー番号
が「５」、仮想時刻一致フラグ「１」、仮想時刻多重一
致フラグ「０」となる（ステップ６０２）。

【００８４】この連想記憶比較処理により仮想時刻多重
一致フラグが「０」、実時刻及び仮想時刻が同じである
ので（ステップ７０１）、読出周期記憶部３に記憶され
ている「Ｑｉｎ５」の読出周期に基づいて、次読出時刻
と繰越値とが設定される（ステップ７０４）。

【００８５】つまり、次読出時刻は、読出周期記憶部３
から「Ｑｉｎ５」の読出周期「９.８」と繰越値「０.
０」とを読出し、（仮想時刻＋読出周期＋繰越値）の整
数部が設定される。また繰越値は、（仮想時刻＋読出周
期＋繰越値）の小数部が設定される。従って、この場合
の次読出時刻は「１１」（＝（２＋９.８＋０.０）の整
数部）に設定され、繰越値は「０．８」（＝（２＋９．
８＋０．０）の小数部）に設定される。

【００８６】また、実時刻多重一致フラグ「０」、実時
刻一致フラグ「１」かつ実時刻＝仮想時刻であることか
ら、読出時刻記憶部４には、読出時刻が書き込まれない
（ステップ７０７〜７０９）。

【００８７】次に、仮想時刻一致フラグが「１」である
ので（ステップ８０１）、セル記憶部２の「Ｑｉｎ５」
のキューよりセルｑ５が出力される（ステップ８０
２）。

【００８８】キューからのセル出力後に、上述した新し
く設定された繰越値「０．８」は読出周期記憶部３に書
きこまれて繰越値が更新される（ステップ８０３）。ま
た、仮想時刻一致キュー番号のキューにセルがないので
（ステップ８０４）、連想記憶部５に上述した次読出時
刻「１１」が書き込まれて更新され、さらに仮想時刻一
致キュー番号の有効フラグが「０」に更新される（ステ
ップ８０５）。

【００８９】実時刻＝３、４、５においても、それぞれ
到着セルｑ４、ｑ３、ｑ２が到着し、それぞれのキュー
に対して実時刻＝２の処理と同様の処理が行われる。

【００９０】実時刻＝６では、セル入力処理部１に到着
セルｑ２が到着し（ステップ４０１）、Ｑｉｎ＝「２」
であることが調べられる（ステップ４０２）。連想記憶
部５から「Ｑｉｎ２」の読出時刻「１１」と有効フラグ
「０」とが読み出される（ステップ４０３）。有効フラ
グが「０」であることから（ステップ４０４）、実時刻
「６」と連想記憶部５の「Ｑｉｎ２」の読出時刻「１
１」との大小比較され（ステップ４０５）、「Ｑｉｎ
２」の読出時刻「１１」の方が大きいので、「Ｑｉｎ
２」の読出時刻は書き込まれずに、有効フラグ「０」の
みが「１」に更新されて（ステップ４０６）、セル記憶
部２のＱｉｎに到着セルｑ２が記憶される（ステップ４
０８）。

【００９１】ここでは、実時刻よりも連想記憶部５の読
出時刻の方が大きいので、連想記憶部５の読出時刻が更
新されない点が実時刻０〜５の場合と異なる。

【００９２】読出時刻記憶部４に記憶されている読出時
刻がないので、仮想時刻は実時刻「６」が設定され、前
比較状態は「０」が設定される（ステップ５０１及び５
０３）。上述と同様にして、実時刻「６」及び仮想時刻
「６」における実時刻一致フラグ及び実時刻多重一致フ
ラグ、仮想時刻一致フラグ及び仮想時刻多重一致フラグ
は、それぞれ「０」を示す（ステップ６０１及び６０
２）。

【００９３】したがって、ステップ７０１〜７１０の読
出時刻処理は行なわれず、読出時刻記憶部４に読出時刻
は書き込まれない。

【００９４】また、実時刻一致フラグ及び仮想時刻一致
フラグが共に「０」であることから、セル記憶部２から
のセル出力されず、セル記憶部２に記憶されたままであ
る（ステップ８０１〜８０６）。

【００９５】実時刻＝７、８、９についても、それぞれ
到着セルｑ３、ｑ４、ｑ５が到着し、それぞれのキュー
に対して実時刻＝６と同様の処理が行われる。

【００９６】実時刻＝１０では、セル入力処理部１に到
着セルｑ２が到着し（ステップ４０１）、Ｑｉｎが
「２」であることが調べられる（ステップ４０２）。連
想記憶部５から、「Ｑｉｎ２」の読出時刻「１１」と有
効フラグ「１」とが読み出される（ステップ４０３）。
連想記憶部５の「Ｑｉｎ２」の有効フラグが「１」を示
していることから、セル記憶部２のｑ２にセルが記憶さ
れる（ステップ４０８）。

【００９７】ここでは、連想記憶部５の「Ｑｉｎ２」の
有効フラグが「１」を示しているときには、この段階で
連想記憶部５のキュー番号の読出時刻が更新されずに、
到着セルを対応するキューに記憶させる点が実時刻０〜
９と異なる。

【００９８】実時刻「１０」において、読出時刻記憶部
４に記憶されている読出時刻がないことから、仮想時刻
は実時刻「１０」が設定され、前比較状態は「０」が設
定される（ステップ５０１〜５０３）。

【００９９】連想記憶比較処理では、実時刻６〜９まで
と同様に、実時刻及び仮想時刻における、実時刻一致フ
ラグ及び仮想時刻一致フラグ、実時刻多重一致フラグ及
び仮想時刻一致フラグが、それぞれ「０」である。従っ
て、セル記憶部２からのセル出力はされないので、この
後の処理の説明を省略する。

【０１００】実時刻＝１１では、セル入力処理部１に到
着セルｑ３が到着がする。連想記憶部５の「Ｑｉｎ３」
の有効フラグが「１」であるので、セル記憶部２のｑ３
にセルが記憶される（ステップ４０１〜４０８）。

【０１０１】読出時刻記憶部４に記憶されている読出時
刻が設定されていないので（ステップ５０１）、仮想時
刻は実時刻「１１」が設定され、前比較状態は「０」が
設定される（ステップ５０３）。

【０１０２】実時刻「１１」において、実時刻一致キュ
ー番号が「２」、実時刻一致フラグが「１」、実時刻多
重一致フラグが「１」になり、仮想時刻一致キュー番号
が「２」、仮想時刻一致フラグが「１」、仮想時刻多重
一致フラグが「１」になる（ステップ６０１及び６０
２）。

【０１０３】本実施形態では、同時刻におけるセル出力
指示の順番は、キュー番号の小さいものから順に出力指
示している。従って、実時刻６〜９及び実時刻１１の到
着セルが保存されているキュー番号のうち、キュー番号
「２」が一番小さいので、実時刻一致キュー番号「２」
を選択した。しかし、例えば、読出周期が短いものから
順に設定する等その設定が限定されるものではない。

【０１０４】実時刻と仮想時刻が同じであるので（ステ
ップ７０１）、上述したように、読出周期記憶部３の読
出周期に基づいて、次読出時刻「１１」が設定され（ス
テップ７０３及び７０４）、実時刻とその次読出時刻と
の大小関係を比較された後に（ステップ７０５）、実時
刻多重一致フラグ「１」であることから、読出時刻記憶
部４の読出時刻は実時刻「１１」が設定され、比較状態
は「１」が記憶される（ステップ７１０）。

【０１０５】このようにして、セル記憶部２の「Ｑｉｎ
２」のキューからセルｑ２が出力される（ステップ８０
２）。

【０１０６】また、セル出力後に、読出周期記憶部３の
繰越値及び連想記憶部５の仮想時刻一致キュー番号の読
出時刻が更新される（ステップ８０３〜８０６）。

【０１０７】実時刻＝１２では、セル入力処理部１に到
着セルｑ１が到着し、連想記憶部５の「Ｑｉｎ１」の読
出時刻が「０」、有効フラグが「０」であるので、読出
周期が実時刻「１２」、有効フラグが「１」に更新され
（ステップ４０７）、セル記憶部２のＱｉｎ１に到着セ
ルｑ１が記憶される（ステップ４０８）。

【０１０８】読出時刻記憶部４に読出時刻「１１」が記
憶されているので、仮想時刻は読出時刻「１１」が、ま
た比較状態「１」が設定される（ステップ５０１及び５
０２）。

【０１０９】実時刻「１２」において、先ほど到着した
セルｑ１の読出時刻と一致するため、実時刻一致キュー
番号が「１」、実時刻一致フラグが「１」、実時刻多重
一致フラクが「０」と設定され（ステップ６０１）、仮
想時刻「１１」における仮想時刻一致キュー番号が
「３」、仮想時刻一致フラグが「１」、仮想時刻多重一
致フラグが「１」になる（ステップ６０２）。

【０１１０】このとき、仮想時刻多重一致フラグ「１」
かつ前比較状態「１」かつ実時刻と仮想時刻とが異なる
ことから、読出時刻記憶部４の読出時刻は仮想時間「１
１」が、比較状態は仮想時刻多重一致フラグ「１」が記
憶される（ステップ７０２）。

【０１１１】さらに、上述したように、読出周期記憶部
３の読出周期に基づいて次読出時刻が求められ（ステッ
プ７０３〜７０４）、実時刻「１２」と次読出時刻との
大小比較された後に（ステップ７０５）、実時刻多重一
致フラグが「０」であることから、読出時刻記憶部４の
読出時刻は実時刻「１２」が、比較状態は仮想時刻多重
一致フラグ「０」が記憶される（ステップ７０９）。

【０１１２】セル記憶部２の「Ｑｉｎ３」に記憶されて
いるセルｑ３が出力される（ステップ８０１）。また、
読出時刻周期記憶部３のＱｉｎ３の繰越値は「０．８」
に、連想記憶部５のＱｉｎ３の読出時刻は「１８」に更
新される（ステップ８０３〜８０６）。

【０１１３】実時刻＝１３では、セル入力処理部１に到
着セルｑ１が到着し、セル記憶部２のＱｉｎ１にセルが
記憶される（ステップ４０１〜４０８）。

【０１１４】仮想時刻は、読出時刻記憶部４の読出時刻
「１１」が設定され、前比較状態は「１」が設定される
（ステップ５０１及び５０２）。

【０１１５】実時刻「１３」における実時刻一致フラグ
は「０」になり（ステップ６０１）、仮想時刻「１１」
における仮想時刻一致キュー番号は「４」、仮想時刻一
致フラグは「１」、仮想時刻多重一致フラグは「１」に
なる（ステップ６０２）。

【０１１６】ここで、仮想時刻「１１」での仮想時刻一
致キュー番号「４」が選択されたのは、実時刻１２にお
いて、読出時刻記憶部３がファーストイン・ファースト
アウト方式のバッファメモリであるためである。

【０１１７】仮想時刻多重一致フラグ「１」、前比較処
理「１」、実時刻≠仮想時刻であることから（ステップ
６０１）、読出時刻に仮想時刻「１１」、比較状態に仮
想時刻多重一致フラグ「１」が記憶される（ステップ７
０２）。

【０１１８】セル記憶部２のＱｉｎ４のセルｑ４が出力
され、連想記憶部５のｑ４の読出時刻が「２０」、有効
フラグが「０」に更新される（ステップ８０５）。また
読出時刻周期記憶部３のｑ４の繰越値が「０．２」に更
新される（ステップ８０３）。

【０１１９】実時刻＝１４〜２１に関しても、実時刻＝
１３と同様の動作が行なわれる。

【０１２０】実時刻＝２２では、セル入力処理部１に到
着するセルがないので、セル入力処理（ステップ４０１
〜４０８）は行なわれず仮想時刻の設定が行なわれる。

【０１２１】読出時刻記憶部４に読出時刻が記憶されて
いるので、仮想時刻は読出時刻「２０」が設定され、前
比較状態は比較状態「１」に設定される（ステップ５０
１及び５０２）。

【０１２２】実時刻一致フラグは「０」になり（ステッ
プ６０１）、仮想時刻一致キュー番号が「４」、仮想時
刻一致フラグが「１」、仮想時刻多重一致フラグが
「０」になる（ステップ６０２）。

【０１２３】次に、セル記憶部２からセルｑ４が出力さ
れ（ステップ８０２）、連想記憶部５のＱｉｎ４の読出
時刻が「２８」、有効フラグが「０」に更新される（ス
テップ８０５）。また、読出時刻周期記憶部３のＱｉｎ
４の繰越値が「０．８」に更新される（ステップ８０
３）。

【０１２４】実時刻＝２３〜２５に関しても、実時刻＝
２２と同様に動作する。

【０１２５】実時刻＝２６でも、セルが入力しないの
で、セル入力処理は行なわれずに仮想時刻処理が行なわ
れる。

【０１２６】読出時刻記憶部３において、仮想時刻は読
出時刻「２５」が設定され、前比較状態は比較状態
「０」が設定される（ステップ５０１及び５０２）。実
時刻一致フラグは「０」になり（ステップ６０１）、仮
想時刻一致キュー番号が「１」、仮想時刻一致フラグが
「１」、仮想時刻多重一致フラグが「０」になる（ステ
ップ６０２）。

【０１２７】次に、セル記憶部２からセルｑ１が出力さ
れ（ステップ８０２）、連想記憶部のＱｉｎ１の読出時
刻が「２７」、有効フラグが「０」に更新される（ステ
ップ８０５）。また、読出時刻周期記憶部３のＱｉｎ１
の繰越値が「０．４」に更新される（ステップ８０
３）。

【０１２８】また、図１２に示すように本実施形態のス
ケジューリング装置の実際のインプリメントの際には、
実時刻をカウントするカウンタは有限である。従って、
実時刻をサイクリックに利用するため、実時刻が最大値
から０に戻るときには、時刻の比較処理に不具合が生じ
る場合がある。例えば、実時刻をカウントするカウンタ
が、０〜９９をカウントするものである場合、ステップ
６０５において、実時刻と次読出時刻との時刻の大小比
較をする際に、次読出時刻が「９８」を示し、実時刻が
読出時刻よりも先の「２」を示している場合、本来なら
ば実時刻が次読出時刻より大きくなくてはいけないが、
単なる数値の大小を比較することにより比較判定が逆転
してしまう不具合が生じる場合がある。

【０１２９】このような場合には、実時刻の周期を図１
０に示すようにして解決できる。

【０１３０】例えば、実時刻用カウンタの周期を、本来
必要となる周期より３倍周期のカウンタを使用し、各キ
ュー毎に定期的（例えば、１周期（０〜９９）に１回）
に、実時刻と読出時刻の比較を行い実時刻が読出時刻を
過ぎていれば、読出時刻を実時刻に更新するといった処
理（読出時刻定期更新処理）を行うことである。

【０１３１】図９に示すように、例えば、本来必要とな
る周期を「１００」とし、その３倍周期実時刻カウンタ
を用い、１周期（０〜９９のカウント）に１回この例で
は時刻「２」、「１０２」、「２０２」で読出時刻定期
更新処理を行う。

【０１３２】時刻「２」では、読出時刻を過ぎていない
ため読出時刻の更新は行われない。時刻「１０２」で
は、読出時刻が１０２に更新される。時刻「２０２」で
は、読出時刻が２０２に更新される。

【０１３３】さらに次の時刻「２」では、「２００〜２
９９」の周期より次の「０〜９９」の周期の値の方が大
きいと判断して読出時刻が「２」に更新されるようにす
る。以上のような動作により、本実施形態のスケジュー
リング装置のスケジューリング機能が実現できる。

【０１３４】（Ａ−３）第１の実施形態の効果 以上、第１の実施形態のスケジューリング装置は、連想
記憶部を備え、この連想記憶部のアドレスに到着セルが
記憶されているキュー番号を、データ記憶領域に読出時
刻を割り当てることにより、現在時刻で連想記憶部のデ
ータ記憶領域と比較処理を行なうことができ一致アドレ
スに対応するキューからセルを読み出すことができるの
で、必要となる記憶領域の容量を削減することができ
る。

【０１３５】例えば、従来のスケジューリング処理に必
要となる記憶容量は（キュー数Ｎ）×（ｌｏｇ２（最大
読み出し間隔））となるため、通信路の物理速度を６２
２．０８［Ｍｂｉｔ／ｓ］とした場合、キュー数Ｎが１
としても１．４Ｍビットである。

【０１３６】しかし、本実施形態のスケジューリング処
理の場合、たとえＮを１０００としても（１０００）×
（ｌｏｇ２（１．５×１０＾６）＋１）＝２２ｋビット
の記憶容量で実現できるという効果が得られる。

【０１３７】また、本実施形態に係るスケジューリング
装置は、別途本機能特有の読出時刻記憶部が必要になる
が、この容量もＮを１０００としても最大１０００×
（ｌｏｇ２（１．５×１０＾６）＋１）＝２２ｋビット
あればよく、あわせても４４ｋビット程度の容量である
ため、従来より大幅な記憶容量の削減ができる。

【０１３８】（Ｂ）その他の実施形態 上述した第１の実施形態では、セル通信装置としてＡＴ
Ｍ網に介在するＡＴＭノード装置について説明した。し
かし、本発明のスケジューリング装置は、伝送情報を有
するパケットにも適用することができるので、ＡＴＭノ
ード装置に限られるものではなく、固定長パケット通信
を構成する固定長パケット通信装置についても適用でき
る。

【０１３９】上述した第１の実施形態で説明したスケジ
ューリング処理の読出時刻処理動作において、Ｓ１、Ｓ
２、Ｓ３の順に処理しているが、この読出時刻処理動作
の順番はこれに限らない。つまり、例えば、Ｓ２のセル
の読み出しが行われたキューに対する次読出時刻を設定
する処理を本実施形態の読出時刻処理のＳ３の後でして
も良い。すなわち、Ｓ１、Ｓ３、Ｓ２の順で処理を進め
て良い。

【０１４０】

【発明の効果】第１及び第２の本発明によれば、連想記
憶手段を備え、到着セルが格納されているキュー毎に送
出指示をすることにより、スケジューリングに係る記憶
領域容量を大幅に削減することができる。

【０１４１】第３の本発明によれば、記憶領域容量が削
減されたスケジューリング装置を、セル通信に用いるこ
とにより、ネットワーク資源を有効に使用できる。

【図面の簡単な説明】

【図１】本発明に係るＡＴＭノード装置の内部構成を示
す図である。

【図２】従来のスケジューリング処理のタイムテーブル
を示す図である。

【図３】本発明に係るスケジューリング処理のフローチ
ャートを示す図である。

【図４】本発明に係るセル入力処理のフローチャートを
示す図である。

【図５】本発明に係る仮想時刻処理のフローチャートを
示す図である。

【図６】本発明に係る連想記憶比較処理のフローチャー
トを示す図である。

【図７】本発明に係る読出時刻処理のフローチャートを
示す図である。

【図８】本発明に係るセル出力処理のフローチャートを
示す図である。

【図９】本発明に係るスケジューリング処理の動作例を
示す図である。

【図１０】本発明に係るスケジューリング処理の動作例
を示す図である。

【図１１】本発明に係るスケジューリング処理の動作例
を示す図である。

【図１２】本発明に係る読出時刻定期更新処理の例を示
す図である。

【符号の説明】

１…セル入力処理部、２…セル記憶部、３…読出周期記
憶部、４…読出時刻記憶部、５…連想記憶部、６…時刻
管理部、７…セル出力制御部。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 到着セルを複数のキューのうちの対応す
   るキューに記憶し、そのキューの格納セルに対する読出
   時刻を設定して、そのキューにセル出力指示するスケジ
   ューリング装置であって、 上記到着セルが記憶されるキューのキュー番号をアドレ
   スに対応付けて、データ記憶領域には、そのキューに対
   する読出時刻とそのキューがもつ格納セルの有無を表す
   有効セル情報とを記憶する連想記憶手段を備えることを
   特徴とするスケジューリング装置
2. 【請求項２】 到着セルを複数のキューのうちの対応す
   るキューに記憶し、そのキューの格納セルに対する読出
   時刻を設定して、そのキューにセル出力指示するスケジ
   ューリング装置であって、 上記到着セルが記憶されるキューのキュー番号をアドレ
   スに対応付けて、データ記憶領域には、そのキューに対
   する読出時刻とそのキューがもつ格納セルの有無を表す
   有効セル情報とを記憶する連想記憶手段と、 設定された読出時刻に読み出されなかったキューの読出
   時刻と、その読出時刻と同じ時刻に読み出されるべき他
   のキューの有無を表す読出時刻比較状態とをキュー番号
   に関係なく記憶する読出時刻記憶手段と、 上記読出時刻記憶手段に読み出されなかった読出時刻が
   記憶されている場合に、その読出時刻を仮想時刻、上記
   読出時刻比較状態を仮想時刻比較状態とし、上記読出時
   刻記憶手段に読み出されなかった読出時刻が記憶されて
   いない場合に、セル入出力周期を計時する実時刻を仮想
   時刻とする仮想時刻選択手段と、 各キュー毎に予め設定された周期的な間隔を持つ読出周
   期と更新された各キューの次読出時刻の繰越値とを記憶
   する読出周期記憶手段と、 上記連想記憶手段に、実時刻を与えてセル送出指示され
   得るアドレスを読み出し、そのアドレスと実時刻の上記
   有効セル情報とに基づいて求められる、実時刻一致キュ
   ー番号、実時刻データ一致情報と実時刻多重一致キュー
   情報及び上記仮想時刻を与えてセル送出指示され得るア
   ドレスを読み出し、そのアドレスと仮想時刻の上記有効
   セル情報とに基づいて求められる、仮想時刻一致キュー
   番号、仮想時刻データ一致情報と仮想時刻多重一致キュ
   ー情報に応じて、または、上記読出周期記憶手段の上記
   読出周期及び上記繰越値に応じて、上記読出時刻記憶手
   段の読出時刻及び上記読出時刻比較状態とを更新する読
   出時刻制御手段と、 上記到着セルを対応するキューに記憶させるときに、そ
   のキューに格納セルが存在せず、実時刻が上記連想記憶
   手段の読出時刻より大きい場合に、上記連想記憶手段の
   読出時刻を実時刻に更新し、または、上記セル出力制御
   手段が上記仮想時刻でセル出力指示した後に、上記仮想
   時刻での有効セル情報と上記読出周期記憶手段の上記読
   出周期及び上記繰越値とに応じて、上記連想記憶手段の
   読出時刻と上記有効セル情報とを更新する連想記憶制御
   手段と、 上記仮想時刻一致キュー番号に基づいて、上記連想記憶
   手段における上記仮想時刻でセル送出指示され得るアド
   レスが示すキュー番号と上記仮想時刻におけるアドレス
   が示すキュー番号とが一致する場合に、その対応するキ
   ューのセル出力指示をするセル出力指示手段と、 上記セル出力指示手段のセル出力指示に従って、そのキ
   ューに対してセル出力指示の実行をするセル出力制御手
   段とを備えることを特徴とするスケジューリング装置。
3. 【請求項３】 上記読出時刻制御手段は、実時刻と仮想
   時刻とが異なる場合で、上記仮想時刻で多重一致し、上
   記仮想時刻比較状態でも多重一致するときには、上記読
   出時刻記憶手段の上記読出時刻を上記仮想時刻に、上記
   読出時刻比較状態を多重一致するものと更新することを
   特徴とする請求項２に記載のスケジューリング装置。
4. 【請求項４】 上記読出時刻制御手段は、上記仮想時刻
   で多重一致せず、実時刻と仮想時刻とが異なる場合で、
   実時刻でアドレスが一致するときには、上記読出時刻記
   憶手段の読出時刻を実時刻に更新することを特徴とする
   請求項２に記載のスケジューリング装置。
5. 【請求項５】 実時刻において多重一致する場合には、
   上記読出時刻比較状態を多重一致するものと更新し、 実時刻において多重一致しないとする場合には、上記読
   出時刻比較状態を多重一致しないものと更新することを
   特徴とする請求項４に記載のスケジューリング装置。
6. 【請求項６】 上記読出時刻制御手段は、実時刻が、上
   記読出周期記憶手段の読出周期と繰越値とから求めた次
   読出時刻よりも大きい場合で、実時刻と仮想時刻とが異
   なるときには、上記読出時刻記憶手段の読出時刻を次読
   出時刻に更新することを特徴とする請求項２に記載のス
   ケジューリング装置。
7. 【請求項７】 請求項１〜６に記載のスケジューリング
   装置を備えたセル通信装置。