JPH11122252A - ショートセル多重化装置 - Google Patents

Abstract

(57)【要約】 【課題】 可変長パケットを固定長パケット転送網にお
ける仮想コネクション上に効率よく多重化する装置を提
供する。 【解決手段】 到着したショートセルのＣＩＤに基づい
てそのショートセルの品質クラス及び多重化すべきＡＴ
Ｍ仮想コネクションを識別する。そのショートセルを、
上記ＡＴＭ仮想コネクション及び品質クラスに対応する
ＦＩＦＯメモリ４５−１〜４５−３に書き込む。ＶＣ指
定制御部４６は、ＡＴＭセルの送出タイミング毎に１つ
のＡＴＭ仮想コネクションを指定する。このとき、順序
指定制御部４７は、１つ以上の品質クラスを順番に指定
する。読み出し制御部４８は、指定されたＡＴＭ仮想コ
ネクション及び品質クラスに従ってＦＩＦＯメモリ４５
−１〜４５−３から１つ以上のショートセルを読み出
し、１つのＡＴＭセルに格納してＶＣ指定制御部４６に
より指定されたＡＴＭ仮想コネクションに送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変長パケットを
固定長パケットに格納する装置に関わり、特に、ＡＡＬ
タイプ２のショートセルをＡＴＭコネクション上に多重
化する装置に係わる。

【０００２】

【従来の技術】近年、様々な種類の情報がネットワーク
を介して転送されている。ところが、通信サービスの形
態ごとに要求される伝送速度や品質（遅延時間やエラー
率等）は異なっている。例えば、音声データを転送する
場合には、伝送速度としては低速でよいが、遅延時間は
小さく抑える必要がある。また、動画像データを転送す
る場合には、高い伝送速度と小さい遅延時間が同時に要
求される。一方、Ｅメールやファイル等を転送する場
合、あるいは制御信号を転送する場合などには、遅延に
関する要求は厳しくない。上述のような様々な伝送速
度、および様々な品質の通信サービスを統一的に扱える
技術として、ＡＴＭが普及してきている。

【０００３】ＡＴＭでは、情報は固定長のＡＴＭセルに
格納されて転送される。ＡＴＭセルは、５バイトのヘッ
ダおよび４８バイトのペイロードとから構成され、ヘッ
ダにはルーティング情報などが格納され、ペイロードに
は転送すべき情報が格納される。

【０００４】図３２は、ＣＬＡＤの構成図である。ＣＬ
ＡＤ（セル分解・組立装置：CellAssembly and Disasse
mbly）は、転送すべき情報をＡＴＭセルに格納する機
能、およびＡＴＭセルに格納されている情報を抽出して
転送情報を再生する機能を有する。図３２では、ＣＬＡ
Ｄのセル作成部を示している。このＣＬＡＤは、データ
格納バッファ５０１、データ量監視部５０２、読出し制
御部５０３、およびＡＴＭセルヘッダ作成部５０４から
構成される。入力データは、到着順にデータ格納バッフ
ァ５０１に格納されていく。データ量監視部５０２は、
データ格納バッファ５０１に格納されるデータ量を監視
し、１セル分（たとえば、４８バイト）以上のデータが
蓄積されるとそのことを読出し制御部５０３に通知す
る。読出し制御部５０３は、この通知を受けると、デー
タ格納バッファ５０１から１セル分のデータを読み出
し、ＡＴＭセルヘッダ作成部５０４がその読み出された
データにヘッダを付与して送出する。

【０００５】ＡＴＭを用いた通信では、通常、転送情報
はＡＴＭセルのペイロードに格納されて転送される。Ａ
ＴＭセルを転送するコネクションは、VPI/VCI により識
別される。１つのＡＴＭセルには、１コネクションを介
して伝送される情報が格納される。

【０００６】ところで、無線網を利用する移動体通信に
おいては、通信帯域の有効利用のために、その転送すべ
き情報は圧縮されており、例えば、数kb/s〜数十kb/s程
度の低速度の情報となっている。このような低速の情報
をＡＴＭセル化する際には、セル化遅延が大きくなり、
品質上望ましくない。即ち、一般的なＡＴＭでは、上述
したように、転送すべき情報は所定量蓄積されるごとに
ＡＴＭセルに格納された送出されるので、その情報の速
度が低速の場合は、ＡＴＭセルが送出される時間間隔が
長くなり、このことが遅延の原因となることがある。

【０００７】現在、ＡＴＭフォーラムやＩＴＵ−Ｔなど
において、上述のような遅延を低減することを目的とし
て、ショートセルと呼ばれる情報量の少ない可変長のパ
ケットをＡＴＭセル内に格納して転送する技術について
検討が進められている。

【０００８】図３３は、ショートセルをＡＴＭセルのペ
イロードに格納する処理を概念的に示す図である。ショ
ートセルは、ショートセルヘッダとショートセルペイロ
ードとから構成される。ショートセルヘッダには、その
ショートセルのコネクションを識別するためのＣＩＤ
（ショートセルコネクション識別子）、およびそのショ
ートセルのペイロード長を示すＬＩ（長さ表示）が含ま
れている。

【０００９】各ＡＴＭセルのペイロードには、１つ以上
のショートセルが格納される。そして、各ＡＴＭセルに
は、互いに異なるＣＩＤを持ったショートセルを格納す
ることができる。このように、１つのＡＴＭセルに互い
に異なるＣＩＤを持ったショートセルを格納すること、
すなわち、１つのＡＴＭコネクション上に互いに異なる
ＣＩＤを持ったショートセルを送出することを「ショー
トセル多重」と言う。また、ショートセルの長さ、及び
ショートセルが格納される位置によっては、１つのショ
ートセルが分割されて２つのＡＴＭセルに格納されるこ
ともあり得る。このような状態は「オーバラップ」と呼
ばれる。

【００１０】このように、複数のショートセルを１つの
ＡＴＭコネクション上に多重化することで、低ビットレ
ートの情報を小さい遅延で伝送すること、およびＡＴＭ
コネクションを効率的に使用することが期待されてい
る。

【００１１】

【発明が解決しようとする課題】ショートセルをＡＴＭ
セルに格納して転送するシステムを構築するためには、
基本的には、ＡＴＭ網における仮想コネクション（Ｖ
Ｃ）毎に図３２に示すＣＬＡＤを設ければよい。例え
ば、このようなシステムを移動体通信網に適用する場合
には、各移動体端末との間で無線信号を授受する基地局
において、その基地局とその基地局を収容する交換局と
の間に確立される仮想コネクション毎にＣＬＡＤを設け
る。そして、基地局は、移動体端末から受信した情報か
らショートセルを生成し、さらにＣＬＡＤを用いてその
ショートセルをＡＴＭセルに格納し、ＡＴＭコネクショ
ンを介してそのＡＴＭセルを交換局へ送出する。

【００１２】ところで、一般に、移動体通信網のような
システムでは、多数の基地局が設けられる。したがっ
て、システム全体の費用を抑えるためには、各基地局の
コストを低くしなければならない。

【００１３】しかしながら、上述のように、各基地局に
おいて各ＡＴＭコネクション毎にＣＬＡＤを設けるとハ
ードウェア構成が大規模になり、コストを低く抑えるこ
とは困難になる。この問題を解決するためには、１つの
装置で複数のＡＴＭコネクション上にショートセルを多
重化できる構成が望まれる。

【００１４】また、各ショートセルは、それぞれ異なる
品質を要求する。したがって、ショートセルを格納した
ＡＴＭセルを伝送するＡＴＭコネクションの品質は、そ
こを伝送されるショートセルの品質と関連づけて制御さ
れるべきである。ところが、ショートセルをＡＴＭコネ
クション上に多重化する技術は、現在検討中であり、ま
だ確立されていない。このため、各ショートセルの品質
を考慮しながらＡＴＭコネクションの品質を制御する技
術も確立されていない。

【００１５】本発明の課題は、可変長パケット（例え
ば、ＡＡＬタイプ２のショートセル）を固定長パケット
転送網（例えば、ＡＴＭ網）における仮想コネクション
上に効率よく多重化する装置を提供することである。

【００１６】

【課題を解決するための手段】本発明のショートセル多
重化装置は、固定長パケット伝送網に確立される複数の
仮想コネクションを収容し、ショートセルをそれら複数
の仮想コネクションに多重化する構成を前提とし、以下
の手段を有する。識別手段は、到着したショートセルを
送出すべき仮想コネクションを識別する。格納手段は、
識別手段により識別された仮想コネクションに基づいて
上記ショートセルを格納する。指定手段は、予め決めら
れたアルゴリズムに従って上記複数の仮想コネクション
の中から１つずつ順番に仮想コネクションを指定する。
読出し手段は、指定手段により指定された仮想コネクシ
ョンに基づいて格納手段からショートセルを読み出す。
送出手段は、読出し手段により読み出されたショートセ
ルを固定長パケットに格納し、ショートセルが格納され
た固定長パケットを指定手段により指定された仮想コネ
クションに送出する。

【００１７】上記構成によれば、互いに異なる識別子を
持ったショートセルであっても、それらショートセルが
固定長パケット伝送網上の同じ仮想コネクションに送出
される場合には、それらのショートセルは、すべてその
仮想コネクションに対応づけられて格納手段に格納され
る。従って、この場合、指定手段によりその仮想コネク
ションが指定されると、上記ショートセルは互いに同じ
条件で格納手段から読み出され、固定長パケット伝送網
上の同じ仮想コネクションに多重化される。

【００１８】このとき、指定手段は、収容する複数の仮
想コネクションから予め決められたアルゴリズムに従っ
て１つずつ順番に指定するので、アルゴリズムを適切に
決めることにより、ショートセルを上記複数の仮想コネ
クション上へ多重化する際の効率が最適化される。

【００１９】このように、複数の仮想コネクションを収
容するショートセル多重化装置に仮想コネクションを指
定する手段を設けたので、複数の仮想コネクションに対
して多重化処理を行うことが可能である。また、ショー
トセルを格納する格納手段に共通メモリ技術を適用すれ
ば、このショートセル多重化装置が収容するすべての仮
想コネクションについて１つのメモリを設ければよいの
で、ハードウェア量が削減される。

【００２０】

【発明の実施の形態】本発明は、可変長のパケットを固
定長のパケットに格納し、その固定長パケットを固定長
パケット用の網を介して転送するシステムに広く適用さ
れるが、本実施形態では、固定長パケットをＡＴＭセ
ル、可変長パケットをＡＡＬタイプ２のショートセルと
して説明する。

【００２１】図１は、本発明のショートセル多重化装置
が適用される一実施形態のシステムの構成図である。こ
こでは、一実施形態として、移動体通信システムを採り
上げて説明する。移動体通信システムにおける音声デー
タは、圧縮処理を行ったとすると、その伝送速度は数kb
ps程度であるが、その一方で遅延に関する要求は厳し
い。ショートセルを用いたデータ転送は、このような低
速でありながら遅延を小さく抑えたいサービスに適して
いる。

【００２２】図１において、交換機１０は、ＡＴＭセル
のヘッダに格納されているルーティング情報（VPI/VCI
）に基づいてそのＡＴＭセルを交換する。交換機１０
は、複数の基地局を収容する。

【００２３】基地局２０は、移動機との間で無線信号を
授受することにより移動機を収容する。基地局２０は、
ショートセル組立分解装置２１および多重化装置２２を
有する。ショートセル組立分解装置２１は、各移動機に
より送出されたデータからショートセルを作成する。多
重化装置２２は、ショートセル組立分解装置２１により
作成されたショートセルをＡＴＭセルに格納して交換機
１０へ送出する。尚、基地局２０は、交換機１０から受
信したＡＴＭセルからショートセルを抽出し、さらにそ
のショートセルから移動機へ転送すべき情報を抽出して
対応する移動機へ送出する機能も備える。

【００２４】基地局２０と各移動機との間のコネクショ
ンは、ショートセルコネクション識別子（ＣＩＤ）によ
り識別される。図１に示す例では、基地局２０と各移動
機３１〜３３との間のコネクションは、それぞれＣＩＤ
＃１０、ＣＩＤ＃１２、ＣＩＤ＃３により識別される。
これらのショートセルコネクション識別子は、コネクシ
ョンの確立時に基地局ごとにユニークに割り当てられ
る。

【００２５】ショートセル組立分解装置２１は、各移動
機により送出されたデータからショートセルを作成する
際、そのショートセルにショートセルコネクション識別
子を付与する。多重化装置２２は、ショートセルを受け
取ると、そのショートセルのショートセルコネクション
識別子に対応するVPI/VCI を検出する。なお、ショート
セルコネクション識別子とVPI/VCI との対応関係は、例
えば、呼の確立時に決定され、多重化装置２２に設けら
れる不図示のテーブルに登録される。ここで、VPI/VCI
により識別される各仮想コネクションには、１つ以上の
ショートセルコネクション識別子を対応させることがで
きる。すなわち、各ＡＴＭ仮想コネクションには、複数
種類のショートセル（互いに異なるショートセルコネク
ション識別子を持ったショートセル）を多重化すること
ができる。例えば、ＡＴＭ仮想コネクションＶＣ＃１上
に「ＣＩＤ＃１０」により識別されるショートセルおよ
び「ＣＩＤ＃１２」により識別されるショートセルを多
重化することができる。

【００２６】図２(a) は、ショートセルのフォーマット
を示す図である。「ＣＩＤ」は、ショートセルコネクシ
ョン識別子である。各ショートセルは、このＣＩＤによ
り識別される。「ＬＩ」は、ショートセルのペイロード
長を示す情報であり、０〜４４の値を取り得る。なお、
ＬＩ＝０は、ショートセルのペイロードが１バイトであ
ることを表す。「ＵＵＩ」は、ユーザ・ユーザ識別であ
り、５ビットが割り当てられている。「Ｓ−ＨＥＣ」
は、ショートセルのヘッダ誤り制御であり、その生成多
項式は、ｘ⁵ ＋ｘ² ＋１である。ペイロードは、転送す
べき情報を格納する領域である。

【００２７】図２(b) は、ショートセルを格納するＡＴ
Ｍセル（ＡＡＬ−ＣＵセル）のフォーマットを示す図で
ある。ＡＴＭヘッダは、ＶＰＩ（仮想パス識別子）、Ｖ
ＣＩ（仮想チャネル識別子）、ＰＴＩ（ペイロードタイ
プ識別子）、ＣＬＰ（セル損失優先表示）、ＨＥＣ（ヘ
ッダ誤り制御）から構成される。ペイロードの第１バイ
ト目には、スタートフィールドが設けられている。スタ
ートフィールドは、ショートセルの格納領域の先頭位置
を表すオフセットフィールド（ＯＳＦ）、シーケンス番
号（ＳＮ）、パリティ（Ｐ）から構成されている。尚、
オフセットフィールドとしては、０〜４７の値が設定さ
れるが、ＯＳＦ＝０ば、スタートフィールドの直後から
ショートセルが格納されていること表し、ＯＳＦ＝４７
は、当該ＡＴＭセル内においてショートセルの切れ目が
無いことを表す。シーケンス番号は、モジュロ２であ
り、ＡＴＭセルの送出順番に従って「０」または「１」
が設定される。パリティは、ＯＳＦおよびＳＮからなる
７ビットに対して奇数パリティである。

【００２８】ＡＴＭセルのペイロードの２バイト目以降
には図２(a) に示すショートセルが格納される。ここ
で、ショートセルは、可変長パケットである。したがっ
て、ショートセルは、ＡＴＭセルに格納される際、２つ
以上に分割されて各々が互いに異なるＡＴＭセルに格納
されることが起こり得る（図３３参照）。図２(b) にお
いては、１つのＡＴＭセルのペイロードにあるショート
セルの一部および他のショートセルが格納されている状
態を示している。この場合、２つ目のショートセルの先
頭位置を示す情報がＯＳＦである。また、ＡＴＭペイロ
ードのデータを格納しない領域は、すべて「０」が書き
込まれる。なお、１つのＡＴＭセルに複数のショートセ
ルが格納される場合、それらの複数のショートセルのシ
ョートセルコネクション識別子は、互いに同じであって
もよいし、互いに異なっていてもよい。

【００２９】上記図２(b) に示すＡＴＭセルは、たとえ
ば、図１において、基地局２０と交換機１０との間で送
受信される場合の構成を示している。一方、交換機１０
内においては、ショートセルを格納するＡＴＭセルは、
たとえば、図２(c) に示すデータ構造を有する。すなわ
ち、交換機１０内では、１つのＡＴＭセル内に１つのシ
ョートセルが格納される構成であり、スタートフィール
ドは存在しない。交換機１０は、図２(c) に示すＡＴＭ
セルに格納されているショートセルを基地局２０へ送出
する際には、まず、そのＡＴＭセルからショートセルを
抽出し、続いてそのショートセルを図２(b) に示すＡＴ
Ｍセルに格納してＡＴＭ伝送路に出力する。この処理
は、多重化装置１１により実行される。

【００３０】図３は、本実施形態のショートセル多重化
装置のブロック図である。この装置は、図１の多重化装
置１１または２２に相当する。ショートセル識別部３１
は、到着したショートセルのショートセルコネクション
識別子（以下、ショートセルコネクション識別子のこと
をＣＩＤとする）に基づいて、そのショートセルの品質
クラス、およびそのショートセルが伝送されるＡＴＭ仮
想コネクションを識別する情報を認識する。なお、ＡＴ
Ｍ仮想コネクションを識別する情報は、具体的にはVPI/
VCI またはVCI であるが、以下では、ＶＣ番号と呼ぶこ
とにする。ＶＣ番号は、このショートセル多重化装置が
収容する複数のＡＴＭ仮想コネクションを識別する。Ｃ
ＩＤと品質クラスとの対応関係、およびＣＩＤとＶＣ番
号との対応関係は、例えば、呼の設定時に端末装置と網
との間の交渉により決定され、このショートセル多重化
装置内に登録されているものとする。なお、交換機１０
に設けられる多重化装置１１は、図２(c) に示すＡＴＭ
セルから図２(b) に示すＡＴＭセルを作成するので、図
２(c) に示すＡＴＭセルを受信した時点でＣＩＤとＶＣ
番号との対応関係を認識している。従って、多重化装置
１１は、ＣＩＤとＶＣ番号との組合せからそのショート
セルの品質を認識する。また、ショートセル識別部３１
は、受信したショートセルのＣＩＤが登録されていなか
った場合には、そのショートセルを廃棄する。

【００３１】ショートセル格納部３２は、たとえば、半
導体メモリであり、ショートセル書込み部３３の指示に
従って到着したショートセルを一時的に格納する。ショ
ートセル書込み部３３は、到着したショートセルのＶＣ
番号および品質クラスに基づいてそのショートセルをシ
ョートセル格納部３２に書き込む。

【００３２】ＶＣ指定部３４は、予め決められた処理シ
ーケンスに従ってＡＴＭセルを送出すべきＡＴＭ仮想チ
ャネルを決定し、そのＡＴＭ仮想チャネルを識別するＶ
Ｃ番号を出力する。読出し順序制御部３５は、予め決め
られた処理シーケンスに従って、ショートセル格納部３
２から読み出すべきショートセルの品質クラスを決定す
る。ショートセル読出し部３６は、ＶＣ指定部３４およ
び読出し順序制御部３５の指示に従ってショートセル格
納部３２からショートセルを１つずつ読み出して出力す
る。ショートセル格納部３２から読み出されたショート
セルはＡＴＭセルのペイロードに格納され、さらにその
ＡＴＭセルペイロードにＡＴＭヘッダが付与されてＡＴ
Ｍセルが作成される。そして、このＡＴＭセルは、ＶＣ
指定部３４により指定されたＡＴＭ仮想コネクションに
送出される。

【００３３】図４は、ショートセル格納部の構成図であ
る。ショートセル格納部３２は、ＡＴＭ仮想コネクショ
ン毎（即ち、ＶＣ番号ごと）にバッファ領域を持ってい
る。また、各ＡＴＭ仮想コネクション毎のバッファ領域
は、それぞれ品質クラス毎に設けられたバッファを備え
る。これらのバッファは、それぞれＦＩＦＯメモリであ
る。なお、ＡＴＭ仮想コネクション毎、且つ、品質クラ
ス毎に設けられるバッファは、論理的に分割されたメモ
リ領域であり、たとえば、１つの半導体メモリ素子内に
設けられる。

【００３４】ショートセル多重化装置にショートセルが
到着したときには、そのショートセルのヘッダに格納さ
れているＣＩＤに基づいてＶＣ番号および品質クラスが
認識され、そのショートセルは、それらのＶＣ番号およ
び品質クラスに対応するショートセル格納部３２内の所
定の領域に書き込まれる。一方、ショートセル格納部３
２からショートセルを読み出す際には、ＶＣ制御部３４
により指定されたＶＣ番号、および読出し順序制御部３
５により指定された品質クラスに対応する領域からショ
ートセルが読み出される。

【００３５】次に、ＶＣ指定部３４の基本動作を説明す
る。ＶＣ指定部３４は、上述したように、予め決められ
たシーケンスに従ってＡＴＭセルを送出すべきＡＴＭ仮
想チャネルを決定し、そのＡＴＭ仮想チャネルを識別す
るＶＣ番号を出力する。したがって、ここでは、ＡＴＭ
仮想コネクションを指定する方法の概要を説明すること
になる。本実施形態では、ＡＴＭ仮想コネクションを指
定する方法として、以下の５つの方式を提供する。方式Ａ ：ＡＴＭ仮想コネクション毎にセルの送出間隔を
カウントする方式（セル送出間隔カウント方式 図５は、セル送出間隔カウント方式に基づいてＡＴＭ仮
想コネクションを指定する方法の概念を説明する図であ
る。この方式では、ＡＴＭ仮想コネクション毎にＡＴＭ
セルを送出すべき時間間隔を予め指定しておく。この時
間間隔は、ＡＴＭ伝送路の伝送速度と関係し、ＡＴＭセ
ルを伝送するに際して各ＡＴＭセルに対して割り当てら
れる１つのタイムスロットに対応する時間を単位とす
る。以下では、この単位時間を「１セル時間」と呼ぶこ
とにする。また、ＡＴＭ仮想コネクション毎にあるＡＴ
Ｍセルが送出された後の経過時間をカウントするための
セル間隔カウンタを設ける。そして、各セル間隔カウン
タのカウント値を所定時間ごとに（１セル時間毎に）読
み取り、それら各カウント値と各ＡＴＭ仮想コネクショ
ン毎に予め設定されている送出間隔とをそれぞれ比較す
る。この時、読み取ったカウント値が予め設定されてい
る送出間隔以上となったセル間隔カウンタがあれば、そ
のセル間隔カウンタに対応するＡＴＭ仮想コネクション
を識別するＶＣ番号を出力する。このＶＣ番号が、ＡＴ
Ｍ仮想コネクション毎に設けられている複数のバッファ
（図４参照）の中の１つを指定するための情報である。

【００３６】このようにしてＶＣ指定部３４があるＶＣ
番号を指定すると、ショートセル格納部３２においてそ
の指定されたＶＣ番号に対応するバッファから１つ以上
のショートセルが読み出される。この読み出されたショ
ートセルは、ＡＴＭセルに格納されてその指定されたＶ
Ｃ番号に対応するＡＴＭ仮想コネクションに送出され
る。

【００３７】なお、各セル間隔カウンタは、１セル時間
毎に１ずつインクリメントされる。また、指定されたＶ
Ｃ番号に対応するセル間隔カウンタのカウント値は、
「現在のカウント値−そのＡＴＭ仮想コネクションにつ
いて予め設定されたセル送出間隔」に更新される。さら
に、複数のＡＴＭ仮想コネクションにおいてショートセ
ルを読み出すべき状態に達した場合には、予め決められ
ている優先順位に従って１つのＡＴＭ仮想コネクション
が選択され、そのＡＴＭ仮想コネクションに対応するＶ
Ｃ番号が指定される。

【００３８】図５の実施例を説明する。ここでは、３本
のＡＴＭ仮想コネクション（ＶＣ＃１、＃２、＃３）が
設けられており、各ＡＴＭ仮想チャネルに対してそれぞ
れＡＴＭセル送出間隔として「３」「５」「２」が予め
設定されている。また、各ＡＴＭ仮想コネクションに対
して設けられたセル間隔カウンタのカウント値は、時刻
１においてすべてリセットされているものとする。

【００３９】各セル間隔カウンタのカウント値は、時間
経過とともにカウントアップされてゆき、時刻３におい
て、それぞれ「２」になる。このとき、ＶＣ＃３に対応
するセル間隔カウンタのカウント値がＶＣ＃３に対して
予め設定されているセル送出間隔と等しくなる。このこ
とが検出されると、ＶＣ指定部３４は、ＶＣ番号として
「＃３」を出力する。

【００４０】続いて、時刻４においては、ＶＣ＃１およ
びＶＣ＃２に対応するセル間隔カウンタのカウント値が
それぞれ「３」になる。一方、ＶＣ＃３に対応するセル
間隔カウンタのカウント値は、送出間隔の設定値である
「２」が減算されて「０」になっている。このとき、Ｖ
Ｃ＃１に対応するセル間隔カウンタのカウント値がＶＣ
＃１に対して予め設定されているセル送出間隔と等しく
なる。このことが検出されると、ＶＣ指定部３４は、Ｖ
Ｃ番号として「＃１」を出力する。

【００４１】さらに、時刻５においては、各セル間隔カ
ウンタのカウント値は、それぞれＡＴＭ仮想コネクショ
ン毎に設定されている送出間隔よりも小さい。したがっ
て、時刻５においては、ＶＣ指定部３４は、何も指定し
ない。

【００４２】続いて、時刻６においては、ＶＣ＃２およ
びＶＣ＃３のセル間隔カウンタのカウント値がそれぞれ
設定されている送出間隔以上になっている。このよう
に、複数のＡＴＭ仮想コネクションに対応するセル間隔
カウンタのカウント値がそれぞれ対応する送出間隔設定
値以上となっている場合には、予め決めておいたＡＴＭ
仮想コネクション間の優先順位に従ってＶＣ番号が指定
される。図５では、ＶＣ＃１に最も高い優先順位を与
え、ＶＣ＃３の優先順位を最も低く設定した場合を示し
ている。

【００４３】ショートセル読出し部３６は、ＶＣ指定部
３４により順次指定されるＶＣ番号に従ってショートセ
ル格納部３２からショートセルを読み出す。すなわち、
ショートセル読出し部３６は、ＶＣ番号として「＃３」
が指定されると、ショートセル格納部３２のＶＣ＃３に
対応するバッファから１つ以上のショートセルを読み出
し、「＃１」が指定されると、ＶＣ＃１に対応するバッ
ファから１つ以上のショートセルを読み出す。そして、
ＶＣ＃３に対応するバッファから読み出されたショート
セルは、ＡＴＭセルに格納されてＡＴＭ仮想コネクショ
ンＶＣ＃３に送出され、ＶＣ＃１に対応するバッファか
ら読み出されたショートセルは、ＡＴＭセルに格納され
てＡＴＭ仮想コネクションＶＣ＃１に送出される。ここ
で、各ショートセルは、送出すべきＡＴＭ仮想コネクシ
ョンに従って対応するバッファに格納される。即ち、互
いに異なるＣＩＤを持ったショートセルであっても、シ
ョートセル格納部３２内の同じバッファに格納され得
る。したがって、互いに異なるＣＩＤを持ったショート
セルが同じＡＴＭ仮想コネクション上に多重化されるこ
とになる。

【００４４】なお、図５の例における時刻５にように、
ＶＣ指定部３４が何も指定しなかったタイミングでは、
ショートセル読出し部３６は、ショートセル格納部３２
からショートセルを読み出さない。この場合、ショート
セル多重化装置は、ＡＴＭ伝送路にアイドルセルを送出
する。

【００４５】このように、セル送出間隔カウント方式
は、予め読出し順序のパターンを設定する必要はなく、
各ＡＴＭ仮想コネクション毎にＡＴＭセルを読み出す間
隔を指定するのみで良いため、初期設定あるいはＡＴＭ
仮想コネクションの追加／削除時の作業は簡単である。
ただし、各ＡＴＭ仮想コネクション毎にセル間隔を計測
するカウンタを持つ必要があるため、ＡＴＭ伝送路に多
数のＡＴＭ仮想コネクションを多重する場合にはハード
ウェア規模が大きくなる。方式Ｂ ：クレジット方式（その１） 図６は、クレジット方式（その１）に基づいてＡＴＭ仮
想コネクションを指定する方法の概念を説明する図であ
る。この方法では、ＡＴＭ仮想コネクション毎に予め
「クレジット」を設定しておく。クレジットは、ある期
間内に送出すべきＡＴＭセルの個数を指定する値であ
る。したがって、ＡＴＭ仮想コネクション毎に所定のク
レジットを設定することにより、ＡＴＭセルを送出する
数のＡＴＭ仮想コネクション間の比率が決まる。クレジ
ット方式その１では、このショートセル多重化装置がＡ
ＴＭセルを送出するタイミング毎に各ＡＴＭ仮想コネク
ションのクレジットを比較し、その値が最も大きい（ク
レジットが多い）ＡＴＭ仮想コネクションに対応するＶ
Ｃ番号を順次指定する。

【００４６】図６の実施例を説明する。クレジット方式
では、各ＡＴＭ仮想コネクションのクレジットとして予
め決められた値が設定される。ここでは、ＶＣ＃１〜＃
３に対してそれぞれクレジットとして「３」「２」
「１」が予め設定されている。そして、ＡＴＭセルの送
出タイミング毎に各ＡＴＭ仮想コネクションのクレジッ
トを比較し、その値が最も大きいＡＴＭ仮想コネクショ
ンに対応するＶＣ番号を指定する。このとき、その指定
されたＶＣ番号に対応するクレジットは１だけ減ぜられ
る。

【００４７】たとえば、ＶＣ＃１〜＃３のクレジットが
それぞれ「３」「２」「１」のときは、ＶＣ指定部３４
は、ＶＣ番号として「＃１」を指定する。この結果、Ｖ
Ｃ＃１〜＃３のクレジットはそれぞれ「２」「２」
「１」になる。続いて、同様に、これら３つのクレジッ
トの中でその値が最大であるＡＴＭ仮想コネクションを
選ぶ。ところが、この時点でＶＣ＃１のクレジットとＶ
Ｃ＃２のクレジットとが互いに同じである。このような
場合には、予め決めておいたＡＴＭ仮想コネクション間
の優先順位に従う。ここでは、ＶＣ＃１に高い優先順位
が与えられており、ＶＣ番号として「＃１」が指定され
ている。この結果、ＶＣ＃１〜＃３のクレジットはそれ
ぞれ「１」「２」「１」になる。さらに、同様に、これ
ら３つのクレジットの中でその値が最大であるＡＴＭ仮
想コネクションを選ぶ。この場合、ＶＣ番号として「＃
２」が指定される。以降、同様に、各ＡＴＭ仮想コネク
ションのクレジットが全て０になるまでＶＣ番号が１つ
ずつ指定されていく。そして、全てのクレジットが０以
下になると、各ＡＴＭ仮想コネクションのクレジットの
現在値に初期設定値を加算する。この結果、ＶＣ＃１〜
＃３のクレジットはそれぞれ「３」「２」「１」に戻
る。

【００４８】ショートセル読出し部３６は、セル送出間
隔カウント方式の場合と同様に、ＶＣ指定部３４により
順次指定されるＶＣ番号に従ってショートセル格納部３
２からショートセルを読み出す。

【００４９】上記クレジット方式では、各ＡＴＭ仮想コ
ネクション毎のクレジット値を設定するだけでＶＣ指定
制御が行われるので、ＡＴＭ仮想コネクションの追加／
削除などがあっても容易にシステムを再構築できる。た
だし、ある１つのＡＴＭ仮想コネクションのクレジット
が他のＡＴＭ仮想コネクションのクレジットと比べて極
端に大きいようなケースでは、そのＡＴＭ仮想コネクシ
ョンのみにＡＴＭセルが送出されることになり、他のＡ
ＴＭ仮想コネクションにはＡＴＭセルをなかなか送出で
きないといったＡＴＭ仮想コネクション間の偏りが起こ
ってしまう恐れがある。方式Ｃ ：クレジット方式（その２） 図７は、図６に示した方式Ｂのバリエーションを説明す
る図である。図７に示す方法では、ある閾値（図７で
は、０）よりも大きなクレジット値を有するＡＴＭ仮想
コネクションを抽出し、それら抽出したＡＴＭ仮想コネ
クションから１つずつ順番にＡＴＭ仮想コネクションを
指定する。例えば、ＶＣ＃１〜＃３のクレジットがそれ
ぞれ「３」「２」「１」であったときには、それら３つ
のＡＴＭ仮想コネクションに対応するクレジットはそれ
ぞれ閾値よりも大きいので、ＶＣ指定部３４は、ＶＣ番
号として「＃１」「＃２」「＃３」を順番に指定する。
このように、ＶＣ番号が指定されると、ＶＣ＃１〜＃３
のクレジットは１ずつ減算されてそれぞれ「２」「１」
「０」になる。この状態では、ＶＣ＃１およびＶＣ＃２
に対応するクレジットのみが閾値よりも大きいので、こ
の場合、ＶＣ指定部３４は、ＶＣ番号として「＃１」
「＃２」を順番に指定する。この後、次の段階でＶＣ番
号として「＃１」が指定されて全てのクレジットが０に
なると、図６に示した方法と同様に、各ＡＴＭ仮想コネ
クションに対応するクレジット値に設定値が加えられ
る。

【００５０】この方法では、図６に示した方式Ｂと比較
すると、ＡＴＭセルの送出のバースト性を抑えることが
できる。方式Ｄ ：セル間隔指定方式（その１） 図８は、セル間隔指定方式（その１）に基づいてＡＴＭ
仮想コネクションを指定する方法の概念を説明する図で
ある。この方法では、ＡＴＭ仮想コネクション毎に次の
ＡＴＭセルを送出するための予定時刻を格納するメモリ
領域を設ける。また、出力回線の帯域をその出力回線上
に確立される各ＡＴＭ仮想コネクションに割り当てる際
の帯域比率を予め指定しておく。さらに、ＡＴＭ仮想コ
ネクション毎にあるタイミングでＡＴＭセルを送出して
から次のＡＴＭセルの送出を開始するまでの間隔を上記
帯域の比率に基づいて１セル時間を単位として計算して
おく。そして、あるＡＴＭ仮想コネクションにおいてＡ
ＴＭセルを送出すると、そのＡＴＭ仮想コネクションに
ついて上記算出した間隔に基づいて次のＡＴＭセルを送
出すべき予定時刻を算出する。

【００５１】ＶＣ指定部３４は、１セル時間毎に現在時
刻と各ＡＴＭ仮想コネクションについての送出予定時刻
とをそれぞれ比較し、現在時刻が送出予定時刻を達して
いるＡＴＭ仮想コネクションがあれば、そのＡＴＭ仮想
コネクションのＶＣ番号を出力することによりそのＡＴ
Ｍ仮想コネクションを指定する。

【００５２】ＡＴＭ仮想コネクション毎のセル間隔は、
下式により算出する。 セル間隔＝（１−帯域比率）／帯域比率 たとえば、１５０Ｍの伝送路において、あるＡＴＭ仮想
コネクションに７５Ｍが割り当てられているとすると、
そのＶＣの帯域比率は「０．５」となる。この場合、こ
のＡＴＭ仮想コネクションのセル間隔は、「１」とな
る。

【００５３】図８では、ＡＴＭ仮想コネクションＶＣ＃
１およびＶＣ＃２にそれぞれ帯域比率として「０．５」
および「０．２」が割り当てられている。この場合、Ｖ
Ｃ＃１およびＶＣ＃２のセル間隔は、それぞれ「１」と
「４」なる。この場合、基本的には、ＶＣ＃１において
は、２セルスロット毎に現在時刻がその送出予定時刻を
超過し、ＶＣ＃２においては、５セルスロット毎に現在
時刻がその送出予定時刻を超過するので、ＶＣ指定部３
４は、２セルスロット毎にＶＣ＃１を指定し、５セルス
ロット毎にＶＣ＃２を指定することになる。但し、ある
タイミングで複数のＡＴＭ仮想コネクションにおいて現
在時刻が同時にそれらの送出予定時刻を超過した場合に
は、予め決められた優先順位に従って１つのＡＴＭ仮想
コネクションを指定し、他のＡＴＭ仮想コネクションに
ついては次のタイミング以降で指定する。

【００５４】なお、帯域比率を指定するのではなく、セ
ル送出間隔を直接指定する方法もある。この場合は、上
記の計算を行わずに済むため、処理時間の短縮をはかる
ことが出来る。方式Ｅ ：セル間隔指定方式（その２） 上記方式Ｄでは、ＡＴＭ仮想コネクション毎にセル送出
予定時刻を格納していたが、以下に示す方式Ｅでは、Ａ
ＴＭセルの送出時刻毎にＶＣスケジューラを設けてお
き、あるＡＴＭ仮想コネクションにおいてＡＴＭセルを
送出すると、そのＡＴＭセル送出時にそのＡＴＭ仮想コ
ネクションにおいて次のＡＴＭセルを送出する予定時刻
を計算し、その予定時刻に対応するＶＣスケジューラに
そのＡＴＭ仮想コネクションに対応するＶＣ番号を格納
する。このＶＣスケジューラは、基本的には、ＦＩＦＯ
またはキューと同じ動作をする。

【００５５】ＡＴＭセルの送出時刻ごとにその時刻に対
応するスケジューラの先頭に格納されているＶＣ番号を
読み出す。このＶＣ番号がＶＣ指定部３４の出力であ
る。もし、ある時刻においてＶＣ番号を１つ読み出した
時点でその時刻に対応するスケジューラに他のＶＣ番号
が残っている場合には、そのＶＣ番号を次の時刻に対応
するスケジューラにシフトさせる。

【００５６】図９(a) は、セル間隔指定方式（その２）
に基づいてＡＴＭ仮想コネクションを指定する方法の概
念を説明する図である。ここでは、ＡＴＭ仮想コネクシ
ョンの多重数が６４である場合を示している。この方式
では、ＶＣ指定部３４は、図９(b) に示すＡＴＭ仮想コ
ネクション毎に次のＡＴＭセル送出予定時刻を格納して
おく時刻管理テーブル、およびＡＴＭ仮想コネクション
毎にセル送出間隔を設定しておくセル間隔管理テーブル
を有する。セル間隔管理テーブルは、予め設定してお
く。また、時刻管理テーブルは、１つのＶＣ番号が読み
出される毎に、その読み出されたＶＣ番号に対応する値
（送出予定時刻）が更新される。この方式の処理手順を
図９を参照しながら説明する。 １．所定の時刻に対応するスケジューラからＶＣ番号を
１つ読み出す。例えば、時刻４では、「ＶＣ＃２」が読
み出される。この読み出されたＶＣ番号がＶＣ指定部３
４により指示されるＶＣ番号となる。なお、時刻４に対
応するスケジューラには「ＶＣ＃２」が読み出された後
に「ＶＣ＃１」が残るので、この残されたＶＣ番号は時
刻５のスケジューラに移される。 ２．上記１で読み出したＶＣ番号をキーとして、時刻管
理テーブルおよびセル間隔管理テーブルにアクセスす
る。 ３．上記２で読み出したデータに従って「送出予定時刻
＋送出セル間隔」を計算し、その結果を「次回送出予定
時刻」とする。図９に示す例では、ＶＣ＃２の送出間隔
が「１０」であるため、４．７＋１０＝１４．７が算出
されている。 ４．上記３で算出した次回送出予定時刻を時刻管理テー
ブルに格納する。 ５．上記３で算出した次回送出予定時刻の整数部の値に
対応するスケジューラにそのＶＣ番号を格納する。図９
に示す例では、時刻１４に対応するスケジューラに「Ｖ
Ｃ＃２」を格納している。

【００５７】上記ＶＣ番号の読出し処理において、ある
ＡＴＭ仮想コネクションの次回送出予定時刻を算出した
際に、現在時刻がその予定時刻を既に越えてしまってい
た場合には、次回予定時刻として現在時刻よりも後の出
来るだけ早い時刻を設定する。

【００５８】このように、ＶＣ指定部３４は、上記Ａ〜
Ｅの中のいずれかの方法によりＡＴＭセルの送出タイミ
ング毎に１つずつＶＣ番号を指定する。ただし、あるタ
イミングにおいてＡＴＭセルを送出すべきＡＴＭ仮想コ
ネクションが存在しない場合には、ＶＣ指定部３４は、
何も指定しない。

【００５９】続いて、読出し順序制御部３５の基本動作
を説明する。読出し順序制御部３５は、ＶＣ指定部３４
により指定されたＡＴＭ仮想コネクション上に多重化す
べきショートセルの品質クラスを指定する。すなわち、
本実施形態の多重化装置は、ＶＣ指定部３４によりある
ＡＴＭ仮想コネクションが指定されると、そのＡＴＭ仮
想コネクションに１つのＡＴＭセルを送出する構成であ
るが、読出し順序制御部３５は、このＡＴＭセルに格納
すべきショートセルを決定するために品質クラスを指定
する。品質クラスが指定されると、ショートセル読出し
部３６は、先に指定されたＶＣ番号に対応するバッファ
の中のその指定された品質クラスに対応するバッファか
らショートセルを読み出す。本実施形態では、品質クラ
スを指定する方法として、以下の４つの方式を提供す
る。方式ａ ：読出し間隔制御方式 この方式は、基本的には、図５に示したＡＴＭ仮想コネ
クションを指定するための方式Ａと同じである。読出し
間隔制御方式に基づいて品質クラスを指定する方法の概
念を図１０に示す。この方式は、各ショートセルの長さ
を考慮していないので、制御が簡単であるが、各品質ク
ラスの帯域を正確に制御できない場合がある。方式ｂ ：クレジット方式（その１） この方式は、基本的には、図６に示したＡＴＭ仮想コネ
クションを指定するための方式Ｂと同じである。ただ
し、この方式では、クレジットは品質クラス毎に設定さ
れる。このとき、クレジットは、「バイト」を単位とし
て設定される。また、ある品質クラスを指定することに
よってその品質クラスに対応するバッファから１つのシ
ョートセルが読み出された場合には、その品質クラスの
クレジットからその読み出されたショートセルの長さだ
け減ずる。クレジット方式その１に基づいて品質クラス
を指定する方法の概念を図１１に示す。方式ｃ ：クレジット方式（その１） この方式は、基本的には、図７に示したＡＴＭ仮想コネ
クションを指定するための方式Ｃと同じである。ただ
し、クレジットの設定方法や演算手法は、上記方式ｂと
同じである。クレジット方式その２に基づいて品質クラ
スを指定する方法の概念を図１２に示す。方式ｄ ：バイト間隔方式 この方式は、基本的には、図８に示したＡＴＭ仮想コネ
クションを指定するための方式Ｄと同じである。ただ
し、この方式では、帯域比率は品質クラス毎に設定され
る。バイト間隔方式に基づいて品質クラスを指定する方
法の概念を図１３に示す。

【００６０】なお、本発明の出願人は、読出し順序制御
部３５の動作に係わる発明について先に特許出願（特願
平９−２４７０９１号：平成９年９月１１日出願）をし
ている。読出し順序制御部３５の詳細な構成および動作
については、その公報を参照されたい。

【００６１】以下、本発明の多重化装置の構成および動
作について詳細に説明する。図１４は、本実施形態のシ
ョートセル多重化装置の詳細な構成図である。ここで、
到着したショートセルを多重化する対象のＡＴＭ仮想コ
ネクションの数が５であり、また、各ショートセルは、
３つの品質クラスの中のいずれか１つが設定されている
ものとする。

【００６２】識別子ラッチ部４１は、多重化装置２２に
設けられる場合と多重化装置１１に設けられる場合とで
その構成が異なる。多重化装置２２に設けられる場合に
は、識別子ラッチ部４１は、ショートセルが到着する
と、そのショートセルが属する品質クラスを識別するた
めに、そのショートセルのヘッダに格納されているＣＩ
Ｄをラッチする。一方、多重化装置１１に設けられる場
合には、各ショートセルは図２(c) に示すデータフォー
マットで処理されるので、識別子ラッチ部４１はそのシ
ョートセルのヘッダに格納されているＣＩＤおよび図２
(c) に示すＡＴＭセルのVPI/VCI をラッチする。

【００６３】品質クラス格納メモリ４２は、各ショート
セルがどの品質クラスに属するのかを示す情報を格納す
る。品質クラス格納メモリ４２の構成は、識別子ラッチ
部４１と同様に、多重化装置２２に設けられる場合と多
重化装置に設けられる場合とでその構成が異なる。品質
クラス格納メモリ４２は、多重化装置２２に設けられる
場合には、図１５(a) に示すように、ＣＩＤをキーとし
て各ＣＩＤに対応する品質クラスおよびＶＣ番号を格納
する。この対応関係は、たとえば、呼の設定時に決定さ
れる。すなわち、各ショートセルコネクションの品質
は、呼の設定時における端末とＡＴＭ網との間の交渉に
より決定される。また、各ショートセルコネクションと
そのショートセルコネクションを多重化すべきＡＴＭ仮
想コネクションとの対応関係も呼の設定時における端末
とＡＴＭ網との間の交渉により決定される。

【００６４】一方、品質クラス格納メモリ４２は、多重
化装置１１に設けられる場合には、図１５(b) に示すよ
うに、ＣＩＤとVPI/VCI との組合せをキーとして各ＣＩ
Ｄに対応する品質クラスを格納する。この対応関係も、
呼の設定時に決定される。

【００６５】したがって、このショートセル多重化装置
にショートセルが到着すると、そのショートセルのＣＩ
Ｄ（またはＣＩＤ＋VPI/VCI ）をキーとして品質クラス
格納メモリ４２がサーチされ、そのショートセルの品質
クラスが識別される。このとき、そのショートセルを多
重化すべきＡＴＭ仮想コネクションを識別するＶＣ番号
も合わせて検出される。識別された品質クラスおよびＶ
Ｃ番号は、書込み制御部４３に通知される。

【００６６】到着したショートセルを格納するためのバ
ッファメモリは、このショートセル多重化装置が収容す
るＡＴＭ仮想コネクション毎に設けられる。ここでは、
ＡＴＭ仮想コネクションＶＣ＃１〜ＶＣ＃５にそれぞれ
対応してバッファメモリ４４−１〜４４−５が設けられ
ている。さらに、各バッファメモリ４４−１〜４４−５
は、それぞれ品質クラス毎に設けられたＦＩＦＯメモリ
４５−１〜４５−３から構成される。各ＦＩＦＯメモリ
４５−１〜４５−３は、それぞれ、書込ポインタ（Ｗ
Ｐ）および読出ポインタ（ＲＰ）を有する。書込ポイン
タは、次のショートセルを書き込む際の書込アドレスで
あり、読出ポインタは、次のショートセルを読み出す際
の読出アドレスである。

【００６７】書込み制御部４３は、到着したショートセ
ルの品質クラスおよびＶＣ番号に従ってそのショートセ
ルを所定のＦＩＦＯメモリに書き込む。たとえば、到着
したショートセルを出力すべきＡＴＭ仮想コネクション
がＶＣ＃１であり、そのショートセルの品質クラスが
「クラス１」であった場合には、書込み制御部４３は、
そのショートセルをバッファメモリ４４−１内のＦＩＦ
Ｏメモリ４５−１に書き込む。なお、ＦＩＦＯメモリの
書込アドレスは、書込ポインタにより認識する。したが
って、他のショートセルが既に書き込まれている場合に
は、書込ポインタに従ったアドレス領域に次のショート
セルが書き込される。

【００６８】バッファメモリ４４−１〜４４−５からシ
ョートセルを読み出す際の処理は、大きく分けると次の
ように整理できる。 １．セル化タイミングに合わせて読出し処理を開始す
る。なお、セル化タイミングとは、このショートセル多
重化装置が各ＡＴＭセルを作成して送出するタイミング
であって、このショートセル多重化装置に収容されるＡ
ＴＭ仮想コネクションが確立される伝送路上にセルフレ
ーム信号が伝送されるタイミングと同期する。セル化タ
イミング信号が入力されると、ＶＣ指定制御部４６がＡ
ＴＭセルを送出すべきＡＴＭ仮想コネクションを識別す
るＶＣ番号を指定し、また、順序指定制御部４７がショ
ートセルを読み出すべき品質クラスを指定する。 ２．指定されたＶＣ番号と送出クラスに対応するＦＩＦ
Ｏメモリからショートセル読み出す。 ３．あるショートセルを１つ読み出した時点でそのショ
ートセルを格納したＡＴＭセルのペイロードに空き領域
が残っているか否かを調べ、残っている場合には、順序
指定制御部４７に対して次に読み出すべき品質クラスを
指定してくれるように要求を出す。順序指定制御部４７
から次の品質クラスの指定を受けると、その指示に従っ
てショートセルを読み出す。このとき、ＶＣ指定制御部
４６は、次のＶＣ番号を指定しない。したがって、読み
出したショートセルを多重化すべきＡＴＭ仮想コネクシ
ョンは変わらない。この処置は、ＡＴＭセルのペイロー
ドの空き領域がなくなるまで繰り返される。 ４．上記３においてＦＩＦＯメモリから読み出した各シ
ョートセルの長さの合計がＡＴＭセルペイロード長以上
になった場合には、そのＡＴＭセルをＶＣ指定制御部４
６により指定されたＶＣ番号に対応するＡＴＭ仮想コネ
クション上に送出する。ここで、ＦＩＦＯメモリから読
み出した各ショートセルの長さの合計がＡＴＭセルペイ
ロード長よりも大きく、全てのショートセルをそのＡＴ
Ｍセルペイロード内に多重化できなかった場合には、多
重化できなかった残りのデータ（最後に読み出したショ
ートセルの一部）を、次のＡＴＭセルに格納できるよう
に保持しておく。

【００６９】図１４において、ショートセル格納メモリ
（バッファメモリ４４−１〜４４−５）から読み出され
たショートセルデータは、セレクタ４９（ＳＥＬ１）に
より１本の線路上に多重化される。セレクタ４９に対す
るセレクト信号は、各ショートセルを読み出す際に使用
されたＶＣ番号と品質クラスとの組合せである。

【００７０】長さ情報ラッチ部５０は、セレクタ４９か
ら出力される各ショートセルのヘッダに格納されている
長さ情報ＬＩをラッチし、読出し制御部４８に通知す
る。ＡＴＭセルヘッダ作成部５１は、ＶＣ指定制御部４
６により指定されるＶＣ番号に対応するVPI/VCI を含む
ＡＴＭヘッダを作成する。そして、ＡＴＭセルヘッダ作
成部５１が作成したＡＴＭヘッダを出力し、続いてその
ＡＴＭヘッダに対応するショートセルデータを出力する
ようにセレクタ５２（ＳＥＬ２）を適当なタイミングで
制御することにより、ＡＴＭセルをＶＣ指定制御部４６
によって指定されたＡＴＭ仮想コネクションに送出す
る。このとき送出されるＡＴＭセルは、図２(b) に示す
データ構成である。なお、図１４においては、図２(b)
に示すスタートフィールドを格納する機能を省略してい
る。

【００７１】次に、ショートセル格納メモリ（バッファ
メモリ４４−１〜４４−５）からショートセルを読み出
す処理を詳細に説明する。ＶＣ指定制御 ＶＣ指定制御部４６は、図５〜図９を参照しながら説明
した方式Ａ〜Ｅに従ってＡＴＭセルを送出するタイミン
グ毎にＡＴＭセルを送出すべきＡＴＭ仮想コネクション
に対応するＶＣ番号を指定する。そして、ＶＣ指定制御
部４６は、そのＶＣ番号を順序指定制御部４７、読出し
制御部４８、およびＡＴＭセルヘッダ作成部５１に通知
する。ＶＣ指定制御部４６の詳細な構成および動作につ
いては後述する。品質クラスの指定方法 品質クラスの指定は、順序指定制御部４７により実行さ
れる。順序指定制御部４７は、ＶＣ指定制御部４６から
指示されるＶＣ番号を受けて、そのＶＣ番号に対応する
ＡＴＭ仮想コネクション上に多重化すべきショートセル
の品質クラスを指定する。また、読出し制御部４８から
指示要求があがったときにも、同様に、品質クラスを指
定する。品質クラスを指定する方法は、図１０〜図１３
を参照しながら説明したが、さらに詳しくは特願平９−
２４７０９１号に開示がある。読み出し制御部 読出し制御部４８は、ＶＣ指定制御部４６により指示さ
れたＶＣ番号および順序指定制御部４７から指示された
品質クラスに従って、該当するＦＩＦＯメモリに格納さ
れているショートセルを１つ読み出すための処理を行
う。ＦＩＦＯメモリの読出しアドレスは、そのＦＩＦＯ
メモリに対応した読出ポインタ（ＲＰ）から求める。

【００７２】図１６は、読出アドレスを作成するユニッ
トの構成例を示す図である。このユニットは、セレクタ
６１を備える。セレクタ６１には、各バッファ４４−１
〜４４−５に設けられる各ＦＩＦＯメモリに対応する読
出ポインタが入力される。セレクタ６１に対するセレク
ト信号は、ＶＣ指定制御部４６により指定されたＶＣ番
号と順序指定制御部４７により指定された品質クラスと
の組合せである。このセレクト信号によりセレクタ６１
を制御することにより、所望の読出アドレスが得られ
る。例えば、セレクト信号として「ＶＣ番号＝＃１」お
よび「品質クラス＝１」が入力されれば、セレクタ６１
は、バッファメモリ４４−１のＦＩＦＯメモリ４５−１
に対応する読出ポインタを読出アドレスとして出力す
る。なお、このＶＣ番号は、セレクタ６１に対するセレ
クト信号（ショートセル格納メモリの選択信号）の上位
側アドレスとなり、この品質クラス番号は、そのセレク
ト信号の下位側アドレスとなる。

【００７３】ショートセルは、可変長のパケットであ
る。したがって、ＡＴＭセルにショートセルを格納する
際には、各ショートセルの長さを認識し、その長さ情報
に基づいてＡＴＭセルにさらに次のショートセルを格納
できるか否かを判断する必要がある。以下、この判断の
ための手法について説明する。

【００７４】各ショートセルの長さは、図２(a) に示し
たように、そのヘッダにＬＩとして示されている。この
長さ情報は、各ショートセルがバッファから読み出され
たときに長さ情報ラッチ部５０により検出され、読出し
制御部４８に通知される。このことにより、読出し制御
部４８は、バッファメモリから読み出したショートセル
のバイト数を認識できる。

【００７５】読出し制御部４８は、ＡＴＭセルのペイロ
ードにバッファメモリから読み出したショートセルを格
納する毎にそのペイロードの残り領域のバイト数を検出
し、その検出したバイト数からショートセルのバイト数
を引算することにより残りバイト数を算出する。ＡＴＭ
セルのペイロードの残りの領域のバイト数が０よりも大
きければ、ＡＴＭセルのペイロードにさらに次のショー
トセルを書き込むことができると判断し、順序指定制御
部４７に対して次の品質クラスを指定してくれるように
要求を伝える。一方、算出された残りバイト数が負の値
となった場合には、その負の値に相当するバイト数のデ
ータ（最後に読み出したショートセルの一部）が当該Ａ
ＴＭセルのペイロードに格納されなかったデータである
ので、そのデータを保持すると共に、そのバイト数およ
び品質クラスも合わせて保持しておく。そして、上記Ａ
ＴＭセルと同一のＡＴＭ仮想コネクションに次に送出さ
れるＡＴＭセルを作成する際に、前回のＡＴＭセルに格
納されなかったショートセルの一部をその次のＡＴＭセ
ルのペイロードの先頭（スタートフィールドを除く）か
らマッピングする。なお、ＡＴＭセルのペイロードの残
りバイト数がちょうど０となったときには、特に処理は
行わない。

【００７６】図１７は、オーバラップ検出時の処理を実
行するユニットの構成例を示す図である。ここでは、シ
ョートセルのヘッダを３バイトとしている。ショートセ
ルのヘッダを３バイトとすると、バッファメモリから読
み出したショートセルの長さは、ＬＩ＋３となる。ここ
で、ＬＩは、ショートセルのペイロードの長さを示すパ
ラメータである。なお、この明細書では、説明を簡単に
するために、「ショートセルの長さ」＝「ＬＩ＋３」と
しているが、ＩＴＵ−ＴのＩ３６３．２では、「ＬＩ＝
０がペイロード長１バイトを示す」を規定されている。
したがって、ＩＴＵ−Ｔの勧告に従ったＬＩ値をそのま
ま使用するのであれば、「ショートセルの長さ」＝「Ｌ
Ｉ＋３＋１」となる。

【００７７】また、先に読み出されてＡＴＭセルのペイ
ロードに格納されているバイト数の合計をＳＢ、前回の
ＡＴＭセルからのオーバラップがある場合のそのオーバ
ラップしたバイト数をＯＶＬとすると、現在のショート
セルを含めた送出バイト数の合計ＳＢは、以下のように
表すことができる。なお、「オーバーラップ」とは、あ
るショートセルの一部があるＡＴＭセルに格納され、そ
のショートセルの残りの部分が他のＡＴＭセルに格納さ
れることである。 ＳＢ＝ＳＢ＋ＬＩ＋３＋ＯＶＬ（バイト） ＡＴＭセルのペイロードを４７バイトとすると、上記の
式で算出したＳＢが４７未満の時は、まだペイロードに
空きが残っているため、順序指定制御部４７に対して指
示要求を出す。ＳＢが４７ちょうどの時には、現在のシ
ョートセルのマッピングによってＡＴＭセルの残りペイ
ロードバイト数がちょうど０となるということなので、
特に何も処理しない。ＳＢが４７を超える場合には、こ
のショートセルのマッピングによってオーバラップが発
生するため、直前に読み出したショートセルの品質クラ
ス番号を次の読出し時まで保持しておく。また、ＳＢ−
４７の計算によってオーバラップしたバイト数を計算し
ておき、これをＯＶＬ値として保持しておく。そして、
当該ＡＴＭセルに格納されなかったショートセルの残り
部分は、次のＡＴＭセルのペイロードの先頭にマッピン
グされる。なお、送出バイト数の合計値ＳＢは、ＡＴＭ
セルの作成開始時にリセットされる。

【００７８】次に、ＶＣ指定制御部４６の構成および動
作について詳細に説明する。図１８は、図５に示した方
式Ａを実現するためのＶＣ指定制御部の構成図である。
図１９は、図１８に示すＶＣ指定制御部の動作を説明す
るフローチャートである。ここでは、ショートセルを格
納したＡＴＭセルを送出すべきＡＴＭ仮想コネクション
が３本（ＶＣ＃１〜ＶＣ＃３）であり、その優先順位
は、＃１→＃２→＃３の順番である。また、ＶＣ＃１〜
ＶＣ＃３に対して予め設定されている読出し間隔は、そ
れぞれ３、５、２である。これらの設定値は、１つのＡ
ＴＭセルに対して割り当てられるタイムスロットを単位
とし、それぞれ読出し間隔設定レジスタ７１−１〜７１
−３に格納される。

【００７９】このＶＣ指定制御部は、ＡＴＭ仮想コネク
ション毎に時刻をカウントするためのカウントメモリ７
２−１〜７２−３を有する。カウントメモリ７２−１〜
７２−３の各カウント値は、ＡＴＭセルを送出するタイ
ミング毎にそれぞれ１ずつカウントアップされる。

【００８０】減算器７３−１〜７３−３は、それぞれ読
出し間隔設定レジスタ７１−１〜７１−３に設定されて
いる設定値からカウントメモリ７２−１〜７２−３に格
納されているカウント値を減算し、Ｚ（＃１）〜Ｚ（＃
３）を生成する。比較器７４〜８０は、Ｚ（＃１）〜Ｚ
（＃３）の大小関係に従って決まる制御信号を出力す
る。たとえば、比較器７５は、Ｚ（＃１）＜Ｚ（＃２）
であり且つＺ（＃１）＜Ｚ（＃３）であった場合、すな
わち、Ｚ（＃１）〜Ｚ（＃３）の中でＺ（＃１）が最小
であった場合に、アンドゲート８２を開くための制御信
号を出力する。なお、比較器７４〜８０の中の１つの比
較器のみがアンドゲートを開くための制御信号を出力す
る。

【００８１】各アンドゲート８１〜８７の一方の入力に
は、それぞれ所定の値が与えられている。これらの値が
ＶＣ番号である。たとえば、アンドゲート８２には、Ｖ
Ｃ番号として「＃１」が与えられている。そして、アン
ドゲート８１〜８７は、比較器７４〜８０から制御信号
として「Ｈ」を受信すると、設定されているＶＣ番号を
出力する。これにより、１つのＶＣ番号が指定される。
ここで指定されるＶＣ番号を送出ＶＣ指示信号と呼ぶ。

【００８２】比較器８８−１〜８８−３は、それぞれＺ
（＃１）〜Ｚ（＃３）が正の値であった場合に「Ｈ」を
出力する。比較器８８−１〜８８−３の全ての出力が
「Ｈ」になると、指定されたＶＣ番号を無効にするため
の信号が出力される。

【００８３】減算器８９−１〜８９−３は、それぞれカ
ウントメモリ７２−１〜７２−３に格納されているカウ
ント値から読出し間隔設定レジスタ７１−１〜７１−３
に設定されている設定値を減算し、Ｋ（＃１）〜Ｋ（＃
３）を生成する。加算器９０−１〜９０−３は、それぞ
れカウントメモリ７２−１〜７２−３に格納されている
カウント値に１を加える。セレクタ９１は、指定された
ＶＣ番号に従ってＡＴＭ仮想コネクション毎に減算器８
９−１〜８９−３または加算器９０−１〜９０−３のう
ちの一方を選択して出力する。たとえば、送出ＶＣ指示
信号が「＃１」であった場合には、セレクタ９１は、減
算器８９−１の出力、および加算器９０−２、９０−３
の出力を選択する。セレクタ９１の出力は、カウントメ
モリ７２−１〜７２−３に転送さる。そして、各カウン
トメモリ７２−１〜７２−３のカウント値は、セレクタ
９１の出力値により更新される。すなわち、指定された
ＶＣ番号に対応するカウントメモリのカウント値は、現
在値から読出し間隔設定レジスタに設定された設定値が
減算された値に更新され、他のカウントメモリのカウン
ト値は、現在値に１が加えられた値に更新される。

【００８４】図１９を参照しながら上記構成のＶＣ指定
制御部の動作を説明する。このフローチャートの処理
は、このショートセル多重化装置が各ＡＴＭセルを送出
するタイミング毎に実行される。

【００８５】ステップＳ１では、ＡＴＭ仮想コネクショ
ン毎に、読出し間隔設定レジスタ７１−１〜７１−３に
設定されている読出し間隔の設定値からカウントメモリ
７２−１〜７２−３に格納されている現在のカウンタ値
を減算した値（差分値）を算出する。なお、各カウント
値は、実質的に、前回のＡＴＭセルの送出時刻からの経
過時間に相当する。

【００８６】ステップＳ２では、ステップＳ１で算出し
た各差分値が正の値であるか否かを調べる。ここで、上
記差分値が正の値をとるということは、当該ＡＴＭ仮想
コネクションにおいて、前回のＡＴＭセルを送出した時
点からの実質的な経過時間が予め設定された間隔に達し
ていないことを示している。

【００８７】上記差分値が０以下であるＡＴＭ仮想コネ
クションが存在するのであれば、ステップＳ３におい
て、差分値の最も小さい（差分値の絶対値が最大）ＡＴ
Ｍ仮想コネクションを選択する。この選択されたＡＴＭ
仮想コネクションに対応するＶＣ番号は、ＶＣ指定制御
部の出力である。なお、複数の差分値が互いに同じであ
った場合には、予め決められた優先順位に従う。一方、
全ての差分値が正であった場合には、ステップＳ４にお
いて、送出クラス指示無効表示を「１」として出力し、
ＶＣ番号の指定を行わない。上記ステップＳ３により指
定されたＶＣ番号に対応するカウントメモリは、ステッ
プＳ５において、現在のカウント値から読出し間隔設定
レジスタに設定されている読出し間隔の設定値を減算し
た値に更新される。そして、指定されなかったＶＣ番号
に対応するカウントメモリは、各カウントメモリ７２−
１〜７２−３のカウント値にそれぞれ１を加える。

【００８８】なお、ステップＳ３では、複数のＡＴＭ仮
想コネクションにおいてＡＴＭセルを送出すべき状態に
到達していた場合には、その中の１つのＡＴＭ仮想コネ
クションのみが選択されるので、他の選択されなかった
ＡＴＭ仮想コネクションについては、ＡＴＭセルを送出
すべき状態であるのも係わらずＡＴＭセルを送出するこ
とができない。すなわち、実際のＡＴＭセルの送出間隔
が設定値よりも長くなってしまう。ところが、この場
合、そのＡＴＭセルを送出できなかったＡＴＭ仮想コネ
クションでは、次の間隔がその分だけ短くなるので、結
果的には、予め決められた帯域が確保される。

【００８９】図２０は、図６に示した方式Ｂを実現する
ためのＶＣ指定制御部の構成図である。このＶＣ指定制
御部は、クレジット方式を採用した構成であり、クレジ
ットの高いＡＴＭ仮想コネクションから順番に指定して
いく。

【００９０】クレジット設定レジスタ１０１−１〜１０
１−３は、それぞれＡＴＭ仮想コネクション毎に設けら
れ、予め決められたクレジットが設定される。また、ク
レジット格納レジスタ１０２−１〜１０２−３は、それ
ぞれＡＴＭ仮想コネクション毎に設けられ、ＡＴＭセル
を読み出す処理に伴って随時更新されるクレジットが書
き込まれる。なお、クレジット格納レジスタ１０２−１
〜１０２−３は、メモリの特定の領域を利用する形態で
あってもよい。

【００９１】ＶＣ番号決定部１０３は、基本的には、図
１８に示した比較器７４〜８０、アンドゲート８１〜８
７、およびオアゲートから構成されるユニットと同じも
のである。ただし、ＶＣ番号決定部１０３は、各ＡＴＭ
仮想コネクションに対応するクレジットの大小関係に従
ってＶＣ番号を出力する。また、ＶＣ番号決定部１０３
では、図１８に示した比較器７４〜８０に設定された比
較条件と異なる比較条件が設定されている。ＶＣ番号決
定部１０３は、最も大きなクレジット値を格納している
クレジット格納レジスタに対応するＡＴＭ仮想コネクシ
ョンを識別するＶＣ番号を出力する。

【００９２】減算器１０５−１〜１０５−３は、それぞ
れクレジット格納レジスタ１０２−１〜１０２−３に格
納されるクレジットから減算指示部１０４により指示さ
れる値を減算する。減算指示部１０４は、ＶＣ番号決定
部１０３により指定されたＶＣ番号に対応するＡＴＭ仮
想コネクションについては「１」を出力し、他のＡＴＭ
仮想コネクションについては「０」を出力する。減算器
１０５−１〜１０５−３の出力は、クレジット格納レジ
スタ１０２−１〜１０２−３を更新する。したがって、
ＶＣ番号決定部１０３により指定されたＡＴＭ仮想コネ
クション対して設けられているクレジット格納レジスタ
は、１だけ減算され、他のクレジット格納レジスタは、
そのままの値を保持する。

【００９３】比較器１０６−１〜１０６−３は、それぞ
れクレジット格納レジスタ１０２−１〜１０２−３に格
納されるクレジットが０以下の値であったときに「Ｈ」
を出力する。比較器１０６−１〜１０６−３の出力がす
べて「Ｈ」であれば、加算器１０７−１〜１０７−３
は、それぞれ減算器１０５−１〜１０５−３の出力にク
レジット設定レジスタ１０１−１〜１０１−３に設定さ
れているクレジットを加算する。そして、クレジット格
納レジスタ１０２−１〜１０２−３は、それぞれ加算器
１０７−１〜１０７−３により更新される。すなわち、
クレジット格納レジスタ１０２−１〜１０２−３に格納
される各クレジットがすべて０以下になると、基本的
に、クレジット設定レジスタ１０１−１〜１０１−３に
設定されている各クレジットがクレジット格納レジスタ
１０２−１〜１０２−３にそれぞれ書き込まれる。

【００９４】図２１は、図７に示した方式Ｃを実現する
ためのＶＣ指定制御部の構成図である。このＶＣ指定制
御部は、クレジット方式を採用した構成であり、クレジ
ットの値が正であるＡＴＭ仮想コネクションの中から順
番にＶＣ番号を指定する。

【００９５】図２１に示す構成では、同一のＶＣ番号を
連続して指定しないようにするために、ＡＴＭ仮想コネ
クション毎に前回指定レジスタ１１１−１〜１１１−３
を備える。前回指定レジスタ１１１−１〜１１１−３
は、前回のＶＣ番号指定処理において対応するＶＣ番号
が指定されたか否かを表す情報を格納する。たとえば、
図２１では、前回の処理において「＃２」が指定された
場合を示している。

【００９６】ＶＣ選択部１１２は、前回指定レジスタ１
１１−１〜１１１−３に格納されている値、およびクレ
ジット格納レジスタ１０２−１〜１０２−３に格納され
ているクレジット値が正の値かどうかを示す信号に従っ
てＶＣ番号を選択する。ＶＣ選択部１１２により実行さ
れるＶＣ選択処理は、図２１に示す表に従う。この表に
示す処理は、たとえば、ハードウェア回路で実現しても
よいし、ソフトウェアで実現してもよい。なお、ＶＣ選
択部１１２の出力である送出ＶＣ指示は、前回指定レジ
スタを更新するための信号として使用される。

【００９７】一例を示す。前回指定したＶＣ番号が２で
あり、また、全てのＡＴＭ仮想コネクションのクレジッ
トが正の値を持つものとする。この状態は、表の下から
２番目のレコードに対応するので、ＶＣ選択部１１２
は、この場合、ＶＣ番号として「＃３」を指定する。

【００９８】なお、図２１に示すＶＣ指定制御部におい
て、クレジット値を更新するための構成は、図２０に示
したＶＣ指定制御部と同じである。図２２は、図８に示
した方式Ｄを実現するためのＶＣ指定制御部の構成図で
ある。このＶＣ指定制御部は、ＡＴＭセル送出間隔指定
方式を採用している。ここでは、絶対時間を使用する方
式を示す。

【００９９】送出予定時刻格納レジスタ１２１−１〜１
２１−３は、ＡＴＭ仮想コネクション毎に設けられ、次
のＡＴＭセルを送出する予定時刻を格納する。セル時刻
カウンタ１２２は、このショートセル多重化装置から出
力されるＡＴＭセルフレーム信号の数をカウントする。
このＶＣ指定制御部は、セル時刻カウンタ１２２のカウ
ント値を基準時刻として使用する。

【０１００】超過量算出部１２３−１〜１２３−３は、
ＡＴＭ仮想コネクション毎に設けられ、それぞれ送出予
定時刻格納レジスタ１２１−１〜１２１−３に格納され
ている予定時刻とセル時刻カウンタ１２２の出力である
基準時刻とを比較する。そして、判定部１２４は、超過
量算出部１２３−１〜１２３−３による比較結果を参照
し、現在時刻が送出予定時刻に到達しているＡＴＭ仮想
コネクションをサーチする。そして、送出予定時刻に対
する超過量が大きいＡＴＭ仮想コネクションから順番に
１つずつ指定していく。

【０１０１】ＶＣ番号を指定すると、次に、ＡＴＭ仮想
コネクション毎に次にＡＴＭセルを送出すべき予定時刻
を計算する。次の予定時刻までの間隔の計算値は、下式
に従う。

【０１０２】間隔＝（１−比率）／比率 ここで、「比率」は、各ＡＴＭ仮想コネクションに対し
て予め割り当てられている帯域の比率であり、帯域比率
レジスタ１２５−１〜１２５−３に格納されている。

【０１０３】次のＡＴＭセルの送出予定時刻は、上記間
隔を用いて定義できる。すなわち、あるＡＴＭセルがそ
のＡＴＭセルの送出予定時刻どうりに送出された場合に
は、次のＡＴＭセルを送出する予定時刻は、以下にな
る。

【０１０４】次の送出予定時刻＝（当該セルの送出開始
時刻）＋（間隔＋１） なお、図２２に示す構成では、指定されたＶＣ番号に対
応するＡＴＭ仮想コネクションの次のＡＴＭセルの送出
予定時刻を上記の式を用いて算出し、他のＡＴＭ仮想コ
ネクションの次のＡＴＭセルの送出予定時刻を上記の式
の第２項目を強制的に０とすることで、送出予定時刻を
変更しないようにしている。即ち、コーダ１２６は、指
定されたＶＣ番号に対応するアンドゲートのみを開くた
めの信号を出力する。アンドゲート１２７−１〜１２７
−３の中のコーダ１２６により指定されたアンドゲート
は、「間隔＋１」を出力し、他のアンドゲートは「０」
を出力する。加算器１２８−１〜１２８−３は、それぞ
れ送出予定時刻格納レジスタ１２１−１〜１２１−３に
格納されている送出予定時刻にアンドゲート１２７−１
〜１２７−３の出力を加算する。そして、送出予定時刻
格納レジスタ１２１−１〜１２１−３は、それぞれ加算
器１２８−１〜１２８−３の出力により更新される。

【０１０５】なお、あるＡＴＭセルを送出予定時刻ちょ
うどに送出できなかった場合には、次の送出予定時刻の
計算では、基準時刻をもともとの送出予定時刻とする必
要があるので、下式に従う。

【０１０６】次の送出予定時刻＝（当該セルの送出予定
時刻）＋（間隔＋１） 図２２に示す構成では、帯域比率設定レジスタ１２５−
１〜１２５−３に設定する情報は、ＡＴＭ仮想コネクシ
ョン毎に割り当てられる送出帯域の比率であるが、
「（１−比率）／比率」を予め計算しておき、その計算
値を用いるようにしてもよい。この値が、ＡＴＭセルの
送出間隔に相当する。この場合には、送出予定時刻を算
出処理を簡略化できる。

【０１０７】また、図２２に示す構成では、ＡＴＭセル
のフレーム数を数えるセル時刻カウンタ１２２を設け、
このカウンタによる絶対時刻を用いて送出時刻を計算し
ているが、相対時刻を用いてＡＴＭセルの送出予定時刻
を決定することもできる。

【０１０８】図２３は、絶対時刻を用いた場合と相対時
刻を用いた場合の送出予定時刻を決定する方法の概念図
である。絶対時刻を用いる場合には、図２３(a) に示す
ように、例えば、時刻Ｔ1 においてＡＴＭセルを送出す
ると、次の送出予定時刻Ｔ2は、Ｔ2 ＝Ｔ1 ＋Ｂ1 であ
り、さらにその次の送出予定時刻Ｔ3 は、Ｔ3 ＝Ｔ2＋
Ｂ1 として表される。すなわち、各ＡＴＭセルの送出予
定時刻は、あるＡＴＭセルの実際の送出時刻を基準とし
て、以降は、その基準時刻に対して送出間隔を次々と加
えた時刻として算出される。

【０１０９】一方、相対時刻を用いる場合には、各ＡＴ
Ｍセルを送出した際に次の送出予定時刻を算出する。例
えば、図２３(b) に示すように、時刻５が送出予定時刻
であった場合において、実際には時刻６にＡＴＭセルが
送出された場合を想定する。ここで、時刻６を基準に次
の送出予定時刻を算出するが、時刻６に送出したＡＴＭ
セルは、予定時刻よりも１セル時間だけ遅れて送出され
ている。この場合、次の送出予定時刻は、当該ＡＴＭセ
ルの送出開始時刻を基準とすると下式で表される。

【０１１０】次の送出予定時刻 ＝（送出間隔）−（当
該ＡＴＭセルの実際の送出時刻−当該ＡＴＭセルの送出
予定時刻） 図２３(b) に示す例においては、Ｔ3 ＝Ｂ1 −（Ｓ2 −
Ｔ2 ）＝４−（６−５）＝３ すなわち、当該ＡＴＭセルの実際の送出時刻から３セル
時間後が次のＡＴＭセルの送出予定時刻である。

【０１１１】図２４(a) は、図９に示した方式Ｅのより
具体的な動作例を示す図である。この図は、時間の経過
に伴ってＶＣスケジューラが順次更新されていく様子を
表している。たとえば、時刻０において「＃０」が読み
出されると、時刻０に対応するＶＣスケジューラから読
み出されなかったＶＣ番号は、時刻１に対応するスケジ
ューラに書き込まれる。

【０１１２】以下では、時刻１における動作を詳細に説
明する。時刻１に対応するスケジューラの先頭には、先
頭から順番に「＃２」「＃１」「＃５」「＃６」が格納
されている。時刻１になると、まず、このスケジューラ
の先頭に格納されているＶＣ番号を１つ読み出す。すな
わち、「＃２」を読み出す。このＶＣ番号が、ＶＣ指定
制御部４６の出力である。

【０１１３】つづいて、時刻１に対応するスケジューラ
から読み出したＶＣ番号をキーとして、図２４(b) に示
す時刻管理テーブルおよびセル間隔管理テーブルから送
出予定時刻データおよびセル送出間隔データを取り出
す。そして、送出予定時刻データにセル送出間隔データ
を加算することにより次のＡＴＭセルを送出する予定時
刻を算出する。この例では、１．７＋５＝６．７が得ら
れている。時刻管理テーブルは、この算出値により更新
される。また、このＶＣ番号を上記算出値の整数部の値
に対応するスケジューラの最後尾に格納する。この例で
は、ＩＮＴ（６．７）＝６が得られるので、時刻６に対
応するスケジューラの最後尾に「＃２」を格納する。

【０１１４】ここで、時刻６に対応するスケジューラに
は、先に８個のＶＣ番号が格納されていたものとする。
このような状態の場合、「＃２」は、時刻１４において
読み出されることになる。したがって、時刻１４におけ
る動作を詳細に説明する。

【０１１５】時刻１４において「＃２」を読み出すと、
そのＶＣ番号をキーとして、図２４(b) に示す時刻管理
テーブルおよびセル間隔管理テーブルから送出予定時刻
データおよびセル送出間隔データを取り出す。ここで
は、送出予定時刻データとして「６．７」が格納されて
いる。したがって、送出予定時刻データにセル送出間隔
データを加算することにより次のＡＴＭセルを送出する
予定時刻を算出すると、６．７＋５＝１１．７が得られ
る。

【０１１６】ところが、現在時刻は、時刻１４であり、
この送出予定時刻を過ぎている。すなわち、この送出予
定時刻は無意味である。この場合、次のＡＴＭセルを送
出する予定時刻として、最も近い未来の時刻を設定す
る。この例では、現在時刻に１を加算して時刻１５を次
の送出予定時刻としている。そして、時刻管理テーブル
に「１５」を書き込み、また、時刻１５に対応するスケ
ジューラに「＃２」を書き込む。

【０１１７】図２５は、ＶＣスケジューラの動作を説明
する図である。ここでは、ある時刻において複数の送出
待ちが発生した場合の処理を説明する。図２５(a) に示
す状態では、時刻１に対応するスケジューラには４つの
ＶＣ番号が格納されており、時刻３に対応するスケジュ
ーラには１つのＶＣ番号が格納されている。この場合、
時刻１では、時刻１に対応するスケジューラの先頭に格
納されているＶＣ番号が読み出される。すなわち、「＃
３」が読み出される。そして、残ったＶＣ番号（「＃
１」、「＃５」、「＃９」）は、本来は時刻１で送出す
べきものであったが、時刻２に対応するスケジューラに
シフトされ、時刻２において処理される。

【０１１８】時刻２において、対応するスケジューラか
ら「＃１」を読み出と、「＃５」および「＃９」が残
る。これらのＶＣ番号が時刻３に対応するスケジューラ
にシフトされるが、このスケジューラには既にＶＣ番号
が格納されている。このような場合には、図２５(b) に
示すように、ある時刻のスケジューラにおいて残された
ＶＣ番号を次の時刻のスケジューラの先頭にマッピング
し、そのスケジューラの先に格納されていたＶＣ番号を
そのマッピングされたＶＣ番号の後ろに続ける。この例
では、時刻３に対応するスケジューラの先頭から順番に
「＃５」「＃９」が格納され、それらに続いて「＃２」
が格納される。

【０１１９】上述のようにしてＶＣ番号の読み出し順番
を制御すると、各ＡＴＭ仮想コネクションを平等に扱う
ことができる。たとえば、図２５の例では、「＃５」お
よび「＃９」の送出予定時刻は時刻１であったのに対
し、「＃２」の送出予定時刻は元々時刻３であった。し
たがって、もし、「＃２」の後ろに「＃５」および「＃
９」を格納すると、「＃５」および「＃９」に対応する
ＡＴＭ仮想コネクションにおける遅延がさらに大きくな
ってしまう。図２５に示す方法でＶＣ番号の読出し順序
を決定すれば、このような特定のＡＴＭ仮想コネクショ
ンにおける遅延が回避される。

【０１２０】図２６(a) は、ＶＣの指定を制御するため
に使用されるメモリ領域の論理構成を示す図である。Ｖ
Ｃスケジューラは、時刻をアドレスとして構成される。
尚、「時刻」は、図２６(b) に示す時刻カウンタにより
生成される値であり、このショートセル多重化装置がＡ
ＴＭセルを送出するタイミング毎に１ずつカウントアッ
プされていく。"HEAD"は、各時刻のスケジューラの先頭
に格納されるＶＣ番号またはその格納アドレス（先頭ア
ドレス）であり、"TAIL"は、各時刻のスケジューラの最
後尾に格納されるＶＣ番号またはその格納アドレス（最
終アドレス）であり、"CNT" は、各時刻のスケジューラ
に格納されるＶＣ番号の数を示す。

【０１２１】チェーン管理テーブルは、ある特定の時刻
のＶＣスケジューラに格納されるＶＣ番号の格納順序を
示す情報を格納する。例えば、「ＶＣ＝２」をキーとし
てこのチェーン管理テーブルにアクセスすると「４」が
得られるが、これは、ＶＣ番号として「＃２」の次に
「＃４」が格納されていることを意味する。すなわち、
図２６(a) に示す例は、「＃２」→「＃４」→「＃１」
→「＃５」という順番でＶＣ番号が格納される状態を示
している。

【０１２２】なお、図２４(a) では、ＶＣ指定制御部の
動作の説明をわかりやすくするためにスケジューラを概
念的に示したが、実際のＶＣスケジューラは、図２６
(a) に示す構成により実現される。

【０１２３】また、図２４(b) では、時刻管理テーブル
およびセル間隔管理テーブルを示したが、実際には、図
２６(c) に示すように、さらにＡＴＭ仮想コネクション
毎に設定／解除フラグが設けられる。設定／解除フラグ
は、当該ＡＴＭ仮想コネクションが現在使用されている
か否かを表す情報である。

【０１２４】図２７は、ＶＣ指定制御部４６が上記方式
Ｅを実行する場合の具体的なメモリ構成の一例である。
図２８〜３０は、上記方式Ｅに従ってＶＣ番号を指定す
る場合のＶＣ指定制御部４６の処理を説明するフローチ
ャートである。このフローチャートは、このショートセ
ル多重化装置がＡＴＭセルを送出するタイミング毎に実
行される。以下では、時刻ｎにおける処理として説明す
る。

【０１２５】ステップＳ１１〜Ｓ１３は、ＶＣ番号を指
定する処理である。ステップＳ１１では、時刻ｎに対応
するＶＣスケジューラから、先頭ＶＣ番号（HeadVC(n)
）、最後尾ＶＣ番号（TailVC(n) ）、ＶＣ番号格納数
（CNT(n)）を読み出す。ステップＳ１２では、ＶＣ番号
格納数が０であるか否かを調べる。ＶＣ番号格納数が０
でなければステップＳ１３へ進み、０であれば、時刻ｎ
においてはＶＣ番号を指定することなく処理を終了す
る。ステップＳ１３では、ステップＳ１１で読み出した
先頭ＶＣ番号を、時刻ｎにおけるＶＣ番号として指定す
る。

【０１２６】ステップＳ２１以降のステップは、ＡＴＭ
セルを送出する予定時刻を決定する処理である。ステッ
プＳ２１では、ＶＣ番号格納数が１であるか否かを調べ
る。ＶＣ番号格納数が１でなければ、すなわち、ＶＣ番
号格納数が２以上であれば、ステップＳ２２へ進み、Ｖ
Ｃ番号格納数が１であれば、時刻n+1 へシフトすべきＶ
Ｃ番号が存在しないので、ステップＳ２２〜Ｓ２７をス
キップする。

【０１２７】ステップＳ２２では、時刻n+1 に対応する
ＶＣスケジューラから、先頭ＶＣ番号（HeadVC(n+1)
）、最後尾ＶＣ番号（TailVC(n+1) ）、およびＶＣ番
号格納数（CNT(n+1)）を読み出す。ステップＳ２３で
は、ステップＳ１１で読み出した先頭ＶＣ番号をキーと
してチェーン管理テーブルから、後続ＶＣ番号（NEXT-V
C ）を読み出す。ステップＳ２４では、時刻n+1 のＶＣ
番号格納数が０であるか否かを調べる。

【０１２８】時刻n+1 のＶＣ番号格納数が０であれば、
ステップＳ２５において、時刻n+1に対応するＶＣスケ
ジューラを次のように更新する。HeadVC(n+1) →NEXT-V
C ；TailVC(n+1) →TailVC(n) ；およびCNT(n+1)→CNT
(n)-1。一方、時刻n+1 のＶＣ番号格納数が０でなけれ
ば、ステップＳ２６において、時刻n+1 に対応するＶＣ
スケジューラを次のように更新する。HeadVC(n+1) →NE
XT-VC ；TailVC(n+1) →TailVC(n+1) ；およびCNT(n+1)
→CNT(n)-1+CNT(n+1) 。そして、ステップＳ２７では、
時刻ｎの最後尾ＶＣ番号をキーとして、チェーン管理テ
ーブルを次のように更新する。NEXT-VC →HeadVC(n+1)
。ステップＳ２８では、時刻ｎに残された不要なデー
タをクリアするために、時刻ｎのＶＣスケジューラを全
て０に更新する。

【０１２９】ステップＳ３１では、時刻ｎの先頭ＶＣ番
号をキーとして、時刻管理テーブルから送出予定時刻
（TIM ）、セル間隔管理テーブルから間隔データ（S
P）、および設定／解除フラグ（Ｅ）を読み出す。ステ
ップＳ３２では、ステップＳ３１で読み出した設定／解
除フラグが設定状態（設定＝１）であるか否かを調べ
る。設定状態であれば、ステップＳ３３へ進み、設定状
態でなければ、以降のステップを実行することなく処理
を終了する。

【０１３０】ステップＳ３３では、ステップＳ１１〜Ｓ
１３に処理において指定されたＶＣ番号に対応するＡＴ
Ｍ仮想コネクション上に次にＡＴＭセルを送出すべき予
定時刻（NTIM）を算出する。すなわち、NTIM = TIM + S
P を算出する。ステップＳ３４では、ステップＳ３３で
算出した次の予定時刻と現在時刻との前後関係を調べ
る。予定時刻が現在時刻よりも後であれば、ステップＳ
４１へ進み、予定時刻が現在時刻よりも前であれば、ス
テップＳ５１へ進む。

【０１３１】ステップＳ４１では、まず、ステップＳ３
３で算出した予定時刻（NTIM）の整数部の値（ｓ）を求
める。すなわち、s = INT(NTIM) を実行する。そして、
その値に対応するＶＣスケジューラから先頭ＶＣ番号
（HeadVC(s) ）、最後尾ＶＣ番号（TailVC(s) ）、およ
びＶＣ番号格納数（CNT(s)）を読み出す。ステップＳ４
２では、時刻ｓのＶＣ番号格納数が０であるか否かを調
べる。

【０１３２】時刻ｓのＶＣ番号格納数が０であれば、ス
テップＳ４３において、時刻ｓに対応するＶＣスケジュ
ーラを次のように更新する。HeadVC(s) →HeadVC(n) ；
TailVC(s) →HeadVC(n) ；およびCNT(s)→1 。一方、時
刻ｓのＶＣ番号格納数が０でなければ、ステップＳ４４
において、時刻ｓに対応するＶＣスケジューラを次のよ
うに更新する。HeadVC(s) →HeadVC(s) ；TailVC(s) →
HeadVC(n) ；およびCNT(s)→CNT(s)+1。ステップＳ４５
では、時刻ｓの最後尾ＶＣ番号をキーとして、チェーン
管理テーブルを次のように更新する。NEXT-VC →HeadVC
(n) 。そして、ステップＳ４６では、時刻ｎ先頭ＶＣ番
号をキーとして、時刻管理テーブルを以下のように更新
する。TIM →NTIM。

【０１３３】一方、ステップＳ５１では、時刻n+1 に対
応するＶＣスケジューラから先頭ＶＣ番号（HeadVC(n+
1) ）、最後尾ＶＣ番号（TailVC(n+1) ）、およびＶＣ
番号格納数（CNT(n+1)）を読み出す。ステップＳ５２で
は、時刻n+1 のＶＣ番号格納数が０であるか否かを調べ
る。

【０１３４】時刻n+1 のＶＣ番号格納数が０であれば、
ステップＳ５３において、時刻n+1に対応するＶＣスケ
ジューラを次のように更新する。HeadVC(n+1) →HeadVC
(n)；TailVC(n+1) →HeadVC(n) ；およびCNT(n+1)→1
。一方、時刻n+1 のＶＣ番号格納数が０でなければ、
ステップＳ５４において、時刻n+1 に対応するＶＣスケ
ジューラを次のように更新する。HeadVC(n+1) →HeadVC
(n+1) ；TailVC(n+1) →HeadVC(n) ；およびCNT(n+1)→
CNT(n+1)+1。ステップＳ５５では、時刻n+1 の最後尾Ｖ
Ｃ番号をキーとして、チェーン管理テーブルを次のよう
に更新する。NEXT-VC →HeadVC(n) 。そして、ステップ
Ｓ５６では、時刻ｎ先頭ＶＣ番号をキーとして、時刻管
理テーブルを以下のように更新する。TIM →n+1 。

【０１３５】図３１は、ＡＴＭ仮想コネクションを設定
する際にＶＣ指定制御部により実行される処理を説明す
るフローチャートである。ここでは、現在時刻を時刻ｍ
として説明する。

【０１３６】ステップＳ６１では、セル間隔管理テーブ
ルにおいて、新たに確立されるＡＴＭ仮想コネクション
を識別するＶＣ番号（NEWVC ）をキーとして、そのＡＴ
Ｍ仮想コネクションのセル送出間隔を設定する。また、
上記ＡＴＭ仮想コネクションに対応するＶＣ番号の設定
／解除フラグを設定状態（Ｅ＝１）にする。ステップＳ
６２では、時刻m+1 に対応するＶＣスケジューラから、
先頭ＶＣ番号（HeadVC(m+1) ）、最後尾ＶＣ番号（Tail
VC(m+1) ）、及びＶＣ番号格納数（CNT(m+1)）を読み出
す。ステップＳ６３では、時刻m+1 のＶＣ番号格納数が
０であるか否かを調べる。

【０１３７】時刻m+1 のＶＣ番号格納数が０ならば、ス
テップＳ６４において、時刻m+1 に対応するＶＣスケジ
ューラを次のように更新する。HeadVC(m+1) →NEWVC ；
TailVC(m+1) →NEWVC ；およびCNT(m+1)→1 。一方、時
刻m+1 のＶＣ番号格納数が０でなければ、ステップＳ６
５において、時刻m+1 に対応するＶＣスケジューラを次
のように更新する。HeadVC(m+1) →HeadVC(m+1) ；Tail
VC(n+1) →NEWVC ；およびCNT(m+1)→CNT(m+1)+1。そし
て、ステップＳ６６では、時刻m+1 の最後尾ＶＣ番号を
キーとして、チェーン管理テーブルを次のように更新す
る。NEXT-VC →NEWVC 。

【０１３８】なお、上記実施例では、各種の設定情報の
格納・保持のためにメモリを用いていたが、フリップフ
ロップ等のラッチ手段やレジスタによって構成しても良
い。また、ショートセル格納用のバッファについては、
論理的にＡＴＭ仮想コネクションＶＣ毎、かつ品質クラ
ス毎に分割してあれば良く、共通メモリ構成で実現する
ことができる。共通メモリ構成とすれば、メモリの使用
効率が向上し、多重化装置のハードウェア量を減らすこ
とができる。

【０１３９】上記実施例では、ＡＡＬタイプ２のショー
トセルを採り上げて説明したが、本発明で言う「ショー
トセル」は、ＡＡＬタイプ２に限定されるものではな
く、他の形態のパケット、特に、可変長パケットも含
む。

【０１４０】

【発明の効果】本発明によれば、複数のショートセルコ
ネクションを１本のＡＴＭコネクションに多重化させる
装置において、複数のＡＴＭコネクションを統括的に扱
えるようにしたので、多重化効率が向上する。また、こ
の結果、ショートセル多重化装置自体のコストを低く抑
えることができる。

【図面の簡単な説明】

【図１】本発明のショートセル多重化装置が適用される
一実施形態のシステムの構成図である。

【図２】(a) は、ショートセル、(b) および(c) は、Ａ
ＡＬ−ＣＵセルのフォーマットを示す図である。

【図３】本実施形態のショートセル多重化装置のブロッ
ク図である。

【図４】ショートセル格納部の構成図である。

【図５】セル送出間隔カウント方式に基づいてＶＣを指
定する方法の概念を説明する図である。

【図６】クレジット方式（その１）に基づいてＶＣを指
定する方法の概念を説明する図である。

【図７】クレジット方式（その２）に基づいてＶＣを指
定する方法の概念を説明する図である。

【図８】セル間隔指定方式（その１）に基づいてＡＴＭ
仮想コネクションを指定する方法の概念を説明する図で
ある。

【図９】セル間隔指定方式（その２）に基づいてＡＴＭ
仮想コネクションを指定する方法の概念を説明する図で
ある。

【図１０】読出し間隔制御方式に基づいて品質クラスを
指定する方法の概念を説明する図である。

【図１１】クレジット方式（その１）に基づいて品質ク
ラスを指定する方法の概念を説明する図である。

【図１２】クレジット方式（その２）に基づいて品質ク
ラスを指定する方法の概念を説明する図である。

【図１３】バイト間隔方式に基づいて品質クラスを指定
する方法の概念を説明する図である。

【図１４】本実施形態のショートセル多重化装置の詳細
な構成図である。

【図１５】品質クラス格納メモリの構成図である。

【図１６】読出アドレスを作成するユニットの構成例を
示す図である。

【図１７】オーバラップ検出時の処理を実行するユニッ
トの構成例を示す図である。

【図１８】図５に示した方式を実現するためのＶＣ指定
制御部構成図である。

【図１９】図１８に示すＶＣ指定制御部の動作を説明す
るフローチャートである。

【図２０】図６に示した方式を実現するためのＶＣ指定
制御部の構成図である。

【図２１】図７に示した方式を実現するためのＶＣ指定
制御部の構成図である。

【図２２】図８に示した方式を実現するためのＶＣ指定
制御部の構成図である。

【図２３】ＡＴＭセルの送出予定時刻を決定する方法の
概念図であり、(a) は絶対時刻を用いた場合、(b) は相
対時刻を用いた場合である。

【図２４】ＶＣ指定方法の一例を示す図である。

【図２５】ＶＣスケジューラの動作を説明する図であ
る。

【図２６】(a) および(c) は、ＶＣの指定を制御するた
めに使用されるメモリ領域の論理構成図であり、(b)
は、時刻カウンタの構成図である。

【図２７】ＶＣ指定制御部の具体的なメモリ構成の一例
である。

【図２８】方式Ｅに従ってＶＣ番号を指定する場合のＶ
Ｃ指定制御部の処理を説明するフローチャート（その
１）である。

【図２９】方式Ｅに従ってＶＣ番号を指定する場合のＶ
Ｃ指定制御部の処理を説明するフローチャート（その
２）である。

【図３０】方式Ｅに従ってＶＣ番号を指定する場合のＶ
Ｃ指定制御部の処理を説明するフローチャート（その
３）である。

【図３１】ＡＴＭ仮想コネクションを設定する際にＶＣ
指定制御部により実行される処理を説明するフローチャ
ートである。

【図３２】ＣＬＡＤの構成図である。

【図３３】ショートセルをＡＴＭセルのペイロードに格
納する処理を概念的に示す図である。

【符号の説明】

１０ 交換機 １１ 多重化装置 ２０ 基地局 ２１ ショートセル組立分解部 ２２ 多重化装置 ３１ ショートセル識別部 ３２ ショートセル格納部 ３３ ショートセル書込み部 ３４ ＶＣ指定部 ３５ 読出し順序制御部 ３６ ショートセル読出し部 ４１ 識別子ラッチ部 ４２ 品質クラス格納メモリ ４３ 書込み制御部 ４４−１〜４４−５ バッファメモリ（ＡＴＭ仮想コネ
クション毎） ４５−１〜４５−３ ＦＩＦＯメモリ（品質クラス毎） ４６ ＶＣ指定制御部 ４７ 順序指定制御部 ４８ 読出し制御部 ５０ 長さ情報ラッチ部 ５１ ＡＴＭセルヘッダ作成部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 次雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 佐々木 博 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 佐々木 隆行 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内

Claims (21)

【特許請求の範囲】
1. 【請求項１】 固定長パケット伝送網に確立される複数
   の仮想コネクションを収容し、ショートセルを上記複数
   の仮想コネクションに多重化するショートセル多重化装
   置であって、 到着したショートセルを送出すべき仮想コネクションを
   識別する識別手段と、 上記識別手段により識別された仮想コネクションに基づ
   いて上記ショートセルを格納する格納手段と、 予め決められたアルゴリズムに従って上記複数の仮想コ
   ネクションの中から順番に仮想コネクションを指定する
   指定手段と、 その指定手段により指定された仮想コネクションに基づ
   いて上記格納手段からショートセルを読み出す読出し手
   段と、 その読出し手段により読み出されたショートセルを固定
   長パケットに格納し、その固定長パケットを上記指定手
   段により指定された仮想コネクションに送出する送出手
   段と、 を有するショートセル多重化装置。
2. 【請求項２】 上記格納手段は、仮想コネクション毎に
   設けられる複数のＦＩＦＯメモリで構成され、 上記読出し手段は、上記指定手段により指定された仮想
   コネクションに対応するＦＩＦＯメモリから、送出すべ
   き固定長パケットのペイロードを満たすまでショートセ
   ルを読み出す請求項１に記載のショートセル多重化装
   置。
3. 【請求項３】 固定長パケット伝送網に確立される複数
   の仮想コネクションを収容し、ショートセルを上記複数
   の仮想コネクションに多重化するショートセル多重化装
   置であって、 到着したショートセルを送出すべき仮想コネクションお
   よびそのショートセルが属する品質クラスを識別する識
   別手段と、 仮想コネクション毎かつ品質クラス毎に分割され、上記
   識別手段により識別された仮想コネクションおよび品質
   クラスにより指定される領域に上記ショートセルを格納
   する格納手段と、 予め決められたアルゴリズムに従って上記複数の仮想コ
   ネクションの中から順番に仮想コネクションを指定する
   指定手段と、 予め決められたアルゴリズムに従った順番で品質クラス
   を指定する品質クラス指定手段と、 上記指定手段により指定された仮想コネクションおよび
   上記品質クラス指定手段により指定された品質クラスに
   対応する上記格納手段内の領域からショートセルを読み
   出す読出し手段と、 その読出し手段により読み出されたショートセルを固定
   長パケットに格納し、その固定長パケットを上記指定手
   段により指定された仮想コネクションに送出する送出手
   段と、 を有するショートセル多重化装置。
4. 【請求項４】 上記複数の仮想コネクションに対してそ
   れぞれ固定長パケットを送出する間隔が予め決められて
   おり、 上記指定手段は、仮想コネクション毎に前回の固定長パ
   ケットを送出した時刻からの経過時間を計時するカウン
   タを備え、あるカウンタにより計時される経過時間がそ
   のカウンタに対応する仮想コネクションに対して設定さ
   れている送出間隔に達したとき、その仮想コネクション
   を指定する請求項１に記載のショートセル多重化装置。
5. 【請求項５】 上記複数の仮想コネクションに対して優
   先順位が与えられており、 上記指定手段は、複数のカウンタによりそれぞれ計時さ
   れる経過時間がそれら各カウンタにそれぞれ対応する仮
   想コネクションに対して設定されている送出間隔に達し
   たときには、上記優先順位に従ってそれらの仮想コネク
   ションから１つを指定する請求項４に記載のショートセ
   ル多重化装置。
6. 【請求項６】 上記複数の仮想コネクションに対してそ
   れぞれ予め初期読出しクレジットを割り当てておき、 上記指定手段は、読出しクレジットが最も多い仮想コネ
   クションを指定し、指定した仮想コネクションに対応す
   る読出しクレジットから１を減算し、全ての仮想コネク
   ションに対応する読出しクレジットがある閾値以下にな
   った場合に現在の読出しクレジット値に上記初期読出し
   クレジットを加算する請求項１に記載のショートセル多
   重化装置。
7. 【請求項７】 上記指定手段は、直前に指定した仮想コ
   ネクションを記憶しておき、複数の読出しクレジットが
   上記閾値以上であるときには、それら複数の仮想コネク
   ションの中で上記記憶してある仮想コネクション以外の
   仮想コネクションを指定する請求項６に記載のショート
   セル多重化装置。
8. 【請求項８】 上記閾値を０とする請求項６または７に
   記載のショートセル多重化装置。
9. 【請求項９】 上記複数の仮想コネクションに対してそ
   れぞれ固定長パケットの送出間隔を与えておき、 上記指定手段は、上記与えられた送出間隔に基づいて仮
   想コネクション毎にそれぞれ次の固定長パケットを送出
   するための予定時刻を算出し、現在時刻がその予定時刻
   に達した仮想コネクションを指定する請求項１に記載の
   ショートセル多重化装置。
10. 【請求項１０】 上記複数の仮想コネクションに対して
    優先順位が与えられており、 上記指定手段は、現在時刻が複数のコネクションの予定
    時刻に達している場合には、上記優先順位に従ってそれ
    らの仮想コネクションから１つを指定する請求項９に記
    載のショートセル多重化装置。
11. 【請求項１１】 上記指定手段は、現在時刻が複数のコ
    ネクションの予定時刻に達しており、且つそれらの予定
    時刻が互いに同じである場合には、上記優先順位に従っ
    てそれらの仮想コネクションから１つを指定する請求項
    １０に記載のショートセル多重化装置。
12. 【請求項１２】 上記複数の仮想コネクションの中の仮
    想コネクションｉに対して割り当てられる帯域比率をＢ
    i とした場合、仮想コネクションｉの送出間隔を、（１
    −Ｂi ）／Ｂi により与える請求項９に記載のショート
    セル多重化装置。
13. 【請求項１３】 上記複数の仮想コネクション毎の送出
    間隔は、それぞれ上記複数の仮想コネクションが確立さ
    れる伝送路に固定長パケットを送出する間隔を単位とし
    て与えられる請求項９に記載のショートセル多重化装
    置。
14. 【請求項１４】 上記指示手段は、当該多重化装置から
    送出する固定長パケットの数をカウントするカウンタを
    備え、そのカウンタのカウント値により与えられる絶対
    時刻を用いて、各仮想コネクションにおいて次の固定長
    パケットを送出する予定時刻を求める請求項９に記載の
    ショートセル多重化装置。
15. 【請求項１５】 上記指示手段は、仮想コネクション毎
    に、ある固定長パケットの実際の送出時刻、その固定長
    パケットの送出予定時刻、および送出間隔によって決ま
    る相対時刻を用いて次の固定長パケットを送出する予定
    時刻を求める請求項９に記載のショートセル多重化装
    置。
16. 【請求項１６】 上記指定手段は、 時刻に対応して各仮想コネクションの識別番号を格納す
    るＦＩＦＯメモリと、 現在時刻に対応するＦＩＦＯメモリの先頭に格納されて
    いる識別番号を読み出し、その識別番号に対応する仮想
    コネクションを指定する手段と、 上記指定された仮想コネクションにおける次の固定長パ
    ケットの送出予定時刻を算出し、その送出予定時刻に対
    応するＦＩＦＯメモリにその仮想コネクションの識別番
    号を書き込む手段と、 現在時刻に対応するＦＩＦＯメモリから読み出されなか
    った識別番号を次の時刻に対応するＦＩＦＯメモリの先
    頭に書き込む手段と、 を含む請求項１に記載のショートセル多重化装置。
17. 【請求項１７】 上記指定手段は、算出した送出予定時
    刻が現在時刻よりも前であったときには、上記仮想コネ
    クションの識別番号を現在時刻の次の時刻に対応するＦ
    ＩＦＯに書き込む請求項１６に記載のショートメモリ多
    重化装置。
18. 【請求項１８】 上記指定手段は、前回算出した送出予
    定時刻を時刻計算の基準時刻とする請求項１６に記載の
    ショートセル多重化装置。
19. 【請求項１９】 上記各時刻毎に設けられるＦＩＦＯメ
    モリは、チェーンメモリを用いてその中に格納する情報
    の順番を表す構成である請求項１６に記載のショートセ
    ル多重化装置。
20. 【請求項２０】 上記指定手段は、 送出した固定長パケットの数を時刻としてカウントする
    時刻カウンタと、 時刻毎に先頭アドレス、最終アドレス、および格納する
    情報の数を格納するスケジューラテーブルと、 上記スケジューラテーブルに格納される情報の格納順序
    を表すチェーンを格納するチェーン管理テーブルと、 仮想コネクション毎に次の送出予定時刻を格納する時刻
    管理テーブルと、 仮想コネクション毎に固定長パケットの送出間隔を格納
    する間隔管理テーブルと、 を有する請求項１６に記載のショートセル多重化装置。
21. 【請求項２１】 上記格納手段は、複数の仮想コネクシ
    ョンにより共有される共通メモリである請求項１に記載
    のショートセル多重化装置。