JP2007259274A - 再送制御回路、送信装置、再送制御方法及び再送制御プログラム - Google Patents
再送制御回路、送信装置、再送制御方法及び再送制御プログラム Download PDFInfo
- Publication number
- JP2007259274A JP2007259274A JP2006083359A JP2006083359A JP2007259274A JP 2007259274 A JP2007259274 A JP 2007259274A JP 2006083359 A JP2006083359 A JP 2006083359A JP 2006083359 A JP2006083359 A JP 2006083359A JP 2007259274 A JP2007259274 A JP 2007259274A
- Authority
- JP
- Japan
- Prior art keywords
- retransmission
- information
- data
- time
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims description 51
- 230000008569 process Effects 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 abstract description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000007726 management method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000005352 clarification Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/188—Time-out mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1874—Buffer management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】低消費電力で再送管理を行う再送制御回路を提供する。
【解決手段】送信先に送信すべきデータの再送を制御するための再送制御回路は、再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込む書込部と、上記メモリから上記再送情報を読み出す読出部と、上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を、現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する制御部とを備える。
【選択図】 図2
【解決手段】送信先に送信すべきデータの再送を制御するための再送制御回路は、再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込む書込部と、上記メモリから上記再送情報を読み出す読出部と、上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を、現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する制御部とを備える。
【選択図】 図2
Description
本発明は、送信先に送信すべきデータの再送を制御するための再送制御回路、送信装置、再送制御方法及び再送制御プログラムに関する。
無線通信等を行う通信装置には、送信済みの送信データに応じて再送時刻や再送先などからなる再送情報を設定し、この再送情報に基づいて再送処理を行うものがある。このような通信装置では、再送情報を一時的にメモリ又はレジスタ等に記憶して管理する再送制御回路が広く用いられている。この再送制御回路では、所定時間間隔毎に再送情報を現在時刻と比較し、現在時刻を経過した再送時刻を含む再送情報に応じて再送処理を開始する(特許文献1参照)。
ここで、従来の再送制御回路が行う現在時刻と再送時刻との比較処理について説明する。まず、図10に示す再送制御回路200は、再送先(Node)毎に再送時刻を記憶する複数のレジスタ201と、これら複数のレジスタ201毎に、比較処理を行う複数の比較部202とを備える。再送制御回路200は、所定時間間隔でレジスタ201毎に記憶されている再送情報を全て読み出し、読み出した再送情報を比較部202で現在時刻と比較して、現在時刻が再送時刻を経過したか否かを判断して再送処理トリガを所定の送信処理手段へ出力する。そして、この送信処理手段は、再送処理トリガが入力されると再送処理を開始する。
次に、図11に示す再送制御回路300は、アドレスAddr毎に割り当てられた記憶領域毎に再送情報を記憶するメモリ301と、各記憶領域に記憶されている再送情報から再送時刻TxTimeを読み出す読出部302と、読出部302により読み出された再送時刻TxTimeを現在時刻と比較する比較処理を行う比較部303とを備える。再送制御回路300は、所定時間間隔毎にメモリ301に記憶されている再送情報を全て読出部302が読み出して比較部303で現在時間と比較し、再送情報を現在時刻が経過したか否かを判断して再送処理トリガを出力する。
また、再送制御回路200、300では、通信装置が備える受信手段により受信される送信先からのACK信号に応じて、再送する必要のない再送情報をレジスタ201及びメモリ301から削除する処理も行っている。
しかしながら、図10に示す比較処理では、レジスタの数と同数の比較回路が必要となるため、管理する再送情報が多くなると比較回路の処理量や回路規模が増大してしまった。また、図11に示す比較処理では、所定時間間隔内でメモリに記憶されている全ての再送情報を読出部が読み出して比較回路により現在時刻と比較するので、管理する再送情報が多くなると所定時間間隔内に行う処理量が増加するため、処理速度を速くしなければならなかった。したがって、従来の再送制御回路では、管理する再送情報の数が多くなると、消費される電力が増大してしまった。
本発明は、このような実情に鑑みて提案されたものであり、低消費電力で再送情報の管理を行う再送制御回路及び送信装置及び再送制御方法及び再送制御プログラムを提供することを目的とする。
上述の課題を解決するために、本発明に係る再送制御回路は、送信先に送信すべきデータの再送を制御するための再送制御回路であって、再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込む書込部と、上記メモリから上記再送情報を読み出す読出部と、上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する制御部とを備える。
また、本発明に係る送信装置は、送信先に送信すべきデータの再送を制御するための再送制御回路を備える送信装置であって、上記再送制御回路は、再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込む書込部と、上記メモリから上記再送情報を読み出す読出部と、上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する制御部とを備える。
また、本発明に係る再送制御方法は、送信先に送信すべきデータの再送を制御するための制御回路の再送制御方法であって、再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込み、上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する。
また、本発明に係る再送制御プログラムは、送信先に送信すべきデータの再送を制御するための再送制御回路により実行される再送制御プログラムであって、再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込み、上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する。
本発明は、メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行するので、管理する再送情報の数が変わっても所定時間毎に現在時刻と比較する再送情報が変化しない。
したがって、本発明は、管理する再送情報が多くなっても、所定時間毎に行う再送時刻と現在時刻とを比較する比較処理の処理量が多くならないので、再送制御を行う制御回路の消費電力の増加を抑えることができる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
まず、通信装置が備える送信制御回路100の構成と動作について、図1を参照して説明する。送信制御回路100は、複数の送信先へ送信信号を送信する制御回路であって、新規データ入力部101と、送信先選択部102と、送信バッファ103と、送信信号生成部104と、再送用タイマ1とから構成されている。
新規データ入力部101は、送信制御回路100に入力されるデータから、送信先(送信Node)とそのデータのパケット数とパケットサイズとからなる送信Node情報を読み出して、送信先選択部102へ供給するとともに、送信データを送信バッファ103へ供給する。また、新規データ入力部101は、送信Node情報とともに送信トリガを、送信先選択部102へ供給する。
送信先選択部102は、新規データ入力部101から送信トリガが供給されると、新規データ入力部101から供給される送信Node情報に基づいて送信先を選択し、選択された送信先の送信Node情報と送信トリガを送信信号生成部104へ供給する。
送信バッファ103は、新規データ入力部101から供給される送信データを記憶する。また、送信バッファ103は、送信データを送信信号生成部104へ供給する。
送信信号生成部104は、送信先選択部102から送信トリガが供給されると、送信データを送信バッファ103から読み出す。そして、送信信号生成部104は、送信バッファ103から読み出した送信データから所定の通信規格に基づいた送信信号を生成し、送信Node情報に応じた送信先へ送信する。さらに、送信信号生成部104は、送信時刻及び送信トリガに基づいて再送Node情報を生成して再送用タイマ1へ供給する。ここで、再送Node情報は、送信信号を再送する再送処理を行うために用いられる情報であって、再送時刻と再送先とから構成されている。
なお、再送Node情報を生成するタイミングは任意であるが、本実施形態では、送信信号生成部104による送信処理が完了したタイミングにて書込を行うものとして、以下説明を行う。但し、「送信処理が完了したタイミング」とは、送信データが送信先にて正常に受信され、この送信先からACKフレームが返信されてきたタイミングを指すものではなく、あくまでも、送信元から送信先への送信が完了したタイミングを指すものとする。また、再送Node情報は、初回の送信時のみならず、これ以降に同一パケットを再送する時にも生成されて、再送用タイマ1に供給されることとなる。
再送用タイマ1は、送信信号生成部104から供給される再送Node情報の再送時刻が現在時刻を経過すると、再送トリガと再送Node情報を送信先選択部102へ供給する。以下では、本実施形態に係る再送管理回路である再送用タイマ1の構成と動作に注目して詳細(実施例1〜3)に説明する。
<実施例1>
再送用タイマ1は、図2に示すように、リングバッファ11と、書込部12と、読出部13と、現在時刻計測部14と、比較部15とから構成されている。
再送用タイマ1は、図2に示すように、リングバッファ11と、書込部12と、読出部13と、現在時刻計測部14と、比較部15とから構成されている。
リングバッファ11は、アドレスAddr毎に割り当てられた複数の記憶領域を有し、同時に書込読出可能な記憶媒体である。具体的に、リングバッファ11は、例えば、Dual Port RAMなどの2つのアクセスポートを備える記憶媒体により実現される。リングバッファ11は、これらの記憶領域毎に、送信先Nodeと再送時刻TxTimeからなる再送Node情報を記憶することにより、送信処理が完了した送信先への再送を管理するために用いられる。なお、リングバッファ11上の各記憶領域に対して、どのようにアドレスAddrを割り当てるかに関しては任意であるが、本実施形態においては、各記憶領域に対して0〜255番までのアドレスAddrが割り当てられており、且つ、各アドレスAddrに対応した記憶領域に対して、1つの再送Node情報が格納されるようになっているものとして以下説明を行う。
書込部12は、送信信号生成部104から供給される再送Node情報を書込ポインタが指し示すアドレスAddrに対応した記憶領域に書き込む。そして、かかる再送Node情報の書込処理が完了した後に、書込部12は、書込ポインタが指し示すアドレスAddrをインクリメントするようになっている(換言するならば、再送Node情報の書込対象アドレスが1つ変化する)。この結果、書込ポインタの指し示すアドレスに変化が生じ、次に送信処理が完了した場合、当該パケットに対応した再送Node情報は、リングバッファ11上の次のアドレスAddrに対応した記憶領域に書き込まれることとなる。
読出部13は、リングバッファ11内に記憶されている再送Node情報の内、最も書込時刻の古い再送Node情報を読み出す。すなわち、読出部13は、読出ポインタが指し示すアドレスAddr(このアドレスAddrは、後述のように再送Node情報の読み出しタイミングにてインクリメントされるものであるため、常に記憶時刻の最も古い再送Node情報に対応した記憶領域を指し示すこととなる)の記憶領域から再送先Nodeと再送時刻TxTimeとを読み出す。そして読出部13は、読み出した再送先Node及び再送時刻TxTimeを比較部15へ供給する。
現在時刻計測部14は、所定のクロック発振回路を用いて現在時刻を計測して、現在時刻情報を比較部15へ供給する。
比較部15は、読出部13から供給される再送Node情報の再送時刻TxTimeを、現在時刻計測部14が計測する現在時刻と比較する。比較部15は、この比較処理を所定時間間隔毎(例えば9μs毎)に行い、再送時刻を現在時刻が経過しているものと判定すると、再送トリガ及び再送Node情報を送信先選択部102に供給するとともに読出部13に読出ポインタが指し示すアドレス番号を「1」だけインクリメントさせる。
このようにして、比較部15から供給される再送Node情報等に基づき、送信先選択部102において、再送対象となる送信先が選択され、選択された送信先に対して再送処理が実行される。また、読出ポインタの指し示すアドレスAddrの変化に伴い、読出アドレスが1つ後ろのアドレスへと遷移して、読出対象となる再送Node情報が1つ後ろのアドレスAddrに対応した記憶領域内のものに変更される。
一方、かかる再送処理の終了後、送信信号生成部104においては、再送対象となった送信先に対応する再送Node情報が、再度、生成されて書込部12に供給され、書込部12によりリングバッファ11へ書き込まれる。この結果、再送されたパケットが、再度、再送対象として管理されることとなるが、通信帯域の利用効率の観点から再送回数を制限するようにしても良い。
ここで、以上の機能を実現するに際し、1つ留意すべき点がある。それは、リングバッファ11に格納された再送Node情報をどのタイミングにて消去するかということである。
例えば、上記のごとく送信先への送信処理が完了したタイミングにおいて再送Node情報を生成するようにした場合、リングバッファ11内には、送信の完了した送信先及び再送の完了した送信先の、全てに対応した再送Node情報が格納されることとなる。すなわち、この構成の下では、実際に受信側において正常に受信されたパケットに対応した再送Node情報までがリングバッファ11に記憶され続け、再送対象として管理されてしまうことになる。もちろん、このような事態を無視したとしても格別、発明性を否定する事象が発生する訳ではないが、伝送帯域の有効利用及びデータ管理の観点からは、送信に失敗した送信データのみを再送対象とすることが望ましい。
かかる観点から、本実施形態にかかる再送用タイマ1では、再送Node情報の格納後、受信側から送信されたACK信号が受信された時点で再送Node情報をリングバッファ11から消去する処理を実行するようになっている(この場合における消去処理は、リングバッファ11に対する記憶順序とは無関係に実行され、この結果、リングバッファ11は、例えば、歯抜け状態にて再送Node情報を記憶した状態となる)。また、比較部15から再送トリガが出力されて、パケットの再送処理が実行された場合についてもリングバッファ11から再送Node情報を消去するようになっている(この場合における消去処理は、リングバッファ11に対して最も古く記憶された再送Node情報に対してのみ実行される)。
なお、具体的な消去処理の内容に関しては、任意であり、例えば、ACK信号が受信された時点で再送Node情報を消去し、当該情報の後続レコード(すなわち、当該再送Node情報よりも時間的に後にリングバッファ11に格納された再送Node情報)を前詰めするようにしても良い。但し、本実施形態においては、説明の明確化のため、ACK信号の受信時に当該ACK信号に対応した再送Node情報の値を「0」に置換するものとする。そして、再送対象を選択する際、再送Node情報の値が「0」であれば、当該再送Node情報に対応した処理を実行せず、後続の再送Node情報に基づく処理を継続し、再送の不要な送信データに対応した再送処理が実行されることを有効に防止するものとする。なお、この際の具体的な処理内容に関しては図3を参照して後述する。
次に、書込ポインタ及び読出ポインタが指し示すアドレスAddr番号を変更する処理に関して、図3を用いて詳細に説明する。まず、書込ポインタの変更処理に関して説明する。
ステップS1において、書込部12は、書込ポインタが現在指し示しているアドレスAddr番号が255であるか否かを判断し、その番号が255でないと判断するとステップS2へ進み、その番号が255であると判断するとステップS3に進む。
ステップS2において、書込部12は、書込ポインタが指し示すアドレスAddr番号をインクリメントして、当該処理工程を終了する。
ステップS3において、書込ポインタは、指し示すアドレスAddr番号を0に変更して、当該処理工程を終了する。
この処理工程により、書込ポインタは、リングバッファ11の最上位アドレス番号である255を指し示した後に、最下位アドレス番号である0に変更される。
また、読出ポインタも、書込ポインタと同様に図3に示す処理工程に従って、指し示すアドレスAddrの番号が変更される。
したがって、リングバッファ11は、書込ポインタ及び読出ポインタが互いに同方向に巡回して指し示すアドレスAddr番号を変更することにより、再送Node情報を循環的に書込及び読出可能な構成となっている。
次に、再送用タイマ1における再送Node情報の管理処理工程に関して詳細に説明する。初期段階では、書込ポインタ及び読出ポインタは、互いに同じアドレス番号を指し示している。また、上述したように、書込ポインタではリングバッファ11に再送Node情報の書き込みが完了した後に変更され、読出ポインタでは再送トリガが送信先選択部102に供給されるのと同時に変更される。すなわち、書込ポインタ及び読出ポインタでは、指し示すアドレスAddrの番号を変更するタイミングが異なる。よって、それぞれのポインタが指し示すアドレスAddrは、本管理処理が開始されてから徐々に変化していくことになる。
送信信号生成部104から再送用タイマ1に再送Node情報が供給されると、書込部12は、書込ポインタが指し示しているアドレスAddrに該当する記憶領域に、それぞれ再送先Nodeと再送時刻TxTimeを書き込む。続いて、書込部12は、書込ポインタが指し示すアドレスAddr番号を上述した変更処理に従って変更する。
一方、読出部13は、所定時間間隔毎に読出ポインタが指し示すアドレスの記憶領域から、それぞれ再送先Nodeと再送時刻TxTimeとを読み出して、比較部15へ供給する。
比較部15は、読出部13から供給される再送時刻TxTimeを、現在時刻計測部14が計測する現在時刻と比較して、現在時刻がこの再送時刻TxTimeを経過したと判断すると、再送Node情報を送信先選択部102に供給するとともに、読出部13に読出ポインタが指し示すアドレスAddr番号を上述した変更処理に従って変更させる。
ここで、具体例として、図4(A)に示す4つの送信先(端末A、B、C、D)に送信信号が送信信号生成部104により順次送信されたものとし、再送用タイマ1は、図4(B)に示す4つの再送Node情報を管理するものとする。この場合において、再送用タイマ1では、書込ポインタ及び読出ポインタによりリングバッファ11が循環的に書込・読出可能な構成となっているので、例えば図5に示すように再送時刻に基づいて(端末A)→(端末B)→(端末C)→(端末D)の順に各記憶領域に書き込まれると、その後、同様の順番で読出処理が行われる。
したがって、比較部15は、所定時間毎に現在時刻と比較する再送Node情報の数が常に1つなので、管理する再送Node情報の数が多くなっても、それに応じて所定時間間隔毎に行われる比較処理量が増加しない。
特に、再送用タイマ1の処理が専用の回路によって実装される場合には、管理する再送Node情報の数が多くなった場合、リングバッファ11の記憶容量を大きくしなければならないが、比較部15に該当するハードウェアの回路規模が大きくならないので、上述した従来の再送管理回路に比べて、回路内で消費される電力を削減することができる。
<実施例2>
図6に示すように、複数のパケットに連結して送信フレームを作成して送信信号を生成する送信方式がある。送信制御回路100がこのような送信方式を用いて通信を行う場合、送信信号生成部14は、再送先Nodeと再送時刻TxTimeに加えて連結された再送パケット数と再送パケットサイズとからなる再送Node情報を生成する。これにより、再送用タイマ1のリングバッファ11は、図7に示すように、再送先毎の再送Node情報がアドレスAddrの記憶領域毎に記憶され、パケット毎に再送Node情報をアドレスAddrに記憶される場合に比べて、記憶容量を削減することができる。
図6に示すように、複数のパケットに連結して送信フレームを作成して送信信号を生成する送信方式がある。送信制御回路100がこのような送信方式を用いて通信を行う場合、送信信号生成部14は、再送先Nodeと再送時刻TxTimeに加えて連結された再送パケット数と再送パケットサイズとからなる再送Node情報を生成する。これにより、再送用タイマ1のリングバッファ11は、図7に示すように、再送先毎の再送Node情報がアドレスAddrの記憶領域毎に記憶され、パケット毎に再送Node情報をアドレスAddrに記憶される場合に比べて、記憶容量を削減することができる。
また、送信先選択部102は、再送Node情報に加えられている再送パケット数や再送パケットサイズを用いて、より複雑な送信選択を行うことができる。具体的に、送信先選択部102は、再送パケット数や再送パケットサイズが大きい場合、その送信先が選択される可能性を高くするなど、再送Node情報に基づいて最適な送信選択が実現されることにより、送信効率の向上を図ることができる。
<実施例3>
以下では、ACK信号に応じて再送用タイマ1が行う再送処理について説明する。
以下では、ACK信号に応じて再送用タイマ1が行う再送処理について説明する。
再送用タイマ1では、上述したように、ACK信号に応じて再送する必要がなくなった再送Node情報を、リングバッファ11から削除する。これに対して、本実施例に係る再送用タイマ1では、書込部12にACK信号に応じて再送Node情報を更新させることで、再送する必要のなくなった再送Node情報に対して再送処理を行わないようにする。したがって、以下、ACK信号に応じた再送Node情報の更新処理に関して、図8を参照して詳細に説明する。
初期段階において、通信装置がACK信号を受信すると、再送用タイマ1には、このACK信号に基づいた情報が供給される。具体的に、ACK信号に基づいた情報とは、正常に送信が完了された受領パケット数とその受領パケットサイズから構成される。
ステップS11において、再送用タイマ1は、供給されたACK情報に応じた再送Node情報の再送先を、リングバッファ11の記憶領域から検索して、その記憶領域に記憶されている再送Node情報を読み出す。例えば、ACK信号が端末Cから返信されてくると、再送用タイマ1は、リングバッファ11の記憶領域からアドレス番号2を指し示して、この記憶領域から再送Node情報を読み出す。
ステップS12において、再送用タイマ1は、ACK信号から正常に受信が完了した受領パケット数と受領パケットサイズ分を、それぞれ再送Node情報の再送パケット数と再送パケットサイズから差し引く。例えば、再送先の端末Cの再送Node情報は、再送パケット数が3で、再送パケットサイズが300とする。そして、ACK情報の受領パケット数が1で受領パケットサイズが100であった場合には、当該処理工程により、再送Node情報の再送パケット数が2に、再送パケットサイズが200に変更される。
ステップS13において、再送用タイマ1は、書込部12に、読み出したアドレスAddrの記憶領域に変更した新たな再送Node情報を書き込ませる。例えば、読み出されたアドレスAddr番号が2であった場合、書込部12は、アドレスAddr番号2の記憶領域に新たな再送Node情報を書き込んで、本処理を終了する。
このようにして、再送用タイマ1は、ACK信号に応じて受領されたパケット数とそのパケットサイズを変更する。また、書込部12は、本更新処理に関係なく、図3に示した処理工程に従って書込ポインタが指し示すアドレスAddr番号をインクリメントしつつ、順次送信信号生成部104から供給される再送Node情報の書込処理を行う。
一方、読出部13は、上述した読出処理に加えて、さらに図9に示す処理を行う。
ステップS21において、読出部13は、読出ポインタが指し示すアドレスAddrの記憶領域から再送Node情報を読み出して、この再送Node情報の再送パケット数が0であるか否かを判断する。ここで、読出部13は、再送パケット数が0であると判断するとステップS23へ進み、再送パケット数が0でないと判断するとステップS22へ進む。
ステップS22において、読出部13は、読み出した再送Node情報を比較部15へ供給する。ここで、比較部15は、上述した比較処理を行って、その後再送開始要求を送信先選択部102へ供給する。
ステップS23において、読出部13は、図3に示したステップS1〜S3に従って、読出ポインタの変更処理を行う。
以上のように、読出部13は、ACK信号に応じて変更された再送Node情報の再送パケット数が0であると、この再送Node情報を比較部15へ供給せずに読出ポインタが指し示すアドレスAddr番号をインクリメントする。すなわち、再送用タイマ1は、再送パケット数が0である再送先への不要な再送処理を送信先選択部102に開始させないようにする。
ところで、上述したように、一般的にACK信号に応じて再送する必要がなくなった再送情報は、書込ポインタ及び読出ポインタの変更処理に何ら関係なく、メモリから削除される。さらに、削除された記憶領域を読出ポインタが示さないようにする必要がある。よって、再送用タイマは、このアドレス番号以降の記憶領域に記憶されている再送Node情報を1つづつ移動させて、間引きされているメモリの記憶領域を詰める。
これに対して、図9に示す読出処理を行う再送用タイマ1では、記憶領域から再送Node情報の削除および移動の処理を行う必要がなく、処理量を減少することができる。特に、この再送用タイマ1をハードウェアで実装する場合には、処理量の減少に応じて回路規模と消費電力を削減することができる。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
1 再送用タイマ、11 リングバッファ、12 書込部、13 読出部、14 現在時刻計測部、15 比較部、100 送信制御部、101 新規データ入力部、102 送信先選択部、103 送信バッファ、104 送信信号生成部
Claims (7)
- 送信先に送信すべきデータの再送を制御するための再送制御回路であって、
再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込む書込部と、
上記メモリから上記再送情報を読み出す読出部と、
上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する制御部とを備えることを特徴とする再送制御回路。 - 上記メモリは、リングバッファとして構成され、
上記書込部は、上記再送情報の書き込みに際して、上記リングバッファ上のアドレスを示す書込ポインタを順次インクリメントしつつ上記再送情報を書き込み、
上記読出部は、上記リングバッファ上において読出ポインタが示すアドレスに対応する記憶領域から再送情報を読み出して上記制御部へ供給し、
上記制御部は、上記読出部から供給される再送情報に含まれる再送時刻を現在時刻が経過したと判断すると、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行するとともに上記読出部に上記読出ポインタが指し示すアドレス番号をインクリメントさせることを特徴とする請求項1記載の再送制御回路。 - 上記再送情報は、上記再送時刻に加えて上記再送対象となるデータの再送パケット数及びその再送パケットサイズからなり、
上記制御部は、上記再送パケット数及びそのパケットサイズを所定の送信先選択回路へ供給し、
上記再送パケット数及び再送パケットサイズに基づいて上記送信先選択回路に上記送信先の選択を行わせることを特徴とする請求項2記載の再送制御回路。 - 上記書込部は、所定の受信手段により受信されるACK信号に応じて、上記リングバッファに記憶されている上記再送情報に含まれる上記再送パケット数を変更し、
上記読出部は、上記読出ポインタが指し示すアドレスの記憶領域から読み出した再送情報の上記再送パケット数が0であるか否かを判断し、上記再送パケット数が0であると上記制御部に再送情報を供給せずに上記読出ポインタが指し示すアドレス番号をインクリメントし、上記送信パケット数が0でないと判断すると上記制御部に再送情報を供給して上記読出ポインタが指し示すアドレス番号をインクリメントすることを特徴とする請求項3記載の再送制御回路。 - 送信先に送信すべきデータの再送を制御するための再送制御回路を備える送信装置であって、
上記再送制御回路は、
再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込む書込部と、
上記メモリから上記再送情報を読み出す読出部と、
上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行する制御部とを備えることを特徴とする送信装置。 - 送信先に送信すべきデータの再送を制御するための制御回路の再送制御方法であって、
再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込み、
上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻を現在時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行することを特徴とする再送制御方法。 - 送信先に送信すべきデータの再送を制御するための再送制御回路により実行される再送制御プログラムであって、
再送対象となるデータの各々に対応して生成され、当該データの再送時刻を含む再送情報をメモリに書き込み、
上記メモリに記憶された再送情報中、最も古い再送時刻の再送情報に含まれる再送時刻と比較し、当該比較結果に応じて当該再送情報に対応するデータの再送処理を実行することを特徴とする再送制御プログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083359A JP2007259274A (ja) | 2006-03-24 | 2006-03-24 | 再送制御回路、送信装置、再送制御方法及び再送制御プログラム |
US11/724,298 US7881201B2 (en) | 2006-03-24 | 2007-03-15 | Resending control circuit, sending device, resending control method and resending control program |
KR1020070026474A KR20070096822A (ko) | 2006-03-24 | 2007-03-19 | 재송 제어 회로, 송신 장치, 재송 제어 방법 및 재송 제어프로그램 |
CN2007100900151A CN101043300B (zh) | 2006-03-24 | 2007-03-23 | 重新发送控制电路、控制方法以及发送装置 |
US12/974,046 US8385203B2 (en) | 2006-03-24 | 2010-12-21 | Resending control circuit, sending device, resending control method and resending control program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083359A JP2007259274A (ja) | 2006-03-24 | 2006-03-24 | 再送制御回路、送信装置、再送制御方法及び再送制御プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007259274A true JP2007259274A (ja) | 2007-10-04 |
Family
ID=38633022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006083359A Pending JP2007259274A (ja) | 2006-03-24 | 2006-03-24 | 再送制御回路、送信装置、再送制御方法及び再送制御プログラム |
Country Status (4)
Country | Link |
---|---|
US (2) | US7881201B2 (ja) |
JP (1) | JP2007259274A (ja) |
KR (1) | KR20070096822A (ja) |
CN (1) | CN101043300B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8151155B2 (en) * | 2008-06-06 | 2012-04-03 | Redpine Signals, Inc. | Packet Re-transmission controller for block acknowledgement in a communications system |
CN101656726A (zh) * | 2009-09-21 | 2010-02-24 | 中兴通讯股份有限公司 | 一种数据传输方法、服务器和数据传输系统 |
CN103186432B (zh) * | 2011-12-27 | 2016-05-04 | 宇龙计算机通信科技(深圳)有限公司 | 终端和终端异常关机的处理方法 |
CN103684655B (zh) * | 2012-08-31 | 2017-03-15 | 展讯通信(天津)有限公司 | 译码校验装置和方法、译码装置和方法以及接收端 |
CN103870360A (zh) * | 2014-03-18 | 2014-06-18 | 广州市纬志电子科技有限公司 | 一种中央控制主机行为状态记录及调取方法 |
JP6540340B2 (ja) * | 2015-07-31 | 2019-07-10 | 富士通株式会社 | 関数呼び出し情報収集方法及び関数呼び出し情報収集プログラム |
CN107256707B (zh) * | 2017-05-24 | 2021-04-30 | 深圳市冠旭电子股份有限公司 | 一种语音识别方法、系统及终端设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0865331A (ja) * | 1994-08-17 | 1996-03-08 | Nissin Electric Co Ltd | 監視制御装置 |
JPH1165961A (ja) * | 1997-08-27 | 1999-03-09 | Fuji Xerox Co Ltd | 電子メールシステム、クライアント、およびサーバ |
JP2001160842A (ja) * | 1999-12-03 | 2001-06-12 | Nec Corp | データ通信システム及び方法 |
JP2005005968A (ja) * | 2003-06-11 | 2005-01-06 | Nec Corp | 再送バッファ制御装置、再送バッファ制御方法および通信装置 |
JP2005260375A (ja) * | 2004-03-09 | 2005-09-22 | Ntt Docomo Inc | 移動通信システム、移動端末及びネットワーク側対向装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2784664B2 (ja) | 1989-06-09 | 1998-08-06 | 富士重工業株式会社 | 点火時期学習制御方法 |
JP3584684B2 (ja) | 1997-06-20 | 2004-11-04 | トヨタ自動車株式会社 | 車両用エンジンの懸架装置 |
US6035335A (en) * | 1997-08-26 | 2000-03-07 | International Business Machines Corporation | Optimistic, eager rendezvous transmission system and combined rendezvous system for message processing, and related data structures |
JP3765914B2 (ja) * | 1997-10-13 | 2006-04-12 | 富士通株式会社 | ショートセル多重化装置 |
JP3011159B2 (ja) | 1997-11-06 | 2000-02-21 | 日本電気株式会社 | Atm通信制御装置 |
US6907005B1 (en) * | 2000-07-24 | 2005-06-14 | Telefonaktiebolaget L M Ericsson (Publ) | Flexible ARQ for packet data transmission |
KR100525381B1 (ko) * | 2000-10-14 | 2005-11-02 | 엘지전자 주식회사 | 차세대 이동통신 시스템 기지국에서의 시스템 정보 방송구현 방법 |
FR2825865A1 (fr) * | 2001-06-06 | 2002-12-13 | Koninkl Philips Electronics Nv | Retransmission selective de paquets avec controle temporel a l'emission |
US7269172B2 (en) * | 2003-01-07 | 2007-09-11 | Sun Microsystems, Inc. | Method and device for managing transmit buffers |
US7457641B1 (en) * | 2004-11-24 | 2008-11-25 | Nortel Networks Limited | Method and apparatus for increasing capacity for wireless data transmissions |
-
2006
- 2006-03-24 JP JP2006083359A patent/JP2007259274A/ja active Pending
-
2007
- 2007-03-15 US US11/724,298 patent/US7881201B2/en not_active Expired - Fee Related
- 2007-03-19 KR KR1020070026474A patent/KR20070096822A/ko not_active Application Discontinuation
- 2007-03-23 CN CN2007100900151A patent/CN101043300B/zh not_active Expired - Fee Related
-
2010
- 2010-12-21 US US12/974,046 patent/US8385203B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0865331A (ja) * | 1994-08-17 | 1996-03-08 | Nissin Electric Co Ltd | 監視制御装置 |
JPH1165961A (ja) * | 1997-08-27 | 1999-03-09 | Fuji Xerox Co Ltd | 電子メールシステム、クライアント、およびサーバ |
JP2001160842A (ja) * | 1999-12-03 | 2001-06-12 | Nec Corp | データ通信システム及び方法 |
JP2005005968A (ja) * | 2003-06-11 | 2005-01-06 | Nec Corp | 再送バッファ制御装置、再送バッファ制御方法および通信装置 |
JP2005260375A (ja) * | 2004-03-09 | 2005-09-22 | Ntt Docomo Inc | 移動通信システム、移動端末及びネットワーク側対向装置 |
Also Published As
Publication number | Publication date |
---|---|
US8385203B2 (en) | 2013-02-26 |
CN101043300A (zh) | 2007-09-26 |
US7881201B2 (en) | 2011-02-01 |
CN101043300B (zh) | 2010-06-09 |
US20070297444A1 (en) | 2007-12-27 |
KR20070096822A (ko) | 2007-10-02 |
US20110126070A1 (en) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007259274A (ja) | 再送制御回路、送信装置、再送制御方法及び再送制御プログラム | |
JP4452690B2 (ja) | 電子装置、その制御方法、ホスト装置及びその制御方法 | |
US20060179181A1 (en) | Apparatus and method for controlling direct memory access | |
US8230138B2 (en) | Memory control device, data processor, and data read method | |
JP2019106697A (ja) | 相互接続ネットワークでのメッセージ再送遅延を動的に管理するための方法及びデバイス | |
JP5330549B2 (ja) | ストレージ機能を持つ通信装置 | |
EP4270902A1 (en) | Data conversion method and apparatus, and storage medium and electronic apparatus | |
US20110082995A1 (en) | Information processing apparatus | |
JP2007221522A (ja) | ポーリング装置及び端末装置及びポーリング方法及びプログラム | |
KR100694242B1 (ko) | 기억 장치 | |
JP2002084316A (ja) | 可変長パケット書き込み及び読み出し回路 | |
JP4696500B2 (ja) | メモリ管理方法および装置 | |
JP2003203490A (ja) | 半導体記憶装置、制御装置、および半導体記憶装置の制御方法 | |
CN116501268B (zh) | 应用于ddr phy的数据读取方法 | |
JP6878705B1 (ja) | 通信装置、通信システム、通信方法、およびプログラム | |
JP5907558B2 (ja) | マルチインターバルタイマ並びにその制御装置、制御方法及び制御プログラム | |
CN113709061A (zh) | 一种报文转发的方法和电路 | |
JP2007094734A (ja) | 半導体ディスク装置、該装置へのデータ書き込み方法、プログラム及び記憶媒体 | |
JPH04277850A (ja) | ディスクリプタ制御方式 | |
CN117827733A (zh) | 双核处理器的通讯方法、装置、设备及存储介质 | |
JP2020170448A (ja) | 情報処理システム | |
CN118301070A (zh) | 一种高效跨层消息转发电路及控制方法 | |
JP2006091966A (ja) | メモリ制御装置 | |
JP2005141677A (ja) | Icカード用通信ライブラリ及びicカード | |
KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |