JP4452690B2 - 電子装置、その制御方法、ホスト装置及びその制御方法 - Google Patents
電子装置、その制御方法、ホスト装置及びその制御方法 Download PDFInfo
- Publication number
- JP4452690B2 JP4452690B2 JP2005516088A JP2005516088A JP4452690B2 JP 4452690 B2 JP4452690 B2 JP 4452690B2 JP 2005516088 A JP2005516088 A JP 2005516088A JP 2005516088 A JP2005516088 A JP 2005516088A JP 4452690 B2 JP4452690 B2 JP 4452690B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- block size
- host device
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Credit Cards Or The Like (AREA)
Description
本発明は、電子装置、その制御方法、ホスト装置及びその制御方法に関する。
近年、不揮発性メモリと他の機能とを搭載したＩＣカード（電子装置に含まれる。）が開発され、市場に普及してきた。例えば、フラッシュメモリと無線通信機能とを搭載したＩＣカードをＰＤＡ（Personal Digital Assistants、ホスト装置）に装着し、ＩＣカードが受信した映像データ及び音声データをＰＤＡに転送し、ＰＤＡのディスプレイ及びスピーカから映像データ及び音声データを出力する、という技術が実現されつつある。
また従来から、ＰＤＡ等のホスト装置がＩＣカードにデータを転送し、ＩＣカードのフラッシュメモリに記憶する機能が実用化されている。
また従来から、ＰＤＡ等のホスト装置がＩＣカードにデータを転送し、ＩＣカードのフラッシュメモリに記憶する機能が実用化されている。
一般に、ホスト装置とＩＣカードとの間で行われるデータ転送は、ホスト装置をマスターとするマスター／スレーブ方式の通信で行われる。ホスト装置がコマンドをＩＣカードに送信し、それに対してＩＣカードがレスポンスをホスト装置に返す。コマンド及びレスポンスを送受信した後、必要に応じて更にデータ転送を行うことが出来るホスト装置及びＩＣカードがある。ホスト装置は、データ転送のタイミング及び転送するデータのサイズを決定し、それに従ってＩＣカードはデータを受信又は送信する。
ホスト装置とＩＣカードとの間でのデータ転送の一つにマルチブロック転送と呼ばれる方法がある。マルチブロック転送とは、データが所定以上の長さを有する場合（典型的には所定のブロックサイズ以上の長さを有する場合）、（１）そのデータを所定のブロックサイズの複数のデータブロックに分割し、（２）その後複数のデータブロックを断続的に転送する方法である。
ホスト装置は、１データブロックのブロックサイズを決定し、データ転送を開始する前にＩＣカードにブロックサイズの情報を送信する。具体的には、ホスト装置は、１バイトのブロックサイズの設定データを含むコマンド（「第１のブロックサイズ設定コマンド」と呼ぶ。）をＩＣカードに送信し、ＩＣカードは、受信したブロックサイズのデータをＩＣカード内のレジスタに設定する。
通常、ホスト装置はＩＣカードからＩＣカードの送受信用のデータバッファの容量を読み出して、ブロックサイズをその容量以下の大きさに設定する。
ところが、汎用のＩＣカードは様々なホスト装置に装着可能である。ホスト装置は汎用の種々のＩＣカード（いずれのＩＣカードも同一の規格に従う。）を装着可能である。それ故に、ホスト装置によっては、ＩＣカードのデータバッファの容量を読み出すことなく又は間違った値を読み出して、ＩＣカードのデータバッファの容量よりも大きいブロックサイズを設定してしまう場合がある。
ところが、汎用のＩＣカードは様々なホスト装置に装着可能である。ホスト装置は汎用の種々のＩＣカード（いずれのＩＣカードも同一の規格に従う。）を装着可能である。それ故に、ホスト装置によっては、ＩＣカードのデータバッファの容量を読み出すことなく又は間違った値を読み出して、ＩＣカードのデータバッファの容量よりも大きいブロックサイズを設定してしまう場合がある。
ホスト装置からＩＣカードに、データバッファの容量よりも大きいサイズのデータブロックが送られてきた場合、ＩＣカードのデータバッファはオーバーフローを起こす。又、ホスト装置がＩＣカードに、データバッファの容量よりも大きいサイズのデータブロックを送信することを要求した場合、ＩＣカードはそのデータブロックを送信することが出来ない。そのためＩＣカードは、データバッファの容量より大きいブロックサイズの設定コマンドを受信した場合、エラー情報をホスト装置に送信する必要がある。
ホスト装置は、ブロックサイズの設定コマンドに対するレスポンスとしてエラー情報を受信した場合、データバッファの容量以下の大きさのブロックサイズの設定コマンドを新たに送信する必要がある。
ホスト装置は、ブロックサイズの設定コマンドに対するレスポンスとしてエラー情報を受信した場合、データバッファの容量以下の大きさのブロックサイズの設定コマンドを新たに送信する必要がある。
ＩＣカードは、ブロックサイズの設定データを含む第１のブロックサイズ設定コマンドを受信する。ブロックサイズの設定データがバッファ容量より大きい場合には、ＩＣカードは第１のブロックサイズ設定コマンドに対するレスポンスにエラー情報を含めてホスト装置に送信する。これにより、ＩＣカードのデータバッファがブロックサイズの送受信時にオーバーフローすることを未然に防ぐ。
ホスト装置からＩＣカードにデータを送信する場合（ホスト装置がＩＣカードにデータ書き込み指令を送信した場合）について説明する。ホスト装置は、まず転送するデータを所定のブロックサイズで分割して複数のデータブロックを生成する。次にホスト装置は、ＩＣカードに複数のデータブロックを順に送信する。
ＩＣカードからホスト装置にデータを送信する場合（ホスト装置がＩＣカードにデータ読み出し指令を送信した場合）について説明する。ＩＣカードは、まず転送するデータをホスト装置が設定したブロックサイズで分割して複数のデータブロックを生成する。次にＩＣカードは、ホスト装置に複数のデータブロックを順に送信する。
マルチブロック転送は、複数のデータブロックを断続的に送るため、大量のデータを高速で転送するのに効果的である。
マルチブロック転送は、複数のデータブロックを断続的に送るため、大量のデータを高速で転送するのに効果的である。
特開平１１−２９８４５０号公報に、シリアルデータ転送時にオーバーフローが発生した場合にエラー信号をホスト装置に送信する従来例のＩＣカードが開示されている。従来例のＩＣカードは、内蔵するＣＰＵを介さずにホスト装置にエラー信号を送信する。従来例のＩＣカードは、内蔵する受信データバッファがオーバーフローを発生した場合に、ホスト装置にエラー情報を送信する。
従来、マルチブロック転送におけるブロックサイズの設定は、ブロックサイズの設定データを含む第１のブロックサイズ設定コマンドでのみ行われていた。第１のブロックサイズ設定コマンドが含むことができるブロックサイズ設定データは、プロトコルにより例えば１バイトと決められている。
ＩＣカードのメモリ容量が増大し、ＩＣカードとホスト装置との間で大量のデータが転送されるようになってくると、ブロックサイズの設定データは１バイトでは不足するようになる。しかし、コマンドの中に１バイトのデータ領域のみを割り当てた第１のブロックサイズ設定コマンドを用いて、ホスト装置がＩＣカードに２バイトのブロックサイズのデータを送信することは出来ない。
そこで、従来の第１のブロックサイズ設定コマンドに加えて、ホスト装置が２バイト以上のブロックサイズのデータをＩＣカードに送信可能なコマンド（「第２のブロックサイズ設定コマンド」と呼ぶ。）を用いることが提案されている。
第２のブロックサイズ設定コマンドは、コマンドの中にブロックサイズの設定データを有しない。第２のブロックサイズ設定コマンドは、（１）ホスト装置がブロックサイズの設定データを送信するというコマンドを送信し、（２）ＩＣカードからのレスポンスを受信し、（３）その後に、ブロックサイズの設定データを送信する、というプロトコルで送信される。
ホスト装置とＩＣカードとはコマンド−レスポンス−データという順でやり取りする。そのため、ＩＣカードはブロックサイズの設定データがデータバッファ容量より大きい場合に、設定データが大きすぎるというエラー情報をレスポンスに含めることができない。
第２のブロックサイズ設定コマンドを用いた場合、ＩＣカードはブロックサイズの設定データがそのデータバッファ容量より大きい場合に、ホスト装置にエラー情報をレスポンスとして送ることが出来ないという問題があった。
ブロックサイズを設定するのに第１のブロックサイズ設定コマンドと第２のブロックサイズ設定コマンドの両方を使用可能にすると、使用するコマンドによって、ブロックサイズの設定に関するエラー情報がＩＣカードからホスト装置に返ってくる場合と返ってこない場合とが発生する。このため、ホスト装置の設計が複雑になるという問題があった。
そこで、データを送るタイミングをレスポンスの前にして、コマンド−データ−レスポンスという順にすることも考えられる。このプロトコルに従ってホスト装置がＩＣカードにブロックサイズ設定コマンドを送信した場合、ＩＣカードはレスポンスを返す前にブロックサイズの設定データを受信する。それ故に、ブロックサイズが大き過ぎる場合はエラー情報をレスポンスとして返すことができる。
しかし、このプロトコルに従ったデータ転送において、例えばコマンドにエラーがあった場合（例えばコマンドが、ＩＣカードが処理できないようなデータをホスト装置から送信するコマンドである場合）、ＩＣカードはすぐにエラー情報をレスポンスとして返せない。そのため、無駄に多量のデータが転送されてしまうという問題があった。
しかし、このプロトコルに従ったデータ転送において、例えばコマンドにエラーがあった場合（例えばコマンドが、ＩＣカードが処理できないようなデータをホスト装置から送信するコマンドである場合）、ＩＣカードはすぐにエラー情報をレスポンスとして返せない。そのため、無駄に多量のデータが転送されてしまうという問題があった。
特許文献１に記載の従来例のＩＣカードは、データを受信して、受信データバッファがオーバーフローを発生した時に、エラー信号をホスト装置に送信する。そのため、ホスト装置からのデータの送信が無駄になってしまう。ホスト装置は、ＩＣカードが受信できなかったデータを再送しなければならない。ＩＣカードがデータの転送前にオーバーフローを起こすというエラー情報をホスト装置に送信することができれば、上記の無駄なデータの転送（ＩＣカードが受信できないデータ転送）の問題を未然に防ぐことができる。
本発明は、上記従来の問題点を解決しようとするもので、ホスト装置と電子装置（例えばＩＣカード）とがコマンド−レスポンス−データを順に送信するというプロトコルに従って、ホスト装置がブロックサイズの設定データを送信した場合にも、電子装置がそのブロックサイズの設定データを受け入れられない場合に、ホスト装置にエラー情報を送信する電子装置、その制御方法、それに対応するホスト装置及びその制御方法を提供することを目的とする。
本発明は、ブロックサイズの設定コマンドの種類に関わらず、ブロックサイズの設定に関するエラー情報を所定のタイミングでホスト装置に送る電子装置、その制御方法、それに対応するホスト装置及びその制御方法を提供することを目的とする。
本発明は、ホスト装置の設計を複雑にすることなく、ブロックサイズの設定に関するエラー情報をホスト装置に送る電子装置、その制御方法、ホスト装置及びその制御方法を提供することを目的とする。
本発明は、電子装置の送受信用のデータバッファのオーバーフローを未然に防ぐ電子装置、その制御方法、ホスト装置及びその制御方法を提供することを目的とする。
本発明は、汎用のホスト装置と汎用の電子装置とを互換性をもって組み合わせ可能な電子装置、その制御方法、ホスト装置及びその制御方法を提供することを目的とする。
本発明は、ブロックサイズの設定コマンドの種類に関わらず、ブロックサイズの設定に関するエラー情報を所定のタイミングでホスト装置に送る電子装置、その制御方法、それに対応するホスト装置及びその制御方法を提供することを目的とする。
本発明は、ホスト装置の設計を複雑にすることなく、ブロックサイズの設定に関するエラー情報をホスト装置に送る電子装置、その制御方法、ホスト装置及びその制御方法を提供することを目的とする。
本発明は、電子装置の送受信用のデータバッファのオーバーフローを未然に防ぐ電子装置、その制御方法、ホスト装置及びその制御方法を提供することを目的とする。
本発明は、汎用のホスト装置と汎用の電子装置とを互換性をもって組み合わせ可能な電子装置、その制御方法、ホスト装置及びその制御方法を提供することを目的とする。
上記課題を解決するため、本発明は下記の構成を有する。
本発明の１つの観点による電子装置は、ホスト装置からのコマンドを受信し前記ホスト装置へレスポンスを送信するコマンド／レスポンス線と、前記ホスト装置との間で前記コマンド／レスポンス線を通じてコマンド及びレスポンスを送受信した後必要に応じてコマンドに応じたデータを送受信するデータ線とに接続され、前記データが所定以上の長さを有する場合はそのデータを前記ホスト装置から指定されたブロックサイズのデータブロックに分割して送受信するインターフェース部、前記データを格納するデータバッファ、前記インターフェース部が、前記ホスト装置からデータブロックのブロックサイズを指定するコマンドを受信した場合、そのブロックサイズの情報を記憶する記憶部、を有し、前記インターフェース部は、前記ホスト装置から前記データブロックのブロックサイズの情報を含むデータを前記データ線で送信するというコマンド（以下、「ブロックサイズ設定コマンド」と呼ぶ。）を受信し、そのブロックサイズが前記データバッファの容量よりも大きい場合前記ブロックサイズ設定コマンドと所定の関係にある１つの時点でそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信する。
本発明の１つの観点による電子装置は、ホスト装置からのコマンドを受信し前記ホスト装置へレスポンスを送信するコマンド／レスポンス線と、前記ホスト装置との間で前記コマンド／レスポンス線を通じてコマンド及びレスポンスを送受信した後必要に応じてコマンドに応じたデータを送受信するデータ線とに接続され、前記データが所定以上の長さを有する場合はそのデータを前記ホスト装置から指定されたブロックサイズのデータブロックに分割して送受信するインターフェース部、前記データを格納するデータバッファ、前記インターフェース部が、前記ホスト装置からデータブロックのブロックサイズを指定するコマンドを受信した場合、そのブロックサイズの情報を記憶する記憶部、を有し、前記インターフェース部は、前記ホスト装置から前記データブロックのブロックサイズの情報を含むデータを前記データ線で送信するというコマンド（以下、「ブロックサイズ設定コマンド」と呼ぶ。）を受信し、そのブロックサイズが前記データバッファの容量よりも大きい場合前記ブロックサイズ設定コマンドと所定の関係にある１つの時点でそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信する。
本発明の１つの観点による電子装置の制御方法は、ホスト装置から所定以上の長さを有するデータを複数のデータブロックに分割して送受信する場合における、各データブロックのブロックサイズの情報を含むデータをデータ線で送信するというブロックサイズ設定コマンドをコマンド／レスポンス線を通じて受信し、前記コマンド／レスポンス線を通じてそれに対するレスポンスを送信し、その後そのデータを受信する受信ステップと、前記ブロックサイズが内蔵するデータバッファの容量よりも大きいか否かを判断する判断ステップと、前記ブロックサイズ設定コマンドと所定の関係にある１つの時点で前記ブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信するエラー情報送信ステップと、を有する。
ここで、ブロックサイズ設定コマンドとは、実施の形態の「第２のブロックサイズ設定コマンド」である。
これらの発明は、ホスト装置と電子装置（例えばＩＣカード）とがコマンド−レスポンス−データを順に送信するというプロトコルに従って、ホスト装置がブロックサイズの設定データを送信した場合にも、電子装置がそのブロックサイズの設定データを受け入れられない場合に、ホスト装置にエラー情報を送信する電子装置及びその制御方法を実現できるという作用を有する。
これらの発明は、ホスト装置の設計を複雑にすることなく、ブロックサイズの設定に関するエラー情報を所定のタイミングでホスト装置に送る電子装置及びその制御方法を実現する。
これらの発明は、ホスト装置と電子装置（例えばＩＣカード）とがコマンド−レスポンス−データを順に送信するというプロトコルに従って、ホスト装置がブロックサイズの設定データを送信した場合にも、電子装置がそのブロックサイズの設定データを受け入れられない場合に、ホスト装置にエラー情報を送信する電子装置及びその制御方法を実現できるという作用を有する。
これらの発明は、ホスト装置の設計を複雑にすることなく、ブロックサイズの設定に関するエラー情報を所定のタイミングでホスト装置に送る電子装置及びその制御方法を実現する。
本発明の他の観点による上記の電子装置において、前記所定の関係にある１つの時点が前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時点であって、前記コマンドのレスポンスに前記エラー情報を含めて送信し且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けない。
本発明の他の観点による上記の電子装置の制御方法において、前記所定の関係にある１つの時点が前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時点であって、前記コマンドのレスポンスに前記エラー情報を含めて送信し且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けない。
これらの発明により、ホスト装置は「データブロックを実際に送信し又は受信するというコマンド」に対するレスポンスを受け取って、ブロックサイズの設定に関するエラー情報を確認できる。これにより、ホスト装置の設計を複雑にすることなく、ホスト装置は電子装置からエラー情報を受け取ることができる。
本発明の別の観点による上記の電子装置において、前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記ホスト装置から送信されたコマンドを受信した時点であって、前記コマンドに対応するレスポンスに前記エラー情報を含めたレスポンスを付加して送信する。
本発明の別の観点による上記の電子装置の制御方法において、前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記ホスト装置から送信されたコマンドを受信した時点であって、前記コマンドに対応するレスポンスに前記エラー情報を含めたレスポンスを付加して送信する。
これらの発明により、ホスト装置はブロックサイズ設定コマンドの次のコマンドに対するレスポンスを受け取って、ブロックサイズの設定に関するエラー情報を確認できる。これにより、ホスト装置の設計を複雑にすることなく、ホスト装置は電子装置からエラー情報を受け取ることができる。
本発明の更に別の観点による上記の電子装置において、前記インターフェース部は、前記ホスト装置から前記データブロックのブロックサイズの情報を含むコマンドを前記コマンド／レスポンス線を通じて受信し、そのブロックサイズが前記データバッファの容量よりも大きい場合、その後前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時に、そのコマンドに対してそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信し、且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けず、又は、その次に前記ホスト装置から送信されたコマンドに対応するレスポンスに、ブロックサイズを指定するコマンドに対する応答がエラーであるという情報を付加して送信する。
本発明の更に別の観点による上記の電子装置の制御方法において、前記ホスト装置から前記データブロックのブロックサイズの情報を含むコマンドを前記コマンド／レスポンス線を通じて受信するステップを更に有し、前記判断ステップにおいてそのブロックサイズが前記データバッファの容量よりも大きいと判断した場合、その後前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時に、そのコマンドに対してそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信し、且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けず、又は、その次に前記ホスト装置から送信されたコマンドに対応するレスポンスに、ブロックサイズを指定するコマンドに対する応答がエラーであるという情報を付加して送信する。
ここで、電子装置がコマンド／レスポンス線を介して受信する「データブロックのブロックサイズの情報を含むコマンド」とは、実施の形態の「第１のブロックサイズ設定コマンド」である。
これらの発明によれば、第１のブロックサイズ設定コマンドに対しても、第２のブロックサイズ設定コマンドと同様に、その後の所定のコマンドに対するレスポンスの中で、ブロックサイズ設定コマンドに対する可否を応える。ホスト装置は、送信するブロックサイズの設定コマンドの種類にかかわらず、ブロックサイズに関するエラー情報を一定のタイミングで受信することが出来る。
これらの発明は、ホスト装置の設計を複雑にすることなく、ブロックサイズの設定に関するエラー情報をホスト装置に送る電子装置及びその制御方法を実現する。
これらの発明によれば、第１のブロックサイズ設定コマンドに対しても、第２のブロックサイズ設定コマンドと同様に、その後の所定のコマンドに対するレスポンスの中で、ブロックサイズ設定コマンドに対する可否を応える。ホスト装置は、送信するブロックサイズの設定コマンドの種類にかかわらず、ブロックサイズに関するエラー情報を一定のタイミングで受信することが出来る。
これらの発明は、ホスト装置の設計を複雑にすることなく、ブロックサイズの設定に関するエラー情報をホスト装置に送る電子装置及びその制御方法を実現する。
本発明の更に別の観点による上記の電子装置はＩＣカードである。
本発明の更に別の観点による上記の電子装置の制御方法において、前記電子装置はＩＣカードである。
これらの発明は、汎用性があり、多彩な製品のバリエーションを有するＩＣカードにおいて、有用である。
本発明の１つの観点によるホスト装置は、電子装置にコマンドを送信し前記電子装置からレスポンスを受信するコマンド／レスポンス線と、前記電子装置との間で前記コマンド／レスポンス線を通じてコマンド及びレスポンスを送受信した後必要に応じてコマンドに応じたデータを送受信するデータ線とに接続され、前記データが所定以上の長さを有する場合はそのデータを分割して生成した所定のブロックサイズのデータブロックを送受信し前記電子装置にそのブロックサイズを指定するコマンドを送信するインターフェース部を有し、前記インターフェース部は、前記データブロックのブロックサイズの情報を含むデータを前記データ線で送信するというブロックサイズ設定コマンドを前記電子装置に送信しそのデータを送信した後、前記ブロックサイズ設定コマンドと所定の関係にある１つの時点に前記電子装置から前記データブロックのブロックサイズの指定値に応じることが出来ないというエラー情報を含むレスポンスが送られてきた場合、前記電子装置にそのデータバッファのデータ容量を問い合わせるコマンドを送信し、それに対するレスポンスに基づいて前記電子装置のデータバッファの容量以下で新たなブロックサイズを決定し前記電子装置に新たなブロックサイズを指定するコマンドを送信する。
本発明の１つの観点によるホスト装置の制御方法は、所定以上の長さを有するデータを複数のデータブロックに分割して送受信する場合における、各データブロックのブロックサイズの情報を含むデータをデータ線で送信するというブロックサイズ設定コマンドをコマンド／レスポンス線を通じて電子装置に送信し、前記コマンド／レスポンス線を通じてそれに対するレスポンスを受信し、その後そのデータを送信する送信ステップと、前記ブロックサイズ設定コマンドと所定の関係にある１つの時点でそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを受信した場合、前記電子装置にそのデータバッファのデータ容量を問い合わせるコマンドを送信するステップと、それに対するレスポンスに基づいて前記電子装置のデータバッファの容量以下で新たなブロックサイズを決定し、前記電子装置に新たなブロックサイズを指定するコマンドを送信する送信ステップと、を有する。
これらの発明は、（１）上記の電子装置（例えばＩＣカード）と接続されたホスト装置がブロックサイズの設定データを送信し、（２）電子装置がそのブロックサイズの設定データを受け入れられないというエラー情報を送信した場合、ホスト装置が適切にブロックサイズの設定データを変更し、マルチブロック転送を実行する、簡単な構成のホスト装置及びその制御方法を実現できるという作用を有する。
本発明の他の観点による上記のホスト装置において、前記所定の関係にある１つの時点が所定以上の長さを有するデータを前記ブロックサイズに分割して実際に送信し又は受信するというコマンドを前記電子装置に送信した時点である。
本発明の他の観点による上記のホスト装置の制御方法において、前記所定の関係にある１つの時点が所定以上の長さを有するデータを前記ブロックサイズに分割して実際に送信し又は受信するというコマンドを前記電子装置に送信した時点である。
これらの発明により、ホスト装置は「所定以上の長さを有するデータをブロックサイズに分割して実際に送信し又は受信するというコマンド」に対するレスポンスを受け取って、ブロックサイズの設定に関するエラー情報を確認できる。これにより、ホスト装置の設計を複雑にすることなく、ホスト装置は電子装置からエラー情報を受け取ることができる。
本発明の別の観点による上記のホスト装置において、前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記電子装置にコマンドを送信した時点である。
本発明の別の観点による上記のホスト装置の制御方法において、前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記電子装置にコマンドを送信した時点である。
これらの発明により、ホスト装置はブロックサイズ設定コマンドの次のコマンドに対するレスポンスを受け取って、ブロックサイズの設定に関するエラー情報を確認できる。これにより、ホスト装置の設計を複雑にすることなく、ホスト装置は電子装置からエラー情報を受け取ることができる。
本発明によれば、ホスト装置と電子装置（例えばＩＣカード）とがコマンド−レスポンス−データを順に送信するというプロトコルに従って、ホスト装置がブロックサイズの設定データを送信した場合にも、電子装置がそのブロックサイズの設定データを受け入れられない場合に、ホスト装置にエラー情報を送信する電子装置、その制御方法、それに対応するホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、ブロックサイズの設定コマンドの種類に関わらず、ブロックサイズの設定に関するエラー情報を所定のタイミングでホスト装置に送る電子装置、その制御方法、それに対応するホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、ブロックサイズの設定コマンドの種類に関わらず、ブロックサイズの設定に関するエラー情報を所定のタイミングでホスト装置に送る電子装置、その制御方法、それに対応するホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、ブロックサイズの設定コマンドの種類を１つに限定することなく且つホスト装置の設計を複雑にすることなく、エラー情報をホスト装置に送る電子装置、その制御方法、それに対応するホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、ＩＣカードの送受信用のデータバッファのオーバーフローを未然に防ぐ電子装置、その制御方法、それに対応するホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、汎用のホスト装置と汎用の電子装置とを互換性をもって組み合わせ可能な電子装置、その制御方法、ホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、ＩＣカードの送受信用のデータバッファのオーバーフローを未然に防ぐ電子装置、その制御方法、それに対応するホスト装置及びその制御方法を実現できるという有利な効果が得られる。
本発明によれば、汎用のホスト装置と汎用の電子装置とを互換性をもって組み合わせ可能な電子装置、その制御方法、ホスト装置及びその制御方法を実現できるという有利な効果が得られる。
発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と共に、図面と共同して理解されるところの以下の詳細な説明から、より良く理解され評価されるであろう。
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
《実施の形態１》
図１〜５を参照して、本発明の実施の形態１の電子装置（本発明においてはＩＣカードである。）、その制御方法、ホスト装置及びその制御方法を説明する。図１は、本発明の実施の形態１のＩＣカードの構成を示すブロック図である。
実施の形態１において、ホスト装置１０１は、ＩＣカード１０２の挿入スロットを有するＰＤＡ（Personal Digital Assistants）である。
図１〜５を参照して、本発明の実施の形態１の電子装置（本発明においてはＩＣカードである。）、その制御方法、ホスト装置及びその制御方法を説明する。図１は、本発明の実施の形態１のＩＣカードの構成を示すブロック図である。
実施の形態１において、ホスト装置１０１は、ＩＣカード１０２の挿入スロットを有するＰＤＡ（Personal Digital Assistants）である。
ホスト装置１０１とＩＣカード１０２とは、コマンド／レスポンス線１３１、１又は複数のデータ線１３２、ホスト装置１０１からインターフェース部１１１に通信用クロックを送るクロック線１３３とで接続される。その他、ホスト装置１０１からＩＣカード１０２に電力を供給する電源線、及びグラウンド線で接続される（図示していない）。
コマンド／レスポンス線１３１、データ線１３２、クロック線１３３は、ハードワイヤ以外にも互いに異なる周波数による電磁波伝送、超音波伝送を含むことができる。
ホスト装置１０１とＩＣカード１０２とは、ホスト装置１０１をマスターとしＩＣカード１０２をスレーブとするマスター／スレーブ方式の通信を行う。
コマンド／レスポンス線１３１、データ線１３２、クロック線１３３は、ハードワイヤ以外にも互いに異なる周波数による電磁波伝送、超音波伝送を含むことができる。
ホスト装置１０１とＩＣカード１０２とは、ホスト装置１０１をマスターとしＩＣカード１０２をスレーブとするマスター／スレーブ方式の通信を行う。
ホスト装置１０１は、コマンド／レスポンス線１３１、データ線１３２、クロック線１３３を利用してＩＣカード１０２との間でコマンド、レスポンス、及びデータの送受信を行うインターフェース部を有する（図示していない）。
ＩＣカード１０２は、ホスト装置１０１との間でコマンド、レスポンス、及びデータの送受信を行うインターフェース部１１１、ブロックサイズに関するエラー情報を生成するエラー情報生成部１１２、データを一時的に格納するデータバッファ１１３、メモリ機能及び／又は無線通信機能を有する機能モジュール１１４を有する。
エラー情報生成部１１２は、ホスト装置１０１が決定したブロックサイズを記憶するブロックサイズ記憶部１２１、データバッファ１１３のサイズを記憶するバッファ容量記憶部１２２、ブロックサイズとバッファ容量を比較する比較部１２３を有する。
インターフェース部１１１は、ホスト装置１０１に送信するレスポンスを生成するレスポンス生成部１２４を有する。
エラー情報生成部１１２は、ホスト装置１０１が決定したブロックサイズを記憶するブロックサイズ記憶部１２１、データバッファ１１３のサイズを記憶するバッファ容量記憶部１２２、ブロックサイズとバッファ容量を比較する比較部１２３を有する。
インターフェース部１１１は、ホスト装置１０１に送信するレスポンスを生成するレスポンス生成部１２４を有する。
ＩＣカード１０２のインターフェース部１１１は、コマンド／レスポンス線１３１を介して、ホスト装置１０１から送信されたコマンドを受信し、そのコマンドに対するレスポンスをホスト装置１０１に送信する。
ＩＣカード１０２のインターフェース部１１１は、データ線１３２を介して、ホスト装置１０１から送信されたデータを受信し、又はＩＣカード内のデータをホスト装置１０１に送信する。
コマンド／レスポンス線１３１及びデータ線１３２を介して、ホスト装置１０１とＩＣカード１０２とが通信する時、クロック線１３３を介してホスト装置１０１からＩＣカード１０２にクロックが送られる。
ＩＣカード１０２のインターフェース部１１１は、データ線１３２を介して、ホスト装置１０１から送信されたデータを受信し、又はＩＣカード内のデータをホスト装置１０１に送信する。
コマンド／レスポンス線１３１及びデータ線１３２を介して、ホスト装置１０１とＩＣカード１０２とが通信する時、クロック線１３３を介してホスト装置１０１からＩＣカード１０２にクロックが送られる。
マルチブロック転送を行う場合、ホスト装置１０１はデータブロックのやり取りをする前に１データブロックのブロックサイズを決定して、ＩＣカードのブロックサイズ記憶部１２１に書き込む。ブロックサイズ記憶部１２１は、ホスト装置１０１がブロックサイズを書き込むためのレジスタである。
バッファ容量記憶部１２２は、データバッファ１１３の容量を記憶するレジスタである。
バッファ容量記憶部１２２は、データバッファ１１３の容量を記憶するレジスタである。
比較部１２３は、ブロックサイズ記憶部１２１に書き込まれているブロックサイズと、バッファ容量記憶部１２２に書き込まれているバッファ容量とを比較する。比較部１２３は、比較結果をレスポンス生成部１２４に伝送する。
レスポンス生成部１２４は、比較結果に基づいて、バッファ容量記憶部１２２に書き込まれているデータバッファ１１３の容量よりも、ブロックサイズ記憶部１２１に書き込まれているブロックサイズのほうが大きい場合に、ホスト装置１０１に送信するレスポンスにエラー情報を含める。
レスポンス生成部１２４は、比較結果に基づいて、バッファ容量記憶部１２２に書き込まれているデータバッファ１１３の容量よりも、ブロックサイズ記憶部１２１に書き込まれているブロックサイズのほうが大きい場合に、ホスト装置１０１に送信するレスポンスにエラー情報を含める。
ＩＣカード１０２は、ホスト装置１０１からデータ線１３２を介して送信されたデータブロックをデータバッファ１１３に一旦格納してから、機能モジュール１１４に伝送する。ＩＣカード１０２は、機能モジュール１１４から取り出したデータブロックを、一旦データバッファ１１３に格納してから、ホスト装置１０１に送信する。
データバッファ１１３は、データブロックを一時的に格納するレジスタである。
機能モジュール１１４は、例えばフラッシュメモリと無線通信機能とを搭載した機能モジュールである。
データバッファ１１３は、データブロックを一時的に格納するレジスタである。
機能モジュール１１４は、例えばフラッシュメモリと無線通信機能とを搭載した機能モジュールである。
図１において、インターフェース部１１１−ブロックサイズ記憶部１２１、インターフェース部１１１−バッファ容量記憶部１２２、ブロックサイズ記憶部１２１−比較部１２３、バッファ容量記憶部１２２−比較部１２３、比較部１２３−レスポンス生成部１２４、インターフェース部１１１−データバッファ１１３、データバッファ１１３−機能モジュール１１４の各線は、ハードワイヤードでも良いが、より一般的にはソフトウェアの働きによって構成される機能の指令のルートである。
図２は、ホスト装置１０１とＩＣカード１０２との間の、コマンド、レスポンス、及びデータのやり取りを時系列に示す図である。ホスト装置１０１をマスターとし、ＩＣカード１０２をスレーブとする、マスター／スレーブ方式の通信でマルチブロック転送を行う場合、ホスト装置からＩＣカードへのコマンドの送信と、ＩＣカードからホスト装置へのレスポンスの送信とを交互に行う。その後複数のデータブロックを断続的に転送する。図２は、ホスト装置１０１がＩＣカード１０２のデータを読み出す場合である。
コマンド２０１、コマンド２０４、及びブロックサイズの設定データ２０３は、ホスト装置１０１からＩＣカード１０２に送信される。レスポンス２０２、レスポンス２０５、及びデータブロック２０６は、ＩＣカード１０２からホスト装置１０１に送信される。
但し、コマンド２０１が第１のブロックサイズ設定コマンドの場合、破線で示すブロックサイズの設定データ２０３はホスト装置からＩＣカードに送信されない（詳細は後述する）。コマンド２０１が第２のブロックサイズ設定コマンドの場合のみ、ブロックサイズの設定データ２０３はホスト装置からＩＣカードに送信される。
但し、コマンド２０１が第１のブロックサイズ設定コマンドの場合、破線で示すブロックサイズの設定データ２０３はホスト装置からＩＣカードに送信されない（詳細は後述する）。コマンド２０１が第２のブロックサイズ設定コマンドの場合のみ、ブロックサイズの設定データ２０３はホスト装置からＩＣカードに送信される。
図３及び図４は、この実施の形態でホスト装置１０１がＩＣカード１０２にブロックサイズの設定を行う２つの場合のフローチャートである。ホスト装置１０１がブロックサイズの設定に使用するコマンドは、図３の場合と図４の場合の２種類有る。図３の場合と図４の場合との違いは、コマンドの中にブロックサイズの設定データが含まれているか否かである。
図３の場合から説明する。図３は、コマンドの中に設定データが含まれている第１のブロックサイズ設定コマンドを使用して、ブロックサイズを設定する場合である。
ホスト装置１０１は、１データブロックのブロックサイズを決定すると、ブロックサイズの設定データを含む第１のブロックサイズ設定コマンドを送信する（ステップ３０１、図２の２０１）。
ホスト装置１０１は、１データブロックのブロックサイズを決定すると、ブロックサイズの設定データを含む第１のブロックサイズ設定コマンドを送信する（ステップ３０１、図２の２０１）。
ＩＣカードのインターフェース部１１１は、第１のブロックサイズ設定コマンドを受信する（ステップ３０２）。ＩＣカード１０２のブロックサイズ記憶部１２１は、ホスト装置１０１が設定したブロックサイズを格納する（ステップ３０３）。ＩＣカード１０２は、レスポンスをホスト装置１０１に送信する（ステップ３０４、図２の２０２）。
ホスト装置１０１は、レスポンス２０２を受信する（ステップ３０５）。
ホスト装置１０１は、レスポンス２０２を受信する（ステップ３０５）。
図３の場合、第１のブロックサイズ設定コマンド（図２の２０１）の中にブロックサイズの設定データが含まれているので、図２に示すブロックサイズの設定データ２０３は、ホスト装置１０１からＩＣカード１０２に送信されない。
実施の形態１において、比較部１２３は受信したブロックサイズがバッファ容量以下か否かの判断結果を出力する。ステップ３０４において、ＩＣカードのインターフェース部１１１は、比較部１２３の判断結果を入力し、それに基づいて第１のブロックサイズ設定コマンドに対するレスポンス（Ａｃｋ情報又はエラー情報）を送信しても良い。又は、ＩＣカードのインターフェース部１１１は、比較部１２３の判断結果を参照することなく、Ａｃｋ情報をレスポンスとして送信しても良い。
図４について説明する。図４は、コマンドの中にブロックサイズの設定データが含まれていない第２のブロックサイズ設定コマンドを使用して、ブロックサイズを設定する場合である。
ホスト装置１０１は、１データブロックのブロックサイズを決定すると、第２のブロックサイズ設定コマンドを送信する（ステップ４０１、図２の２０１）。
ホスト装置１０１は、１データブロックのブロックサイズを決定すると、第２のブロックサイズ設定コマンドを送信する（ステップ４０１、図２の２０１）。
ＩＣカードのインターフェース部１１１は、第２のブロックサイズ設定コマンドを受信する（ステップ４０２）。ＩＣカード１０２は、レスポンスをホスト装置１０１に送信する（ステップ４０３、図２の２０２）。
ホスト装置１０１は、レスポンス２０２を受信する（ステップ４０４）。ホスト装置１０１は、データ線１３２を介して、ブロックサイズの設定データを送信する（ステップ４０５、図２の２０３）。
ＩＣカードはブロックサイズの設定データ２０３を受信する（ステップ４０６）。ＩＣカード１０２のブロックサイズ記憶部１２１は、ホスト装置１０１が設定したブロックサイズを格納する（ステップ４０７）。
ホスト装置１０１は、第１のブロックサイズ設定コマンド（図３）又は第２のブロックサイズ設定コマンド（図４）のどちらかのコマンドを用いてＩＣカード１０２にブロックサイズの設定を行うと、次に図５の処理を行う。
図５は、ホスト装置１０１とＩＣカード１０２との間でマルチブロック転送を行うフローチャートである。図５のマルチブロック転送は、ホスト装置１０１がＩＣカード１０２のデータを読み出す場合である。
ホスト装置１０１は、マルチブロック転送の実行（ｎ（ｎ≧１の正整数）個のデータブロックの読み出し指令の実行）コマンドを送信する（ステップ５０１、図２の２０４）。ＩＣカード１０２は、マルチブロック転送の実行コマンドを受信する（ステップ５０２）。
ＩＣカード１０２の比較部１２３は、ブロックサイズ記憶部１２１に格納されているブロックサイズと、バッファ容量記憶部１２２に格納されているデータバッファ１１３のサイズとを比較する（ステップ５０３）。
データバッファ１１３のサイズがブロックサイズ未満であれば、レスポンス生成部１２４はエラー情報を含めてレスポンスを生成する。インターフェース部１１１はそのエラー情報を含めたレスポンスを送信する（ステップ５０４、図２の２０５）。この場合はＩＣカード１０２はホスト装置１０１にｎ個のデータブロック２０６を送信しない。
データバッファ１１３のサイズがブロックサイズ以上であれば、エラー情報無しのレスポンスを生成し、ホスト装置に送信する（ステップ５０５、図２の２０５）。ＩＣカードはデータブロックをホスト装置に送信する（ステップ５０８、図２の２０６）。
データバッファ１１３のサイズがブロックサイズ未満であれば、レスポンス生成部１２４はエラー情報を含めてレスポンスを生成する。インターフェース部１１１はそのエラー情報を含めたレスポンスを送信する（ステップ５０４、図２の２０５）。この場合はＩＣカード１０２はホスト装置１０１にｎ個のデータブロック２０６を送信しない。
データバッファ１１３のサイズがブロックサイズ以上であれば、エラー情報無しのレスポンスを生成し、ホスト装置に送信する（ステップ５０５、図２の２０５）。ＩＣカードはデータブロックをホスト装置に送信する（ステップ５０８、図２の２０６）。
ホスト装置１０１は、レスポンスを受信する（ステップ５０６）。ホスト装置１０１は、レスポンス２０５にエラー情報が含まれているか否かを判断する（ステップ５０７）。レスポンスにエラー情報が含まれていなければ、ホスト装置はデータブロックを受信する（ステップ５０９）。
ＩＣカード１０２はｎ個全てのデータブロックを送信したか否か判断する（ステップ５１０）。ＩＣカード１０２は、ｎ個のデータブロックを全て送信するまでステップ５０８のデータブロックの送信を繰り返す。ｎ個全てのデータブロックを送信し終えると、処理を終了する。
ステップ５０７において、ホスト装置１０１は、レスポンスにエラー情報が含まれていれば、ＩＣカード１０２のデータバッファ容量の送信要求指令コマンドを送信する（ステップ５１１）。
ＩＣカード１０２は、ＩＣカードのデータバッファ容量の送信要求指令コマンドを受信する（ステップ５１２）と、バッファ容量記憶部１２２に格納されているデータバッファ１１３の容量をホスト装置１０１に送信する（ステップ５１３）。
ＩＣカード１０２は、ＩＣカードのデータバッファ容量の送信要求指令コマンドを受信する（ステップ５１２）と、バッファ容量記憶部１２２に格納されているデータバッファ１１３の容量をホスト装置１０１に送信する（ステップ５１３）。
ホスト装置１０１はＩＣカードのデータバッファ容量を受信すると（ステップ５１４）、データバッファ容量以下で新たなブロックサイズを決定する（ステップ５１５）。ホスト装置１０１は図３の方法に従ってＩＣカードにブロックサイズを送信する（ステップ５１６）。ステップ５０１に戻り、マルチブロック転送をやり直す。
なお、ステップ５１６において、図３の処理に代えて図４の方法に従ってＩＣカードにブロックサイズを送信しても良い。
本発明のＩＣカード１０２は互換性を有する様々なホスト装置１０１に装着できる。ホスト装置１０１がＩＣカードのデータバッファ１１３の容量を正しく読み出した後にブロックサイズを決定すれば、ＩＣカード１０２はオーバーフローを起こさない。しかし、ホスト装置１０１によっては、ＩＣカードのデータバッファの容量の読み出しを行わずに、ブロックサイズを設定したり、又はデータバッファの容量を正しく読み出せずに、データバッファの容量よりも大きい値をブロックサイズに設定する場合がある。
このような場合であっても、ＩＣカード１０２は、実際にデータブロックを送受信する前に、ホスト装置にブロックサイズがデータバッファの容量よりも大きいというエラー情報を通知することができる。本発明のＩＣカード１０２は、データバッファ１１３がオーバーフローを起こすことを未然に防ぐことができる。
このような場合であっても、ＩＣカード１０２は、実際にデータブロックを送受信する前に、ホスト装置にブロックサイズがデータバッファの容量よりも大きいというエラー情報を通知することができる。本発明のＩＣカード１０２は、データバッファ１１３がオーバーフローを起こすことを未然に防ぐことができる。
本発明のＩＣカード１０２は、ブロックサイズの設定が第１のブロックサイズ設定コマンド（図３）又は第２のブロックサイズ設定コマンド（図４）のどちらのコマンドを使用して行われた場合でも、同じタイミングでエラー情報をレスポンスに含めてホスト装置１０１に送信する（図５のステップ５０４）。これにより、ホスト装置はブロックサイズのエラー情報が含まれているか否かの判断をステップ５０７でのみすれば良い。本発明の電子装置の制御方法はホスト装置の設計を容易にすることができる。
なお、実施の形態１においては、ＩＣカードのデータ読み出しの場合についてのマルチブロック転送について説明したが、ホスト装置１０１がＩＣカード１０２にデータを書き込む場合のマルチブロック転送においても、本発明を適用できる。
この場合、ＩＣカードは、ホスト装置の設定したブロックサイズが内蔵するデータバッファの容量よりも大きい場合に、マルチブロック転送の実行コマンドに対するレスポンスにエラー情報を含めてホスト装置に送信する。ＩＣカードは、ホスト装置からデータブロックが送られてきた場合はそれを受け付けない。
ホスト装置は、マルチブロック転送の実行コマンドのレスポンスにエラー情報が含まれていたら、データブロックをＩＣカードに送信しない。ホスト装置は、ＩＣカードのデータバッファ容量を問い合わせて、新たなブロックサイズを設定する。
この場合、ＩＣカードは、ホスト装置の設定したブロックサイズが内蔵するデータバッファの容量よりも大きい場合に、マルチブロック転送の実行コマンドに対するレスポンスにエラー情報を含めてホスト装置に送信する。ＩＣカードは、ホスト装置からデータブロックが送られてきた場合はそれを受け付けない。
ホスト装置は、マルチブロック転送の実行コマンドのレスポンスにエラー情報が含まれていたら、データブロックをＩＣカードに送信しない。ホスト装置は、ＩＣカードのデータバッファ容量を問い合わせて、新たなブロックサイズを設定する。
《実施の形態２》
図６〜９を用いて、実施の形態２の電子装置（本発明においてはＩＣカードである。）、その制御方法、ホスト装置及びその制御方法を説明する。実施の形態２が実施の形態１と違うところは、ブロックサイズがデータバッファ１１３の容量よりも大きいというエラー情報をホスト装置に送信するタイミングである。それ以外の点においては、実施の形態１と同一である。
ホスト装置１０１がブロックサイズの設定に使用するコマンドは、実施の形態１と同様に２種類（「第１のブロックサイズ設定コマンド」及び「第２のブロックサイズ設定コマンド」）ある。
図６〜９を用いて、実施の形態２の電子装置（本発明においてはＩＣカードである。）、その制御方法、ホスト装置及びその制御方法を説明する。実施の形態２が実施の形態１と違うところは、ブロックサイズがデータバッファ１１３の容量よりも大きいというエラー情報をホスト装置に送信するタイミングである。それ以外の点においては、実施の形態１と同一である。
ホスト装置１０１がブロックサイズの設定に使用するコマンドは、実施の形態１と同様に２種類（「第１のブロックサイズ設定コマンド」及び「第２のブロックサイズ設定コマンド」）ある。
実施の形態１においては、ホスト装置１０１が第１のブロックサイズ設定コマンド又は第２のブロックサイズ設定コマンドのどちらのコマンドを用いてブロックサイズを決定した場合であっても、ＩＣカード１０２はブロックサイズに関するエラー情報をマルチブロック転送コマンドの後のレスポンスに含めて送信した。そのため、ＩＣカードのエラー情報を送るタイミングが遅くなるという問題があった。
実施の形態２においては、ブロックサイズに関するエラー情報をすぐに送る電子装置、その制御方法、ホスト装置及びその制御方法を提供する。実施の形態２の電子装置、その制御方法、ホスト装置及びその制御方法は、ブロックサイズの設定コマンドの種類に応じて、エラー情報を含めるタイミングを異ならせる。
図６は、コマンドの中にブロックサイズの設定データが含まれている第１のブロックサイズ設定コマンドを使用して、ホスト装置がＩＣカードにブロックサイズを設定する方法を示すフローチャートである。図６において、図３及び図５と同一ステップには同一番号を付している。
ホスト装置１０１は、ブロックサイズの設定データを含む第１のブロックサイズ設定コマンドを送信する（ステップ３０１、図２の２０１）。
ＩＣカード１０２のインターフェース部１１１は、第１のブロックサイズ設定コマンドを受信する（ステップ３０２）。ＩＣカード１０２のブロックサイズ記憶部１２１は、ホスト装置１０１が設定したブロックサイズを格納する（ステップ３０３）。
ＩＣカード１０２のインターフェース部１１１は、第１のブロックサイズ設定コマンドを受信する（ステップ３０２）。ＩＣカード１０２のブロックサイズ記憶部１２１は、ホスト装置１０１が設定したブロックサイズを格納する（ステップ３０３）。
ＩＣカード１０２の比較部１２３は、ブロックサイズ記憶部１２１に格納されているブロックサイズと、バッファ容量記憶部１２２に格納されているデータバッファ１１３のサイズとを比較する（ステップ５０３）。
データバッファ１１３のサイズがブロックサイズ未満であれば、レスポンス生成部１２４はエラー情報を含めてレスポンスを生成する。インターフェース部１１１はレスポンスを送信する（ステップ５０４、図２の２０２）。データバッファ１１３のサイズがブロックサイズ以上であれば、エラー情報無しのレスポンスを生成し、ホスト装置に送信する（ステップ５０５、図２の２０２）。
データバッファ１１３のサイズがブロックサイズ未満であれば、レスポンス生成部１２４はエラー情報を含めてレスポンスを生成する。インターフェース部１１１はレスポンスを送信する（ステップ５０４、図２の２０２）。データバッファ１１３のサイズがブロックサイズ以上であれば、エラー情報無しのレスポンスを生成し、ホスト装置に送信する（ステップ５０５、図２の２０２）。
図６の場合、第１のブロックサイズ設定コマンド（図２の２０１）の中にブロックサイズの設定データが含まれているので、図２に示すブロックサイズの設定データ２０３は、ホスト装置１０１からＩＣカード１０２に送信されない。
ホスト装置１０１は、レスポンス２０２を受信する（ステップ５０６）。ホスト装置１０１は、レスポンスにエラー情報が含まれているか否か判断する（ステップ５０７）。エラー情報が含まれていなければ、処理を終了する。ホスト装置１０１は、レスポンスにエラー情報が含まれていれば、ＩＣカード１０２のデータバッファ容量の送信要求指令コマンドを送信する（ステップ５１１）。
ＩＣカード１０２は、ＩＣカードのデータバッファ容量の送信要求指令コマンドを受信する（ステップ５１２）と、バッファ容量記憶部１２２に格納されているデータバッファ１１３の容量をホスト装置１０１に送信する（ステップ５１３）。
ホスト装置１０１はＩＣカードのデータバッファ容量を受信すると（ステップ５１４）、データバッファ容量以下で新たなブロックサイズを決定する（ステップ５１５）。ステップ３０１に戻り、ＩＣカードに新たなブロックサイズを送信して、ブロックサイズを設定し直す。
図７及び図８を用いて、第２のブロックサイズ設定コマンドを使用する場合について説明する。図７は、コマンドの中にブロックサイズの設定データが含まれていない第２のブロックサイズ設定コマンドを使用して、ホスト装置がＩＣカードにブロックサイズを設定する方法を示すフローチャートである。図７において、図４及び図５と同一ステップには同一番号を付している。
図８は、ＩＣカード１０２がホスト装置１０１に送信するレスポンスの構成を示す図である。図８（ａ）は通常のレスポンスであり、ホスト装置１０１から送信された今のコマンドに対するレスポンス８０１が含まれている。
図８（ｂ）は、実施の形態２においての第２のブロックサイズ設定コマンドの次にホスト装置から送られてきたコマンドに対するレスポンスである。図８（ｂ）の次のコマンドのレスポンスは、次のコマンド（第２のブロックサイズ設定コマンドの次に送られてきたコマンド）に関するレスポンス８０１と前のコマンド（第２のブロックサイズ設定コマンド）に関するレスポンス８０２の両方が含まれている。前のコマンドのレスポンス８０２には、ブロックサイズの設定に対するＡｃｋ情報又はエラー情報が含まれる。
図８（ｂ）は、実施の形態２においての第２のブロックサイズ設定コマンドの次にホスト装置から送られてきたコマンドに対するレスポンスである。図８（ｂ）の次のコマンドのレスポンスは、次のコマンド（第２のブロックサイズ設定コマンドの次に送られてきたコマンド）に関するレスポンス８０１と前のコマンド（第２のブロックサイズ設定コマンド）に関するレスポンス８０２の両方が含まれている。前のコマンドのレスポンス８０２には、ブロックサイズの設定に対するＡｃｋ情報又はエラー情報が含まれる。
ホスト装置１０１は、第２のブロックサイズ設定コマンドを送信する（ステップ４０１、図２の２０１）。
ＩＣカードのインターフェース部１１１は、第２のブロックサイズ設定コマンドを受信する（ステップ４０２）。ＩＣカード１０２は、レスポンスをホスト装置１０１に送信する（ステップ４０３、図２の２０２）。
ＩＣカードのインターフェース部１１１は、第２のブロックサイズ設定コマンドを受信する（ステップ４０２）。ＩＣカード１０２は、レスポンスをホスト装置１０１に送信する（ステップ４０３、図２の２０２）。
ホスト装置１０１は、レスポンス２０２を受信する（ステップ４０４）。ホスト装置１０１は、データ線１３２を介して、ブロックサイズの設定データを送信する（ステップ４０５、図２の２０３）。
ＩＣカードはブロックサイズの設定データ２０３を受信する（ステップ４０６）。ＩＣカード１０２のブロックサイズ記憶部１２１は、ホスト装置１０１が設定したブロックサイズを格納する（ステップ４０７）。
ＩＣカードはブロックサイズの設定データ２０３を受信する（ステップ４０６）。ＩＣカード１０２のブロックサイズ記憶部１２１は、ホスト装置１０１が設定したブロックサイズを格納する（ステップ４０７）。
ＩＣカード１０２の比較部１２３は、ブロックサイズ記憶部１２１に格納されているブロックサイズと、バッファ容量記憶部１２２に格納されているデータバッファ１１３のサイズとを比較する（ステップ５０３）。
レスポンス生成部１２４は、データバッファ１１３のサイズがブロックサイズ以上であれば、Ａｃｋ情報を生成する（ステップ７０１）。データバッファ１１３のサイズがブロックサイズ未満であれば、エラー情報を生成する（ステップ７０２）。
レスポンス生成部１２４は、データバッファ１１３のサイズがブロックサイズ以上であれば、Ａｃｋ情報を生成する（ステップ７０１）。データバッファ１１３のサイズがブロックサイズ未満であれば、エラー情報を生成する（ステップ７０２）。
ホスト装置１０１は、次のコマンドを送信する（ステップ７０３）。ＩＣカード１０２は次のコマンドを受信する（ステップ７０４）。ＩＣカード１０２は、次のコマンドに対するレスポンス８０１に前のコマンドのレスポンス８０２であるＡｃｋ情報又はエラー情報を付加して、ホスト装置に送信する（ステップ７０５、図２の２０５）。
ホスト装置１０１は、レスポンスを受信する（ステップ７０６）と、レスポンス２０５にブロックサイズに関するエラー情報が含まれているか否か判断する（ステップ７０７）。ブロックサイズに関するエラー情報が含まれていなければ（Ａｃｋ情報が含まれていれば）、次のコマンドに対するレスポンスの受信処理を行う（ステップ７０８）。
レスポンスにブロックサイズに関するエラー情報が含まれていれば、ホスト装置１０１は、ＩＣカード１０２のデータバッファ容量の送信要求指令コマンドを送信する（ステップ５１１）。
ＩＣカード１０２は、ＩＣカード１０２のデータバッファ容量の送信要求指令コマンドを受信する（ステップ５１２）と、バッファ容量記憶部１２２に格納されているデータバッファ１１３の容量をホスト装置１０１に送信する（ステップ５１３）。
ＩＣカード１０２は、ＩＣカード１０２のデータバッファ容量の送信要求指令コマンドを受信する（ステップ５１２）と、バッファ容量記憶部１２２に格納されているデータバッファ１１３の容量をホスト装置１０１に送信する（ステップ５１３）。
ホスト装置１０１はＩＣカードのデータバッファ容量を受信すると（ステップ５１４）、データバッファ容量以下で新たなブロックサイズを決定する（ステップ５１５）。ステップ４０１に戻り、ＩＣカードに第２のブロックサイズ設定コマンドを送信し、ブロックサイズを設定し直す。
本発明の実施の形態２のＩＣカードは、ブロックサイズの設定データを受け取った後すぐに、ブロックサイズに関するエラー情報をホスト装置に通知できる。これにより、ブロックサイズの設定に誤りがあっても、すぐに対処できる。
なお、実施の形態１において、ホスト装置１０１及びＩＣカード１０２は図３の代わりに図６の方法を用いて、ＩＣカードにブロックサイズを設定しても良い。この場合、ＩＣカードは、内蔵するデータバッファ１１３の容量よりもホスト装置１０１が設定したブロックサイズのほうが大きい場合に、第１のブロックサイズ設定コマンドに対するレスポンスに、エラー情報を含めて送信する。
実施の形態２において、ホスト装置１０１及びＩＣカード１０２は図６の代わりに図３の方法を用いても良い。ホスト装置１０１が第１のブロックサイズ設定コマンド及び第２のブロックサイズ設定コマンドのいずれを送信した場合にも、ＩＣカード１０２は、次のコマンドに対するレスポンスに、前のコマンド（第１又は第２のブロックサイズ設定コマンド）のレスポンスであるＡｃｋ情報又はエラー情報を付加して、ホスト装置に送信する。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限らないことは考慮願いたい。
図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限らないことは考慮願いたい。
本発明は、ホスト装置と電子装置との間でマルチブロック転送を行う電子装置、その制御方法、ホスト装置及びその制御方法として有用である。
１０１ ホスト装置
１０２ ＩＣカード
１１１ インターフェース部
１１２ エラー情報生成部
１１３ データバッファ
１１４ 機能モジュール
１２１ ブロックサイズ記憶部
１２２ バッファ容量記憶部
１２３ 比較部
１２４ レスポンス生成部
１０２ ＩＣカード
１１１ インターフェース部
１１２ エラー情報生成部
１１３ データバッファ
１１４ 機能モジュール
１２１ ブロックサイズ記憶部
１２２ バッファ容量記憶部
１２３ 比較部
１２４ レスポンス生成部
Claims (16)
- ホスト装置からのコマンドを受信し前記ホスト装置へレスポンスを送信するコマンド／レスポンス線と、前記ホスト装置との間で前記コマンド／レスポンス線を通じてコマンド及びレスポンスを送受信した後必要に応じてコマンドに応じたデータを送受信するデータ線とに接続され、前記データが所定以上の長さを有する場合はそのデータを前記ホスト装置から指定されたブロックサイズのデータブロックに分割して送受信するインターフェース部、
前記データを格納するデータバッファ、
前記インターフェース部が、前記ホスト装置からデータブロックのブロックサイズを指定するコマンドを受信した場合、そのブロックサイズの情報を記憶する記憶部、
を有し、
前記インターフェース部は、前記ホスト装置から前記データブロックのブロックサイズの情報を含むデータを前記データ線で送信するというコマンド（以下、「ブロックサイズ設定コマンド」と呼ぶ。）を受信し、そのブロックサイズが前記データバッファの容量よりも大きい場合前記ブロックサイズ設定コマンドと所定の関係にある１つの時点でそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信することを特徴とする電子装置。 - 前記所定の関係にある１つの時点が前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時点であって、
前記コマンドのレスポンスに前記エラー情報を含めて送信し且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けないことを特徴とする請求項１に記載の電子装置。 - 前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記ホスト装置から送信されたコマンドを受信した時点であって、
前記コマンドに対応するレスポンスに前記エラー情報を含めたレスポンスを付加して送信することを特徴とする請求項１に記載の電子装置。 - 前記インターフェース部は、前記ホスト装置から前記データブロックのブロックサイズの情報を含むコマンドを前記コマンド／レスポンス線を通じて受信し、そのブロックサイズが前記データバッファの容量よりも大きい場合、
その後前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時に、そのコマンドに対してそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信し、且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けず、又は、
その次に前記ホスト装置から送信されたコマンドに対応するレスポンスに、ブロックサイズを指定するコマンドに対する応答がエラーであるという情報を付加して送信する、
ことを特徴とする請求項１に記載の電子装置。 - 電子装置がＩＣカードであることを特徴とする請求項１に記載の電子装置。
- 電子装置にコマンドを送信し前記電子装置からレスポンスを受信するコマンド／レスポンス線と、前記電子装置との間で前記コマンド／レスポンス線を通じてコマンド及びレスポンスを送受信した後必要に応じてコマンドに応じたデータを送受信するデータ線とに接続され、前記データが所定以上の長さを有する場合はそのデータを分割して生成した所定のブロックサイズのデータブロックを送受信し前記電子装置にそのブロックサイズを指定するコマンドを送信するインターフェース部を有し、
前記インターフェース部は、前記データブロックのブロックサイズの情報を含むデータを前記データ線で送信するというブロックサイズ設定コマンドを前記電子装置に送信しそのデータを送信した後、前記ブロックサイズ設定コマンドと所定の関係にある１つの時点に前記電子装置から前記データブロックのブロックサイズの指定値に応じることが出来ないというエラー情報を含むレスポンスが送られてきた場合、前記電子装置にそのデータバッファのデータ容量を問い合わせるコマンドを送信し、それに対するレスポンスに基づいて前記電子装置のデータバッファの容量以下で新たなブロックサイズを決定し前記電子装置に新たなブロックサイズを指定するコマンドを送信することを特徴とするホスト装置。 - 前記所定の関係にある１つの時点が所定以上の長さを有するデータを前記ブロックサイズに分割して実際に送信し又は受信するというコマンドを前記電子装置に送信した時点であることを特徴とする請求項６に記載のホスト装置。
- 前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記電子装置にコマンドを送信した時点であることを特徴とする請求項６に記載のホスト装置。
- ホスト装置から所定以上の長さを有するデータを複数のデータブロックに分割して送受信する場合における、各データブロックのブロックサイズの情報を含むデータをデータ線で送信するというブロックサイズ設定コマンドをコマンド／レスポンス線を通じて受信し、前記コマンド／レスポンス線を通じてそれに対するレスポンスを送信し、その後そのデータを受信する受信ステップと、
前記ブロックサイズが内蔵するデータバッファの容量よりも大きいか否かを判断する判断ステップと、
前記ブロックサイズ設定コマンドと所定の関係にある１つの時点で前記ブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信するエラー情報送信ステップと、
を有することを特徴とする電子装置の制御方法。 - 前記所定の関係にある１つの時点が前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時点であって、
前記コマンドのレスポンスに前記エラー情報を含めて送信し且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けないことを特徴とする請求項９に記載の電子装置の制御方法。 - 前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記ホスト装置から送信されたコマンドを受信した時点であって、
前記コマンドに対応するレスポンスに前記エラー情報を含めたレスポンスを付加して送信することを特徴とする請求項９に記載の電子装置の制御方法。 - 前記ホスト装置から前記データブロックのブロックサイズの情報を含むコマンドを前記コマンド／レスポンス線を通じて受信するステップを更に有し、前記判断ステップにおいてそのブロックサイズが前記データバッファの容量よりも大きいと判断した場合、
その後前記ホスト装置から所定以上の長さを有するデータを分割して生成した前記ブロックサイズのデータブロックを実際に送信し又は受信するというコマンドを受信した時に、そのコマンドに対してそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを送信し、且つ前記ホスト装置から分割されたデータブロックが送信された場合にはそれを受け付けず、又は、
その次に前記ホスト装置から送信されたコマンドに対応するレスポンスに、ブロックサイズを指定するコマンドに対する応答がエラーであるという情報を付加して送信する、
ことを特徴とする請求項９に記載の電子装置の制御方法。 - 電子装置がＩＣカードであることを特徴とする請求項９に記載の電子装置の制御方法。
- 所定以上の長さを有するデータを複数のデータブロックに分割して送受信する場合における、各データブロックのブロックサイズの情報を含むデータをデータ線で送信するというブロックサイズ設定コマンドをコマンド／レスポンス線を通じて電子装置に送信し、前記コマンド／レスポンス線を通じてそれに対するレスポンスを受信し、その後そのデータを送信する送信ステップと、
前記ブロックサイズ設定コマンドと所定の関係にある１つの時点でそのブロックサイズに応じることが出来ないというエラー情報を含むレスポンスを受信した場合、前記電子装置にそのデータバッファのデータ容量を問い合わせるコマンドを送信するステップと、
それに対するレスポンスに基づいて前記電子装置のデータバッファの容量以下で新たなブロックサイズを決定し、前記電子装置に新たなブロックサイズを指定するコマンドを送信する送信ステップと、
を有することを特徴とするホスト装置の制御方法。 - 前記所定の関係にある１つの時点が所定以上の長さを有するデータを前記ブロックサイズに分割して実際に送信し又は受信するというコマンドを前記電子装置に送信した時点であることを特徴とする請求項１４に記載のホスト装置の制御方法。
- 前記所定の関係にある１つの時点が前記ブロックサイズ設定コマンドの次に前記電子装置にコマンドを送信した時点であることを特徴とする請求項１４に記載のホスト装置の制御方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003410840 | 2003-12-09 | ||
| JP2003410840 | 2003-12-09 | ||
| PCT/JP2004/017724 WO2005057400A1 (ja) | 2003-12-09 | 2004-11-29 | 電子装置、その制御方法、ホスト装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005057400A1 JPWO2005057400A1 (ja) | 2007-12-13 |
| JP4452690B2 true JP4452690B2 (ja) | 2010-04-21 |
Family
ID=34674957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005516088A Active JP4452690B2 (ja) | 2003-12-09 | 2004-11-29 | 電子装置、その制御方法、ホスト装置及びその制御方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7774508B2 (ja) |
| EP (1) | EP1701244B1 (ja) |
| JP (1) | JP4452690B2 (ja) |
| CN (1) | CN100437456C (ja) |
| TW (1) | TW200529244A (ja) |
| WO (1) | WO2005057400A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100470585C (zh) * | 2004-03-31 | 2009-03-18 | 松下电器产业株式会社 | 存储卡和存储卡系统 |
| US7644239B2 (en) | 2004-05-03 | 2010-01-05 | Microsoft Corporation | Non-volatile memory cache performance improvement |
| US7490197B2 (en) | 2004-10-21 | 2009-02-10 | Microsoft Corporation | Using external memory devices to improve system performance |
| JP4896450B2 (ja) * | 2005-06-30 | 2012-03-14 | 株式会社東芝 | 記憶装置 |
| JP4667459B2 (ja) * | 2005-07-05 | 2011-04-13 | パナソニック株式会社 | 読出しデータ長の指定方法 |
| US8914557B2 (en) | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
| KR100884239B1 (ko) * | 2007-01-02 | 2009-02-17 | 삼성전자주식회사 | 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법 |
| JP2009110609A (ja) * | 2007-10-31 | 2009-05-21 | Hitachi Ltd | ストリームデータ転送制御機構 |
| US8631203B2 (en) | 2007-12-10 | 2014-01-14 | Microsoft Corporation | Management of external memory functioning as virtual cache |
| US9032151B2 (en) | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US8032707B2 (en) | 2008-09-15 | 2011-10-04 | Microsoft Corporation | Managing cache data and metadata |
| US7953774B2 (en) | 2008-09-19 | 2011-05-31 | Microsoft Corporation | Aggregation of write traffic to a data store |
| US9740485B2 (en) | 2012-10-26 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
| US9754648B2 (en) | 2012-10-26 | 2017-09-05 | Micron Technology, Inc. | Apparatuses and methods for memory operations having variable latencies |
| US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
| US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
| US9563565B2 (en) | 2013-08-14 | 2017-02-07 | Micron Technology, Inc. | Apparatuses and methods for providing data from a buffer |
| US10365835B2 (en) | 2014-05-28 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for performing write count threshold wear leveling operations |
| JP6833364B2 (ja) | 2016-07-01 | 2021-02-24 | 株式会社東芝 | Ｉｃカード、および、ｉｃカード処理装置 |
| US10795836B2 (en) | 2017-04-17 | 2020-10-06 | Microsoft Technology Licensing, Llc | Data processing performance enhancement for neural networks using a virtualized data iterator |
| GB2612658B (en) * | 2022-03-10 | 2023-12-13 | Nordic Semiconductor Asa | Method and apparatus for radio communications |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228549A (ja) * | 1985-04-02 | 1986-10-11 | Ricoh Co Ltd | デ−タ転送方法 |
| JPH0337540A (ja) | 1989-07-04 | 1991-02-18 | Toshiba Corp | ナトリウム漏洩検出装置 |
| JPH0337540U (ja) * | 1989-08-16 | 1991-04-11 | ||
| JPH09171545A (ja) * | 1995-12-20 | 1997-06-30 | Fujitsu Ltd | Ｉｃカード，ｉｃカード読み取り／書き込み装置，ｉｃカード読み取り／書き込み装置用上位装置及びｉｃカードシステム並びにｉｃカードシステムにおけるマルチベンダ対応方法 |
| JP3565967B2 (ja) * | 1995-12-21 | 2004-09-15 | 富士通株式会社 | Ｉｃカード読み取り／書き込み装置及びｉｃカードシステム |
| JPH1027231A (ja) * | 1996-07-10 | 1998-01-27 | Matsushita Electric Ind Co Ltd | Ｉｃカード |
| US6006289A (en) * | 1996-11-12 | 1999-12-21 | Apple Computer, Inc. | System for transferring data specified in a transaction request as a plurality of move transactions responsive to receipt of a target availability signal |
| JP3728366B2 (ja) * | 1997-05-13 | 2005-12-21 | 株式会社ルネサステクノロジ | Ｉｃカード |
| FR2772535B1 (fr) * | 1997-12-11 | 2000-12-15 | Micropross | Interface de communication avec une carte a puce synchrone et dispositif equipe d'une telle interface |
| JPH11298450A (ja) * | 1998-04-08 | 1999-10-29 | Nec Corp | シリアルデータ転送コントローラ |
| JP3190895B2 (ja) * | 1998-10-02 | 2001-07-23 | エヌイーシーマイクロシステム株式会社 | 通信エラー自動修復システム |
| JP2002342256A (ja) * | 2001-05-14 | 2002-11-29 | Hitachi Ltd | データプロセッサ及びデータテーブルの更新方法 |
| JP3914398B2 (ja) * | 2001-05-22 | 2007-05-16 | 日本電産サンキョー株式会社 | Ｉｃカードリーダライタの通信方法 |
| CN1430179A (zh) * | 2001-12-11 | 2003-07-16 | 松下电器产业株式会社 | Ic卡及其数据处理方法 |
| JP2003345674A (ja) * | 2002-05-29 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 入出力装置 |
| KR100887901B1 (ko) * | 2002-06-26 | 2009-03-12 | 주식회사 히타치엘지 데이터 스토리지 코리아 | 광디스크 장치에서의 기록속도 가변방법 |
-
2004
- 2004-11-29 CN CNB2004800366493A patent/CN100437456C/zh not_active Expired - Fee Related
- 2004-11-29 JP JP2005516088A patent/JP4452690B2/ja active Active
- 2004-11-29 EP EP04820138.8A patent/EP1701244B1/en active Active
- 2004-11-29 WO PCT/JP2004/017724 patent/WO2005057400A1/ja active Application Filing
- 2004-11-29 US US10/582,084 patent/US7774508B2/en active Active
- 2004-12-08 TW TW093137911A patent/TW200529244A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW200529244A (en) | 2005-09-01 |
| WO2005057400A1 (ja) | 2005-06-23 |
| JPWO2005057400A1 (ja) | 2007-12-13 |
| EP1701244B1 (en) | 2015-04-01 |
| US20070145151A1 (en) | 2007-06-28 |
| EP1701244A1 (en) | 2006-09-13 |
| CN1890624A (zh) | 2007-01-03 |
| EP1701244A4 (en) | 2008-12-24 |
| US7774508B2 (en) | 2010-08-10 |
| CN100437456C (zh) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4452690B2 (ja) | 電子装置、その制御方法、ホスト装置及びその制御方法 | |
| JP3970282B2 (ja) | Ｉｃカード、データ転送装置、データ転送方法及びデータ転送方法のプログラム | |
| KR20110010707A (ko) | 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법 | |
| US8635386B2 (en) | Communication control device, data communication method and program | |
| KR100944892B1 (ko) | 버스 시스템 및 버스 인터페이스 | |
| US20060236001A1 (en) | Direct memory access controller | |
| JP2004260831A (ja) | 高速の無線通信に適するハイブリット型データ伝送装置及びその方法 | |
| JP2007259274A (ja) | 再送制御回路、送信装置、再送制御方法及び再送制御プログラム | |
| JP2006270469A (ja) | 通信データ制御装置 | |
| KR100787220B1 (ko) | 읽기 동작 및 쓰기 동작이 동시에 가능한 디바이스를구비한 전자장치 및 그 방법 | |
| US20090022158A1 (en) | Method For Increasing Network Transmission Efficiency By Increasing A Data Updating Rate Of A Memory | |
| US8547985B2 (en) | Network interface controller capable of sharing buffers and buffer sharing method | |
| KR100974914B1 (ko) | 스마트 카드에 적합한 디엠에이를 이용한 유에스비 데이터 전송 방법 | |
| JP2004056376A (ja) | 半導体装置及びデータ転送制御方法 | |
| KR101345437B1 (ko) | 칩들간의 통신을 위한 인터페이스 장치 및 방법 | |
| JP7363344B2 (ja) | メモリ制御装置、および制御方法 | |
| JP2005141677A (ja) | Ｉｃカード用通信ライブラリ及びｉｃカード | |
| CN113709061A (zh) | 一种报文转发的方法和电路 | |
| KR100937535B1 (ko) | 데이터 전송 장치 및 방법 | |
| JP4624252B2 (ja) | データパケット転送装置、データパケット転送方法、及び、データパケット転送プログラム | |
| JP2005110019A (ja) | シリアル通信システム | |
| KR101192594B1 (ko) | 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법 | |
| CN115884018A (zh) | 一种高效的数据传输方法、装置、系统及存储介质 | |
| JP2004280199A (ja) | データ通信システム | |
| CN109885508A (zh) | 高速外设组件互连标准总线系统及其数据传输方法、装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150205 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |