CN100470585C - 存储卡和存储卡系统 - Google Patents

存储卡和存储卡系统 Download PDF

Info

Publication number
CN100470585C
CN100470585C CNB2005800102540A CN200580010254A CN100470585C CN 100470585 C CN100470585 C CN 100470585C CN B2005800102540 A CNB2005800102540 A CN B2005800102540A CN 200580010254 A CN200580010254 A CN 200580010254A CN 100470585 C CN100470585 C CN 100470585C
Authority
CN
China
Prior art keywords
write
mentioned
data
block size
storage card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800102540A
Other languages
English (en)
Other versions
CN1938720A (zh
Inventor
大塚健
太田晴夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1938720A publication Critical patent/CN1938720A/zh
Application granted granted Critical
Publication of CN100470585C publication Critical patent/CN100470585C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661Format or protocol conversion arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062Securing storage systems
    • G06F3/0622Securing storage systems in relation to access
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062Securing storage systems
    • G06F3/0623Securing storage systems in relation to content
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07732Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory
    • G06F2212/2022Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

一种存储卡,安装在主机设备内,用于记录数据,内置有闪式存储器,在内部ROM中预先记录作为闪式存储器固有的擦除块大小的整数倍的规定值的可写入块大小,检测出从主机设备发出的写入命令的写入块大小、即写入数据的大小,与ROM内的可写入块大小进行对照,由此根据写入块大小是否是可写入块大小的整数倍来判断是否可以写入,仅在判断为可以写入的情况下,才将来自主机设备的数据写入到闪式存储器内;在判断为不允许写入的情况下,向主机设备返回错误响应。

Description

存储卡和存储卡系统
技术领域
本发明涉及包含闪式(flash)存储器的存储卡、以及用于在存储卡内记录数据的存储卡系统。
背景技术
作为内部安装了闪式存储器的卡式记录媒体的SD(SecureDigital:保密数字)卡等存储卡是超小型、超薄型的,由于其使用方便,而广泛应用于在数码相机等数字设备中记录数据。例如,存储卡作为记录媒体使用,用来记录MPEG4(Moving Picture Experts Group4:运动图像专家组4)这样的较低传输速率的动态图像。
内置于该存储卡中的闪式存储器是作为擦除已记录的数据用的最低单位的一定大小的块(以下称为“擦除块”),许多个集中在一起而构成的。在擦除数据时按擦除块单位来进行擦除动作。该擦除块,通常由一定大小的多个页面(以下称为“写入页面”)构成,数据的写入一定要按写入页面单位来对已擦除的写入页面进行。
图1是表示向存储卡内写入数据的情况的图。
该图表示,根据状态901a~901d,由2个512字节的写入页面来构成一个擦除块的闪式存储器中的2个擦除块作为改写对象,在构成擦除块的2个写入页面块内一次写入的数据中,仅改写一个写入页面的数据时的状态变化例。
状态901a是,2个擦除块内,一个(图1中上层)擦除块已写入数据A和数据B,另一个(图中下层)擦除块是已擦除状态。
当需要改写作为状态901a的闪式存储器中的数据B时,首先,把新变化的数据B(NEW)写入到下层的已擦除的一个写入页面内,其结果,闪式存储器变成状态901b。
然后,把在上层已写入的数据A复制到下层的擦除块中,形成状态901c,然后擦除上层的擦除块。其结果,闪式存储器变成状态901d。
当需要改写擦除块的一部分写入页面时的上述一连串动作,在此称为“卷入保存”(巻き込み退避)。
由于发生了该卷入保存,例如在主机设备发出了指示写入一个写入页面的写入命令时,实际上在闪式存储器中作为写入对象的写入页面的数量大于该指示的写入页面数,其结果,写入速度低于主机设备所可以掌握的速度。
对这样的存储卡,为了实现高速记录,本专利申请的发明人提出了这样一种方式,即按照构成存储卡的闪式存储器的擦除块的整数倍的块单位来向存储卡发行写入命令以记录数据,这已在日本申请了专利(特愿2003-121178号)。
并且,作为用于实现高速记录的方式,在日本专利公开公报(参见专利文献1)中公开了这样一种方式,即在由多个闪式存储器构成的存储卡中的擦除块中,搜索作为构成要素的所有写入页面均为可记录状态的擦除块,对多个擦除块并行地进行记录的方式。
但是,像从数码影像设备来的DV(数字视频)格式的输出那样,以4MB/秒的高传输速率来进行输出的动态图像,其长时间记录所需的记录媒体为了采用存储卡,必须保证对存储卡的记录速率为一定速率以上。
然而,过去的存储卡的高速记录用的方式,并非保证把记录速率的下限值(以下称为“最低记录速率”)作为存储卡的记录速度性能。所谓该最低记录速率的保证是指主机设备能够按该最低记录速率继续向存储卡内写入数据的保证。
而且,在存储卡中,例如已公开了约10MB/秒作为最高记录速率的商品也是现有市场上销售的产品。但这并不是假设了对内部的闪式存储器误差的规格,并非对最低记录速率进行保证。
以下说明用现有的高速记录用的方式也很难保证最低记录速率的原因。
一般,在个人计算机(PC)中采用文件分配表(FAT)系统作为文件系统。在FAT系统中,基本上是把作为存取单位的区段定义为512字节,所以,通常,从PC来的写入命令,把512字节作为写入块大小,即按512字节单位来发出。以此为前提,假定并说明由PC把数据记录到存储卡内的情况,该存储卡包含多个擦除块,每个擦除块由8个512字节的写入页面来构成。
在由8个写入页面构成的存储卡内,擦除块大都采用以下算法。
存储卡,一般除具有为实现保证的记录容量所需的擦除块数外,还额外具有作业用的规定数(例如40个)的擦除块。该额外具有的擦除块作为作业用的块(以下称为工作块)来处理。
在需要由PC来反复改写同一区段时,若用改写闪式存储器的同一写入页面的方法来实现这一目的,则该写入页面的记录次数集中增加,使闪式存储器寿命缩短,所以,进行利用应避免这一情况的工作块的控制。
例如,在相当于全记录容量的擦除块已记录结束的闪式存储器内反复写入数据的情况下,在该40个工作块内依次进行记录,所有的工作块记录结束进行迁移后,擦除该工作块,即擦除块,然后再进行记录,按这样的步骤进行该写入动作。
图2是表示具有包括512字节的8个写入页面的擦除块的存储卡的状态变化的图。
状态902a是对区段1改写了一次的状态,更详细地说是通过改写与原来的写入页面不同的工作块内的写入页面而对区段1改写了一次的状态。状态902b是对区段1改写了8次的状态,状态902c表示进一步对区段3、区段5、区段7改写了8次的状态。
而且,在该图中,x符号表示写入页面的内容被无效的情况,例如,1x表示具有区段1的内容的写入页面被无效的状态。而且,在存储卡中,对于各写入页面是否有效,利用表来进行管理。
以下把写入完毕的已无效化的写入页面称为“无效页面”,把写入完毕的尚未无效化的写入页面称为“有效页面”。并且,在该图中,New的符号表示区段内容已被更新。例如,1(New)表示内容已被更新的区段1。
现有的高速记录用的方式,在状态902a中不进行图1的状态901c所示的卷入保存动作。如果进行卷入保存动作,那么,为了向512字节的1个写入页面内写入,一定会发生512字节×8,即4千字节的写入,记录速度大幅度下降,因此,是为了避免这种现象。
以下观察工作块的数,最初为40个的工作块在状态902c下为36个,并且,若区段2、区段4、区段6也同样地改写8次,则工作块的数为33个。
在用8个写入页面来构成1个擦除块的情况下,最初与1个擦除块相对应的各区段(例如区段1~区段8),最多分散成8个擦除块。这种现象称为“逻辑分散”。
当发生该逻辑分散时,工作块的数目急剧减少,有可能达到工作块的最低数(例如1这样的设定值)。当工作块达到最低数时,为了新制作工作块,进行空块搜索任务。
这里,所谓空块搜索任务是指为了将记录完毕的擦除块作为工作块来处理,即为了形成未记录有效数据的状态,从所有的擦除块中搜索由图2的x表示的无效的页面的任务。并且,在具有无效页面的擦除块中,把有效页面保存为工作块,把上述擦除块擦除,从而制成新的工作块。
以上的动作示于图3,即图3是表示从具有无效页面的擦除块中将有效页面保存为工作块前后的状态的图。
在该图中,上层表示通过空块搜索任务而检测出的、能够变换成新的工作块的记录完毕的擦除块;下层表示工作块。状态903b表示从状态903a把有效页面保存为工作块的状态。
在状态903b中,上层的3个擦除块全部由无效页面而构成,所以,通过将其擦除,即可制成新的3个工作块。
这种空块搜索的发生使存储卡的记录速度降低。
并且,存储卡为了能够随时安装到多个主设备内使用,例如即使是对存储卡按擦除块单位进行写入动作的主设备,也不能够确定以前对存储卡进行了写入的主机设备,而且,有可能必须进行空块搜索任务。例如,对于利用PC按区段单位进行了记录的存储卡,利用专用的主机设备按擦除块单位进行写入等情况下,有可能发生空块搜索,存储卡的记录速度降低。这就使得很难保证存储卡的最低记录速率。
专利文献1:日本专利特开2000-122923号公报
发明内容
因此,本发明是鉴于上述问题而做出的,其目的在于提供能够保证一定的最低记录速率的存储卡、以及使用该存储卡来记录数据的存储卡系统。
为了达到上述目的,本发明的存储卡,其特征在于具有:闪式存储器;外部接口机构,用于在和主机设备之间进行数据的交接;存储机构,存储规定的可写入块大小;以及控制机构,其在通过上述外部接口机构从主机设备收到了伴随着写入块大小的指定、指示向上述闪式存储器写入数据的写入命令的情况下,判断出该写入块大小是否与上述可写入块大小具有规定的关系,并根据判断结果,进行与是否许可向上述闪式存储器写入数据有关的控制。
这里,写入命令是表示向闪式存储器写入数据的指示,是伴随着作为应写入的块数据大小、即作为一块数据的数据大小的写入块大小的指定,从主机设备向闪式存储器传递的。并且,可写入块大小是对写入命令的可否进行判断用的数据,它表示规定的数据大小。而且,涉及可否写入数据的控制,为是否进行写入的控制,在不进行写入的情况下,例如假设返回表示对写入命令加以拒绝的错误响应等。
发明的效果
根据具有上述构成的本发明的存储卡,能够由主机设备来判断作为根据写入命令写入的数据的大小的写入块大小是否满足为保证某一最低记录速率所必须的规定条件,进行与是否进行数据的写入有关的控制。因此,在不满足该条件的情况下,通过对写入命令返回错误响应等,于是不进行数据写入,所以,即使该存储卡依次由多个主机设备将其用于记录,仍能够保证其最低记录速率。
而且,作为该条件判断的材料根据本发明的存储卡,采用了将鉴于内部的闪式存储器的擦除块大小而预先设定的可写入块大小存储到非易失性存储器等内的构成。为了保证向闪式存储器的写入速度性能保持在某一定水平以上,写入块大小与闪式存储器的擦除块大小之间应当满足一定的关系,从这一观点来看,如果存储在存储卡内的可写入块大小的数据值,把擦除块大小考虑在内加以决定,那么,就能够保证某一最低记录速率的写入。
并且,也可以是,上述规定的可写入块大小,是关于上述闪式存储器的擦除块大小的规定整数倍的大小;作为上述控制机构的判断标准的上述规定关系,是上述写入块大小为上述可写入块大小的整数倍的关系;上述控制机构进行控制,使得仅在具有上述规定关系的情况下才向闪式存储器写入数据。
由此,仅在写入块大小为,以作为擦除块的整数倍的规定值的可写入块为最小单位,是该可写入块的整数倍的情况下,才向闪式存储器写入该写入块大小的数据。所以,即使在该存储卡依次安装到多个主机设备内进行写入的情况下,在向闪式存储器内记录数据时,也不会发生卷入保存,任一主机设备也都能够连续地进行某一最低记录速率的写入。所以,该存储卡能够保证最低记录速率,因此适用于动态图像等的实时记录。
并且,也可以是,上述存储卡还具有传递机构,其从上述存储机构中读出可写入块大小,通过上述外部接口机构传递给主机设备。
由此,主机设备能够从存储卡中取得可写入块大小,据此能够适当地决定伴随写入命令的写入块大小,即一次写入数据大小。
并且,也可以是,上述存储机构还预先存储保证写入速率,该保证写入速率是作为用于表示只要是在以和上述可写入块大小相同的大小作为单位向上述闪式存储器写入数据时、所保证的最低记录速率而被预先规定的;上述传递机构还从上述存储机构中读出保证写入速率,通过外部接口机构传递给主机设备。
由此,只要主机设备从存储卡中取得可写入块大小,将其作为最小单位写入数据,就能够使作为所保证的最低记录速率的保证写入速率也从存储卡中取得。也就是说,即使在主机设备对预先存储的可写入块大小不同的多个存储卡依次进行切换使用的情况下,也能够从使用中的存储卡中适当地取得可写入块大小,并按照该大小,主机设备能够按适当的写入块大小来进行数据写入。例如在进行压缩影像信号后记录在存储卡上的处理的主机设备中,只要根据对每个存储卡取得的可写入块大小,更改压缩率,适当调整写入块大小,就能够保持最低记录速率,实时地写入数据。
并且,也可以是,上述存储机构还预先存储附加条件保证写入速率,该附加条件保证写入速率是作为用于表示只要是在以上述可写入块大小的特定的整数倍的大小作为单位向上述闪式存储器写入数据时、所保证的最低记录速率而被预先规定的;上述传递机构还从上述存储机构中读出附件条件保证写入速率,通过外部接口机构传递给主机设备。
由此,在存储卡的可写入块大小例如为128千字节(KB)的情况下,除了表示按该128KB单位写入数据时所保证的最低记录速率的保证写入速率外,还可以由主机设备取得例如表示按其2倍的256KB单位写入数据时所保证的最低记录速率的附件条件保证写入速率,主机设备能够根据需要的最低记录速率,适当地规定作为写入的数据大小的写入块大小。
并且,也可以是,上述存储机构还预先存储缓冲存储器容量数据,该缓冲存储器容量数据是作为表示为了保证由上述保证写入速率所表示的最低记录速率,用于向上述外部接口机构传递数据的主机设备侧的缓冲存储器所需的容量而被预先规定的;上述传递机构还从上述存储机构中读出缓冲存储器容量数据,通过上述外部接口机构而传递给主机设备。
由此,主机设备能够从存储卡中取得缓冲存储器容量数据,据此,在需要按最低记录速率继续写入数据时,能够调整缓冲存储容量。而且,缓冲存储器如果考虑存储卡的记录速率波动或出错重试等,那么,对保证一定的记录速率是有效的。
并且,上述存储卡还可以具有可写入块大小更新机构,其根据通过上述外部接口机构的来自主机设备的请求,将上述存储机构内存储的上述可写入块大小改写成比原来小的大小。
由此,在把存储卡继续用于不需要保证存储卡中当初规定的最低记录速率的用途方面时,可以由主机设备来把可写入块大小更改为小的规模,按小的写入块大小来记录数据。但是,虽然在此更改之前,保证了当初的最低记录速率,但在更改后不能够保证当初的最低记录速率。
并且,上述存储卡还可以具有更新机构,其根据通过上述外部接口机构的来自主机设备的请求,将上述存储机构内存储的上述可写入块大小改写为比原来小的大小,并与此相对应地改写上述保证写入速率。
由此,例如,擦除块大小为128KB,存储卡当初的可写入块大小为256KB的情况下,根据从主机设备来的要求,把可写入块大小更改为128KB时,与此相对应预先保存在存储卡内部的、与128KB相对应的最低记录速率,作为新的保证写入速率,能够传输到安装了存储卡的主机设备内。并且,当根据从主机设备来的要求而更改了可写入块大小时,表示基于当初的保证写入速率的最低记录速率的保证成为不可能,所以对保证写入速率进行更改,以便形成预先规定的、表示不可能保证的值(例如0),然后,能够把该情况传递给安装了存储卡的各个主机设备。
并且,涉及本发明的存储卡系统,具有:技术方案1所述的存储卡、以及与该存储卡之间进行数据的交接的主机设备,其特征在于:上述主机设备具有读出修改写入机构,其在需要向上述存储卡写入的第1数据的大小不足上述可写入块大小的情况下,通过上述外部接口机构从上述存储卡的闪式存储器中读出第2数据,将第1数据和第2数据相结合而构成与该写入块大小相同大小的第3数据,向应当将第3数据写入到上述闪式存储器的上述存储卡传递写入命令。
由此,在主机设备要写入到存储卡内的数据不足可写入块大小的情况下,从存储卡中预先读出数据,进行组合,从而再构成应当写入的数据,以便成为可写入块大小,为了写入该再构成的数据,向存储卡发行写入命令,所以能够保证最低记录速率,向存储卡内写入数据。因此,该存储卡系统能够作为例如用于把接收的数字广播节目或用DV拍摄的动态图像等实时地记录在存储卡内的记录系统使用。
附图说明
图1是表示向存储卡写入数据的情况的图。
图2是表示具有包括写入页面的擦除块的存储卡的状态变化的图。
图3是表示从具有无效页面的擦除块中将有效页面保存为工作块前后的状态的图。
图4是涉及第1实施方式的存储卡的构成图。
图5是表示在主机设备和存储卡之间传输的、涉及写入命令的信号和数据的传输定时的图。
图6A是表示区段和闪式存储器的擦除块之间的关系的图。
图6B是表示区段和多个闪式存储器的擦除块之间的关系的图。
图7是关于构成存储卡的擦除块的状态变化图。
图8是求必要的缓冲存储容量的排队计算系统图。
图9是涉及第2实施方式的存储卡系统的构成图。
图10是表示读出修改写入的动作形象的图。
图11是涉及第3实施方式的存储卡的构成图。
图12是表示可写入块大小更新请求命令对应处理的流程图。
标号说明
1、41 外部接口部
2、42 命令解析部
3 控制部
4 写入块大小判断部
5 数据写入部
6 闪式存储器
7、47 可写入块大小存储区域
8 保证写入速率存储区域
9 缓冲存储器容量存储区域
10 图像数据输入部
11 压缩部
12 缓冲存储器
13 读出修改写入部
14 控制部
19、49 ROM
20、30 存储卡
21 主机设备
具体实施方式
<第1实施方式>
以下说明涉及本发明第1实施方式的存储卡。
图4是涉及第1实施方式的存储卡的构成图。
而且,该图中,粗的箭头线表示从主机设备向存储卡20发送的作为记录对象的数据的流向;细的箭头线表示控制信号或控制数据的流向。
如该图所示,涉及第1实施方式的存储卡20具有:外部接口部1;命令解析部2;控制部3;闪式存储器6;以及具有可写入块大小存储区域7、保证写入速率存储区域8和缓冲存储器容量存储区域9的ROM(只读存储器)19。
在此,外部接口部1具有从主机设备接收命令,向主机设备发送对主机设备命令的响应、以及进行数据传输的功能。
命令解析部2具有对通过外部接口部1而接收的命令进行解析的功能。命令中有:写入命令,其指示用于把数据写入到存储卡中内置的闪式存储器;读出命令,其指示用于从闪式存储器中读出数据;以及用于读出可写入块大小存储区域7、保证写入速率存储区域8或缓冲存储器容量存储区域9等ROM19的各内容的命令等。而且,主机设备接收的写入命令伴随有写入命令的指定,该写入命令的指定用于指定作为写入数据量的写入块大小和写入数据的开头区段。
关于涉及读出命令的控制机构和控制动作,由于和现有的存储卡相同,所以在此省略说明。而且,命令解析部2对命令的解析结果,在命令是用于读出ROM19的各内容的命令的情况下,将该各内容读出到主机设备,通过外部接口部1作为对命令的响应进行发送。
并且,可写入块大小存储区域7,是预先记录表示允许在主机设备内记录的块大小的可写入块大小的区域;保证写入速率存储区域8是预先记录表示保证的最低记录速率的保证写入速率的区域;缓冲存储器容量存储区域9,是预先记录为了满足该保证写入速率而对主机设备要求的缓冲存储器容量数据的区域。
控制部3根据命令解析部2的解析结果,对闪式存储器6进行存取,即进行数据的读出和写入,其中具有写入块大小判断部4和数据写入部5。
写入块大小判断部4,其功能是:参照可写入块大小存储区域7内所记录的可写入块大小,来判断由命令解析机构2解析的写入命令所指定的写入块大小等是否适当,如果适当,则使数据写入部5进行与写入命令相对应的数据的写入;如果不适当,则通过外部接口部1等把错误响应返回到主机设备内。而且,在主机设备侧,在收到了对写入命令的错误响应的情况下,中止数据的写入;在未收到错误响应的情况下,把写入块大小的数据连续地传输到存储卡内。
以下说明具有上述构成的存储卡的数据写入动作。
首先,主机设备通过外部接口部1向存储卡发出作为控制命令的写入命令。在此,假定是发出从0号区段起连续地向8个区段内写入数据的写入命令,对这样的情况加以说明。
图5是表示在主机设备和存储卡之间传输的、涉及写入命令的信号和数据的传输定时的图。
在图5中,命令/响应111层表示从主机设备向存储卡20的命令、以及从存储卡20对命令的响应的变化。从主机设备发出写入命令后,开始传输用于写入的数据,在正常进行传输的情况下,传输结束后,表示传输结束的状态的状态值从存储卡20通知给主机设备。
图5中,传输数据112层表示作为用于写入的数据,512字节(512B)单位的8区段量的数据从主机设备向存储卡20进行传输的情况。
图5中,中断信号113层表示存储卡向主机设备返回的中断信号的情况,每当能够从主机设备接收512字节的数据时,就断言中断信号。并且,当8个区段的传输结束,状态准备完毕时,也断言用于通知主机设备读取状态值的定时的中断信号。在主机设备侧,必须按照该中断信号的定时,进行应写入数据的传输或状态的读取。
当主机设备发出写入命令时,存储卡20通过外部接口1,接收该写入命令,传给命令解析部2,在命令解析部2内,解析为“从0号区段开始8个连续区段的写入动作”,作为该解析结果的数据输入到写入块大小判断部4内。
写入块大小判断部4,参照可写入块大小存储区域7内所记录的可写入块大小和命令解析部2的解析结果的数据,判断出写入命令的指定是否满足由可写入块大小规定的条件。
在此,写入块大小由区段数表示,作为可写入块大小若按照记录区段数(1个区段=512字节)的形式来说明,则如果可写入块大小是8,那么条件如下。
条件:{(开头区段号)%8=0}而且,{(作为写入块大小的区段数)%8=0}
也就是说,如果由写入命令指定的写入数据的开头区段,位于按照可写入块大小表示的每个单位进行划分的区段群的边界位置上,而且,由写入命令指定的写入块大小是由可写入块大小表示的单位量的整数倍,那么,能够满足条件。
所以,写入块大小判断部4仅在满足下列条件的情况下才执行被发出的写入命令,把除此以外的写入命令作为错误通知给主机设备,上述条件是:伴随写入命令的开头区段号被8除的情况下的余数为0,而且,作为伴随写入命令的写入块大小的区段数被8除的情况下的余数为0。而且,在由写入块大小判断部4判断为能够执行写入命令的情况下,其后续的来自主机设备的应写入数据,通过数据写入部5而被写入到闪式存储器6内。
可是,在上述可写入块大小存储区域7内,记录着与闪式存储器6的擦除块相当的区段数作为可写入块大小。以下进一步说明该可写入块大小。
在此,假定在存储卡中内置了一个闪式存储器的情况。假定1个擦除块由8个区段构成,在闪式存储器的写入页面是与区段相同大小的状态下,记录8作为可写入块大小。假定在存储卡中内置了多个闪式存储器,主机设备发出的写入命令中连续区段号横跨多个闪式存储器,形成交错状的情况下,可以使(与闪式存储器的擦除块相当的区段数)×(闪式存储器数),作为可写入块大小进行记录。
图6A和图6B是表示区段和闪式存储器的擦除块之间的关系的图。
图6A表示存储卡由1个闪式存储器构成的情况;图6B表示由闪式存储器121和闪式存储器122这2个闪式存储器构成的情况。图6A和图6B中的各个数值是区段号,用虚线围起来的各个长方形表示区段;用实线围起来的各个长方形表示擦除块。在图6B中,区段号在2个闪式存储器中交错,所以,构成存储卡的擦除块的区段数为16个。
在本实施方式中,作为基于该可写入块大小的条件判断的结果,只能够按擦除块的整数倍的块单位进行写入。
以下利用图7,详细说明按擦除块的整数倍的块单位以外的方式进行写入的情况下的问题。
图7是关于构成存储卡的擦除块的状态变化图。如该图所示,各擦除块的状态被分类为以下6种状态。
“状态A”:在构成擦除块的全部写入页面内均可以记录。该状态的擦除块能够作为工作块处理。
“状态B”:在构成擦除块的一部分写入页面内可以记录,在记录结束的写入页面中存在有效页面。
“状态C”:在构成擦除块的一部分写入页面内可以记录,记录结束的写入页面全都是无效页面。
“状态D”:构成擦除块的全部写入页面均不能够写入(全部写入页面为无效页面)。
“状态E”:构成擦除块的全部写入页面均不能写入(一部分写入页面是有效页面)。
“状态F”:构成擦除块的全部写入页面均不能够写入(全部写入页面为有效页面)。
而且,在图7中,箭头线表示可能转变,用虚线所示的箭头线表示在转变中发生卷入保存动作的情况;粗线所示的箭头线表示仅按擦除块单位写入数据的情况下的转变。
如图7所示,状态A的擦除块为,在构成该擦除块的全部写入页面内能够写入,能够转变成状态B和状态F。
状态B的擦除块为,在构成该擦除块的一部分写入页面内能够写入,但因已写入的写入页面中包括有效页面,所以不能够擦除。于是,能够转变成状态C和状态E、状态F。
并且,状态C的擦除块为,在构成该擦除块的一部分写入页面内能够写入,而且,写入结束的写入页面全部是无效页面,所以可以擦除,能够转变成状态A、状态E。
再者,状态D的擦除块为,在构成该擦除块的全部写入页面内不能够写入,因为全部写入页面都是无效页面,也就是说因为是应当被擦除的擦除块,因此,若擦除该擦除块,则转变成状态A。
并且,状态E的擦除块为,构成该擦除块的全部写入页面不能够写入,一部分写入页面是有效页面,所以也不能够擦除。但是,作为本状态E的有效页面的写入页面,如果保存为状态A或状态B或状态C的构成擦除块的已擦除的写入页面,则将转变成状态D。
再者,状态F的擦除块为,构成该擦除块的全部写入页面均不可写入,全部写入页面是有效页面,所以,若将构成该擦除块的一部分的写入页面保存为别的擦除块,则转变为状态E,若将全部的写入页面保存为别的擦除块,则转变为状态D。
在此,结合图7所示的状态转变图,说明发生空块搜索的状态。首先定义3种状态S1、S2、S3。
按擦除块单位在存储卡内写满的状态(S1)由状态A、状态D、状态F构成。
按小块单位写入数据的状态(S2)是从S1状态,状态A的块转变为状态B、状态E的状态,再者,状态B的块转变为状态E。
发生空块搜索的状态(S3)是没有状态A的状态。
若按小块写入,则存储卡的状态按照S1→S2→S3这样进行转变,变成发生空块搜索的状态。
在S3状态下,由于发生从所有的擦除块中搜索无效页面的任务,所以,很难高速写入。
在搜索无效页面时,如果能够在搜索到的擦除块中立即检测出包含无效页面的情况,那么,不太费时间,但是,有时最坏的情况要在搜索全部擦除块之后才能检测出无效页面,空块搜索检测所需的时间变化很大。
根据上述情况,希望在存储卡中,为了实现高速记录,反复进行状态A→状态F→状态D→状态A这样的转变,使其不发生空块搜索的动作。
在本实施方式中,由写入块大小判断部4将不能够满足基于可写入块大小7的条件的写入命令作为错误通知给主机设备。因此,能够排除擦除块单位以外的写入,所以能够使存储卡的记录状态保持一定,能够防止由于存储卡的过去的记录状态造成其后的写入的记录速率下降。因此,即使不确定以前在存储卡上进行了记录的主机设备,也能够保证存储卡的记录速率。
以下说明存储卡20的保证写入速率存储区域8内所记录的保证写入速率。
保证写入速率,详细地说,表示的是在向存储卡20内写入数据时保证的最低记录速率、以及作为该保证前提的写入块大小的组合。主机设备能够从存储卡中读出可写入块大小或该保证写入速率,所以,例如在用摄像机来压缩影像信号将其记录在存储卡上时,如果更改压缩率使其满足保证写入速率,则能够构成更灵活的系统。
以下说明在存储卡20的缓冲存储器容量存储区域9中记录的缓冲存储器容量数据。
该缓冲存储器容量数据是表示主机设备侧应具有的缓冲存储器容量数据,该缓冲存储器用于以下目的。
第1目的是为了在缓冲存储器写入时发生了错误的情况下吸收主机设备应进行的错误处理和写入的重试处理的时间,第2目的是为了在向存储卡内写入的算法中使写入处理时间的一些变动平滑。
缓冲存储器的第1目的假定的发生了错误的情况,主要是在闪式存储器内发生了不良区段的情况,不良区段的出现概率约为每100000次写入发生1次的概率。
在存储卡20中,发生不良区段时的错误登录处理和写入的重试处理所需要的时间为100ms(毫秒)。例如,在存储卡中记录数据时,假定发生3次,那么需要相当于300ms的缓冲存储器。并且,这时的保证写入速率必须设定为比不考虑错误时的写入速率低一些。这是因为假定在存储卡中进行无终点(endless)记录时,上述缓冲存储器有时会溢出。上述缓冲存储器容量数据和保证写入速率的关系在图8所示的系统中,能够用排队计算来求出。
也就是说,根据错误发生的概率(ρ)和存储卡错误处理所需要的时间(Tb)、无错误时的存储卡的写入处理时间(Ta)、规定块的数据输入到缓冲存储器内的时间(Tc),求出对规定的缓冲存储器容量数据的输入速率的最大速率,把上述缓冲存储器容量数据、上述最大速率作为保证写入速率预先登录在存储卡内即可。
就缓冲存储器的第2目的而言,假定作为向存储卡内写入的算法是各种各样的算法,但是例如,在规定数的块写入后,把逻辑地址和物理地址的变换表写入到闪式存储器内的算法,成为周期性地加法运算该变换表的写入时间。
例如,在每写入1000个擦除块时登录变换表的情况下,按平均值来登录保证写入速率,在缓冲存储器容量数据内登录相当于变换表的登录所需的时间的容量即可。
如以上所说的那样,与存储卡的错误特性、控制算法相对应,把必要的缓冲存储器容量数据、保证写入速率登录在存储卡本身内,由此能够构成在进行实时记录的存储卡系统中,能够最大限度发挥存储卡性能的系统。并且,即使在安装了特性不同的存储卡的情况下,也能够通过由主机设备侧从存储卡的ROM19等中读出缓冲存储器容量数据或保证写入速率这样的必要信息作为参考,从而更改存储器的分配,或更改影像信号的压缩率等使灵活的应对成为可能。
<第2实施方式>
以下说明涉及本发明第2实施方式的存储卡系统。
图9是涉及第2实施方式的存储卡系统的构成图。
如该图所示,该存储卡系统由第1实施方式所示的存储卡20和将数据记录在该存储卡的主机设备21构成。在此,把主机设备21作为摄像机加以说明。
主机设备21具有:图像数据输入部10、压缩部11、缓冲存储器12、读出修改写入部13和控制部14。
图像数据输入部10是输入数字图像数据的输入部。
压缩部11具有对通过图像数据输入部10输入的图像数据进行压缩的功能。
缓冲存储器12是暂时存储图像数据用的存储器。
读出修改写入部13具有把从缓冲存储器12中读出的数据记录在存储卡20内,在该记录时进行后述的读出修改写入的功能。
控制部14具有以下功能:当把存储卡20安装在主机设备21上时,通过发出用来读出预先记录在存储卡20内的可写入块大小、保证写入速率和缓冲存储器容量数据的命令,从而将它们读出后作为控制参数进行保存,并根据该控制参数,对压缩部11、缓冲存储器12和读出修改写入部13进行控制。
以下说明,在具有上述构成的存储卡系统中,作为摄像机的主机设备21将利用摄像机构输入的数字图像数据实时地记录在存储卡20内的动作。
在控制部14中,根据从存储卡20中读出并保持着的控制参数进行以下动作。也就是说,为了满足保证写入速率,对压缩部11的压缩率进行更改,并且,为了满足缓冲存储器容量数据,把安装在主机设备内的存储器作为已安装的存储卡用的缓冲存储器进行分配,发出写入命令,以便满足第1实施方式所示的与可写入块大小有关的条件。而且,在发出写入命令时,对读出修改写入部13进行控制,以便向存储卡发出按照可写入块大小所示的块单位进行数据写入的写入命令。
在此,说明接受该控制部14进行的控制的读出修改写入部13的动作。
作为控制参数保存的可写入块大小所表示的值为8的情况下,要求按8区段(4千字节)单位写入。在此情况下,存储卡内记录的数据是4千字节的整数倍的情况下,容易实现。但是,在记录22千字节的图像数据的情况下,不得不划分成5个4千字节的块和1个2千字节的块。当然,也可以把假数据附加在2千字节的块内,作为4千字节的块进行记录。但在用此方法中,必须记录FAT这样的系统数据的情况下,不能附加假数据,所以,无法适应。
因此,在利用只能够写入8区段的整数倍的量的数据的存储卡对FAT进行更新的情况下,存在的问题是:不得不在主机设备内具有将存储卡的FAT数据镜像(mirroring)后的数据。通过读出修改写入部进行读出修改写入,来可解决这一问题。
图10是表示必须从区段号为8的区段连续在4区段内写入的情况下读出修改写入动作的形象的图。
该图中,数据201表示要向被请求写入的区段群内写入的数据,数据202表示从存储卡中读出的区段群的数据,数据203表示通过读出修改写入而实际写入到存储卡的区段群内的数据。
如该图所示,在写入时,根据可写入块大小所表示的区段数,从存储卡中读出数据,也就是说,为了使需要写入的区段及其以外的区段(以下称为“配对区段”)的区段数的合计,与可写入块大小所示的区段数相一致,确定配对区段,读出该配对区段的数据202,然后,把需要写入的4个区段的数据201以及该读出的4个区段的数据202合在一起,构成合计8个区段的数据203,写入到存储卡内,按照上述这样的步骤来实现读出修改写入。
这样,通过进行读出修改写入,即使像FAT这样的系统数据的更新,也不需要使主机设备具有镜像数据。
并且,仅仅在不能够使用附加假数据的方法的FAT的更新时,若使用该读出修改写入,则在写入前必须暂时读出所造成的记录速率降低也是很微小的。
如以上说明那样,在本实施方式的存储卡系统中,参照存储卡内预先记录的可写入块大小、保证写入速率和缓冲存储器容量数据进行控制,即可实现对存储卡的记录速率的保证。
<第3实施方式>
以下说明涉及第1实施方式的存储卡20局部变形后的存储卡30。
存储卡20,为了使记录速度不会降低到某一速度以下,必须对闪式存储器按照擦除块的整数倍的可写入块大小单位进行划分,并只能够按该可写入块大小单位的整数倍由主机设备进行写入,也就是说,否则按错误处理,因此,主机设备要读出ROM19内的可写入块大小7。与此相比,存储卡30具有这样的功能,也就是说,可写入块大小不是存储在ROM19内,而是预先存储在闪式存储器6以外的可改写的非易失性存储器内,在一定条件下对可写入块大小进行更新。
图11是涉及第3实施方式的存储卡30的构成图。而且,该图中,对于和第1实施方式所示的存储卡20的构成要素相同的部分,标注相同的符号,其说明适当省略。并且,该图中,粗的箭头线表示从主机设备向存储卡30发送的作为记录对象的数据的流向,细的箭头线表示控制信号或控制数据的流向。
如图11所示,涉及第3实施方式的存储卡30具有:外部接口部41、命令解析部42、控制部3、闪式存储器6、作为非易失性存储器的可写入块大小存储区域47、以及包括保证写入速率存储区域8和缓冲存储器容量存储区域9的ROM(只读存储器)49。
这里,外部接口部41,除了第1实施方式所示的外部接口部1的功能外,还具有从主机设备接受可写入块大小的更新请求命令,并对其进行响应的功能。
命令解析部42具有对外部接口部41接收的命令进行解析的功能。而且,命令解析部42对命令解析的结果,在该命令是用于读出ROM49的各内容或可写入块大小存储区域的内容的命令的情况下,向主机设备读出该各内容,通过外部接口部41,传送作为对该命令的响应。并且,在命令是可写入块大小的更新请求命令的情况下,进行后述的可写入块大小更新请求命令的应对处理。
可写入块大小存储区域47是可改写的非易失性存储器中的一个区域,用于存储允许在主机设备记录的表示块大小的可写入块大小,初始值设定为与第1实施方式中的可写入块大小存储区域7相同的值。
并且,ROM49内的保证写入速率存储区域8是预先记录表示保证的最低记录速率的保证写入速率的区域。缓冲存储器容量存储区域9是预先记录为了满足该保证写入速率而对主机设备要求的缓冲存储器容量数据的区域。
控制部3的写入块大小判断部4具有如下功能:参照记录在可写入块大小存储区域47内的可写入块大小,判断由命令解析机构42解析的写入命令所指定的写入块大小等是否适当,如果适当,则使数据写入部5进行与写入命令相对应的数据写入;如果不适当,则通过外部接口部1等向主机设备返回错误。而且,由该控制部3进行控制的数据写入动作,与第1实施方式所示的动作相同。
以下说明可写入块大小更新请求命令的应对处理。
图12是表示可写入块大小更新请求命令的应对处理的流程图。
可写入块大小的更新请求命令,随更新用的指定值由主机设备发出。
命令解析部42,当收到可写入块大小的更新请求命令时,取得指定值(步骤S51),判断该指定值是否满足规定条件(步骤S52),如果不满足规定条件,那么通过外部接口部1等向主机设备返回错误(步骤S54);如果满足规定条件,那么,把该指定值作为新的可写入块大小记录到可写入块大小存储区域47内(步骤S53)。
涉及步骤S52的判断的规定条件为,在把擦除块大小为2个区段作为前提的情况下,可写入块大小存储区域47的初始值为表示8个区段的8,在指定值由区段数指定时,该指定值小于在可写入块大小存储区域47内该指定的时刻存储着的可写入块大小,而且是4或2。所以,主机设备指定4或2作为可写入块大小的指定值,能够更新存储卡30中的可写入块。但是,一旦更改为4之后,就不能够再回到8,在进一步更新时,只能更新为2;在一旦更新为2之后,就不能够再更新成8或4。
这样,若某一主机设备把存储卡30的可写入块大小更新为4,则虽然记录速率比按8区段单位写入要低,但在以后安装了该存储卡30的别的主机设备内,也能够从存储卡30中读出并得知该可写入块大小是4区段的情况,并且,尽管与按8区段单位写入相比成为低速,但能够保证某程度的记录速率。而且,在保证写入速率存储区域8中,除了与当初的可写入块大小相对应的保证写入速率外,也可以根据更改后的能够成为可写入块大小的每一大小,预先记录表示能够保证的最低记录速度的保证写入速率、也可以说是附加条件的保证写入速率。
<补充>
以上说明了涉及本发明的存储卡和存储卡系统的实施方式,但上述实施方式所示的存储卡也可局部变形如以下所示。
(1)各实施方式所示的可写入块大小,与擦除块大小相同,但如果是擦除块大小的2倍或4倍等整数倍,那么能够保证最低记录速率。而且,实施方式中所示的可写入块大小的值仅仅是举例表示。例如闪式存储器中,擦除块为128千字节,1个区段为512字节的情况下,若以区段数为单位来表示可写入块大小,则其值为256。
(2)第1实施方式所示的写入块大小和写入开头区段号,作为在与可写入块大小的关系中应当满足的条件,写入开头区段号能被由可写入块大小表示的区段数整除的情况也作为条件,但是在作为写入命令的发出源的主机设备侧,如果规定写入开头区段号是写入块大小所表示的区段数的整数倍,那么,在存储卡侧,也可以不进行涉及该写入开头区段号的条件的判断。并且,可写入块大小和写入块大小的值也不一定用区段来表示,也可以用字节数来表示。
(3)除第1实施方式所示的保证写入速率外,也可以是相当于可写入块大小的整数倍的块大小的各个写入块大小所对应的各个保证写入速率数据,即附加条件的保证写入数据,被保存在存储卡内,主机设备能够取得该附加条件的保证写入数据。
(4)在各实施方式中,举例表示根据擦除块大小来规定可写入块大小,但作为变形例,也可以规定可写入块大小使其成为写入页面的整数倍。并且,将来,在开发出擦除块由较少的写入页面构成的闪式存储器的情况下,每次记录数据进行保存处理的可能性较高,所以,上面记述的空块搜索造成的记录速率下降有可能不发生,因此,也可以是可写入块大小为相当于1个区段的512字节,并且按照与存储卡特性相对应的每个最佳写入块大小,预先登录该大小以及附加按该大小进行写入的条件的所谓附加条件保证写入速率。
(5)在第3实施方式中,由主机设备发出可写入块大小的更新请求命令,以此为契机,存储卡进行可写入块大小的可否更新判断或更新,但也可以是不使用这种更新请求命令的方式。例如也可以是:从主机设备发出写入指令,其指定了小于可写入块大小的写入块大小,以此为契机,存储卡一旦向主机设备送回错误后,从主机设备收到表示强行写入命令的响应的情况下,进行可写入块大小可否更新判断或更新。
(6)也可以是:对第3实施方式所示的存储卡进行变形,保证写入速率也存放在能改写的非易失性存储器内,根据可写入块大小的更新请求命令,一旦对可写入块大小更新后,把保证写入速率的值改写成表示不能保证的值。这样一来在将存储卡用于不需要保证最低记录速率的用途的主机设备一旦对可写入块大小进行了更新的情况下,此后安装了该存储卡的别的主机设备等,若对该存储卡不能保证最低记录速率,则通过读出保证写入速率而可以识别,例如,可以通知用户或者进行其他处理。
(7)也可以这样:在第3实施方式所示的存储卡中,接收闪式存储器中的全部擦除块的擦除命令,在收到该命令的情况下,把所有的擦除块擦除后,再次设定初始设定值(例如8)作为可写入块大小。这样一来,某一主机设备把存储卡的可写入块大小更新为比初始设定值小的值,并进行了数据写入等的情况下,此后在安装了该存储卡的主机设备等中,若进行全擦除,则可再次进行保证当初的最低记录速率的写入。
产业上可利用性
涉及本发明的存储卡和存储卡系统,能够保证数据的记录速率,所以能够适用于连续地高速记录数据的用途,适用于需要可靠地进行高速率下的实时记录的业务用影像领域等。

Claims (9)

1、一种存储卡,其特征在于具有:
闪式存储器;
外部接口机构,用于在和主机设备之间进行数据的交接;
存储机构,预先存储规定的可写入块大小;以及
控制机构,其在通过上述外部接口机构从主机设备收到了伴随着写入块大小的指定、指示向上述闪式存储器写入数据的写入命令的情况下,判断出该写入块大小是否与上述可写入块大小具有规定的关系,并根据判断结果,进行与是否许可向上述闪式存储器写入数据有关的控制。
2、如权利要求1所述的存储卡,其特征在于:
上述规定的可写入块大小,是关于上述闪式存储器的擦除块大小的规定整数倍的大小;
作为上述控制机构的判断基准的上述规定关系,是上述写入块大小为上述可写入块大小的整数倍的关系;
上述控制机构进行控制,使得仅在具有上述规定关系的情况下才向闪式存储器写入数据。
3、如权利要求2所述存储卡,其特征在于:
上述存储卡还具有传递机构,其从上述存储机构中读出可写入块大小,通过上述外部接口机构传递给主机设备。
4、如权利要求3所述的存储卡,其特征在于:
上述存储机构还预先存储保证写入速率,该保证写入速率是作为用于表示只要是在以和上述可写入块大小相同的大小作为单位向上述闪式存储器写入数据时、所保证的最低记录速率而被预先规定的;
上述传递机构还从上述存储机构中读出保证写入速率,通过外部接口机构传递给主机设备。
5、如权利要求4所述的存储卡,其特征在于:
上述存储机构还预先存储附加条件保证写入速率,该附加条件保证写入速率是作为用于表示只要是在以上述可写入块大小的特定的整数倍的大小作为单位向上述闪式存储器写入数据时、所保证的最低记录速率而被预先规定的;
上述传递机构还从上述存储机构中读出附加条件保证写入速率,通过上述外部接口机构传递给主机设备。
6、如权利要求4所述的存储卡,其特征在于:
上述存储机构还预先存储缓冲存储器容量数据,该缓冲存储器容量数据是作为表示为了保证由上述保证写入速率所表示的最低记录速率,用于向上述外部接口机构传递数据的主机设备侧的缓冲存储器所需的容量而被预先规定的;
上述传递机构还从上述存储机构中读出缓冲存储器容量数据,通过上述外部接口机构而传递给主机设备。
7、如权利要求4所述的存储卡,其特征在于:
上述存储卡还具有更新机构,其根据通过上述外部接口机构来自主机设备的请求,将上述存储机构内存储的上述可写入块大小改写成比原来小的大小,并与此相对应地改写上述保证写入速率。
8、如权利要求3所述的存储卡,其特征在于:
上述存储卡还具有可写入块大小更新机构,其根据通过上述外部接口机构来自主机设备的请求,将上述存储机构内存储的上述可写入块大小改写为比原来小的大小。
9、一种存储卡系统,具有:存储卡、以及与该存储卡之间进行数据的交接的主机设备,其特征在于:
上述存储卡具有:
闪式存储器;
外部接口机构,用于在和上述主机设备之间进行数据的交接;
存储机构,预先存储规定的可写入块大小;以及
控制机构,其在通过上述外部接口机构从上述主机设备收到了伴随着写入块大小的指定、指示向上述闪式存储器写入数据的写入命令的情况下,判断出该写入块大小是否与上述可写入块大小具有规定的关系,并根据判断结果,进行与是否许可向上述闪式存储器写入数据有关的控制,
上述主机设备具有读出修改写入机构,其在需要向上述存储卡写入的第1数据的大小不足上述可写入块大小的情况下,通过上述外部接口机构从上述存储卡的闪式存储器中读出第2数据,将第1数据和第2数据相结合而构成与该可写入块大小相同大小的第3数据,向应当将第3数据写入到上述闪式存储器的上述存储卡传递写入命令。
CNB2005800102540A 2004-03-31 2005-03-28 存储卡和存储卡系统 Active CN100470585C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP107779/2004 2004-03-31
JP2004107779 2004-03-31

Publications (2)

Publication Number Publication Date
CN1938720A CN1938720A (zh) 2007-03-28
CN100470585C true CN100470585C (zh) 2009-03-18

Family

ID=35064004

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800102540A Active CN100470585C (zh) 2004-03-31 2005-03-28 存储卡和存储卡系统

Country Status (6)

Country Link
US (1) US7433245B2 (zh)
EP (1) EP1720119A4 (zh)
JP (1) JP3825465B2 (zh)
KR (1) KR100826065B1 (zh)
CN (1) CN100470585C (zh)
WO (1) WO2005096220A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105688A1 (ja) * 2006-03-16 2007-09-20 Matsushita Electric Industrial Co., Ltd. メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
US8560760B2 (en) 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
US7657572B2 (en) 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
US7869277B1 (en) * 2007-04-25 2011-01-11 Apple Inc. Managing data writing to memories
CN101727293B (zh) * 2008-10-23 2012-05-23 成都市华为赛门铁克科技有限公司 一种固态硬盘ssd存储的设置方法、装置和系统
JP5300496B2 (ja) * 2009-01-07 2013-09-25 パナソニック株式会社 半導体記憶装置、ホスト機器及び半導体記憶システム
CN101964867A (zh) * 2009-07-22 2011-02-02 松下电器产业株式会社 摄像装置、信息处理装置及信息处理方法
WO2011108540A1 (ja) 2010-03-03 2011-09-09 国立大学法人大阪大学 ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置
JP5385835B2 (ja) * 2010-03-29 2014-01-08 パナソニック株式会社 データ記録装置
JP4806089B1 (ja) 2010-06-30 2011-11-02 株式会社東芝 情報処理装置、raidコントローラカード、およびミラーリング方法
JP2012019383A (ja) * 2010-07-08 2012-01-26 Panasonic Corp 記録制御装置、半導体記録装置および記録システム
US9836370B2 (en) 2010-11-18 2017-12-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Backup memory administration using an active memory device and a backup memory device
JP5917163B2 (ja) * 2011-01-27 2016-05-11 キヤノン株式会社 情報処理装置、その制御方法及びプログラム並びに記憶媒体
JP5708216B2 (ja) * 2011-05-09 2015-04-30 ソニー株式会社 フラッシュメモリ装置、メモリ制御装置、メモリ制御方法、ストレージシステム
GB2512786B (en) * 2012-01-31 2016-07-06 Hewlett Packard Development Co Lp Memory module buffer data storage
CA2929929A1 (en) 2013-09-18 2015-03-26 Quantum Biosystems Inc. Biomolecule sequencing devices, systems and methods
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
US10438811B1 (en) 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
WO2015170782A1 (en) 2014-05-08 2015-11-12 Osaka University Devices, systems and methods for linearization of polymers
JP6360627B2 (ja) * 2015-04-28 2018-07-18 株式会社日立製作所 不揮発性メモリの制御方法、制御装置、および半導体記憶装置
EP3443531A4 (en) * 2016-04-11 2020-07-22 Quantum Biosystems Inc. BIOLOGICAL DATA MANAGEMENT SYSTEMS AND PROCESSES
US10055351B1 (en) 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10037164B1 (en) 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
US10261704B1 (en) 2016-06-29 2019-04-16 EMC IP Holding Company LLC Linked lists in flash memory
US10331561B1 (en) 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
KR102611638B1 (ko) * 2016-09-27 2023-12-08 삼성전자주식회사 스토리지 장치의 동작 방법 및 스토리지 장치를 포함하는 데이터 저장 시스템
US10606773B2 (en) * 2017-01-04 2020-03-31 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Systems and methods for low latency access of memory between computing devices
TWI621063B (zh) * 2017-01-13 2018-04-11 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
US11048645B2 (en) 2018-02-01 2021-06-29 Samsung Electronics Co., Ltd. Memory module, operation method therof, and operation method of host
US10969994B2 (en) * 2018-08-08 2021-04-06 Micron Technology, Inc. Throttle response signals from a memory system
US11409436B2 (en) 2018-08-08 2022-08-09 Micron Technology, Inc. Buffer management in memory systems for read and write requests
US10782916B2 (en) * 2018-08-08 2020-09-22 Micron Technology, Inc. Proactive return of write credits in a memory system
US10489335B1 (en) * 2018-09-28 2019-11-26 Silicon Motion, Inc. Apparatus and method and computer program product for accessing a memory card
US11294824B2 (en) * 2020-01-03 2022-04-05 Western Digital Technologies, Inc. System and method for reduced latency of read-modify-write operations
US11537510B2 (en) 2020-04-24 2022-12-27 Western Digital Technologies, Inc. Storage devices having minimum write sizes of data
US11294598B2 (en) * 2020-04-24 2022-04-05 Western Digital Technologies, Inc. Storage devices having minimum write sizes of data
US20220086455A1 (en) * 2020-09-11 2022-03-17 Western Digital Technologies, Inc. Storage System and Method for Storage Management in Multi-Channel, Variable-Bit-Rate Systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435792A (en) * 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
EP0874368A3 (en) * 1997-04-25 2003-03-19 Sony Corporation Information recording apparatus and method, and information reproducing apparatus and method
JP3525734B2 (ja) 1997-04-25 2004-05-10 ソニー株式会社 情報記録装置及び方法、情報再生装置及び方法
JP2000122923A (ja) 1998-07-13 2000-04-28 Sony Corp 記録装置および記録方法、再生装置および再生方法、記録媒体、並びにプログラム記録媒体
US6438086B1 (en) * 1998-07-13 2002-08-20 Sony Corporation Recording apparatus and method, reproducing apparatus and method, and recording medium
JP4185259B2 (ja) * 2001-05-08 2008-11-26 富士フイルム株式会社 デジタルカメラ、画像記録方法及び画像記録プログラム
JP3631234B2 (ja) * 2002-02-08 2005-03-23 三洋電機株式会社 ファイルデータ記憶管理方法、ファイルデータ記憶装置、ファイルデータを記憶するための処理を実行するプログラムおよび記憶媒体
US7509342B2 (en) * 2002-02-08 2009-03-24 Sanyo Electric Co., Ltd. File data storage management method, file data storage device, program executing processing for storing file data, and storage medium
JP4238514B2 (ja) * 2002-04-15 2009-03-18 ソニー株式会社 データ記憶装置
JP2005051347A (ja) * 2003-07-30 2005-02-24 Canon Inc 撮像装置
JP4452690B2 (ja) * 2003-12-09 2010-04-21 パナソニック株式会社 電子装置、その制御方法、ホスト装置及びその制御方法

Also Published As

Publication number Publication date
CN1938720A (zh) 2007-03-28
WO2005096220A1 (ja) 2005-10-13
EP1720119A4 (en) 2008-01-23
JPWO2005096220A1 (ja) 2008-02-21
US7433245B2 (en) 2008-10-07
KR100826065B1 (ko) 2008-04-29
KR20060126775A (ko) 2006-12-08
US20070183198A1 (en) 2007-08-09
JP3825465B2 (ja) 2006-09-27
EP1720119A1 (en) 2006-11-08

Similar Documents

Publication Publication Date Title
CN100470585C (zh) 存储卡和存储卡系统
CN101038532B (zh) 数据存储装置及其方法
KR102095471B1 (ko) 데이터 저장 디바이스와 버퍼 테뉴어 관리
EP1769331B1 (en) Storage device and host apparatus
US11650755B2 (en) Proactive return of write credits in a memory system
KR20210029833A (ko) 읽기 및 쓰기 요청을 위한 메모리 시스템의 버퍼 관리
US20080028132A1 (en) Non-volatile storage device, data storage system, and data storage method
TWI735918B (zh) 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置
CN102246151B (zh) 存储器装置及其控制方法
US20200073591A1 (en) Flash memory controller and associated accessing method and electronic device
CN107220143A (zh) 管理逻辑到物理转换信息的备份以控制引导时间和写入放大
US11138104B2 (en) Selection of mass storage device streams for garbage collection based on logical saturation
US10712970B2 (en) Flash memory controller and associated accessing method and electronic device
US9984731B2 (en) Storage device and storage method
US10310983B2 (en) Data storage device and operating method thereof
US11150809B2 (en) Memory controller and storage device including the same
KR20220165855A (ko) 스토리지 장치 및 그의 동작 방법
CN114730250A (zh) 根据存储设备中的分区对读取命令加权
US10474582B2 (en) NAND flash storage device and methods using non-NAND storage cache
US20040068609A1 (en) Method of managing a data storage array, and a computer system including a raid controller
CN113495850B (zh) 管理垃圾回收程序的方法、装置及计算机可读取存储介质
KR100479170B1 (ko) 메모리 억세스 제어장치 및 방법
JPH06162786A (ja) フラッシュメモリを用いた情報処理装置
JP4334331B2 (ja) フラッシュメモリのアクセス制御方法
US20180349036A1 (en) Data Storage Map with Custom Map Attribute

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant