TWI621063B - 主機裝置與資料傳輸速率控制方法 - Google Patents

主機裝置與資料傳輸速率控制方法 Download PDF

Info

Publication number
TWI621063B
TWI621063B TW106101152A TW106101152A TWI621063B TW I621063 B TWI621063 B TW I621063B TW 106101152 A TW106101152 A TW 106101152A TW 106101152 A TW106101152 A TW 106101152A TW I621063 B TWI621063 B TW I621063B
Authority
TW
Taiwan
Prior art keywords
data
transmission rate
storage device
rate
data transmission
Prior art date
Application number
TW106101152A
Other languages
English (en)
Other versions
TW201826107A (zh
Inventor
施富仁
黃嘉慶
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW106101152A priority Critical patent/TWI621063B/zh
Priority to CN201710235847.1A priority patent/CN108304156A/zh
Priority to US15/853,393 priority patent/US10545694B2/en
Application granted granted Critical
Publication of TWI621063B publication Critical patent/TWI621063B/zh
Publication of TW201826107A publication Critical patent/TW201826107A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一種主機裝置，透過一既定介面耦接至一資料儲存裝置，包括處理器與溫度感應裝置。溫度感應裝置，用以感應環境溫度，以取得一感應溫度，並且將感應溫度提供給處理器。當處理器判斷感應溫度大於一高溫臨界值時，處理器根據下一筆需讀取自或寫入至資料儲存裝置之資料所需要的一資料處理速率調整既定介面之一資料傳輸速率。

Description

主機裝置與資料傳輸速率控制方法
本發明係關於一種資料傳輸速率控制方法，以避免裝置因過高的功率耗損而產生溫度過高的問題。
隨著資料儲存裝置的科技在近幾年快速地成長，許多資料儲存裝置，如符合SD/MMC規格、CF規格、MS規格與XD規格的記憶卡、固態硬碟、內嵌式記憶體(embedded Multi Media Card，縮寫為eMMC)以及通用快閃記憶體(Universal Flash Storage，縮寫為UFS)已經廣泛地被應用在多種用途上。因此，在這些資料儲存裝置上，有效的存取控制也變成一個重要的議題。
為了提高資料儲存裝置的存取效能，本發明提出一種新的傳輸速率控制方法，不僅可有效節省功率耗損，也可有效避免裝置因過高的功率耗損而產生溫度過高的問題。
本發明提出一種主機裝置，透過一既定介面耦接至一資料儲存裝置，包括處理器與溫度感應裝置。溫度感應裝置，用以感應環境溫度，以取得一感應溫度，並且將感應溫度提供給處理器。當處理器判斷感應溫度大於一高溫臨界值時，處理器根據下一筆需讀取自或寫入至資料儲存裝置之資料所 需要的一資料處理速率調整既定介面之一資料傳輸速率。
本發明另提出一種資料傳輸速率控制方法，用以控制一資料儲存裝置之一資料傳輸速率，包括：感應環境溫度，以取得一感應溫度；以及判斷該感應溫度是否大於一高溫臨界值，其中當該感應溫度大於該高溫臨界值時，根據下一筆需讀取自或寫入至該資料儲存裝置之資料所需要的一資料處理速率調整該資料傳輸速率。
100‧‧‧資料儲存裝置
110A、110B‧‧‧控制器
111、ROM‧‧‧唯讀記憶體
112、SRAM‧‧‧靜態隨機存取記憶體
120‧‧‧記憶體裝置
200‧‧‧主機裝置
210‧‧‧處理器
220‧‧‧溫度感應裝置
230‧‧‧直接記憶體存取裝置
240、DRAM‧‧‧動態隨機存取記憶體
250‧‧‧信號處理裝置
251‧‧‧數位信號處理器
252‧‧‧多媒體信號處理器
253‧‧‧通訊單元
300A、300B‧‧‧電子裝置
PACP_PWR_req‧‧‧電源模式改變請求封包
PACP_PWR_cnf‧‧‧電源模式改變確認封包
TX‧‧‧傳送路徑
RX‧‧‧接收路徑
第1A圖係顯示根據本發明之一實施例所述之電子裝置範例方塊圖。
第1B圖係顯示根據本發明之另一實施例所述之電子裝置範例方塊圖。
第2圖係顯示根據本發明之一實施例所述之設定資料傳輸速率之封包訊息流程。
第3圖係顯示根據本發明之第一方面實施例所述之資料傳輸速率控制方法流程圖。
第4圖係顯示根據本發明之第二方面實施例所述之資料傳輸速率控制方法流程圖。
第5圖係顯示根據本發明之第三方面實施例所述之資料傳輸速率控制方法流程圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說 明如下。目的在於說明本發明之精神而非用以限定本發明之保護範圍，應理解下列實施例可經由軟體、硬體、韌體、或上述任意組合來實現。
第1A圖係顯示根據本發明之一實施例所述之電子裝置範例方塊圖。電子裝置300A可包括資料儲存裝置100與主機裝置200。資料儲存裝置100可包括控制器110A與記憶體裝置120。控制器110A可包括唯讀記憶體(ROM)111與靜態隨機存取記憶體(Static Random Access Memory，縮寫為SRAM)112。記憶體裝置120可包括一或多個非揮發性記憶體，例如，快閃記憶體。
主機裝置200可至少包括處理器210、溫度感應裝置220、直接記憶體存取(DMA)裝置230、動態隨機存取記憶體(Dynamic Random Access Memory，縮寫為DRAM)240以及信號處理裝置250。溫度感應裝置220用以感應環境溫度，以取得一感應溫度，並且將感應溫度提供給處理器210。直接記憶體存取裝置230與DRAM 240耦接至資料儲存裝置100，用以搬運或暫存欲寫入或讀取自資料儲存裝置100之資料。信號處理裝置250可包含多個用以執行信號處理之不同裝置，例如，數位信號處理器251、多媒體信號處理器252、以及一或多個通訊單元253。通訊單元253可提供有線或無線通訊的服務。通訊單元253可包括例如，一無線收發機、一天線模組以及一調變解調器(MODEM)(圖未示)，用以依循一既定通訊規格提供有線或無線通訊的服務。處理器210用以控制主機裝置200所包含之各元件之運作。
主機裝置200與資料儲存裝置100可透過一既定介面相互連接。例如，當資料儲存裝置100包含一或多個通用快閃記憶體(Universal Flash Storage，縮寫為UFS)時，主機裝置200與資料儲存裝置100可透過UFS介面相互連接。UFS介面可包括如第1A圖所示之用以將指令及資料傳送至資料儲存裝置100之一傳送路徑TX與用以自資料儲存裝置100接收指令及資料之一接收路徑RX。
第1B圖係顯示根據本發明之另一實施例所述之電子裝置範例方塊圖。於此實施例中，SRAM 112被配置於控制器110B外部，並且耦接至控制器110B。
值得注意的是，為簡化說明，第1A圖與第1B圖僅顯示與本發明相關之元件，並且第1A圖與第1B圖僅顯示多種可應用本發明之架構的其中兩種。然而，本發明之實施並不僅限於第1A圖與第1B圖所示之元件與架構。此外，於上述實施例中，電子裝置300A及電子裝置300B可為行動裝置，例如智慧型手機、智慧型手錶或平板，但不以此為限。
如上述，主機裝置200與資料儲存裝置100可透過既定介面(例如，UFS介面)相互連接。主機裝置200可傳送一電源模式改變請求封包至資料儲存裝置100，用以設定既定介面之一資料傳輸速率。
第2圖係顯示根據本發明之一實施例所述之設定資料傳輸速率之封包訊息流程。由主機裝置端(例如，由處理器210)透過既定介面傳送一電源模式改變請求封包PACP_PWR_req至資料儲存裝置。接收到電源模式改變請求封 包PACP_PWR_req後，資料儲存裝置端(例如，由控制器110A或110B)透過既定介面回應一電源模式改變確認封包PACP_PWR_cnf至主機裝置端。待此流程結束後，主機裝置與資料儲存裝置便可應用電源模式改變請求封包內所指示的資料傳輸速率進行資料傳輸。
根據本發明之一實施例，資料傳輸速率可包含由主機裝置端將資料傳送至資料儲存裝置端之一傳送速率以及由主機裝置端自資料儲存裝置接收資料之一接收速率。電源模式改變請求封包可至少包含用以設定傳送速率之一傳送速率欄位TXGear，以及設定接收速率之一接收速率欄位RXGear。
根據本發明之一實施例，UFS介面之傳送/接收速率由兩個模式所定義，包含電源改變模式(PWM)與高速(HS)模式。PWM模式進一步定義了8個速率檔位，包含PWM_G0~PWM_G7。其中PWM_G0檔位定義之最大傳送/接收速率為3百萬位元/秒，最小傳送/接收速率為0.01百萬位元/秒，PWM_G1檔位定義之最大傳送/接收速率為9百萬位元/秒，最小傳送/接收速率為3百萬位元/秒，PWM_G2檔位定義之最大傳送/接收速率為18百萬位元/秒，最小傳送/接收速率為6百萬位元/秒，PWM_G3檔位定義之最大傳送/接收速率為36百萬位元/秒，最小傳送/接收速率為12百萬位元/秒，PWM_G4檔位定義之最大傳送/接收速率為72百萬位元/秒，最小傳送/接收速率為24百萬位元/秒，PWM_G5檔位定義之最大傳送/接收速率為144百萬位元/秒，最小傳送/接收速率為48百萬位元/秒，PWM_G6檔位定義之最大傳送/接收速率為288百萬位元/秒，最小傳送/接收 速率為96百萬位元/秒，PWM_G7檔位定義之最大傳送/接收速率為576百萬位元/秒，最小傳送/接收速率為192百萬位元/秒。
HS模式進一步定義了6個速率檔位，包含HS-G1~HS-G3，A系列以及HS-G1~HS-G3，B系列。其中HS-G1A系列定義之傳送/接收速率為1248百萬位元/秒，HS-G1 B系列定義之傳送/接收速率為1457.6百萬位元/秒，HS-G2 A系列定義之傳送/接收速率為2496百萬位元/秒，HS-G2 B系列定義之傳送/接收速率為2915.2百萬位元/秒，HS-G3 A系列定義之傳送/接收速率為4992百萬位元/秒，HS-G3 B系列定義之傳送/接收速率為5830.4百萬位元/秒。
於現今的通常設計中，於電子裝置(例如，電子裝置300A或300B)或主機裝置(例如，主機裝置200)開機時，處理器210便會將主機裝置200與資料儲存裝置100之間之資料傳輸速率設定為資料儲存裝置100可支援之一最高資料傳輸速率。以UFS介面為例，資料傳輸速率會被設定到HS-G3 B系列的檔位，用以提供最高速的資料傳輸速率。因此，於現今的通常設計中，資料傳輸速率初始地或預設地就被設定為資料儲存裝置100可支援之最高資料傳輸速率，並且於最初被設定後，資料傳輸速率便不會再被調整。
然而，並非所有的資料傳輸都需要以最高資料傳輸速率進行。因此，這樣的設計將產生不必要的功率耗損，更有可能因電子元件的高速運作而導致電子裝置或主機裝置的溫度上升，過高的溫度亦可能造成電子元件損壞或縮短電子元件壽命。因此，於本發明之實施例中，提出多種資料傳輸速率 控制方法，改善先前設計的缺陷，減少電子裝置或主機裝置的耗電量，使得電能可保留給電子裝置或主機裝置系統內其他裝置或元件使用，更進一步提高系統運作效能，且亦可避免電子裝置或主機裝置產生溫度過高的問題。
根據本發明之一第一方面實施例，處理器210可根據溫度感應裝置220所感應到的溫度調整於主機裝置200與資料儲存裝置100之間用以傳輸資料之資料傳輸速率。更具體的說，於資料傳輸速率初始地或預設地就被設定為資料儲存裝置100可支援之最高資料傳輸速率的設計中，當主機裝置200之處理器210判斷感應溫度大於一高溫臨界值時，處理器210根據下一筆需讀取自或寫入至該資料儲存裝置之資料所需要的一資料處理速率調整既定介面之一資料傳輸速率。
第3圖係顯示根據本發明之第一方面實施例所述之資料傳輸速率控制方法流程圖。首先，由溫度感應裝置220感應環境溫度，以取得一感應溫度(步驟S302)。接著，處理器210判斷感應溫度是否大於一高溫臨界值(步驟S304)。若是，處理器210根據下一筆需讀取自或寫入至資料儲存裝置之資料所需要的一資料處理速率調整資料傳輸速率(步驟S306)。若否，則處理器210可暫時不調整資料傳輸速率。值得注意的是，於本發明之其他實施例，於感應溫度不大於高溫臨界值時，處理器210亦可根據其他因素調整資料傳輸速率，以下將做更詳細的說明。
根據本發明之一實施例，電子裝置或主機裝置系統內的資料可根據接收或處理該資料之硬體設備之規格、使用 該資料之軟體任務內容、該資料之資料格式、該資料之應用方式、該資料之預定被使用或處理之時間、使用或處理該資料之速率、或使用者喜好等因素，被定義出其所需要的資料處理速率。所需要的資料處理速率可以是一個特定速率或一個特定速率範圍，所述之速率範圍可由一最低傳輸速率與一最高傳輸速率所定義，例如，1百萬位元/秒~3百萬位元/秒。
舉例而言，多媒體資料可根據其影像解析度、資料格式與編碼器/解碼器之資料處理速率被定義其所需要的資料處理速率。由於過低的資料處理速率可能會產生畫面停頓等結果，導致使用者感受不佳，因此，特定速率或最低傳輸速率必須被定義為至少高於其編碼器/解碼器可順暢處理資料且影像可順暢地被撥放而不會產生畫面停頓的速率。
當感應溫度大於一高溫臨界值時，處理器210可根據特定速率或特定速率範圍設定或調整目前於主機裝置200與資料儲存裝置100之間傳輸資料所使用之資料傳輸速率。舉例而言，當既定介面為UFS介面時，處理器210可根據特定速率或特定速率範圍自上述的14個檔位中選擇最接近特定速率或可滿足特定速率範圍之一個檔位。於此，可滿足係指所選擇之檔位所支持之資料傳輸速率不小於特定速率或最低傳輸速率，或者落於特定速率範圍內。
舉另一例而言，處理器210可根據特定速率或特定速率範圍降低目前所使用之資料傳輸速率。舉又另一例而言，處理器210可根據該資料所需之最低傳輸速率降低目前所使用之資料傳輸速率。舉又另一例而言，直接將資料傳輸速率設定 為該資料所需之特定速率或最低傳輸速率，或最接近特定速率或最低傳輸速率之一數值。
根據本發明之一第二方面實施例，處理器210可不初始地或預設地將資料傳輸速率設定為資料儲存裝置100可支援之最高資料傳輸速率，而是根據欲讀取自或寫入至資料儲存裝置100之資料所需要的一資料處理速率動態調整於主機裝置200與資料儲存裝置100之間傳輸資料之既定介面所使用之資料傳輸速率。
第4圖係顯示根據本發明之第二方面實施例所述之資料傳輸速率控制方法流程圖。首先，處理器210決定欲讀取自或寫入至資料儲存裝置之資料所需要的一資料處理速率(步驟S402)。所需要的資料處理速率可以是預先定義好的，例如，預先根據上述接收或處理該資料之硬體設備之規格、使用該資料之軟體任務內容、該資料之資料格式、該資料之應用方式、該資料之預定被使用或處理之時間、使用或處理該資料之速率、或使用者喜好等因素事先於撰寫軟體程式時被定義。所需要的資料處理速率可以是一個特定速率或一個特定速率範圍，所述之速率範圍可由一最低傳輸速率與一最高傳輸速率所定義，例如，1百萬位元/秒~3百萬位元/秒。
此外，所需要的資料處理速率也可以是由處理器210動態或即時根據上述因素以一特定演算法決定。接著，處理器210根據欲讀取自或寫入至資料儲存裝置之資料所需要的資料處理速率動態調整資料傳輸速率(步驟S404)。舉例而言，當既定介面為UFS介面時，處理器210可根據特定速率或特定速 率範圍自上述的14個檔位中選擇最接近特定速率或可滿足特定速率範圍之一個檔位。於此，可滿足係指所選擇之檔位所支持之資料傳輸速率不小於特定速率或最低傳輸速率，或者落於特定速率範圍內。舉另一例而言，處理器210可直接根據該資料所需之特定速率或最低傳輸速率設定資料傳輸速率。例如，處理器210直接將資料傳輸速率設定為該資料所需之特定速率或最低傳輸速率，或設定為最接近特定速率或最低傳輸速率之一數值。
根據本發明之一實施例，處理器210可定期驅動如第4圖所示之資料傳輸速率控制方法，或者根據事件驅動如第4圖所示之資料傳輸速率控制方法。所述之事件可以是例如，當處理器210接收到存取資料儲存裝置100之請求、當感應溫度高於或低於高溫臨界值等。
根據本發明之一實施例，當感應溫度不同時，主機裝置200與資料儲存裝置100之間傳輸資料之既定介面所使用之資料傳輸速率可被設定為不同的數值。此外，根據本發明之一實施例，當不同資料需要不同的資料處理速率時，主機裝置200與資料儲存裝置100之間傳輸資料之既定介面所使用之資料傳輸速率可被設定為不同的數值。
根據本發明之一第三方面實施例，處理器210可根據資料傳輸頻寬需求或是資料是否有即刻需要被處理之需求決定或調整主機裝置200與資料儲存裝置100之間傳輸資料之既定介面所使用之資料傳輸速率。此外，處理器210亦可根據上述判斷依據之任意組合決定或調整主機裝置200與資料儲存 裝置100之間傳輸資料之既定介面所使用之資料傳輸速率。
第5圖係顯示根據本發明之第三方面實施例所述之資料傳輸速率控制方法流程圖。首先，由溫度感應裝置220感應環境溫度，以取得一感應溫度(步驟S502)。接著，處理器210判斷感應溫度是否大於一高溫臨界值(步驟S504)。若是，則處理器210進一步判斷是否因資料傳輸造成高溫(步驟S506)。若否，則處理器210直接根據下一筆需讀取自或寫入至資料儲存裝置之資料所需要的一資料處理速率調整資料傳輸速率(步驟S508)。舉例而言，於資料傳輸速率初始地或預設地就被設定為資料儲存裝置100可支援之最高資料傳輸速率的設計中，可根據下一筆資料所需要的資料處理速率預先調降資料傳輸速率，以避免溫度再度升高。
若因資料傳輸造成高溫，或者感應溫度並不大於高溫臨界值時，則處理器210進一步判斷下一筆資料之傳輸頻寬需求是否大於一頻寬臨界值(步驟S510)。若否，則處理器210進一步判斷下一筆資料是否有即刻需要被處理之需求(步驟S512)。若無即刻需要被處理之需求，則處理器210直接根據下一筆需讀取自或寫入至資料儲存裝置之資料所需要的一資料處理速率調整資料傳輸速率(步驟S514)，或者，處理器210可直接調降資料傳輸速率，以避免溫度再度升高。舉例而言，處理器210可根據下一筆資料所需要的資料處理速率預先調降資料傳輸速率，以避免溫度再度升高。
若下一筆資料之傳輸頻寬需求大於頻寬臨界值，或者下一筆資料有即刻需要被處理之需求，則處理器210可不 調整目前資料傳輸速率(例如，於感應溫度已大於高溫臨界值且因資料傳輸造成高溫時)，或者亦可調高目前資料傳輸速率，以提高資料傳輸效能(例如，於感應溫度不大於高溫臨界值時)。
根據本發明之一實施例，處理器210可根據目前資料停留在DRAM 240或其他暫存器內的時間長短決定(或預測)下一筆是否為即刻需要被處理/使用的資料。舉例而言，當目前資料停留在DRAM 240或其他暫存器內的時間短於1秒時，處理器210可預測下一筆資料亦有即刻需要被處理之需求。根據本發明之另一實施例，處理器210可根據下一筆資料之傳送目的地位址決定(或預測)下一筆是否為即刻需要被處理/使用的資料。舉例而言，當下一筆資料之傳送目的地位址指向多媒體信號處理器252之內部暫存器時，處理器210可預測下一筆資料有即刻需要被處理之需求。根據本發明之又另一實施例，處理器210可根據下一筆資料之用途決定(或預測)下一筆是否為即刻需要被處理/使用的資料。舉例而言，當需要此資料之應用程式或硬體裝置屬於會需要大量資料進行運算或處理的應用程式或硬體裝置，處理器210可預測下一筆資料有即刻需要被處理之需求。
如上述，本發明提出多種資料傳輸速率控制方法，改善先前設計的缺陷，減少電子裝置或主機裝置的耗電量，使得電能可保留給電子裝置或主機裝置系統內其他裝置或元件使用，更進一步提高系統運作效能，且亦可避免電子裝置或主機裝置產生溫度過高的問題。
本發明說明書中「耦接」一詞係泛指各種直接或間接之電性連接方式。本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種主機裝置，透過一既定介面耦接至一資料儲存裝置，包括：一處理器；以及一溫度感應裝置，用以感應環境溫度，以取得一感應溫度，並且將該感應溫度提供給該處理器；其中當該處理器判斷該感應溫度大於一高溫臨界值時，該處理器根據下一筆需讀取自或寫入至該資料儲存裝置之資料所需要的一資料處理速率調整該既定介面之一資料傳輸速率，並且其中該資料處理速率為該資料所需之一最低傳輸速率，該處理器根據該資料所需之該最低傳輸速率降低該資料傳輸速率。
  2. 如申請專利範圍第1項所述之主機裝置，其中於該主機裝置開機時，該處理器將該既定介面之該資料傳輸速率設定為該資料儲存裝置可支援之一最高資料傳輸速率。
  3. 如申請專利範圍第1項所述之主機裝置，其中該處理器預設將該既定介面之該資料傳輸速率設定為該資料儲存裝置可支援之一最高資料傳輸速率。
  4. 如申請專利範圍第1項所述之主機裝置，其中該既定介面之該資料傳輸速率包含該處理器將資料傳送至該資料儲存裝置之一傳送速率以及該處理器自該資料儲存裝置接收資料之一接收速率。
  5. 如申請專利範圍第1項所述之主機裝置，其中該資料儲存裝置包含一通用快閃記憶體，並且該既定介面為通用快閃記 憶體介面。
  6. 一種資料傳輸速率控制方法，用以控制一資料儲存裝置之一資料傳輸速率，包括：感應環境溫度，以取得一感應溫度；以及判斷該感應溫度是否大於一高溫臨界值，其中當該感應溫度大於該高溫臨界值時，根據下一筆需讀取自或寫入至該資料儲存裝置之資料所需要的一資料處理速率調整該資料傳輸速率，其中該資料處理速率為該資料所需之一最低傳輸速率，並且當該感應溫度大於該高溫臨界值時，根據該資料所需之該最低傳輸速率降低該資料傳輸速率。
  7. 如申請專利範圍第6項所述之方法，其中該資料傳輸速率初始被設定為該資料儲存裝置可支援之一最高資料傳輸速率。
  8. 如申請專利範圍第6項所述之方法，其中該資料傳輸速率預設被設定為該資料儲存裝置可支援之一最高資料傳輸速率。
  9. 如申請專利範圍第6項所述之方法，其中該資料傳輸速率包含將資料自一主機裝置傳送至該資料儲存裝置之一傳送速率以及由該主機裝置自該資料儲存裝置接收資料之一接收速率。
  10. 如申請專利範圍第6項所述之方法，其中該資料儲存裝置包含一通用快閃記憶體，該資料傳輸速率為一通用快閃記憶體介面之資料傳輸速率。
TW106101152A 2017-01-13 2017-01-13 主機裝置與資料傳輸速率控制方法 TWI621063B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106101152A TWI621063B (zh) 2017-01-13 2017-01-13 主機裝置與資料傳輸速率控制方法
CN201710235847.1A CN108304156A (zh) 2017-01-13 2017-04-12 主机装置与数据传输速率控制方法
US15/853,393 US10545694B2 (en) 2017-01-13 2017-12-22 Methods for controlling data transfer speed of a data storage device and a host device utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106101152A TWI621063B (zh) 2017-01-13 2017-01-13 主機裝置與資料傳輸速率控制方法

Publications (2)

Publication Number Publication Date
TWI621063B true TWI621063B (zh) 2018-04-11
TW201826107A TW201826107A (zh) 2018-07-16

Family

ID=62639897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101152A TWI621063B (zh) 2017-01-13 2017-01-13 主機裝置與資料傳輸速率控制方法

Country Status (3)

Country Link
US (1) US10545694B2 (zh)
CN (1) CN108304156A (zh)
TW (1) TWI621063B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637268B (zh) * 2017-03-22 2018-10-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
CN110633984A (zh) * 2019-01-13 2019-12-31 潘连香 基于面部识别的支付密码提取平台
US11336656B2 (en) * 2019-09-26 2022-05-17 Continental Automotive Systems, Inc. Verification apparatus, vehicle-to-x communication device, method and use
US20210132817A1 (en) * 2019-10-31 2021-05-06 Western Digital Technologies, Inc. Relocation of Data in Memory At Different Transfer Rates Based on Temperature
CN111601377B (zh) * 2020-05-15 2023-07-25 北京小米移动软件有限公司 温度的控制方法、装置及存储介质
KR20220046948A (ko) 2020-10-08 2022-04-15 삼성전자주식회사 스토리지 컨트롤러, 스토리지 시스템 및 그 동작방법
TWI748743B (zh) * 2020-11-11 2021-12-01 瑞昱半導體股份有限公司 溫度控制方法、通訊系統與控制電路
WO2023075074A1 (ko) * 2021-10-25 2023-05-04 삼성전자 주식회사 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413448A (zh) * 2012-09-20 2014-04-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
TW201418954A (zh) * 2012-11-12 2014-05-16 Acer Inc 電子裝置與控制資料傳輸的方法
TW201643685A (zh) * 2015-06-15 2016-12-16 廣達電腦股份有限公司 磁碟驅動器速度管理方法與系統及其相關非暫態電腦可讀取存取媒體

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820152B2 (en) * 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
US20030191889A1 (en) * 2002-04-04 2003-10-09 International Business Machines Corporation Method and apparatus for managing operation of a storage device based on operating temperatures in the storage device
CN100470585C (zh) * 2004-03-31 2009-03-18 松下电器产业株式会社 存储卡和存储卡系统
US7698578B2 (en) * 2006-06-29 2010-04-13 Nokia Corporation Temperature-dependent power adjustment of transmitter
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
CN101430923B (zh) * 2007-11-06 2013-07-24 威刚科技股份有限公司 固态半导体储存装置及其应用系统与控制组件
US8438358B1 (en) * 2009-12-16 2013-05-07 Applied Micro Circuits Corporation System-on-chip with memory speed control core
CN102759980B (zh) * 2011-04-29 2016-01-20 晨星软件研发(深圳)有限公司 多核心电子系统及其速率调节装置
US8984313B2 (en) * 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
CN104346232A (zh) * 2013-08-06 2015-02-11 慧荣科技股份有限公司 数据储存装置及其限制存取方法
US9763116B2 (en) * 2014-08-27 2017-09-12 Western Digital Technologies, Inc. Method of optimizing device performance by maintaining device within temperature limits
US20160064947A1 (en) * 2014-09-02 2016-03-03 Apple Inc. Adjusting Operations in an Electronic Device Based on Environmental Data
KR102223158B1 (ko) * 2014-09-12 2021-03-05 삼성전자주식회사 넓은 온도 범위에서 작동할 수 있는 메모리 장치와 이를 포함하는 데이터 처리 시스템
KR102239356B1 (ko) * 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
US20160363972A1 (en) * 2015-06-12 2016-12-15 HGST Netherlands B.V. Temperature control of storage arrays with rotating media seek adjustments
KR102311916B1 (ko) * 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413448A (zh) * 2012-09-20 2014-04-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
TW201418954A (zh) * 2012-11-12 2014-05-16 Acer Inc 電子裝置與控制資料傳輸的方法
TW201643685A (zh) * 2015-06-15 2016-12-16 廣達電腦股份有限公司 磁碟驅動器速度管理方法與系統及其相關非暫態電腦可讀取存取媒體

Also Published As

Publication number Publication date
US10545694B2 (en) 2020-01-28
TW201826107A (zh) 2018-07-16
US20180203632A1 (en) 2018-07-19
CN108304156A (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
TWI621063B (zh) 主機裝置與資料傳輸速率控制方法
TWI637268B (zh) 主機裝置與資料傳輸速率控制方法
US8615626B2 (en) Storage device and storage system
JP6078173B2 (ja) アイドル状態の構成要素の電力を落とすことによるディスプレイパイプラインにおける電力節約方法及び機器
JP5079589B2 (ja) 表示制御装置及び表示制御方法
TWI634430B (zh) 資料儲存裝置與資料傳輸速率控制方法
EP2732374B1 (en) Mobile memory cache read optimization
JPWO2008093606A1 (ja) 不揮発性記憶装置、不揮発性記憶システム、及びアクセス装置
JP4452690B2 (ja) 電子装置、その制御方法、ホスト装置及びその制御方法
CN108170370B (zh) 数据储存装置与数据传输速率控制方法
US20160283390A1 (en) Storage cache performance by using compressibility of the data as a criteria for cache insertion
US7843460B2 (en) Method and apparatus for bandwidth corruption recovery
US9872028B2 (en) Wireless display adaptations and optimizations based on unfiltered and regional feedback
US20090254710A1 (en) Device and method for controlling cache memory
US20160170877A1 (en) System and method for managing bandwidth and power consumption through data filtering
US20070300010A1 (en) Apparatus for fast accesses to flash memory
JP2014167763A (ja) 電子機器及びその制御方法
US20170322614A1 (en) Power management techniques
KR100974914B1 (ko) 스마트 카드에 적합한 디엠에이를 이용한 유에스비 데이터 전송 방법
JP2010039503A (ja) シリアルメモリ装置及び信号処理システム
JP2014126915A (ja) 処理装置
JP2006091966A (ja) メモリ制御装置
JP2021044746A (ja) 記録装置、制御方法、及びプログラム
JP2019159507A (ja) 記録装置
JP2015102912A (ja) バス制御装置及び方法、並びに、撮像装置