WO2023075074A1 - Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드 - Google Patents

Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드 Download PDF

Info

Publication number
WO2023075074A1
WO2023075074A1 PCT/KR2022/009150 KR2022009150W WO2023075074A1 WO 2023075074 A1 WO2023075074 A1 WO 2023075074A1 KR 2022009150 W KR2022009150 W KR 2022009150W WO 2023075074 A1 WO2023075074 A1 WO 2023075074A1
Authority
WO
WIPO (PCT)
Prior art keywords
ufs
device controller
processor
temperature
storage
Prior art date
Application number
PCT/KR2022/009150
Other languages
English (en)
French (fr)
Inventor
김태영
정원석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210163689A external-priority patent/KR20230059097A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to EP22887280.0A priority Critical patent/EP4390650A1/en
Priority to US17/863,401 priority patent/US12124730B2/en
Publication of WO2023075074A1 publication Critical patent/WO2023075074A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • UFS universal flash storage
  • Semiconductor memory devices can be classified into volatile memory devices that lose stored data when power supply is interrupted and non-volatile memory devices that do not lose stored data. Volatile memory devices have high reading and writing speeds, but stored contents may be lost when external power supply is cut off. On the other hand, a non-volatile memory device has a slower read/write speed than a volatile memory device, but can retain its contents even if external power supply is interrupted.
  • non-volatile memory such as flash memory can be widely used as a storage device in various fields due to advantages such as large capacity, low noise, and low power consumption.
  • SSD solid state drive
  • flash memory can be used as a mass storage device in various devices such as personal computers, notebooks, workstations, and server systems.
  • UFS universal flash storage
  • an electronic device includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, the A UFS interface including downstream lanes for transmitting data from at least one processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of It may include storage including non-volatile memories and cache memory.
  • the at least one processor measures temperatures of the plurality of non-volatile memories using a temperature sensor operatively coupled to the UFS device controller in response to a boot up of the at least one processor; A first control signal for instructing identification that the measured temperature exceeds a threshold value may be transmitted to the UFS device controller.
  • the at least one processor may receive, from the UFS device controller, a status signal indicating that temperatures of the plurality of nonvolatile memories measured by the temperature sensor exceed the threshold value.
  • the at least one processor deactivates at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes through the UFS device controller based on the status signal, or, among the storage
  • a second control signal instructing inactivation of the cache memory configured to store 1 bit per unit cell may be transmitted to the UFS device controller.
  • an electronic device includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the UFS from the at least one processor.
  • a UFS interface including downstream lanes for transmitting data to a device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor and a plurality of non-volatile memories and cache memory It may include storage that includes.
  • the at least one processor determines whether, in response to a boot up of the at least one processor, the temperature of the storage, as measured using a temperature sensor operatively coupled to the UFS device controller, is less than a threshold value.
  • a first control signal for instructing identification may be transmitted to the UFS device controller.
  • the at least one processor may receive, from the UFS device controller, a status signal indicating that the temperature of the storage is less than the threshold value.
  • the at least one processor activates a deactivated lane among the plurality of downstream lanes and the plurality of upstream lanes through the UFS device controller based on the status signal, and 1 per unit cell of the storage and transmit a second control signal instructing activation of a cache memory configured to store bits to the UFS device controller.
  • an electronic device includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the UFS from the at least one processor.
  • a UFS interface including downstream lanes for transmitting data to a device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor and a plurality of non-volatile memories and cache memory It may include storage that includes.
  • the at least one processor is configured such that, in response to booting up of the at least one processor, the temperature of the storage measured using a temperature sensor operatively coupled to the UFS device controller exceeds a first threshold value.
  • a first control signal for instructing the UFS device controller to identify that the value exceeds or is less than a second threshold value that is smaller than the first threshold value may be transmitted to the UFS device controller.
  • the at least one processor may, in response to receiving a status signal indicating that the temperature of the storage exceeds the first threshold value, from the UFS device controller, to reduce current consumption of the UFS device controller.
  • a second control signal indicating the first events may be transmitted to the UFS device controller.
  • the at least one processor may, in response to receiving a status signal indicating that the temperature of the storage is less than the second threshold value, from the UFS device controller, a plurality of conditions for increasing current consumption of the UFS device controller. 2 may be configured to transmit a second control signal indicating events to the UFS device controller.
  • At least one processor a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and data from the at least one processor to the UFS device controller.
  • a UFS interface including downstream lanes for transmitting data and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and storage including a plurality of non-volatile memories and a cache memory.
  • the operating method of an electronic device including, in response to a boot up of the at least one processor, using a temperature sensor operatively coupled to the UFS device controller, the temperature of the plurality of non-volatile memories is measured.
  • At least one processor a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and data from the at least one processor to the UFS device controller.
  • UFS universal flash storage
  • a UFS interface including downstream lanes for transmitting data and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and storage including a plurality of non-volatile memories and a cache memory.
  • the operating method of the electronic device including, in response to the boot-up of the at least one processor, the temperature of the storage measured using a temperature sensor operatively coupled to the UFS device controller is a threshold value transmitting a first control signal to the UFS device controller for instructing whether the temperature of the storage is smaller than the threshold value; and receiving a status signal indicating that the temperature of the storage is less than the threshold value from the UFS device controller. And, based on the status signal, activate, through the UFS device controller, a disabled lane among the plurality of downstream lanes and the plurality of upstream lanes, and store 1 bit per unit cell of the storage. and transmitting a second control signal instructing activation of the cache memory to the UFS device controller.
  • At least one processor a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and data from the at least one processor to the UFS device controller.
  • UFS universal flash storage
  • a UFS interface including downstream lanes for transmitting data and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and storage including a plurality of non-volatile memories and a cache memory.
  • the operating method of the electronic device including, in response to the boot-up of the at least one processor, the temperature of the storage measured using a temperature sensor operatively coupled to the UFS device controller is a first Transmitting, to the UFS device controller, a first control signal for instructing identification of a value exceeding a threshold value or less than a second threshold value smaller than the first threshold value; In response to receiving a status signal indicating that the storage temperature exceeds the first threshold value, the UFS device controller transmits a second control signal indicating a plurality of first events for reducing current consumption of the UFS device controller.
  • the non-transitory computer-readable storage medium includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the at least one processor.
  • a UFS interface including downstream lanes for transmitting data from a processor of a processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of non-volatile When executed by at least one processor of an electronic device that includes memories and storage including cache memory, operatively coupled with the UFS device controller in response to a boot up of the at least one processor.
  • a second control signal for instructing inactivation of at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes and inactivation of the cache memory configured to store 1 bit per unit cell of the storage; may store one or more programs containing instructions that cause the electronic device to transmit to the UFS device controller.
  • the non-transitory computer-readable storage medium includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the at least one processor.
  • a UFS interface including downstream lanes for transmitting data from a processor of a processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of non-volatile When executed by at least one processor of an electronic device that includes memories and storage including cache memory, operatively coupled with the UFS device controller in response to a boot up of the at least one processor.
  • a first control signal for instructing to identify whether the temperature of the storage measured by the temperature sensor is less than a threshold value is transmitted to the UFS device controller, and the UFS device controller determines that the temperature of the storage is less than the threshold value.
  • Receive a status signal indicating less than a value activate a deactivated lane among the plurality of downstream lanes and the plurality of upstream lanes through the UFS device controller based on the status signal, and
  • One or more programs including instructions that cause the electronic device to transmit, to the UFS device controller, a second control signal instructing to activate a cache memory configured to store 1 bit per unit cell.
  • the non-transitory computer-readable storage medium includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the at least one processor.
  • a UFS interface including downstream lanes for transmitting data from a processor of a processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of non-volatile When executed by at least one processor of an electronic device that includes memories and storage including cache memory, operatively coupled with the UFS device controller in response to a boot up of the at least one processor.
  • a first control signal for instructing identification that the temperature of the storage measured using a temperature sensor exceeds a first threshold value or is less than a second threshold value smaller than the first threshold value the UFS device
  • the UFS device controller In response to transmitting to a controller and receiving, from the UFS device controller, a status signal indicating that the temperature of the storage exceeds the first threshold value, a first plurality of first pluralities for reducing current consumption of the UFS device controller
  • the UFS device controller It may store one or more programs including instructions that cause the electronic device to transmit a second control signal indicating a plurality of second events to increase current consumption of the UFS device controller.
  • an electronic device including a UFS storage device, a method, a computer readable storage medium, and a universal flash storage (UFS) card reduce current consumption when the UFS storage device operates in a specific temperature range.
  • UFS universal flash storage
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to various embodiments.
  • FIG. 2A illustrates a UFS system including a UFS host device and a UFS storage device according to various embodiments.
  • FIG. 2B shows a block diagram of storage according to various embodiments.
  • FIG. 3 is a flowchart illustrating an operation of an electronic device when a temperature of a UFS storage device exceeds a critical temperature, according to various embodiments.
  • FIG. 4 is a flowchart illustrating an operation of an electronic device for measuring a temperature of a UFS storage device, according to various embodiments.
  • 5A to 5E are flowcharts illustrating operations of an electronic device when a temperature of a UFS storage device exceeds a critical temperature according to various embodiments.
  • FIG. 6 is a flowchart illustrating an operation of an electronic device when a temperature of a UFS storage device is less than a critical temperature, according to various embodiments.
  • FIG. 7 is a flowchart illustrating an operation of an electronic device when a temperature of a UFS storage device is less than a critical temperature, according to various embodiments.
  • 8A to 8E are flowcharts illustrating operations of an electronic device when a temperature of a UFS storage device is less than a critical temperature according to various embodiments.
  • FIG. 9 is a flowchart illustrating an operation of an electronic device when a temperature of a UFS storage device exceeds a critical temperature, according to various embodiments.
  • FIG. 10 illustrates a UFS card according to various embodiments.
  • 11 is a flowchart illustrating an operation of the electronic device 101 when the temperature of the UFS storage device 220 exceeds a first threshold temperature or is less than a second threshold temperature, according to various embodiments.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or through a second network 199. It may communicate with at least one of the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to one embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120, a memory 130, an input module 150, an audio output module 155, a display module 160, an audio module 170, a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or the antenna module 197 may be included.
  • at least one of these components eg, the connection terminal 178) may be omitted or one or more other components may be added.
  • some of these components eg, sensor module 176, camera module 180, or antenna module 197) are integrated into a single component (eg, display module 160). It can be.
  • the processor 120 for example, executes software (eg, the program 140) to cause at least one other component (eg, hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or calculations. According to one embodiment, as at least part of data processing or operation, the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • the processor 120 may include a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor).
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor.
  • NPU neural network processing unit
  • the secondary processor 123 may be implemented separately from or as part of the main processor 121 .
  • the secondary processor 123 may, for example, take the place of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, running an application). ) state, together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of functions or states related to.
  • the auxiliary processor 123 eg, image signal processor or communication processor
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • AI models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself where the artificial intelligence model is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning or reinforcement learning, but in the above example Not limited.
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the foregoing, but is not limited to the foregoing examples.
  • the artificial intelligence model may include, in addition or alternatively, software structures in addition to hardware structures.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, program 140) and commands related thereto.
  • the memory 130 may include volatile memory 132 or non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120) of the electronic device 101 from the outside of the electronic device 101 (eg, a user).
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output sound signals to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • a receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 160 may visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display module 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device.
  • the display module 160 may include a touch sensor set to detect a touch or a pressure sensor set to measure the intensity of force generated by the touch.
  • the audio module 170 may convert sound into an electrical signal or vice versa. According to one embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a bio sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 177 may support one or more designated protocols that may be used to directly or wirelessly connect the electronic device 101 to an external electronic device (eg, the electronic device 102).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card interface
  • audio interface audio interface
  • connection terminal 178 may include a connector through which the electronic device 101 may be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert electrical signals into mechanical stimuli (eg, vibration or motion) or electrical stimuli that a user may perceive through tactile or kinesthetic senses.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to one embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as at least part of a power management integrated circuit (PMIC), for example.
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). Establishment and communication through the established communication channel may be supported.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : a local area network (LAN) communication module or a power line communication module).
  • a corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, a legacy communication module).
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199.
  • IMSI International Mobile Subscriber Identifier
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, NR access technology (new radio access technology).
  • NR access technologies include high-speed transmission of high-capacity data (enhanced mobile broadband (eMBB)), minimization of terminal power and access of multiple terminals (massive machine type communications (mMTC)), or high reliability and low latency (ultra-reliable and low latency (URLLC)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low latency
  • -latency communications can be supported.
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • the wireless communication module 192 uses various technologies for securing performance in a high frequency band, such as beamforming, massive multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. Technologies such as input/output (full dimensional MIMO (FD-MIMO)), array antenna, analog beam-forming, or large scale antenna may be supported.
  • the wireless communication module 192 may support various requirements defined for the electronic device 101, an external electronic device (eg, the electronic device 104), or a network system (eg, the second network 199).
  • the wireless communication module 192 is a peak data rate for eMBB realization (eg, 20 Gbps or more), a loss coverage for mMTC realization (eg, 164 dB or less), or a U-plane latency for URLLC realization (eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less) may be supported.
  • eMBB peak data rate for eMBB realization
  • a loss coverage for mMTC realization eg, 164 dB or less
  • U-plane latency for URLLC realization eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less
  • the antenna module 197 may transmit or receive signals or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a radiator formed of a conductor or a conductive pattern formed on a substrate (eg, a print circuitry board (PCB)).
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is selected from the plurality of antennas by the communication module 190, for example. can be chosen A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC) may be additionally formed as a part of the antenna module 197 in addition to the radiator.
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first surface (eg, a lower surface) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, array antennas) disposed on or adjacent to a second surface (eg, a top surface or a side surface) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or part of operations executed in the electronic device 101 may be executed in one or more external electronic devices among the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 when the electronic device 101 needs to perform a certain function or service automatically or in response to a request from a user or another device, the electronic device 101 instead of executing the function or service by itself.
  • one or more external electronic devices may be requested to perform the function or at least part of the service.
  • One or more external electronic devices receiving the request may execute at least a part of the requested function or service or an additional function or service related to the request, and deliver the execution result to the electronic device 101 .
  • the electronic device 101 may provide the result as at least part of a response to the request as it is or additionally processed.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an internet of things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks. According to one embodiment, the external electronic device 104 or server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to intelligent services (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • FIG. 2A illustrates a UFS system 200 including a UFS host device 210 and a UFS storage device 220 according to various embodiments.
  • a UFS system 200 is a system conforming to the UFS standard announced by the Joint Electron Device Engineering Council (JEDEC), and may include a UFS host device 210 and a UFS storage device 220. there is. Referring to FIGS. 1 and 2A together, the UFS host device 210 is implemented as part of the processor 120 of FIG. 1 or the UFS storage device 220 is the memory 130 of FIG. 1 (eg, non-volatile memory 134).
  • JEDEC Joint Electron Device Engineering Council
  • the UFS host device 210 and the UFS storage device 220 may be interconnected through a UFS interface.
  • the UFS interface transmits a lane for transmitting a reference clock (Ref_CLK), a lane for transmitting a hardware reset signal (Reset_n) for the UFS storage device 220, and a pair of differential input signals (DIN_t, DIN_c). and lanes for transmitting the differential output signal pair (DOUT_t, DOUT_c).
  • the differential input signal pair DIN_t and DIN_c transmitting data from the UFS host device 210 to the UFS storage device 220 may be referred to as a "downstream lane".
  • the differential output signal pair DOUT_t and DOUT_c transmitting data from the UFS storage device 220 to the UFS host device 210 may be referred to as an "upstream lane".
  • the UFS host device 210 may include a processor 212 and a UFS host controller 214 .
  • the processor 212 of the UFS host device 210 may correspond to the main processor 121 (eg, an application processor) of FIG. 1 .
  • the processor 212 may execute a program (or software) that wants to communicate with the UFS storage device 220 .
  • the processor 212 may control the UFS host controller 214 through a host controller interface (UFS-HCI).
  • UFS-HCI host controller interface
  • input/output requests of the processor 212 may be converted into UFS commands specified in the UFS standard through a UFS driver (not shown), and the converted UFS commands may be transmitted to the UFS host controller 214.
  • the UFS host controller 214 may transmit the converted UFS commands to the UFS storage device 220 through a UFS interface.
  • the UFS storage device 220 may include a UFS device controller 222 , a memory 224 , and a temperature sensor 226 .
  • the UFS device controller 222 receives a command from the UFS host device 210, reads user data from the memory 224 according to the received command, and provides it to the UFS host device 210 or the UFS host. User data provided from the device 210 may be programmed into the memory 224 .
  • the UFS device controller 222 may receive a temperature sensing value from the temperature sensor 226 .
  • the UFS device controller 222 may determine the internal temperature of the UFS storage device 220 (more specifically, the memory 224) based on the received temperature sensing value.
  • the UFS device controller 222 may transmit a status signal indicating a comparison result, which is a result obtained by comparing the determined internal temperature with a predefined threshold temperature, to the UFS host device 210 .
  • the UFS device controller 222 may include the determined internal temperature value in a measurement signal and transmit it to the UFS host device 210 .
  • the memory 224 may be a non-volatile storage device that stores data regardless of whether or not power is supplied.
  • the memory 224 may include non-volatile memories that store data under the control of the UFS device controller 222 .
  • the non-volatile memory may include a NAND flash memory, but is not limited thereto.
  • memory 224 may include other types of non-volatile memory, such as phase-change random access memory (PRAM) and/or resistive random access memory (RRAM). may also include
  • the temperature sensor 226 may sense the temperature of the UFS storage device 220 .
  • the temperature sensor 226 may be a sensor for sensing the temperature (eg, internal temperature, surface temperature) of the UFS storage device 220 .
  • the temperature sensor 226 may sense the temperature of the memory 224 included in the UFS storage device 220 .
  • the temperature sensor 2260 may sense the temperature of the UFS storage device 220 (more specifically, the memory 224) for a predefined period and transmit the sensed temperature value to the UFS device controller 222.
  • the temperature sensor 226 has been described as being a single sensor, but is not limited thereto.
  • the temperature sensor 226 may include a plurality of temperature sensors (not shown) for sensing the temperature of the UFS storage device 220 .
  • the UFS device controller 222 may average the temperature sensing values received from the plurality of temperature sensors (not shown) and identify the temperature as the internal temperature of the UFS storage device 220 .
  • FIG. 2B shows a block diagram of a memory 224 in accordance with various embodiments.
  • the memory 224 may include a cache memory 230 and a plurality of NAND flash memories 232 .
  • the cache memory 230 may temporarily store write data received from the UFS host device 210 .
  • the cache memory 230 may be a buffer memory for write boost defined in the UFS standard.
  • the cache memory 230 may correspond to a single level cell (SLC) flash memory.
  • the SLC flash memory may be a flash memory configured to store 1 bit per unit cell.
  • the plurality of NAND flash memories 232 are non-volatile storage devices that store data even when power supply is cut off, and may have a relatively large storage capacity compared to the cache memory 230 .
  • the plurality of NAND flash memories 232 may be flash memories configured to store at least 2 bits per unit cell.
  • the plurality of NAND flash memories 232 may correspond to any one of a multi level cell (MLC), a triple level cell (TLC), and a quadruple level cell (QLC).
  • the cache memory 230 may be activated or deactivated under the control of the UFS device controller 222 .
  • the UFS device controller 222 may activate the cache memory 230 in response to receiving a control signal for increasing current consumption of the UFS device controller 222 from the UFS host device 210 .
  • the control signal for reducing the current consumption may be generated in response to identifying that the internal temperature of the UFS storage device 220 (more specifically, the memory 224) exceeds a predefined threshold temperature.
  • the UFS device controller 222 may deactivate the cache memory 230 in response to receiving a control signal for reducing current consumption of the UFS device controller 222 from the UFS host device 210.
  • the control signal for increasing the current consumption may be generated in response to identifying that the internal temperature of the UFS storage device 220 is less than a predefined threshold temperature.
  • "current consumption” may be defined as the total current consumed by the target object.
  • FIG. 3 is a flowchart illustrating an operation of the electronic device 101 when the temperature of the UFS storage device 220 exceeds a critical temperature, according to various embodiments.
  • the electronic device 101 may initialize UFS and set default settings in response to boot up.
  • the boot-up may refer to a user turning on the electronic device 101 and loading the operating system 142 stored in the memory 130 .
  • the electronic device 101 may determine UFS initialization and basic setting values.
  • the UFS initialization may refer to supplying power to the UFS storage device 220 .
  • the basic setting values are values transmitted to the UFS device controller 222, the frequency of the reference clock (Ref_CLK) for data transmission and reception with the UFS host device 210, the first lane (Lane_1) and the second lane of the UFS interface. It may include at least one of values indicating an activated lane among (Lane_2).
  • the electronic device 101 may transmit a first control signal activating temperature measurement of the UFS storage device 220 .
  • the UFS host device 210 transmits a first control signal to the UFS storage device 220 so that the UFS storage device 220 uses the temperature sensor 226 to detect the memory 224. It can be controlled so that the internal temperature of the can be measured.
  • the first control signal may include a “wExceptionEventControl” attribute. For example, when bit 3 of the attribute "wExceptionEventControl" is "logic high” or "1", "TOO_HIGH_TEMP_EN" may be activated.
  • the “TOO_HIGH_TEMP_EN” may indicate activation of an event that monitors whether the internal temperature of the UFS storage device 220 (more specifically, the memory 224) is high.
  • the UFS storage device 220 decodes the first control signal received from the UFS host device 210, and when bit 3 of the "wExceptionEventControl” attribute is "logic high” or "1", the temperature sensor ( 226) can be activated.
  • the electronic device 101 may identify whether the value of the state signal is changed to indicate that the threshold temperature is exceeded.
  • the UFS device controller 222 may identify whether a temperature value sensed through the temperature sensor 226 exceeds a critical temperature.
  • the critical temperature may be an upper limit value of a predefined temperature.
  • the UFS storage device 220 may be required to operate within the predefined temperature range to ensure reliability of data stored in the memory 224 .
  • the predefined temperature range may be -20°C to 85°C, and the critical temperature (upper limit) may correspond to 85°C.
  • the UFS device controller 222 may transmit a status signal including a comparison result between the temperature sensed through the temperature sensor 226 and the threshold temperature to the UFS host device 210 at each predefined period.
  • the status signal may include a "wExceptionEventStatus” attribute.
  • the UFS device controller 222 may indicate a comparison result between the temperature sensed through the temperature sensor 226 and the threshold temperature through Bit 3 of “wExceptionEventStatus”. In one embodiment, for example, when the temperature sensed through the temperature sensor 226 is lower than the threshold temperature, the UFS device controller 222 sets bit 3 of "wExceptionEventStatus” to "logic low” or "0".
  • a status signal including the signal may be transmitted to the UFS host device 210 .
  • the UFS device controller 222 when the temperature sensed by the temperature sensor 226 is higher than the threshold temperature, the UFS device controller 222 sends a status signal including bit 3 of "wExceptionEventStatus” of "logic high” or "1". may be transmitted to the UFS host device 210.
  • the UFS host device 210 receives the status signal from the UFS device controller 222 and checks bit 3 of the "wExceptionEventStatus" attribute to determine the internal temperature of the UFS storage device 220 (more specifically, the memory 224). It is possible to identify whether or not exceeds the critical temperature. According to an embodiment, when the internal temperature of the UFS storage device 220 does not exceed the threshold temperature, operation 330 may be repeated until the value of the state signal is changed to indicate that the threshold temperature is exceeded. .
  • the electronic device 101 deactivates at least some of the plurality of downstream lanes and the plurality of upstream lanes, or per unit cell of the memory 224.
  • a second control signal instructing inactivation of the cache memory 230 configured to store 1 bit may be transmitted to the UFS device controller 222 .
  • the electronic device 101 causes the UFS storage device 101 to decrease the temperature of the UFS storage device 220 (more specifically, the memory 224). (220) can be controlled.
  • the electronic device 101 may control the UFS storage device 220 to operate within the predefined temperature range by lowering the temperature of the UFS storage device 220 by reducing current consumption of the UFS storage device 220 .
  • the UFS device controller 222 may deactivate at least some of the plurality of downstream lanes and the plurality of upstream lanes based on the second control signal. For example, the UFS device controller 222 may deactivate at least one of the first lane (Lane_1) and the second lane (Lane_2). When at least one of the first lane (Lane_1) and the second lane (Lane_2) is inactivated, current consumption of the UFS storage device 220 (more specifically, the UFS device controller 222) is reduced, and Based on the reduction, the temperature of the UFS storage device 220 may also be reduced.
  • the UFS device controller 222 may deactivate the cache memory 230 configured to store 1 bit per unit cell among the memories 224 based on the second control signal.
  • the cache memory 230 may be a buffer memory for improving a write operation to the plurality of NAND flash memories 232 .
  • the UFS device controller 222 may inactivate the cache memory 230 to reduce current consumption of the UFS storage device 220 .
  • the cache memory 230 has been described based on being implemented separately from the plurality of NAND flash memories 232, but is not limited thereto.
  • the UFS device controller 222 controls at least some areas of the plurality of NAND flash memories 232 to store 1 bit per unit cell to perform SLC caching for write acceleration. can In this case, the UFS device controller 222 may decrease the temperature of the UFS storage device 220 by not allocating the at least some area for the SLC caching in response to the second control signal.
  • FIG. 4 is a flowchart illustrating an operation of the electronic device 101 for measuring the temperature of the UFS storage device 220 according to various embodiments.
  • the electronic device 101 may receive a measurement signal including a temperature sensing value from the UFS device controller 222 .
  • the measurement signal may include a "bDeviceCaseRoughTemperature” attribute.
  • the “bDeviceCaseRoughTemperature” attribute may directly include a value obtained by sensing an internal temperature of the UFS storage device 220 (more specifically, the memory 224).
  • the “bDeviceCaseRoughTemperature” attribute may include a sensed value of -79°C to 170°C.
  • the UFS host device 210 can only identify that the internal temperature of the UFS storage device 220 exceeds the critical temperature, whereas based on the “bDeviceCaseRoughTemperature” attribute In this case, the UFS host device 210 may identify a specific internal temperature of the UFS storage device 220 at what degrees.
  • the electronic device 101 may identify that the temperature sensing value exceeds a threshold temperature.
  • the UFS host device 210 compares the internal temperature of the identified UFS storage device 220 (more specifically, the memory 224) with the threshold temperature based on the "bDeviceCaseRoughTemperature" attribute included in the measurement signal to determine the temperature. It may be identified whether the sensing value exceeds the threshold temperature.
  • the UFS host device 210 may transmit the second control signal of operation 340 to the UFS storage device 220 based on the identification.
  • 5A to 5E are flowcharts illustrating operations of the electronic device 101 when the temperature of the UFS storage device 220 exceeds a critical temperature according to various embodiments.
  • operations 510 to 530 may correspond to operations 310 to 330 shown in FIG. 3 .
  • the electronic device 101 waits for the UFS storage device 220 to enter a sleep mode (delay time). ) from the first time to a second time shorter than the first time may be transmitted to the UFS device controller 222.
  • the UFS host device 210 based on the status signal to generate the second control signal in response to identifying that the temperature of the UFS storage device 220 (more specifically, the memory 224) exceeds the threshold temperature.
  • the UFS storage device 220 may be in an inactive state. It is possible to control the UFS storage device 220 to enter the sleep mode more quickly by changing the time from the time to the second time shorter than the first time. Since is shortened, the amount of current consumption of the UFS storage device 220 (more specifically, the UFS device controller 222) is also reduced, and based on this, the UFS storage device 220 (more specifically, the memory 224) The internal temperature of may also be reduced.
  • the delay time is a host trigger signal, and may be set to various time intervals according to manufacturers. According to an embodiment, the second time is the delay time It may be the shortest time among possible time intervals.
  • the electronic device 101 sends a second control signal instructing the UFS device controller 222 to stop tasks running in the background.
  • the task executed in the background may refer to a task performed by the UFS device controller 222 independently of the UFS host device 210 .
  • the UFS device controller 222 may perform garbage collection without receiving a separate command from the UFS host device 210 .
  • the garbage collection may be a memory management technique for maximally delaying a point at which a limit of a program/erase cycle, which is durability of a nonvolatile memory, is reached.
  • the UFS device controller 222 may be configured to perform the garbage collection while a read/write operation does not occur from the UFS host device 210 .
  • the UFS host device 210 Based on the status signal received in operation 530, the UFS host device 210 identifies that the temperature of the UFS storage device 220 exceeds the threshold temperature, and instructs to stop the tasks running in the background. can
  • the UFS storage device 220 reduces current consumption by suspending tasks running in the background, including the garbage collection, according to the second control signal, and the UFS storage device 220 (more specifically, the memory (224)) can be lowered.
  • the electronic device 101 changes the operating frequency of the UFS storage device 220 from the first frequency to a second frequency lower than the first frequency and reduces the gear speed of the lanes.
  • a second control signal instructing the storage may be transmitted to the UFS storage device 220 .
  • the operating frequency of the UFS storage device 220 may be the frequency of the reference clock Ref_CLK shown in FIG. 2A.
  • the reference clock (Ref_CLK) may be any one of 19.2 MHz, 26 MHz, and 38.4 MHz.
  • the gear speed may refer to a data rate, which is a speed at which the first lane (Lane_1) and/or the second lane (Lane_2) of FIG. 2A transmits data.
  • gear speeds can be classified into low data rate pulse width modulation (PWM) gears and high data rate HS (high speed) gears.
  • PWM gear and the HS gear may each be classified into four gear speeds.
  • HS gears can be classified as HS-GEAR 1 at 1248 Mbps, HS-GEAR 2 at 2496 Mbps, HS-GEAR 3 at 4992 Mbps, and HS-GEAR 4 at 9984 Mbps.
  • the UFS host device 210 reduces the operating frequency of the UFS storage device 220 from the first frequency to the second frequency, and selects a first lane (Lane_1) and/or a second lane (Lane_2). ) can reduce the gear speed of As the frequency of the reference clock (Ref_CLK) and the gear speed of the lane decrease, the amount of current consumption of the UFS storage device 220 decreases, and thus the temperature of the UFS storage device 220 (more specifically, the memory 224) can lower
  • the electronic device 101 determines the swap size between dynamic random access memory (DRAM) (not shown) and the memory 224.
  • DRAM dynamic random access memory
  • a second control signal instructing to decrease may be transmitted to the UFS device controller 222 .
  • the processor 120 of the electronic device 101 may identify data that is called less than a predefined number of times or that has not been called for a predefined period among data programmed in the DRAM, and swap the data into the memory 224 . Also, among data programmed in the memory 224, the electronic device 101 may identify data that is called more than a predefined number of times or that is called during a predefined period, and swap the data to DRAM (not shown).
  • the processor 120 of the electronic device 101 reduces the swap between DRAM (not shown) and the memory 224, thereby reducing the amount of current consumption of the UFS storage device 220 (more specifically, the UFS device controller 222). , and the temperature of the UFS storage device 220 may be lowered. That is, the processor 120 bypasses the programming of at least a portion of the data stored in the DRAM to the UFS device controller 222 or to the plurality of NAND flash memories 232, or to the plurality of NAND flash memories ( 232), in order to perform an operation of writing at least a portion of the data stored in the DRAM, a control instructing to bypass a read request of at least a portion of data stored in the plurality of NAND flash memories 232 signal can be transmitted.
  • the electronic device 101 displays a visual object for notifying that the operating speed of the electronic device 101 may be slowed down, or a hearing aid is displayed. Enemy notifications can be output.
  • the processor 120 includes a phrase “The temperature of the terminal is too high” or “The temperature of the terminal is too high, so the speed may be slowed down” on the screen through the display module 160.
  • the processor 120 may output a voice obtained by converting the text to speech (TTS) through the sound output module 155 .
  • TTS text to speech
  • FIG. 6 is a flowchart illustrating an operation of the electronic device 101 when the temperature of the UFS storage device 220 is less than a critical temperature, according to various embodiments.
  • the electronic device 101 may request the UFS storage device 220 to transmit a status signal at predefined intervals.
  • the UFS host device 210 of the electronic device 101 may transmit a signal requesting a status signal to the UFS device controller 222 of the UFS storage device 220 whenever a specific time elapses. there is.
  • the UFS host device 210 may request the UFS device controller 222 to transmit the status signal whenever a read/write operation requested from the UFS storage device 220 is completed.
  • the predefined cycle may correspond to any one of a plurality of cycles previously determined between the UFS host device 210 and the UFS storage device 220 .
  • the UFS host device 210 may include a value indicating one of the plurality of cycles in the first control signal and transmit the value to the UFS device controller 222 .
  • the UFS device controller 222 may identify which period the status signal should be transmitted to the UFS device controller 222 by using a value indicating which one of the plurality of periods.
  • the electronic device 101 may identify whether the value of the state signal is changed to indicate less than a threshold temperature.
  • a threshold temperature for example, when bit 3 of the "wExceptionEventStatus" attribute included in the status signal is "logic high” or "1", the UFS storage device 220 (more specifically, the memory 224) It can be identified that the internal temperature of still exceeds the critical temperature so that the reliability of the data cannot be guaranteed.
  • bit 3 of the "wExceptionEventStatus” attribute included in the status signal is "logic low” or "0”
  • the UFS host device 210 is the UFS storage device 220 (more specifically, the memory ( It can be identified that the internal temperature of 224)) has fallen below the threshold temperature.
  • the electronic device 101 may transmit a third control signal instructing to change the setting value of the UFS device controller 222 to the default setting value to the UFS device controller 222.
  • the UFS host device 210 sends the UFS storage device 220 It can be identified that operates in a temperature range in which reliability of data is guaranteed. Accordingly, the UFS host device 210 may set the UFS storage device 220 again according to the default setting value determined at the time of UFS initialization in response to boot-up in operation 310 of FIG. 3 .
  • the UFS host device 210 may activate at least some of the plurality of deactivated downstream lanes and the plurality of upstream lanes, and activate the deactivated cache memory 230 .
  • the UFS host device 210 may not immediately transmit the third control signal even if the value of the state signal received in operation 620 is changed to indicate that the temperature is lower than the threshold temperature. For example, in operation 620, the UFS host device 210 identifies that the value of the state signal indicates that the value is less than the threshold temperature, and requests the UFS device controller 222 for a measurement signal again. The UFS host device 210 compares the temperature sensing value included in the measurement signal with the additional threshold temperature, and when the temperature is less than the additional threshold temperature, the UFS host device 210 may transmit a third control signal.
  • the additional critical temperature may be a temperature lower than the critical temperature. For example, if the critical temperature is 85°C, the additional critical temperature may be 60°C.
  • the setting value of the UFS device controller 222 is changed to the default setting value through the third control signal immediately after the temperature of the UFS storage device 220 (more specifically, the memory 224) is lower than the threshold temperature , this may be because the temperature of the UFS storage device 220 may exceed the threshold temperature again in the near future.
  • the status signal is transferred from the UFS device controller 222 to the UFS host device 210 at predefined intervals, but is not limited thereto.
  • the UFS device controller 222 may transmit a measurement signal including a temperature sensing value of the UFS storage device 220 at each predefined period.
  • the UFS host device 210 receives the measurement signal, the UFS host device 210 compares the temperature sensing value included in the received measurement signal with the threshold temperature and transmits the third control signal to the UFS device controller 222. You can identify whether or not to send to.
  • FIG. 7 is a flowchart illustrating an operation of the electronic device 101 when the temperature of the UFS storage device 220 is less than a critical temperature, according to various embodiments.
  • the electronic device 101 may initialize UFS and set default settings in response to boot up.
  • the boot-up may refer to a user turning on the electronic device 101 and loading the operating system 142 stored in the memory 130 .
  • the electronic device 101 may determine UFS initialization and basic setting values.
  • the UFS initialization may refer to supplying power to the UFS storage device 220 .
  • the basic setting values are values transmitted to the UFS device controller 222, the frequency of the reference clock (Ref_CLK) for data transmission and reception with the UFS host device 210, the first lane (Lane_1) and the second lane of the UFS interface. It may include at least one of values indicating an activated lane among (Lane_2).
  • the electronic device 101 may transmit a first control signal activating temperature measurement of the UFS storage device 220.
  • the UFS host device 210 transmits a first control signal to the UFS storage device 220 to control the UFS storage device 220 to measure the internal temperature using the temperature sensor 226.
  • the first control signal may include a "wExceptionEventControl" attribute.
  • “wExceptionEventControl” when bit 4 of the attribute "wExceptionEventControl” is "logic high” or "1”, "TOO_LOW_TEMP_EN” may be activated.
  • the “TOO_LOW_TEMP_EN” may indicate activation of an event that monitors whether the internal temperature of the UFS storage device 220 (more specifically, the memory 224) is low.
  • the UFS storage device 220 decodes the first control signal received from the UFS host device 210, and when bit 4 of the "wExceptionEventControl” attribute is "logic high” or "1", the temperature sensor ( 226) can be activated.
  • the electronic device 101 may identify whether the value of the state signal is changed to indicate that the value is less than the threshold temperature.
  • the UFS device controller 222 may identify whether a temperature value sensed through the temperature sensor 226 exceeds a critical temperature.
  • the critical temperature may be a lower limit value of a predefined temperature.
  • the UFS storage device 220 may be required to operate within the predefined temperature range to ensure reliability of data stored in the memory 224 .
  • the predefined temperature range may be -20°C to 85°C, and the threshold temperature may correspond to -20°C.
  • the UFS device controller 222 may transmit a status signal including a comparison result between the temperature sensed through the temperature sensor 226 and the threshold temperature to the UFS host device 210 at each predefined period.
  • the status signal may include a "wExceptionEventStatus” attribute.
  • the UFS device controller 222 may indicate a comparison result between the temperature sensed through the temperature sensor 226 and the threshold temperature through Bit 4 of “wExceptionEventStatus”. In one embodiment, for example, when the temperature sensed through the temperature sensor 226 is higher than the threshold temperature, the UFS device controller 222 sets bit 4 of "wExceptionEventStatus” to "logic low” or "0".
  • a status signal including the signal may be transmitted to the UFS host device 210 .
  • the UFS device controller 222 when the temperature sensed through the temperature sensor 226 is lower than the threshold temperature, the UFS device controller 222 sends a status signal including bit 4 of "wExceptionEventStatus” of "logic high” or "1". may be transmitted to the UFS host device 210.
  • the UFS host device 210 receives the status signal from the UFS device controller 222 and checks bit 4 of the "wExceptionEventStatus" attribute to determine the internal temperature of the UFS storage device 220 (more specifically, the memory 224). It is possible to identify whether is less than the critical temperature. According to an embodiment, when the internal temperature of the UFS storage device 220 is greater than or equal to the threshold temperature, operation 730 may be repeated until the value of the state signal is changed to indicate that the value is less than the threshold temperature.
  • the electronic device 101 activates at least some of the inactive lanes among the plurality of downstream lanes and at least some of the inactive lanes among the plurality of upstream lanes, and stores 1 bit per unit cell in the memory 224.
  • a second control signal instructing to activate the cache memory 230 configured to do so may be transmitted to the UFS device controller 222 .
  • the electronic device 101 sends the UFS storage device 220
  • the UFS storage device 220 may be controlled to increase its temperature.
  • the electronic device 101 may increase the temperature of the UFS storage device 220 by increasing current consumption of the UFS storage device 220 and control the UFS storage device 220 to operate within the predefined temperature range.
  • the UFS device controller 222 may activate at least some of the inactive lanes among the plurality of downstream lanes and at least some of the inactive lanes among the plurality of upstream lanes based on the second control signal. .
  • the UFS device controller 222 may activate a deactivated lane among the first lane Lane_1 and the second lane Lane_2. According to the activation, when both the first lane (Lane_1) and the second lane (Lane_2) are activated, current consumption of the UFS storage device 220 increases, and based on the increase in current consumption, the UFS storage device 220 ) (more specifically, the memory 224) may also be increased.
  • the UFS device controller 222 may activate the cache memory 230 configured to store 1 bit per unit cell among the memories 224 based on the second control signal.
  • the cache memory 230 may be a buffer memory for improving a write operation to the plurality of NAND flash memories 232 .
  • the UFS device controller 222 may activate the cache memory 230 to increase current consumption of the UFS storage device 220 .
  • the cache memory 230 has been described based on being implemented separately from the plurality of NAND flash memories 232, but is not limited thereto.
  • the UFS device controller 222 controls at least some areas of the plurality of NAND flash memories 232 to store 1 bit per unit cell to perform SLC caching for write acceleration. can In this case, the UFS device controller 222 increases the size of the at least some area for the SLC caching in response to the second control signal, thereby increasing the size of the UFS storage device 220 (more specifically, the memory 224). You could also increase the temperature.
  • 8A to 8E are flowcharts illustrating operations of the electronic device 101 when the temperature of the UFS storage device 220 is less than a critical temperature according to various embodiments.
  • operations 810 to 830 may correspond to operations 710 to 730 shown in FIG. 7 .
  • the electronic device 101 waits before the UFS storage device 220 enters a sleep mode (delay). time) from the first time to a second time longer than the first time may be transmitted to the UFS device controller 222 .
  • the UFS host device 210 sends the second control signal in response to identifying that the temperature of the UFS storage device 220 (more specifically, the memory 224) is less than the threshold temperature based on the status signal.
  • the power of the electronic device 101 It may be a mode in which the UFS storage device 220 is changed to an inactive state in order to reduce consumption.
  • the UFS host device 210 uses a second control signal to change the length of time for which the UFS storage device 220 waits from the first time to the second time which is longer than the first time. By changing, the UFS storage device 220 can be controlled to enter the sleep mode more slowly.
  • the delay time is a host trigger signal, and may be set to various time intervals according to manufacturers. According to an embodiment, the second time may be the longest time among time intervals that the delay time may have.
  • the electronic device 101 transmits a second control signal instructing the UFS device controller 222 to perform tasks executed in the background.
  • the tasks executed in the background may refer to tasks performed by the UFS device controller 222 independently of the UFS host device 210 .
  • the UFS device controller 222 may perform garbage collection even without receiving a separate command from the UFS host device 210 .
  • the garbage collection may be a memory management technique for maximally delaying a point at which a limit of program/erase cycles, which is durability of a non-volatile memory, is reached.
  • the UFS device controller 222 may be configured to perform the garbage collection while no read and/or write operations occur from the UFS host device 210 .
  • the UFS host device 210 may identify that the temperature of the UFS storage device 220 is less than the threshold temperature, and instruct to perform tasks running in the background. . According to the second control signal, the UFS storage device 220 increases current consumption by performing tasks running in the background including the garbage collection, and the UFS storage device 220 (more specifically, the memory 224) ) can increase the temperature.
  • the electronic device 101 changes the operating frequency of the UFS storage device 220 from a first frequency to a second frequency higher than the first frequency.
  • a second control signal instructing to increase the gear speed of the lane may be transmitted to the UFS storage device 220 .
  • the operating frequency of the UFS storage device 220 may be the frequency of the reference clock Ref_CLK shown in FIG. 2A.
  • the reference clock (Ref_CLK) may be any one of 19.2 MHz, 26 MHz, and 38.4 MHz.
  • the gear speed may refer to a data rate, which is a speed at which the first lane (Lane_1) and/or the second lane (Lane_2) of FIG. 2A transmits data.
  • gear speeds can be classified into low data rate pulse width modulation (PWM) gears and high data rate HS (high speed) gears.
  • PWM gear and the HS gear may each be classified into four gear speeds.
  • HS gears can be classified as HS-GEAR 1 at 1248 Mbps, HS-GEAR 2 at 2496 Mbps, HS-GEAR 3 at 4992 Mbps, and HS-GEAR 4 at 9984 Mbps.
  • the UFS host device 210 increases the operating frequency of the UFS storage device 220 from the first frequency to the second frequency, and selects a first lane (Lane_1) and/or a second lane (Lane_2). ) can increase the gear speed.
  • a first lane Li—1
  • a second lane Lane_2
  • the magnitude of current consumption of the UFS storage device 220 increases, and the temperature of the UFS storage device 220 (more specifically, the memory 224) increases. can increase
  • the electronic device 101 determines the swap size between dynamic random access memory (DRAM) (not shown) and the memory 224.
  • DRAM dynamic random access memory
  • a second control signal instructing to increase may be transmitted to the UFS device controller 222 .
  • the processor 120 of the electronic device 101 may identify data that is called less than a predefined number of times or that has not been called for a predefined period among data programmed in the DRAM, and swap the data into the memory 224 . Also, among data programmed in the memory 224, the electronic device 101 may identify data that is called more than a predefined number of times or that is called during a predefined period, and swap the data to DRAM (not shown).
  • the processor 120 of the electronic device 101 increases the amount of current consumption of the UFS storage device 220 by increasing the amount of swapping between DRAM (not shown) and the memory 224, and the UFS storage device 220 (More specifically, the temperature of the memory 224) may be increased. That is, the processor 120, with the UFS device controller 222, increases the size of data for programming at least a portion of the data stored in the DRAM into the plurality of NAND flash memories 232 or the plurality of NAND flash memories. The size of data for requesting an operation of reading at least a portion of the data stored in the plurality of NAND flash memories 232 in order to perform an operation of writing at least a portion of the data stored in the plurality of NAND flash memories 232 into the DRAM. A control signal indicating an increase may be transmitted.
  • the electronic device 101 displays a visual object for notifying that there is a possibility of malfunction of the electronic device 101 or sends an audible notification.
  • a visual object for notifying that there is a possibility of malfunction of the electronic device 101 or sends an audible notification.
  • the processor 120 via the display module 160, displays a warning such as "The temperature of the terminal is too low" or "The temperature of the terminal is too low and an error may occur" on the screen.
  • a visual object including the phrase of can be displayed.
  • the processor 120 may output a text-to-speech (TTS) converted voice of the warning phrase through the sound output module 155 .
  • TTS text-to-speech
  • FIG. 9 is a flowchart illustrating an operation of the electronic device 101 (eg, the processor 120 of FIG. 1 ) when the temperature of the UFS storage device 220 exceeds a critical temperature, according to various embodiments.
  • the electronic device 101 may request the UFS storage device 220 to transmit a status signal every predefined period.
  • the UFS host device 210 of the electronic device 101 may transmit a signal requesting a status signal to the UFS device controller 222 of the UFS storage device 220 whenever a specific time elapses. there is.
  • the UFS host device 210 may request the UFS device controller 222 to transmit the status signal whenever a read and/or write operation requested from the UFS storage device 220 is completed.
  • the predefined cycle may correspond to any one of a plurality of cycles previously determined between the UFS host device 210 and the UFS storage device 220 .
  • the UFS host device 210 may include a value indicating one of the plurality of cycles in the first control signal and transmit the value to the UFS device controller 222 .
  • the UFS device controller 222 may identify which period the status signal should be transmitted to the UFS device controller 222 by using a value indicating which one of the plurality of periods.
  • the electronic device 101 may identify whether the value of the state signal is changed to indicate that the temperature exceeds a threshold temperature. In one embodiment, for example, if bit 4 of the "wExceptionEventStatus" attribute included in the status signal is "logic high” or "1", the UFS storage device 220 (more specifically, the memory 224) It can be identified that the internal temperature of is still lower than the critical temperature, and the reliability of the data cannot be guaranteed. For another example, when bit 4 of the "wExceptionEventStatus” attribute included in the status signal is "logic low” or "0", the UFS host device 210 determines that the internal temperature of the UFS storage device 220 is the threshold temperature. It can be identified that it has risen to exceed .
  • the electronic device 101 may transmit a third control signal instructing the UFS device controller 222 to change the setting value to the default setting value to the UFS device controller 222.
  • the UFS host device 210 sends the UFS storage device 220 It can be identified that operates in a temperature range in which reliability of data is guaranteed. Accordingly, the UFS host device 210 may set the UFS storage device 220 again according to the default setting value determined at the time of UFS initialization in response to boot-up in operation 310 of FIG. 3 .
  • the UFS host device 210 may deactivate at least some of the plurality of activated downstream lanes and the plurality of upstream lanes, or may deactivate the activated cache memory 230 .
  • the UFS host device 210 may not immediately transmit the third control signal even if the value of the state signal received in operation 920 is changed to indicate that the temperature is equal to or greater than the threshold temperature. For example, in operation 620, the UFS host device 210 may identify that the value of the state signal indicates that the value of the state signal is greater than or equal to the threshold temperature, and may request a measurement signal from the UFS device controller 222 again. The UFS host device 210 may compare the temperature sensing value included in the measurement signal with an additional threshold temperature, and when the temperature is equal to or greater than the additional threshold temperature, the UFS host device 210 may transmit a third control signal.
  • the additional critical temperature may be a temperature higher than the critical temperature.
  • the additional threshold temperature may be -10 °C. If the setting value of the UFS device controller 222 is changed to the default setting value through the third control signal immediately after the temperature of the UFS storage device 220 (more specifically, the memory 224) is lower than the threshold temperature , the temperature of the UFS storage device 220 may drop back quickly and lower than the threshold temperature.
  • the status signal is transferred from the UFS device controller 222 to the UFS host device 210 at predefined intervals, but is not limited thereto.
  • the UFS device controller 222 may transmit a measurement signal including a temperature sensing value of the UFS storage device 220 at each predefined period.
  • the UFS host device 210 receives the measurement signal, the UFS host device 210 compares the temperature sensing value included in the received measurement signal with the threshold temperature and transmits the third control signal to the UFS device controller 222. You can identify whether or not to send to.
  • FIG. 10 illustrates a UFS card 1000 according to various embodiments.
  • a UFS card 1000 may include a UFS device controller 1010 and a storage 1020 . Since the UFS card 1000 has a shape like a memory card, it may be detachably coupled to other components of the electronic device 101 through a connection interface.
  • the UFS card 1000 may be a device to which standard protocols such as UFS (universal flash storage) are applied.
  • connection interface may be connected to the electronic device 101 and the UFS card 1000 to provide a connection for exchanging data.
  • Connection interfaces include Advanced Technology Attachment (ATA), Serial ATA (SATA), external SATA (e-SATA), Small Computer Small Interface (SCSI), Serial Attached SCSI (SAS), Peripheral Component Interconnection (PCI), and PCI express (PCIe).
  • ATA Advanced Technology Attachment
  • SATA Serial ATA
  • e-SATA External SATA
  • SCSI Small Computer Small Interface
  • SAS Serial Attached SCSI
  • PCI Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • PCIe Peripheral Component Interconnection
  • the UFS card 1000 receives a first control signal from the electronic device 101 connected through the connection interface, senses the temperature of the UFS card 1000, and determines whether the temperature sensing value indicates reliability of the data. is out of a predefined temperature range that can guarantee the temperature, transmits a status signal to the electronic device 101, and receives a second control signal from the electronic device 101 to determine the operating frequency and lane of the UFS card 1000. gear speed, number of activated lanes, whether SLC caching of memory 224 is enabled, length of delay before entering sleep mode, whether jobs running in the background of UFS card 1000 are stopped, electronic At least one of the swap sizes between the DRAM (not shown) of the device 101 and the UFS card 1000 may be changed.
  • FIG. 11 illustrates an electronic device 101 when the temperature of a UFS storage device 220 (more specifically, a memory 224) exceeds a first threshold temperature or is less than a second threshold temperature, according to various embodiments. ) is a flowchart showing the operation of
  • the electronic device 101 may initialize UFS and set basic settings in response to boot up. Operation 1110 may correspond to operation 310 of FIG. 3 .
  • the electronic device 101 may transmit a first control signal activating temperature measurement of the UFS storage device 220. Operation 1120 may correspond to operation 320 of FIG. 3 .
  • the electronic device 101 may identify whether the value of the state signal is changed to indicate that the value exceeds a first threshold temperature.
  • the first threshold temperature may be the largest value among temperature ranges for ensuring reliability of data stored in the memory 224 .
  • the UFS host device 210 receives a status signal from the UFS device controller 222, and based on the status signal, the temperature of the UFS storage device 220 (more specifically, the memory 224) is set to the first threshold. You can identify if the temperature is exceeded.
  • the electronic device 101 may transmit a second control signal indicating a plurality of first events for reducing current consumption to the UFS storage device 220.
  • the UFS host device 210 determines the temperature of the UFS storage device 220. By reducing , the UFS storage device 220 can be controlled to operate within the temperature range for ensuring reliability. Accordingly, the UFS host device 210 transmits a plurality of first events for reducing heat generation of the UFS storage device 220 by reducing the amount of current consumption, and the UFS of the UFS storage device 220 through the second control signal. It can be transmitted to the device controller 222.
  • the plurality of first events may include at least one of operation 340 of FIG. 3 and operations 541 to 549 of FIGS. 5A to 5E.
  • the electronic device 101 may identify whether the value of the state signal is changed to indicate that the value is less than the second threshold temperature.
  • the second threshold temperature may be the smallest value among temperature ranges for ensuring reliability of data stored in the memory 224 .
  • the UFS host device 210 receives a status signal from the UFS device controller 222, and based on the status signal, the temperature of the UFS storage device 220 (more specifically, the memory 224) is set to the second threshold. It can identify whether it is less than the temperature. When the temperature of the UFS storage device 220 is greater than the second threshold temperature, the UFS host device 210 identifies that the UFS storage device 220 operates within the temperature range for ensuring reliability, and performs operation 1130. Repeated monitoring of the internal temperature can be performed.
  • the electronic device 101 may transmit a second control signal indicating a plurality of second events for increasing current consumption to the UFS storage device 220.
  • the UFS host device 210 determines the temperature of the UFS storage device 220. By increasing the temperature, the UFS storage device 220 can be controlled to operate within the temperature range for ensuring reliability. Accordingly, the UFS host device 210 generates heat in the UFS storage device 220 by increasing the level of current consumption, thereby increasing the temperature of the UFS storage device 220 (more specifically, the memory 224).
  • a plurality of second events to execute may be delivered to the UFS device controller 222 of the UFS storage device 220 through the second control signal.
  • the plurality of second events may include at least one of operation 740 of FIG. 7 and operations 841 to 849 of FIGS. 8A to 8E.
  • an electronic device includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the UFS from the at least one processor.
  • a UFS interface including downstream lanes for transmitting data to a device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor and a plurality of non-volatile memories and cache memory It may include storage that includes.
  • the at least one processor measures the temperature of the storage using a temperature sensor operatively coupled to the UFS device controller in response to a boot up of the at least one processor, and the measured temperature
  • a first control signal for instructing to identify that a exceeds a threshold value may be transmitted to the UFS device controller.
  • the at least one processor may receive, from the UFS device controller, a status signal indicating that the temperature of the storage measured by the temperature sensor exceeds the threshold value.
  • the at least one processor deactivates at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes through the UFS device controller based on the status signal, or, among the storage and transmit a second control signal instructing to deactivate the cache memory configured to store 1 bit per unit cell to the UFS device controller.
  • the at least one processor may set a delay time, which is a length of time for the storage to wait before entering a sleep mode, from a first time to a second time shorter than the first time, based on the state signal. It may be configured to transmit the second control signal, which changes with time, to the UFS device controller.
  • the second time may correspond to a minimum value among a time range in which the delay time may be set.
  • the at least one processor is configured to transmit, to the UFS device controller, the second control signal instructing to stop tasks running in the background of the UFS device controller, based on the status signal.
  • the at least one processor is configured to transmit, to the UFS device controller, the second control signal instructing to stop tasks running in the background of the UFS device controller, based on the status signal.
  • tasks executed in the background may include garbage collection and wear leveling.
  • the at least one processor instructs to change the operating frequency of the UFS device controller from a first frequency to a second frequency lower than the first frequency based on the state signal, the second control It may be configured to transmit a signal to the UFS device controller.
  • the second frequency may correspond to the smallest frequency among a plurality of frequency values that the operating frequency of the UFS device controller may have.
  • the second frequency may be variable based on a size of transmission/reception bandwidth between the UFS device controller and the at least one processor.
  • the first control signal may correspond to a signal including a value of wExceptionEventControl
  • the status signal may correspond to a signal including a value of wExceptionEventStatus.
  • the electronic device further includes a dynamic random access memory (DRAM) operatively coupled to the at least one processor, wherein the at least one processor stores at least some of data stored in the DRAM.
  • DRAM dynamic random access memory
  • At least one of the data stored in the plurality of non-volatile memories to program the plurality of non-volatile memories or to write at least some of the data stored in the plurality of non-volatile memories to the DRAM. It may be configured to transmit, to the UFS device controller, the second control signal instructing to bypass a read request for a part.
  • the at least one processor provides a visual object for notifying that the operating speed of the electronic device may be slowed through a display operably coupled to the at least one processor, based on the state signal. or output an audible notification notifying that the operating speed of the electronic device may be slowed through an audio output module operatively coupled to the at least one processor.
  • the cache memory corresponds to a single level cell (SLC) flash memory
  • the plurality of nonvolatile memories are multi level cell (MLC) flash memory configured to store at least 2 bits per unit cell. It may correspond to at least one of a memory, a triple level cell (TLC) flash memory, and a quadruple level cell (QLC) flash memory.
  • SLC single level cell
  • MLC multi level cell
  • TLC triple level cell
  • QLC quadruple level cell
  • the at least one processor in response to receiving the status signal, requests the temperature value of the storage measured by the UFS device controller using the temperature sensor, and determines the temperature value of the storage. It may be configured to receive an indicative measurement signal.
  • the at least one processor requests the measurement signal to the UFS device controller at predefined intervals, and the temperature of the storage identified through the measurement signal is included within a predefined temperature range.
  • a third control signal instructing to reactivate at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes that have been deactivated, and to reactivate the deactivated cache memory; , may be configured to transmit to the UFS device controller.
  • the at least one processor requests the UFS device controller to transmit the status signal to the at least one processor at a predefined period, and based on the status signal, the temperature of the storage In response to identifying that is less than the threshold, instruct to reactivate at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes that have been deactivated, and reactivate the deactivated cache memory. It may be configured to transmit a third control signal to the UFS device controller.
  • an electronic device includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the UFS from the at least one processor.
  • a UFS interface including downstream lanes for transferring data to a device controller and upstream lanes for transferring data from the UFS device controller to the at least one processor, and a plurality of non-volatile memories and caches It may include storage including memory.
  • the at least one processor determines whether, in response to a boot up of the at least one processor, the temperature of the storage, as measured using a temperature sensor operatively coupled to the UFS device controller, is less than a threshold value.
  • a first control signal for instructing identification may be transmitted to the UFS device controller.
  • the at least one processor may receive, from the UFS device controller, a status signal indicating that the temperature of the storage is less than the threshold value.
  • the at least one processor activates a deactivated lane among the plurality of downstream lanes and the plurality of upstream lanes through the UFS device controller based on the status signal, and 1 per unit cell of the storage and transmit a second control signal instructing activation of a cache memory configured to store bits to the UFS device controller.
  • the at least one processor sets a delay time, which is a length of time for the storage to wait before entering a sleep mode, from a first time to a second time longer than the first time, based on the state signal. It may be configured to transmit the second control signal, which changes with time, to the UFS device controller.
  • the second time may correspond to a maximum value among time ranges in which the delay time may be set.
  • the at least one processor is configured to transmit the second control signal instructing the UFS device controller to execute tasks running in the background based on the state signal to the UFS device controller. It can be.
  • tasks executed in the background may include garbage collection and wear leveling.
  • the second control instructs the at least one processor to change the operating frequency of the UFS device controller from a first frequency to a second frequency higher than the first frequency based on the state signal. It may be configured to transmit a signal to the UFS device controller.
  • the second frequency may correspond to the highest frequency among a plurality of frequency values that the operating frequency of the UFS device controller may have.
  • the second frequency may be variable based on a size of transmission/reception bandwidth between the UFS device controller and the at least one processor.
  • the first control signal may correspond to a signal including a value of wExceptionEventControl
  • the status signal may correspond to a signal including a value of wExceptionEventStatus.
  • the electronic device further includes a dynamic random access memory (DRAM) operatively coupled to the at least one processor, wherein the at least one processor stores at least some of data stored in the DRAM.
  • DRAM dynamic random access memory
  • the data stored in the plurality of non-volatile memories It may be configured to transmit, to the UFS device controller, the second control signal instructing to increase the size of data requesting reading of at least some of the data.
  • the at least one processor displays a visual object for notifying that there is a possibility of malfunction of the electronic device through a display operatively coupled to the at least one processor based on the status signal, or , It may be configured to output an audible notification for notifying that there is a possibility of malfunction of the electronic device through an audio output module operatively coupled to the at least one processor.
  • the cache memory corresponds to a single level cell (SLC) flash memory
  • the plurality of nonvolatile memories are multi level cell (MLC) flash memory configured to store at least 2 bits per unit cell. It may correspond to at least one of a memory, a triple level cell (TLC) flash memory, and a quadruple level cell (QLC) flash memory.
  • SLC single level cell
  • MLC multi level cell
  • TLC triple level cell
  • QLC quadruple level cell
  • the at least one processor in response to receiving the status signal, requests the temperature value of the storage measured by the UFS device controller using the temperature sensor, and determines the temperature value of the storage. It may be configured to receive an indicative measurement signal.
  • the at least one processor requests the measurement signal to the UFS device controller at predefined intervals, and the temperature of the storage identified through the measurement signal is included within a predefined temperature range.
  • a third control signal instructing to deactivate again at least some of the activated plurality of downstream lanes and at least some of the plurality of upstream lanes, and to deactivate the activated cache memory again. , to the UFS device controller.
  • the at least one processor requests the UFS device controller to transmit the status signal to the at least one processor at a predefined period, and based on the status signal, the temperature of the storage In response to identifying that is less than the threshold value, to deactivate again at least some of the activated plurality of downstream lanes and at least some of the plurality of upstream lanes, and to deactivate again the activated cache memory. It may be configured to transmit an instructing third control signal to the UFS device controller.
  • an electronic device includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the UFS from the at least one processor.
  • a UFS interface including downstream lanes for transmitting data to a device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor and a plurality of non-volatile memories and cache memory It may include storage that includes.
  • the at least one processor is configured such that, in response to booting up of the at least one processor, the temperature of the storage measured using a temperature sensor operatively coupled to the UFS device controller exceeds a first threshold value.
  • a first control signal for instructing the UFS device controller to identify that the value exceeds or is less than a second threshold value that is smaller than the first threshold value may be transmitted to the UFS device controller.
  • the at least one processor may, in response to receiving a status signal indicating that the temperature of the storage exceeds the first threshold value, from the UFS device controller, to reduce current consumption of the UFS device controller.
  • a second control signal indicating the first events may be transmitted to the UFS device controller.
  • the at least one processor may, in response to receiving a status signal indicating that the temperature of the storage is less than the second threshold value, from the UFS device controller, a plurality of conditions for increasing current consumption of the UFS device controller. 2 may be configured to transmit a second control signal indicating events to the UFS device controller.
  • At least one processor a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and data from the at least one processor to the UFS device controller.
  • a UFS interface including downstream lanes for transmitting data and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and storage including a plurality of non-volatile memories and a cache memory.
  • the operating method of an electronic device including, in response to a boot up of the at least one processor, using a temperature sensor operatively coupled to the UFS device controller, the temperature of the plurality of non-volatile memories is measured.
  • At least one processor a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and data from the at least one processor to the UFS device controller.
  • UFS universal flash storage
  • a UFS interface including downstream lanes for transmitting data and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and storage including a plurality of non-volatile memories and a cache memory.
  • the operating method of the electronic device including, in response to the boot-up of the at least one processor, the temperature of the storage measured using a temperature sensor operatively coupled to the UFS device controller is a threshold value transmitting a first control signal to the UFS device controller for instructing whether the temperature of the storage is smaller than the threshold value; and receiving a status signal indicating that the temperature of the storage is less than the threshold value from the UFS device controller. And, based on the status signal, activate, through the UFS device controller, a disabled lane among the plurality of downstream lanes and the plurality of upstream lanes, and store 1 bit per unit cell of the storage. and transmitting a second control signal instructing to activate the cache memory to the UFS device controller.
  • At least one processor a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and data from the at least one processor to the UFS device controller.
  • UFS universal flash storage
  • a UFS interface including downstream lanes for transmitting data and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and storage including a plurality of non-volatile memories and a cache memory.
  • the operating method of the electronic device including, in response to the boot-up of the at least one processor, the temperature of the storage measured using a temperature sensor operatively coupled to the UFS device controller is a first Transmitting, to the UFS device controller, a first control signal for instructing identification of a value exceeding a threshold value or less than a second threshold value smaller than the first threshold value; In response to receiving a status signal indicating that the storage temperature exceeds the first threshold value, the UFS device controller transmits a second control signal indicating a plurality of first events for reducing current consumption of the UFS device controller.
  • the non-transitory computer-readable storage medium includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the at least one processor.
  • a UFS interface including downstream lanes for transmitting data from a processor of a processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of non-volatile When executed by at least one processor of an electronic device that includes memories and storage including cache memory, operatively coupled with the UFS device controller in response to a boot up of the at least one processor.
  • a second control signal for instructing inactivation of at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes and inactivation of the cache memory configured to store 1 bit per unit cell of the storage; may store one or more programs containing instructions that cause the electronic device to transmit to the UFS device controller.
  • the non-transitory computer-readable storage medium includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the at least one processor.
  • a UFS interface including downstream lanes for transmitting data from a processor of a processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of non-volatile When executed by at least one processor of an electronic device that includes memories and storage including cache memory, operatively coupled with the UFS device controller in response to a boot up of the at least one processor.
  • a first control signal for instructing to identify whether the temperature of the storage measured by the temperature sensor is less than a threshold value is transmitted to the UFS device controller, and the UFS device controller determines that the temperature of the storage is less than the threshold value.
  • Receive a status signal indicating less than a value activate a deactivated lane among the plurality of downstream lanes and the plurality of upstream lanes through the UFS device controller based on the status signal, and
  • One or more programs including instructions that cause the electronic device to transmit, to the UFS device controller, a second control signal instructing to activate a cache memory configured to store 1 bit per unit cell.
  • the non-transitory computer-readable storage medium includes at least one processor, a universal flash storage (UFS) device controller operatively coupled with the at least one processor, and the at least one processor.
  • a UFS interface including downstream lanes for transmitting data from a processor of a processor to the UFS device controller and upstream lanes for transmitting data from the UFS device controller to the at least one processor, and a plurality of non-volatile When executed by at least one processor of an electronic device that includes memories and storage including cache memory, operatively coupled with the UFS device controller in response to a boot up of the at least one processor.
  • a first control signal for instructing identification that the temperature of the storage measured using a temperature sensor exceeds a first threshold value or is less than a second threshold value smaller than the first threshold value the UFS device
  • the UFS device controller In response to transmitting to a controller and receiving, from the UFS device controller, a status signal indicating that the temperature of the storage exceeds the first threshold value, a first plurality of first pluralities for reducing current consumption of the UFS device controller
  • the UFS device controller It may store one or more programs including instructions that cause the electronic device to transmit a second control signal indicating a plurality of second events to increase current consumption of the UFS device controller.
  • a universal flash storage (UFS) card includes a UFS device controller, downstream lanes for receiving data through the UFS device controller from an external device operatively coupled to the UFS card, and a UFS interface including upstream lanes for transmitting data from the UFS device controller to the external device, and storage including a plurality of non-volatile memories and a cache memory
  • the UFS device controller comprises: Receive a first control signal from an external device, instructing the external device to identify whether the temperature of the storage, measured using a temperature sensor operatively coupled to the UFS device controller, exceeds a threshold value, and to the external device, transmits a status signal indicating that the temperature of the storage exceeds the threshold, deactivates, from the external device, at least some of the plurality of downstream lanes and at least some of the plurality of upstream lanes; It may be configured to receive, from the external device, a second control signal instructing inactivation of a cache memory configured to store 1 bit per unit cell of storage.
  • a system on chip includes at least one processor, a storage controller for controlling storage, and a UFS interface including downstream lanes and upstream lanes.
  • the at least one processor measures the temperature of the storage using a temperature sensor operatively coupled to the storage controller in response to a boot-up of the at least one processor; transmits a first control signal to the storage controller for instructing identification that the measured temperature exceeds a threshold value, and from the storage controller, the temperature measured through the temperature sensor exceeds the threshold value
  • an electronic device includes at least one processor, a UFS host controller operatively coupled to the at least one processor, and downstream lanes for transmitting data from the UFS host controller to a UFS device controller. and a UFS interface including upstream lanes for transmitting data from the UFS device controller to the UFS host controller, and storage including a plurality of non-volatile memories and a cache memory, wherein the at least one processor comprises: In response to boot up of the at least one processor, instruct, via the UFS host controller, the UFS device controller to measure the temperature of the storage using a temperature sensor operatively coupled to the storage.
  • Electronic devices may be devices of various types.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a camera
  • a wearable device e.g., a smart bracelet
  • first, second, or first or secondary may simply be used to distinguish that component from other corresponding components, and may refer to that component in other respects (eg, importance or order) is not limited.
  • a (eg, first) component is said to be “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively.”
  • the certain component may be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as, for example, logic, logical blocks, parts, or circuits.
  • a module may be an integrally constructed component or a minimal unit of components or a portion thereof that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • a storage medium eg, internal memory 136 or external memory 138
  • a machine eg, electronic device 101
  • a processor eg, the processor 120
  • a device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • the storage medium is a tangible device and does not contain a signal (e.g. electromagnetic wave), and this term refers to the case where data is stored semi-permanently in the storage medium. It does not discriminate when it is temporarily stored.
  • a signal e.g. electromagnetic wave
  • the method according to various embodiments disclosed in this document may be included and provided in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • a computer program product is distributed in the form of a device-readable storage medium (eg CD-ROM (compact disc read only memory)), or through an application store (eg Play Store) or on two user devices (eg. It can be distributed (eg downloaded or uploaded) online, directly between smart phones.
  • a device-readable storage medium eg CD-ROM (compact disc read only memory)
  • an application store eg Play Store
  • It can be distributed (eg downloaded or uploaded) online, directly between smart phones.
  • at least part of the computer program product may be temporarily stored or temporarily created in a device-readable storage medium such as a manufacturer's server, an application store server, or a relay server's memory.
  • each component (eg, module or program) of the above-described components may include a single object or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. there is.
  • one or more components or operations among the aforementioned corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg modules or programs
  • the integrated component may perform one or more functions of each of the plurality of components identically or similarly to those performed by a corresponding component of the plurality of components prior to the integration. .
  • the operations performed by a module, program or other component are executed sequentially, in parallel, iteratively, or heuristically, or one or more of the operations are executed in a different order. may be added, omitted, or one or more other actions may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

일 실시예에 따른, 전자 장치의 적어도 하나의 프로세서는, 상기 전자 장치의 스토리지의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 전자 장치의 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 측정된 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 스토리지의 UFS 인터페이스 내 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하거나, 또는, 상기 스토리지 내 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다.

Description

UFS 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 UFS 카드
아래의 설명들은 UFS(universal flash storage) 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체(non-transitory computer readable storage medium), 및 UFS 카드(card)에 관한 것이다.
반도체 메모리 장치는 전원 공급 중단 시 저장된 데이터를 상실하는 휘발성 메모리 장치(volatile memory device)와 저장된 데이터를 상실하지 않는 비휘발성 메모리 장치(non-volatile memory device)로 분류될 수 있다. 휘발성 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라질 수 있다. 반면, 비휘발성 메모리 장치는 읽고 쓰는 속도가 휘발성 메모리 장치에 비해 느리지만 외부 전원 공급이 중단되더라도 그 내용을 보존할 수 있다.
특히, 플래시 메모리와 같은 비휘발성 메모리는 대용량, 저소음, 저전력과 같은 장점으로 인하여 다양한 분야에서 저장 장치로 널리 이용될 수 있다. 특히, 플래시 메모리를 기반으로 구현된 솔리드 스테이트 드라이브(solid state drive, SSD)는 개인용 컴퓨터, 노트북, 워크 스테이션, 서버 시스템과 같은 다양한 장치에서 대용량 저장 장치로서 사용될 수 있다.
UFS(universal flash storage)는 표준에 온도 이벤트 알림(Temperature Event Notification)에 대하여 정의하고 있다. UFS 스토리지 장치가 정상 동작을 보장하는 온도 범위를 벗어나는 일이 극히 드물기 때문에, UFS 표준(JEDEC에 의해 출판된) 내에 온도 이벤트 알림에 대응되는 기능은 존재하지 않는다.
다만, 데이터율(data rate)의 2배 증가가 예상되는 미래에, UFS 스토리지 장치는 정상 동작을 보장하는 온도 범위를 벗어날 것으로 예상되고 있다. 이에 따라, 정상 동작을 보장하는 온도 범위를 담보하기 위하여 하드웨어적으로 UFS 스토리지 장치를 포함하는 패키지의 온도를 발산하는 방안을 고려하고 있으나, 효과를 장담할 수 없다. 따라서, UFS 스토리지 장치의 정상 동작을 보장하는 온도 범위를 담보하기 위한 추가 방안이 요구된다.
본 문서에서 이루고자 하는 기술적 과제는 상술한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
일(an) 실시예에 따른, 전자 장치(electronic device)는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 복수의 비휘발성 메모리들의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 복수의 비휘발성 메모리들의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하거나, 또는, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다.
일 실시예에 따른, 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 제1 임계 값을 초과하거나, 또는 상기 제1 임계 값보다 작은 제2 임계 값보다 미만임을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제1 임계 값을 초과함을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제2 임계 값보다 미만임을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따라, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 동작 방법은, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 복수의 비휘발성 메모리들의 온도를 측정하는 동작과, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 복수의 비휘발성 메모리들의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신하는 동작과, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함할 수 있다.
일 실시예에 따른, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 동작 방법은, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신하는 동작과, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함할 수 있다.
일 실시예에 따른, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 동작 방법은, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 제1 임계 값을 초과하거나, 또는 상기 제1 임계 값보다 작은 제2 임계 값보다 미만임을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제1 임계 값을 초과함을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제2 임계 값보다 미만임을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함할 수 있다.
일 실시예에 따른, 비일시적 컴퓨터 판독가능 저장 매체는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 복수의 비휘발성 메모리들의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 복수의 비휘발성 메모리들의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신하고, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록, 상기 전자 장치를 야기하는 인스트럭션들을 포함하는 하나 이상의 프로그램들을 저장할 수 있다.
일 실시예에 따른, 비일시적 컴퓨터 판독가능 저장 매체는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신하고, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록, 상기 전자 장치를 야기하는 인스트럭션들을 포함하는 하나 이상의 프로그램들을 저장할 수 있다.
일 실시예에 따른, 비일시적 컴퓨터 판독가능 저장 매체는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 제1 임계 값을 초과하거나, 또는 상기 제1 임계 값보다 작은 제2 임계 값보다 미만임을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제1 임계 값을 초과함을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제2 임계 값보다 미만임을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하도록, 상기 전자 장치를 야기하는 인스트럭션들을 포함하는 하나 이상의 프로그램들을 저장할 수 있다.
일 실시예에 따른, UFS 스토리지 장치를 포함하는 전자 장치, 방법, 컴퓨터 판독가능 저장 매체, 및 UFS(universal flash storage) 카드는, UFS 스토리지 장치가 특정 온도 범위에서 동작하는 경우, 전류 소모의 크기를 변화시켜 UFS 스토리지 장치의 온도를 신뢰성이 보장되는 온도 범위로 회귀시킬 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 다양한 실시예들에 따른 UFS 호스트 장치와 UFS 스토리지 장치를 포함하는 UFS 시스템을 도시한다.
도 2b는 다양한 실시예들에 따른 스토리지의 블록도를 도시한다.
도 3은 다양한 실시예들에 따라, UFS 스토리지 장치의 온도가 임계 온도를 초과한 경우, 전자 장치의 동작을 도시하는 흐름도이다.
도 4는 다양한 실시예들에 따라, UFS 스토리지 장치의 온도를 측정하는 전자 장치의 동작을 도시하는 흐름도이다.
도 5a 내지 도 5e는 다양한 실시예들에 따른 UFS 스토리지 장치의 온도가 임계 온도를 초과한 경우, 전자 장치의 동작들을 각각 도시하는 흐름도이다.
도 6은 다양한 실시예들에 따라, UFS 스토리지 장치의 온도가 임계 온도보다 미만인 경우, 전자 장치의 동작을 도시하는 흐름도이다.
도 7은 다양한 실시예들에 따라, UFS 스토리지 장치의 온도가 임계 온도보다 미만인 경우, 전자 장치의 동작을 도시하는 흐름도이다.
도 8a 내지 도 8e는 다양한 실시예들에 따른 UFS 스토리지 장치의 온도가 임계 온도보다 미만인 경우, 전자 장치의 동작을 도시하는 흐름도이다.
도 9는 다양한 실시예들에 따라, UFS 스토리지 장치의 온도가 임계 온도를 초과한 경우, 전자 장치의 동작을 도시하는 흐름도이다.
도 10은 다양한 실시예들에 따른 UFS 카드를 도시한다.
도 11은 다양한 실시예들에 따라, UFS 스토리지 장치(220)의 온도가 제1 임계 온도를 초과하거나, 또는 제2 임계 온도보다 미만인 경우, 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 1은 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))과 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중 입출력(FD-MIMO(full dimensional MIMO)), 어레이 안테나(array antenna), 아날로그 빔 형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 기판(substrate)(예: PCB(print circuitry board)) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 2a는 다양한 실시예들에 따른 UFS 호스트 장치(210)와 UFS 스토리지 장치(220)를 포함하는 UFS 시스템(200)을 도시한다.
도 2a를 참조하면, UFS 시스템(200)은 JEDEC(Joint Electron Device Engineering Council)에서 발표하는 UFS 표준(standard)을 따르는 시스템으로서, UFS 호스트 장치(210), UFS 스토리지 장치(220)를 포함할 수 있다. 도 1 및 도 2a를 함께 참조하면, UFS 호스트 장치(210)는 도 1의 프로세서(120)의 일부로서 구현되거나 또는, UFS 스토리지 장치(220)는 도 1의 메모리(130)(예: 비휘발성 메모리(134))의 일부로서 구현될 수 있다.
일 실시예에 따라, UFS 호스트 장치(210)와 UFS 스토리지 장치(220)는 UFS 인터페이스를 통해 상호 연결될 수 있다. 상기 UFS 인터페이스는, UFS 인터페이스는 기준 클럭(Ref_CLK)을 전송하기 위한 레인, UFS 스토리지 장치(220)에 대한 하드웨어 리셋 신호(Reset_n)를 전송하기 위한 레인, 차동 입력 신호 쌍(DIN_t, DIN_c)을 전송하기 위한 레인들 및 차동 출력 신호 쌍(DOUT_t, DOUT_c)을 전송하기 위한 레인들을 포함할 수 있다. UFS 호스트 장치(210)로부터 UFS 스토리지 장치(220)에게 데이터를 전송하는 상기 차동 입력 신호 쌍(DIN_t, DIN_c)은, "다운스트림(downstream) 레인"으로 지칭될 수 있다. UFS 스토리지 장치(220)로부터 UFS 호스트 장치(210)에게 데이터를 전송하는 상기 차동 출력 신호 쌍(DOUT_t, DOUT_c)은, "업스트림(upstream) 레인"으로 지칭될 수 있다.
일 실시예들에 따라, UFS 호스트 장치(210)는, 프로세서(212) 및 UFS 호스트 컨트롤러(214)를 포함할 수 있다. UFS 호스트 장치(210)의 프로세서(212)는 도 1의 메인 프로세서(121)(예: 어플리케이션 프로세서)에 상응할 수 있다. 프로세서(212)는 UFS 스토리지 장치(220)와 통신(communication)을 원하는 프로그램(또는 소프트웨어)를 실행할 수 있다. 프로세서(212)는 UFS-HCI(host controller interface)를 통해 UFS 호스트 컨트롤러(214)를 제어할 수 있다. 예를 들어, 프로세서(212)의 입출력 요청은 UFS 드라이버(미도시)를 통해 UFS 표준에 명시된 UFS 명령들로 변환되고, 상기 변환된 UFS 명령들은 UFS 호스트 컨트롤러(214)에게 전달될 수 있다. UFS 호스트 컨트롤러(214)는 상기 변환된 UFS 명령들을 UFS 인터페이스를 통해 UFS 스토리지 장치(220)로 전송할 수 있다.
일 실시예들에 따라, UFS 스토리지 장치(220)는 UFS 디바이스 컨트롤러(222), 메모리(224), 및 온도 센서(226)를 포함할 수 있다.
UFS 디바이스 컨트롤러(222)는, UFS 호스트 장치(210)로부터 커맨드를 수신하고, 수신한 커맨드에 따라 메모리(224)로부터 유저 데이터를 독출(read)하여 UFS 호스트 장치(210)에게 제공하거나, UFS 호스트 장치(210)로부터 제공된 유저 데이터를 메모리(224)에 프로그램(program)할 수 있다.
다양한 실시예들에 따라, UFS 디바이스 컨트롤러(222)는 온도 센서(226)로부터 온도 센싱 값을 수신할 수 있다. UFS 디바이스 컨트롤러(222)는 수신된 온도 센싱 값에 기반하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도를 결정할 수 있다. UFS 디바이스 컨트롤러(222)는 상기 결정된 내부 온도가 미리 정의된 임계 온도와 비교하여 획득되는 결과인 비교 결과를 지시하는 상태 신호를 UFS 호스트 장치(210)에게 송신할 수 있다. 또는, UFS 디바이스 컨트롤러(222)는 상기 결정된 내부 온도 값을 측정 신호에 포함시켜 UFS 호스트 장치(210)에게 송신할 수도 있다.
메모리(224)는 전원 공급 여부와 관계없이 데이터를 저장하는 비휘발성 저장 장치일 수 있다. 메모리(224)는 UFS 디바이스 컨트롤러(222)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory)들을 포함할 수 있다. 예를 들어, 상기 비휘발성 메모리는, NAND 플래시 메모리를 포함할 수 있으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, 메모리(224)는 상-변화 메모리(PRAM(phase-change random access memory)) 및/또는 저항성 메모리(RRAM(resistive random access memory))와 같은 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
일 실시예에 따라, 온도 센서(226)는 UFS 스토리지 장치(220)의 온도를 센싱할 수 있다. 예를 들어, 온도 센서(226)는, UFS 스토리지 장치(220)의 온도(예: 내부 온도, 표면 온도)를 센싱하기 위한 센서일 수 있다. 예를 들어, 온도 센서(226)는 UFS 스토리지 장치(220)의 내부에 포함된 메모리(224)의 온도를 센싱할 수 있다. 온도 센서(2260)는, 미리 정의된 주기 동안의 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 센싱하고, 센싱된 온도 값을 UFS 디바이스 컨트롤러(222)에게 전송할 수 있다. 전술한 실시예에서는, 온도 센서(226)가 단일 센서인 것으로 서술되었으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, 온도 센서(226)는 UFS 스토리지 장치(220)의 온도를 센싱하기 위한 복수의 온도 센서들(미도시)을 포함할 수 있다. 이 경우, UFS 디바이스 컨트롤러(222)는 상기 복수의 온도 센서들(미도시)로부터 수신된 온도 센싱 값들을 평균(average)하여 UFS 스토리지 장치(220)의 내부 온도로 식별할 수도 있다.
도 2b는 다양한 실시예들에 따른 메모리(224)의 블록도를 도시한다.
도 2b를 참조하면, 메모리(224)는 캐시 메모리(230) 및 복수의 NAND 플래시 메모리들(232)을 포함할 수 있다.
캐시 메모리(230)는, UFS 호스트 장치(210)로부터 수신한 쓰기 데이터(write data)를 임시로 저장할 수 있다. 캐시 메모리(230)는 UFS 표준에 정의된 쓰기 가속(write boost)을 위한 버퍼 메모리일 수 있다. 예를 들어, 캐시 메모리(230)는 SLC(single level cell) 플래시 메모리에 상응할 수 있다. 상기 SLC 플래시 메모리는, 단위 셀마다 1비트를 저장하도록 구성된 플래시 메모리일 수 있다.
복수의 NAND 플래시 메모리들(232)은, 전원 공급이 차단되더라도 데이터를 저장하는 비휘발성 저장 장치로서, 캐시 메모리(230)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 복수의 NAND 플래시 메모리들(232)은, 단위 셀마다 적어도 2비트를 저장하도록 구성된 플래시 메모리일 수 있다. 예를 들어, 복수의 NAND 플래시 메모리들(232)은, MLC(multi level cell), TLC(triple level cell), QLC(quadruple level cell) 중 어느 하나에 상응할 수 있다.
다양한 실시예들에 따라, 캐시 메모리(230)는, UFS 디바이스 컨트롤러(222)의 제어 따라 활성화 또는 비활성화될 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는 UFS 호스트 장치(210)로부터 UFS 디바이스 컨트롤러(222)의 전류 소모를 증가시키기 위한 제어 신호를 수신함에 응답하여, 캐시 메모리(230)를 활성화할 수 있다. 상기 전류 소모를 감소시키기 위한 제어 신호는, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도가 미리 정의된 임계 온도를 초과하는 것을 식별함에 응답하여 생성될 수 있다. 다른 예를 들어, UFS 디바이스 컨트롤러(222)는 UFS 호스트 장치(210)로부터 UFS 디바이스 컨트롤러(222)의 전류 소모를 감소시키기 위한 제어 신호를 수신함에 응답하여, 캐시 메모리(230)를 비활성화할 수 있다. 상기 전류 소모를 증가시키기 위한 제어 신호는, UFS 스토리지 장치(220)의 내부 온도가 미리 정의된 임계 온도보다 미만임을 식별함에 응답하여 생성될 수 있다. 여기서, "전류 소모"는 타겟 오브젝트에 의해 소비된 총 전류로 정의될 수 있다.
도 3은 다양한 실시예들에 따라, UFS 스토리지 장치(220)의 온도가 임계 온도를 초과한 경우, 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 3을 참조하면, 동작 310에서, 전자 장치(101)(예: 도 1의 프로세서(120))는 부트 업(boot up)에 응답하여, UFS 초기화 및 기본 설정 값을 설정할 수 있다. 상기 부트 업은, 사용자가 전자 장치(101)를 턴-온하여 메모리(130)에 저장된 운영 체제(142)를 로드하는 것을 지칭할 수 있다. 상기 부트 업에 응답하여, 전자 장치(101)는 UFS 초기화 및 기본 설정 값을 결정할 수 있다. 상기 UFS 초기화는 UFS 스토리지 장치(220)로 전원을 공급하는 것을 지칭할 수 있다. 상기 기본 설정 값은, UFS 디바이스 컨트롤러(222)에게 송신되는 값으로, UFS 호스트 장치(210)와 데이터 송수신을 위한 기준 클럭(Ref_CLK)의 주파수, UFS 인터페이스의 제1 레인(Lane_1) 및 제2 레인(Lane_2) 중 활성화되는 레인을 지시하는 값 중 적어도 하나를 포함할 수 있다.
동작 320에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 UFS 스토리지 장치(220)의 온도 측정을 활성화하는 제1 제어 신호를 송신할 수 있다. 일 실시예에서, 예를 들어, UFS 호스트 장치(210)는 제1 제어 신호를 UFS 스토리지 장치(220)에게 송신함으로써, UFS 스토리지 장치(220)가 온도 센서(226)를 이용하여 메모리(224)의 내부 온도를 측정할 수 있도록 제어할 수 있다. 일 실시예에 따라, 상기 제1 제어 신호는 "wExceptionEventControl" 속성(attribute)을 포함할 수 있다. 예를 들어, "wExceptionEventControl" 속성의 비트 3(Bit 3)이 "로직 하이" 또는 "1"인 경우, "TOO_HIGH_TEMP_EN"가 활성화될 수 있다. 상기 "TOO_HIGH_TEMP_EN"는 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도가 고온인지 모니터링하는 이벤트의 활성화를 지칭할 수 있다. UFS 스토리지 장치(220)는 UFS 호스트 장치(210)로부터 수신한 상기 제1 제어 신호를 디코딩하여 "wExceptionEventControl" 속성의 비트 3(Bit 3)이 "로직 하이" 또는 "1"인 경우, 온도 센서(226)를 활성화할 수 있다.
동작 330에서, 전자 장치(101)는 상태 신호의 값이 임계 온도를 초과함을 지시하도록 변경되는지 식별할 수 있다. UFS 디바이스 컨트롤러(222)는 온도 센서(226)를 통해 센싱된 온도 값이 임계 온도를 초과하는지 식별할 수 있다. 상기 임계 온도는 미리 정의된 온도의 상한 값일 수 있다. 일 실시예에서, 예를 들어, UFS 스토리지 장치(220)는 메모리(224)에 저장된 데이터의 신뢰성 보장을 위해 상기 미리 정의된 온도 범위에서 동작할 것이 요구될 수 있다. 상기 미리 정의된 온도 범위는 -20℃ 내지 85℃일 수 있고, 상기 임계 온도(상한(upper limit))는 85℃에 상응할 수 있다. UFS 디바이스 컨트롤러(222)는 미리 정의된 주기마다, 온도 센서(226)를 통해 센싱된 온도와 상기 임계 온도의 비교 결과를 포함하는 상태 신호를 UFS 호스트 장치(210)에게 송신할 수 있다. 상기 상태 신호는, "wExceptionEventStatus" 속성을 포함할 수 있다. UFS 디바이스 컨트롤러(222)는 "wExceptionEventStatus"의 비트 3(Bit 3)을 통해 온도 센서(226)를 통해 센싱된 온도와 상기 임계 온도와의 비교 결과를 지시할 수 있다. 일 실시예에서, 예를 들어, 온도 센서(226)를 통해 센싱된 온도가 상기 임계 온도보다 낮은 경우, UFS 디바이스 컨트롤러(222)는 "로직 로우" 또는 "0"의 "wExceptionEventStatus"의 비트 3을 포함하는 상태 신호를 UFS 호스트 장치(210)에게 전송할 수 있다. 다른 예를 들어, 온도 센서(226)를 통해 센싱된 온도가 상기 임계 온도보다 높은 경우, UFS 디바이스 컨트롤러(222)는 "로직 하이" 또는 "1"의 "wExceptionEventStatus"의 비트 3을 포함하는 상태 신호를 UFS 호스트 장치(210)에게 전송할 수 있다.
UFS 호스트 장치(210)는 UFS 디바이스 컨트롤러(222)로부터 상기 상태 신호를 수신하고, "wExceptionEventStatus" 속성의 비트 3을 확인하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도가 상기 임계 온도를 초과하였는지 여부를 식별할 수 있다. 일 실시예에 따라, UFS 스토리지 장치(220)의 내부 온도가 상기 임계 온도를 초과하지 않은 경우, 상태 신호의 값이 상기 임계 온도를 초과함을 지시하도록 변경될 때까지 동작 330을 반복할 수 있다.
동작 340에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 복수의 다운스트림 레인들 및 복수의 업스트림 레인들 중 적어도 일부를 비활성화하거나, 또는, 메모리(224) 중 단위 셀 당 1비트를 저장하도록 구성된 캐시 메모리(230)를 비활성화할 것을 지시하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다.
상기 상태 신호의 "wExceptionEventStatus" 속성이 임계 온도를 초과하는 것을 지시하는 경우, 전자 장치(101)는 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 감소시키도록 UFS 스토리지 장치(220)를 제어할 수 있다. 전자 장치(101)는 UFS 스토리지 장치(220)의 전류 소모를 감소시킴으로써 UFS 스토리지 장치(220)의 온도를 낮추어 UFS 스토리지 장치(220)가 상기 미리 정의된 온도 범위에서 동작하도록 제어할 수 있다.
일 실시예에 따라, UFS 디바이스 컨트롤러(222)는 상기 제2 제어 신호에 기반하여 복수의 다운스트림 레인들 및 복수의 업스트림 레인들 중 적어도 일부를 비활성화할 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는 제1 레인(Lane_1) 및 제2 레인(Lane_2) 중 적어도 하나를 비활성화할 수 있다. 제1 레인(Lane_1) 및 제2 레인(Lane_2) 중 적어도 하나가 비활성화되는 경우, UFS 스토리지 장치(220)(보다 구체적으로, UFS 디바이스 컨트롤러(222))의 전류 소모가 감소하고, 상기 전류 소모의 감소에 기반하여 UFS 스토리지 장치(220)의 온도 역시 감소될 수 있다.
다른 실시예에 따라, UFS 디바이스 컨트롤러(222)는 상기 제2 제어 신호에 기반하여 메모리(224) 중 단위 셀 당 1비트를 저장하도록 구성된 캐시 메모리(230)를 비활성화할 수 있다. 캐시 메모리(230)는 복수의 NAND 플래시 메모리들(232)로의 쓰기 동작을 개선하기 위한 버퍼 메모리일 수 있다. UFS 디바이스 컨트롤러(222)는 캐시 메모리(230)를 비활성화하여 UFS 스토리지 장치(220)의 전류 소모의 크기를 감소시킬 수 있다.
전술한 실시예에서, 캐시 메모리(230)는 복수의 NAND 플래시 메모리들(232)과 별도로 구현된 것을 기준으로 서술되었으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, UFS 디바이스 컨트롤러(222)는 복수의 NAND 플래시 메모리들(232) 중 적어도 일부 영역을 단위 셀 당 1비트를 저장하도록 제어하여 쓰기 가속을 위한 SLC 캐싱(caching)을 수행할 수 있다. 이 경우, UFS 디바이스 컨트롤러(222)는 상기 제2 제어 신호에 응답하여, 상기 SLC 캐싱을 위한 상기 적어도 일부 영역을 할당하지 않음으로써 UFS 스토리지 장치(220)의 온도를 감소시킬 수도 있을 것이다.
도 4는 다양한 실시예들에 따라, UFS 스토리지 장치(220)의 온도를 측정하는 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 4를 참조하면, 동작 410에서, 전자 장치(101)(예: 도 1의 프로세서(120))는 UFS 디바이스 컨트롤러(222)로부터 온도 센싱 값을 포함하는 측정 신호를 수신할 수 있다. 일 실시예에서, 상기 측정 신호는, "bDeviceCaseRoughTemperature" 속성을 포함할 수 있다. 상기 "bDeviceCaseRoughTemperature" 속성은, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도를 센싱한 값을 직접적으로(directly) 포함할 수 있다. 일 실시예에서, 예를 들어, 상기 "bDeviceCaseRoughTemperature" 속성은, -79℃ 내지 170℃의 센싱 값을 포함할 수 있다. 상기 "wExceptionEventStatus" 속성을 포함하는 상태 신호에 기반하는 경우, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 내부 온도가 임계 온도를 초과했다는 것만 식별할 수 있는 반면, "bDeviceCaseRoughTemperature" 속성에 기반하는 경우, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 구체적인(specific) 내부 온도가 몇 도인지 식별할 수 있다.
동작 420에서, 전자 장치(101)는 온도 센싱 값이 임계 온도를 초과함을 식별할 수 있다. UFS 호스트 장치(210)는 상기 측정 신호에 포함된 "bDeviceCaseRoughTemperature" 속성에 기반하여, 식별된 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도와 상기 임계 온도를 비교하여 온도 센싱 값이 상기 임계 온도를 초과하는지 식별할 수 있다. UFS 호스트 장치(210)는 상기 식별에 기반하여, 동작 340의 상기 제2 제어 신호를 UFS 스토리지 장치(220)에게 송신할 수 있다.
도 5a 내지 도 5e는 다양한 실시예들에 따른 UFS 스토리지 장치(220)의 온도가 임계 온도를 초과한 경우, 전자 장치(101)의 동작들을 각각 도시하는 흐름도이다.
도 5a 내지 도 5e를 참조하면, 동작 510 내지 동작 530은, 도 3에 도시된 동작 310 내지 330에 상응할 수 있다.
도 5a를 참조하면, 동작 541에서, 전자 장치(101)(예: 도 1의 프로세서(120)는 UFS 스토리지 장치(220)가 슬립 모드(sleep mode)에 진입하기 전 대기하는 지연 시간(delay time)을 제1 시간으로부터 상기 제1 시간보다 짧은 제2 시간으로 변경하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 동작 530에서, UFS 호스트 장치(210)는 상태 신호에 기반하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 임계 온도를 초과함을 식별함에 응답하여 상기 제2 제어 신호를 생성할 수 있다. 상기 슬립 모드는, UFS 스토리지 장치(220)와 UFS 호스트 장치(210)간에 데이터 입출력이 종료된 시점부터 상기 지연 시간 동안 새로운 데이터 입출력 요청(request)이 입력되지 않는 경우, 전자 장치(101)의 전력 소모를 줄이기 위하여 상기 UFS 스토리지 장치(220)를 인액티브 상태로 변경하는 모드일 수 있다. 예를 들어, UFS 호스트 장치(210)는 제2 제어 신호를 이용하여, UFS 스토리지 장치(220)가 대기하는 시간의 길이를 상기 제1 시간에서 상기 제1 시간보다 짧은 시간의 상기 제2 시간으로 변경함으로써 UFS 스토리지 장치(220)가 보다 빠르게 슬립 모드에 진입하도록 제어할 수 있다. UFS 스토리지 장치(220)가 상기 슬립 모드에 진입하는 시간이 짧아지므로, UFS 스토리지 장치(220)(보다 구체적으로, UFS 디바이스 컨트롤러(222))의 전류 소모의 크기 또한 감소되고, 이에 기반하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도 역시 감소될 수 있다. 상기 지연 시간은, 호스트 트리거 신호(host trigger signal)로서, 제조사에 따라 다양한 시간 구간으로 설정할 수 있다. 일 실시예에 따라, 상기 제2 시간은, 상기 지연 시간이 가질 수 있는 시간 구간 중 가장 짧은 시간일 수도 있다.
도 5b를 참조하면, 동작 543에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 UFS 디바이스 컨트롤러(222)의 백그라운드에서 실행되는 작업들을 중지할 것을 지시하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 상기 백그라운드 내에서 실행되는 작업(task)은, UFS 디바이스 컨트롤러(222)가 UFS 호스트 장치(210)와 독립적으로 수행하는 작업을 지칭할 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는, UFS 호스트 장치(210)로부터 별도의 커맨드(command)를 수신하지 않더라도, 가비지 컬렉션(garbage collection)을 수행할 수 있다. 상기 가비지 컬렉션은, 비휘발성 메모리의 내구성인 프로그램/이레이즈 주기(Program/Erase cycle)의 한도에 도달하는 시점을 최대한 지연시키기 위한 메모리 관리 기법일 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는 UFS 호스트 장치(210)로부터 읽기/쓰기 작업이 발생하지 않은 동안, 상기 가비지 컬렉션을 수행하도록 구성될 수 있다. UFS 호스트 장치(210)는, 동작 530에서 수신된 상태 신호에 기반하여, UFS 스토리지 장치(220)의 온도가 상기 임계 온도를 초과함을 식별하고, 백그라운드에서 실행되는 상기 작업들을 중지할 것을 지시할 수 있다. UFS 스토리지 장치(220)는 상기 제2 제어 신호에 따라, 상기 가비지 컬렉션을 포함하여 백그라운드에서 실행되는 작업들을 중지(cease)함으로써 전류 소모를 감소시키고, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 낮출 수 있다.
도 5c를 참조하면, 동작 545에서, 전자 장치(101)는 UFS 스토리지 장치(220)의 동작 주파수를 제1 주파수로부터 상기 제1 주파수보다 낮은 제2 주파수로 변경하고, 레인들의 기어 속도를 감소시킬 것을 지시하는 제2 제어 신호를 UFS 스토리지 장치(220)에게 송신할 수 있다.
상기 UFS 스토리지 장치(220)의 동작 주파수는, 도 2a에 도시된 기준 클럭(Ref_CLK)의 주파수일 수 있다. 일 실시예에서, 예를 들어, 기준 클럭(Ref_CLK)은 19.2MHz, 26MHz, 및 38.4MHz 중 어느 하나일 수 있다.
상기 기어 속도는, 도 2a의 제1 레인(Lane_1) 및/또는 제2 레인(Lane_2)이 데이터를 전달하는 속도인 데이터율(data rate)를 지칭할 수 있다. 예를 들어, 기어 속도는 낮은 데이터율의 PWM(pulse width modulation) 기어와 높은 데이터율의 HS(high speed) 기어로 분류될 수 있다. 상기 PWM 기어 및 상기 HS 기어는 각각 4 단계의 기어 속도들로 분류될 수 있다. 일 실시예에서, 예를 들어, HS 기어는, 1248Mbps의 HS-GEAR 1, 2496Mbps의 HS-GEAR 2, 4992Mbps의 HS-GEAR 3, 및 9984Mbps의 HS-GEAR 4로 분류될 수 있다.
일 실시예에 따라, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 동작 주파수를 상기 제1 주파수에서 상기 제2 주파수로 감소시키고, 제1 레인(Lane_1) 및/또는 제2 레인(Lane_2)의 기어 속도를 감소시킬 수 있다. 기준 클럭(Ref_CLK)의 주파수 및 레인의 기어 속도가 감소됨에 따라, UFS 스토리지 장치(220)의 전류 소모의 크기가 감소되어, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 낮출 수 있다.
도 5d를 참조하면, 동작 547에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 DRAM(dynamic random access memory)(미도시)와 메모리(224) 사이의 스왑(swap) 크기를 감소시킬 것을 지시하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 전자 장치(101)의 프로세서(120)는 DRAM에 프로그램된 데이터 중 미리 정의된 횟수 이하로 호출되거나, 미리 정의된 기간 동안 호출되지 않은 데이터를 식별하여, 메모리(224)로 스왑할 수 있다. 또한, 전자 장치(101)는 메모리(224)에 프로그램된 데이터 중 미리 정의된 횟수를 초과하여 호출되거나, 미리 정의된 기간 동안 호출된 데이터를 식별하여 DRAM(미도시)으로 스왑할 수 있다. 전자 장치(101)의 프로세서(120)는 DRAM(미도시)과 메모리(224) 사이의 스왑을 줄임함으로써 UFS 스토리지 장치(220)(보다 구체적으로, UFS 디바이스 컨트롤러(222))의 전류 소모의 크기를 감소시키고, UFS 스토리지 장치(220)의 온도를 낮출 수 있다. 즉, 프로세서(120)는, UFS 디바이스 컨트롤러(222)로, 또는 DRAM 내에 저장된 데이터의 적어도 일부를 복수의 NAND 플래시 메모리들(232)에 프로그램하는 것을 바이패스하거나, 또는 복수의 NAND 플래시 메모리들(232) 내에 저장된 데이터의 적어도 일부를 상기 DRAM으로 쓰는 동작을 수행하기 위하여, 복수의 NAND 플래시 메모리들(232) 내에 저장된 데이터의 적어도 일부분의 독출(read)을 요청하는 것을 바이패스할 것을 지시하는 제어 신호를 송신할 수 있다.
도 5e를 참조하면, 동작 549에서, 전자 장치(101)(예, 도 1;의 프로세서(120))는 전자 장치(101)의 동작 속도가 느려질 수 있음을 알리기 위한 시각적 객체를 표시하거나, 청각적 알림을 출력할 수 있다. 일 실시예에서, 예를 들어, 프로세서(120)는, 디스플레이 모듈(160)을 통해 화면에 "단말의 온도가 너무 높습니다" 또는 "단말의 온도가 너무 높아 속도가 느려질 수 있습니다"의 문구를 포함하는 시각적 객체를 표시할 수 있다. 다른 예를 들어, 프로세서(120)는, 음향 출력 모듈(155)을 통해 상기 문구를 TTS(text to speech) 변환한 음성을 출력할 수 있다.
도 6은 다양한 실시예들에 따라, UFS 스토리지 장치(220)의 온도가 임계 온도보다 미만인 경우, 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 6을 참조하면, 동작 610에서, 전자 장치(101)(예: 도 1의 프로세서(120))는 미리 정의된 주기마다 상태 신호를 송신할 것을 UFS 스토리지 장치(220)에게 요청할 수 있다. 예를 들어, 전자 장치(101)의 UFS 호스트 장치(210)는, UFS 스토리지 장치(220)의 UFS 디바이스 컨트롤러(222)에게 특정 시간이 경과할 때마다, 상태 신호를 요청하는 신호를 송신할 수 있다. 다른 실시예에 따라, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)에게 요청한 읽기/쓰기 작업이 종료될 때마다, UFS 디바이스 컨트롤러(222)에게 상기 상태 신호를 전송할 것을 요청할 수 있다.
다양한 실시예에 따라, 상기 미리 정의된 주기는, UFS 호스트 장치(210)와 UFS 스토리지 장치(220)간에 기 결정된 복수의 주기들 중 어느 하나에 상응할 수 있다. 이 경우, UFS 호스트 장치(210)는 제1 제어 신호에 상기 복수의 주기들 중 어느 하나를 지시하는 값을 포함시켜, UFS 디바이스 컨트롤러(222)에게 전송할 수 있다. UFS 디바이스 컨트롤러(222)는 상기 복수의 주기들 중 어느 하나를 지시하는 값을 이용하여 어떤 주기마다 상기 상태 신호를 UFS 디바이스 컨트롤러(222)에게 전송해야 하는지 식별할 수 있다.
동작 620에서, 전자 장치(101)는 상태 신호의 값이 임계 온도보다 미만을 지시하도록 변경되었는지 식별할 수 있다. 일 실시예에서, 예를 들어, 상기 상태 신호에 포함된 "wExceptionEventStatus" 속성의 비트 3이 "로직 하이" 또는 "1"인 경우, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도는 여전히 임계 온도를 초과하여 데이터의 신뢰성을 보장할 수 없음을 식별할 수 있다. 다른 예를 들어, 상기 상태 신호에 포함된 "wExceptionEventStatus" 속성의 비트 3이 "로직 로우" 또는 "0"인 경우, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도가 상기 임계 온도보다 미만으로 떨어졌음을 식별할 수 있다.
동작 630에서, 전자 장치(101)는 UFS 디바이스 컨트롤러(222)의 설정 값을 기본 설정 값으로 변경할 것을 지시하는 제3 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 일 실시예에서, 예를 들어, 동작 620의 상기 상태 신호에 포함된 "wExceptionEventStatus" 속성의 비트 3이 "로직 로우" 또는 "0"인 경우, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)가 데이터의 신뢰성이 보장되는 온도 범위에서 동작하는 것을 식별할 수 있다. 따라서, UFS 호스트 장치(210)는 도 3의 동작 310에서 부트 업에 응답하여 UFS 초기화 시점에 결정된 상기 기본 설정 값에 따라 다시 UFS 스토리지 장치(220)를 설정할 수 있다. 예를 들어, UFS 호스트 장치(210)는 비활성화된 복수의 다운스트림 레인들, 및 복수의 업스트림 레인들 중 적어도 일부를 활성화하고, 비활성화된 캐시 메모리(230)를 활성화할 수 있다.
다양한 실시예들에 따라, UFS 호스트 장치(210)는 동작 620에서 수신된 상태 신호의 값이 임계 온도보다 미만임을 지시하도록 변경되더라도, 곧바로 상기 제3 제어 신호를 송신하지 않을 수도 있다. 예를 들어, UFS 호스트 장치(210)는 동작 620에서, 상기 상태 신호의 값이 상기 임계 온도보다 미만임을 지시하는 것을 식별하고, 측정 신호를 UFS 디바이스 컨트롤러(222)에게 재차 요청할 수 있다. UFS 호스트 장치(210)는 상기 측정 신호에 포함된 온도 센싱 값을 추가 임계 온도와 비교하고, 온도가 추가 임계 온도 미만인 때에, UFS 호스트 장치(210)는 제3 제어 신호를 송신할 수 있다. 상기 추가 임계 온도는, 상기 임계 온도보다 낮은 온도일 수 있다. 예를 들어, 상기 임계 온도가 85℃인 경우, 추가 임계 온도는 60℃일 수 있다. UFS 스토리지 장치(220(보다 구체적으로, 메모리(224)))의 온도가 상기 임계 온도보다 낮아진 이후에 곧바로 상기 제3 제어 신호를 통해 UFS 디바이스 컨트롤러(222)의 설정 값을 기본 설정 값으로 변경하면, 빠른 시일 내에 UFS 스토리지 장치(220)의 온도가 상기 임계 온도를 다시 초과할 수 있기 때문일 수 있다.
전술한 실시예에서, 미리 정의된 주기마다 상태 신호가 UFS 디바이스 컨트롤러(222)로부터 UFS 호스트 장치(210)에게 전달되는 것으로 기재되었으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, UFS 디바이스 컨트롤러(222)는 상기 미리 정의된 주기마다 UFS 스토리지 장치(220)의 온도 센싱 값을 포함하는 측정 신호를 전달할 수도 있다. UFS 호스트 장치(210)가 측정 신호를 수신하는 경우, UFS 호스트 장치(210)는 수신된 측정 신호에 포함된 온도 센싱 값과 상기 임계 온도를 비교하여 상기 제3 제어 신호를 UFS 디바이스 컨트롤러(222)에게 전송할지 여부를 식별할 수 있다.
도 7은 다양한 실시예들에 따라, UFS 스토리지 장치(220)의 온도가 임계 온도보다 미만인 경우, 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 7을 참조하면, 동작 710에서, 전자 장치(101)(예: 도 1의 프로세서(120))는 부트 업(boot up)에 응답하여, UFS 초기화 및 기본 설정 값을 설정할 수 있다. 상기 부트 업은, 사용자가 전자 장치(101)를 턴-온하여 메모리(130)에 저장된 운영 체제(142)를 로드하는 것을 지칭할 수 있다. 상기 부트 업에 응답하여, 전자 장치(101)는 UFS 초기화 및 기본 설정 값을 결정할 수 있다. 상기 UFS 초기화는 UFS 스토리지 장치(220)로 전원을 공급하는 것을 지칭할 수 있다. 상기 기본 설정 값은, UFS 디바이스 컨트롤러(222)에게 송신되는 값으로, UFS 호스트 장치(210)와 데이터 송수신을 위한 기준 클럭(Ref_CLK)의 주파수, UFS 인터페이스의 제1 레인(Lane_1) 및 제2 레인(Lane_2) 중 활성화되는 레인을 지시하는 값 중 적어도 하나를 포함할 수 있다.
동작 720에서, 전자 장치(101)는 UFS 스토리지 장치(220)의 온도 측정을 활성화하는 제1 제어 신호를 송신할 수 있다. 예를 들어, UFS 호스트 장치(210)는 제1 제어 신호를 UFS 스토리지 장치(220)에게 송신함으로써, UFS 스토리지 장치(220)가 온도 센서(226)를 이용하여 내부 온도를 측정할 수 있도록 제어할 수 있다. 일 실시예에 따라, 상기 제1 제어 신호는 "wExceptionEventControl" 속성(attribute)을 포함할 수 있다. 예를 들어, "wExceptionEventControl" 속성의 비트 4(Bit 4)가 "로직 하이" 또는 "1"인 경우, "TOO_LOW_TEMP_EN"가 활성화될 수 있다. 상기 "TOO_LOW_TEMP_EN"는 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도가 저온인지 모니터링하는 이벤트의 활성화를 지칭할 수 있다. UFS 스토리지 장치(220)는 UFS 호스트 장치(210)로부터 수신한 상기 제1 제어 신호를 디코딩하여 "wExceptionEventControl" 속성의 비트 4(Bit 4)가 "로직 하이" 또는 "1"인 경우, 온도 센서(226)를 활성화할 수 있다.
동작 730에서, 전자 장치(101)는 상태 신호의 값이 임계 온도보다 미만임을 지시하도록 변경되는지 식별할 수 있다. UFS 디바이스 컨트롤러(222)는 온도 센서(226)를 통해 센싱된 온도 값이 임계 온도를 초과하는지 식별할 수 있다. 상기 임계 온도는 미리 정의된 온도의 하한 값일 수 있다. 예를 들어, UFS 스토리지 장치(220)는 메모리(224)에 저장된 데이터의 신뢰성 보장을 위해 상기 미리 정의된 온도 범위에서 동작할 것이 요구될 수 있다. 상기 미리 정의된 온도 범위는 -20℃ 내지 85℃일 수 있고, 상기 임계 온도는 -20℃에 상응할 수 있다. UFS 디바이스 컨트롤러(222)는 미리 정의된 주기마다, 온도 센서(226)를 통해 센싱된 온도와 상기 임계 온도의 비교 결과를 포함하는 상태 신호를 UFS 호스트 장치(210)에게 송신할 수 있다. 상기 상태 신호는, "wExceptionEventStatus" 속성을 포함할 수 있다. UFS 디바이스 컨트롤러(222)는 "wExceptionEventStatus"의 비트 4(Bit 4)을 통해 온도 센서(226)를 통해 센싱된 온도와 상기 임계 온도와의 비교 결과를 지시할 수 있다. 일 실시예에서, 예를 들어, 온도 센서(226)를 통해 센싱된 온도가 상기 임계 온도보다 높은 경우, UFS 디바이스 컨트롤러(222)는 "로직 로우" 또는 "0"의 "wExceptionEventStatus"의 비트 4를 포함하는 상태 신호를 UFS 호스트 장치(210)에게 전송할 수 있다. 다른 예를 들어, 온도 센서(226)를 통해 센싱된 온도가 상기 임계 온도보다 낮은 경우, UFS 디바이스 컨트롤러(222)는 "로직 하이" 또는 "1"의 "wExceptionEventStatus"의 비트 4를 포함하는 상태 신호를 UFS 호스트 장치(210)에게 전송할 수 있다.
UFS 호스트 장치(210)는 UFS 디바이스 컨트롤러(222)로부터 상기 상태 신호를 수신하고, "wExceptionEventStatus" 속성의 비트 4를 확인하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도가 상기 임계 온도보다 미만인지 여부를 식별할 수 있다. 일 실시예에 따라, UFS 스토리지 장치(220)의 내부 온도가 상기 임계 온도보다 크거나 같은 경우, 상태 신호의 값이 상기 임계 온도보다 미만임을 지시하도록 변경될 때까지 동작 730을 반복할 수 있다.
동작 740에서, 전자 장치(101)는 복수의 다운스트림 레인들 중 비활성 레인들의 적어도 일부와 복수의 업스트림 레인들 중 비활성 레인들의 적어도 일부를 활성화하고, 메모리(224) 중 단위 셀 당 1비트를 저장하도록 구성된 캐시 메모리(230)를 활성화할 것을 지시하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다.
상기 상태 신호의 "wExceptionEventStatus" 속성이 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 임계 온도보다 미만임을 지시하는 경우, 전자 장치(101)는 UFS 스토리지 장치(220)의 온도를 높이도록 UFS 스토리지 장치(220)를 제어할 수 있다. 전자 장치(101)는 UFS 스토리지 장치(220)의 전류 소모를 증가시킴으로써 UFS 스토리지 장치(220)의 온도를 높여 UFS 스토리지 장치(220)가 상기 미리 정의된 온도 범위에서 동작하도록 제어할 수 있다.
일 실시예에 따라, UFS 디바이스 컨트롤러(222)는 상기 제2 제어 신호에 기반하여 복수의 다운스트림 레인들 중 비활성 레인들의 적어도 일부와 복수의 업스트림 레인들 중 비활성 레인들의 적어도 일부를 활성화할 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는 제1 레인(Lane_1) 및 제2 레인(Lane_2) 중 비활성화된 레인을 활성화할 수 있다. 상기 활성화에 따라, 제1 레인(Lane_1) 및 제2 레인(Lane_2)이 모두 활성화되는 경우, UFS 스토리지 장치(220)의 전류 소모가 증가하고, 상기 전류 소모의 증가에 기반하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도 역시 증가될 수 있다.
다른 실시예에 따라, UFS 디바이스 컨트롤러(222)는 상기 제2 제어 신호에 기반하여 메모리(224) 중 단위 셀 당 1비트를 저장하도록 구성된 캐시 메모리(230)를 활성화할 수 있다. 캐시 메모리(230)는 복수의 NAND 플래시 메모리들(232)로의 쓰기 동작을 개선하기 위한 버퍼 메모리일 수 있다. UFS 디바이스 컨트롤러(222)는 캐시 메모리(230)를 활성화하여 UFS 스토리지 장치(220)의 전류 소모의 크기를 증가시킬 수 있다.
전술한 실시예에서, 캐시 메모리(230)는 복수의 NAND 플래시 메모리들(232)과 별도로 구현된 것을 기준으로 서술되었으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, UFS 디바이스 컨트롤러(222)는 복수의 NAND 플래시 메모리들(232) 중 적어도 일부 영역을 단위 셀 당 1비트를 저장하도록 제어하여 쓰기 가속을 위한 SLC 캐싱(caching)을 수행할 수 있다. 이 경우, UFS 디바이스 컨트롤러(222)는 상기 제2 제어 신호에 응답하여, 상기 SLC 캐싱을 위한 상기 적어도 일부 영역의 크기를 증가시킴으로써 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 증가시킬 수도 있을 것이다.
도 8a 내지 도 8e는 다양한 실시예들에 따른 UFS 스토리지 장치(220)의 온도가 임계 온도보다 미만인 경우, 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 8a 내지 도 8e를 참조하면, 동작 810 내지 동작 830은, 도 7에 도시된 동작 710 내지 동작 730에 상응할 수 있다.
도 8a를 참조하면, 동작 841에서, 전자 장치(101)(예: 도 1의 프로세서(120))는 UFS 스토리지 장치(220)가 슬립 모드(sleep mode)에 진입하기 전 대기하는 지연 시간(delay time)을 제1 시간으로부터 상기 제1 시간보다 긴 제2 시간으로 변경하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 동작 830에서, UFS 호스트 장치(210)는 상태 신호에 기반하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 임계 온도보다 미만인 것을 식별함에 응답하여 상기 제2 제어 신호를 생성할 수 있다. 상기 슬립 모드는, UFS 스토리지 장치(220)와 UFS 호스트 장치(210)간에 데이터 입출력이 종료된 시점부터 상기 지연 시간 동안 새로운 데이터 입출력 요청(request)이 입력되지 않는 경우, 전자 장치(101)의 전력 소모를 줄이기 위하여 상기 UFS 스토리지 장치(220)를 인액티브 상태로 변경하는 모드일 수 있다. 예를 들어, UFS 호스트 장치(210)는 제2 제어 신호를 이용하여, UFS 스토리지 장치(220)가 대기하는 시간의 길이를 상기 제1 시간에서 상기 제1 시간보다 긴 시간의 상기 제2 시간으로 변경함으로써 UFS 스토리지 장치(220)가 보다 느리게 슬립 모드에 진입하도록 제어할 수 있다. UFS 스토리지 장치(220)가 상기 슬립 모드에 진입을 시작하는 시간의 길이가 길어지므로, 상기 진입 이전까지 UFS 스토리지 장치(220)의 소모 전력의 크기 또한 증가되고, 이에 기반하여 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도 역시 증가될 수 있다. 상기 지연 시간은, 호스트 트리거 신호(host trigger signal)로서, 제조사에 따라 다양한 시간 구간으로 설정할 수 있다. 일 실시예에 따라, 상기 제2 시간은, 상기 지연 시간이 가질 수 있는 시간 구간 중 가장 긴 시간일 수도 있다.
도 8b를 참조하면, 동작 843에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 UFS 디바이스 컨트롤러(222)의 백그라운드에서 실행되는 작업들을 수행할 것을 지시하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 상기 백그라운드에서 실행되는 작업들은, UFS 디바이스 컨트롤러(222)가 UFS 호스트 장치(210)와 독립적으로 수행하는 작업을 지칭할 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는, UFS 호스트 장치(210)로부터 별도의 커맨드(command)를 수신하지 않더라도, 가비지 컬렉션을 수행할 수 있다. 상기 가비지 컬렉션은, 비휘발성 메모리의 내구성인 프로그램/이레이즈 주기의 한도에 도달하는 시점을 최대한 지연시키기 위한 메모리 관리 기법일 수 있다. 예를 들어, UFS 디바이스 컨트롤러(222)는 UFS 호스트 장치(210)로부터 읽기 및/또는 쓰기 작업이 발생하지 않은 동안, 상기 가비지 컬렉션을 수행하도록 구성될 수 있다.
UFS 호스트 장치(210)는, 동작 830에서 수신된 상태 신호에 기반하여, UFS 스토리지 장치(220)의 온도가 상기 임계 온도보다 미만임을 식별하고, 백그라운드에서 실행되는 작업들을 수행할 것을 지시할 수 있다. UFS 스토리지 장치(220)는 상기 제2 제어 신호에 따라, 상기 가비지 컬렉션을 포함하여 백그라운드에서 실행되는 작업들을 수행함으로써 전류 소모를 증가시키고, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 증가시킬 수 있다.
도 8c를 참조하면, 동작 845에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 UFS 스토리지 장치(220)의 동작 주파수를 제1 주파수로부터 상기 제1 주파수보다 높은 제2 주파수로 변경하고, 레인의 기어 속도를 증가시킬 것을 지시하는 제2 제어 신호를 UFS 스토리지 장치(220)에게 송신할 수 있다.
상기 UFS 스토리지 장치(220)의 동작 주파수는, 도 2a에 도시된 기준 클럭(Ref_CLK)의 주파수일 수 있다. 일 실시예에서, 예를 들어, 기준 클럭(Ref_CLK)은 19.2MHz, 26MHz, 및 38.4MHz 중 어느 하나일 수 있다.
상기 기어 속도는, 도 2a의 제1 레인(Lane_1) 및/또는 제2 레인(Lane_2)이 데이터를 전달하는 속도인 데이터율(data rate)를 지칭할 수 있다. 예를 들어, 기어 속도는 낮은 데이터율의 PWM(pulse width modulation) 기어와 높은 데이터율의 HS(high speed) 기어로 분류될 수 있다. 상기 PWM 기어 및 상기 HS 기어는 각각 4 단계의 기어 속도들로 분류될 수 있다. 일 실시예에서, 예를 들어, HS 기어는, 1248Mbps의 HS-GEAR 1, 2496Mbps의 HS-GEAR 2, 4992Mbps의 HS-GEAR 3, 및 9984Mbps의 HS-GEAR 4로 분류될 수 있다.
일 실시예에 따라, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 동작 주파수를 상기 제1 주파수에서 상기 제2 주파수로 증가시키고, 제1 레인(Lane_1) 및/또는 제2 레인(Lane_2)의 기어 속도를 증가시킬 수 있다. 기준 클럭(Ref_CLK)의 주파수 및 레인의 기어 속도가 감소됨에 따라, UFS 스토리지 장치(220)의 전류 소모의 크기가 증가되어, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 높일 수 있다.
도 8d를 참조하면, 동작 847에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 DRAM(dynamic random access memory)(미도시)와 메모리(224) 사이의 스왑(swap) 크기를 증가시킬 것을 지시하는 제2 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 전자 장치(101)의 프로세서(120)는 DRAM에 프로그램된 데이터 중 미리 정의된 횟수 이하로 호출되거나, 미리 정의된 기간 동안 호출되지 않은 데이터를 식별하여, 메모리(224)로 스왑할 수 있다. 또한, 전자 장치(101)는 메모리(224)에 프로그램된 데이터 중 미리 정의된 횟수를 초과하여 호출되거나, 미리 정의된 기간 동안 호출된 데이터를 식별하여 DRAM(미도시)으로 스왑할 수 있다. 전자 장치(101)의 프로세서(120)는 DRAM(미도시)과 메모리(224) 사이의 스왑하는 크기를 증가시킴으로써 UFS 스토리지 장치(220)의 전류 소모의 크기를 증가시키고, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 높일 수 있다. 즉, 프로세서(120)는, UFS 디바이스 컨트롤러(222)로, DRAM 내에 저장된 데이터의 적어도 일부를 복수의 NAND 플래시 메모리들(232)로 프로그램하기 위한 데이터의 크기를 증가하거나, 또는 복수의 NAND 플래시 메모리들(232) 내에 저장된 데이터의 적어도 일부를 DRAM 내에 기록하는 동작을 수행하기 위하여 복수의 NAND 플래시 메모리들(232) 내에 저장된 데이터의 적어도 일부를 독출(read)하는 동작을 요청하기 위한 데이터의 크기를 증가하는 것을 지시하는 제어 신호를 송신할 수 있다.
도 8e를 참조하면, 동작 849에서, 전자 장치(101)(예, 도 1의 프로세서(120))는 전자 장치(101)의 오작동 가능성이 있음을 알리기 위한 시각적 객체를 표시하거나, 청각적 알림을 출력할 수 있다. 일 실시예에서, 예를 들어, 프로세서(120)는, 디스플레이 모듈(160)을 통해 화면에 "단말의 온도가 너무 낮습니다" 또는 "단말의 온도가 너무 낮아 오류가 발생할 수 있습니다"와 같은 경고의 문구를 포함하는 시각적 객체를 표시할 수 있다. 다른 예를 들어, 프로세서(120)는, 음향 출력 모듈(155)을 통해 상기 경고의 문구를 TTS(text to speech) 변환한 음성을 출력할 수 있다.
도 9는 다양한 실시예들에 따라, UFS 스토리지 장치(220)의 온도가 임계 온도를 초과한 경우, 전자 장치(101)(예, 도 1의 프로세서(120))의 동작을 도시하는 흐름도이다.
도 9를 참조하면, 동작 910에서, 전자 장치(101)는 미리 정의된 주기마다 상태 신호를 송신할 것을 UFS 스토리지 장치(220)에게 요청할 수 있다. 예를 들어, 전자 장치(101)의 UFS 호스트 장치(210)는, UFS 스토리지 장치(220)의 UFS 디바이스 컨트롤러(222)에게 특정 시간이 경과할 때마다, 상태 신호를 요청하는 신호를 송신할 수 있다. 다른 실시예에 따라, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)에게 요청한 읽기 및/또는 쓰기 작업이 종료될 때마다, UFS 디바이스 컨트롤러(222)에게 상기 상태 신호를 전송할 것을 요청할 수 있다.
다양한 실시예에 따라, 상기 미리 정의된 주기는, UFS 호스트 장치(210)와 UFS 스토리지 장치(220)간에 기 결정된 복수의 주기들 중 어느 하나에 상응할 수 있다. 이 경우, UFS 호스트 장치(210)는 제1 제어 신호에 상기 복수의 주기들 중 어느 하나를 지시하는 값을 포함시켜, UFS 디바이스 컨트롤러(222)에게 전송할 수 있다. UFS 디바이스 컨트롤러(222)는 상기 복수의 주기들 중 어느 하나를 지시하는 값을 이용하여 어떤 주기마다 상기 상태 신호를 UFS 디바이스 컨트롤러(222)에게 전송해야 하는지 식별할 수 있다.
동작 920에서, 전자 장치(101)는 상태 신호의 값이 임계 온도를 초과함을 지시하도록 변경되었는지 식별할 수 있다. 일 실시예에서, 예를 들어, 상기 상태 신호에 포함된 "wExceptionEventStatus" 속성의 비트 4가 "로직 하이" 또는 "1"인 경우, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 내부 온도는 여전히 임계 온도보다 미만의 저온이며, 데이터의 신뢰성을 보장할 수 없음을 식별할 수 있다. 다른 예를 들어, 상기 상태 신호에 포함된 "wExceptionEventStatus" 속성의 비트 4가 "로직 로우" 또는 "0"인 경우, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 내부 온도가 상기 임계 온도를 초과하도록 상승하였음을 식별할 수 있다.
동작 930에서, 전자 장치(101)는 UFS 디바이스 컨트롤러(222)의 설정 값을 기본 설정 값으로 변경할 것을 지시하는 제3 제어 신호를 UFS 디바이스 컨트롤러(222)에게 송신할 수 있다. 일 실시예에서, 예를 들어, 동작 620의 상기 상태 신호에 포함된 "wExceptionEventStatus" 속성의 비트 4가 "로직 로우" 또는 "0"인 경우, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)가 데이터의 신뢰성이 보장되는 온도 범위에서 동작하는 것을 식별할 수 있다. 따라서, UFS 호스트 장치(210)는 도 3의 동작 310에서 부트 업에 응답하여 UFS 초기화 시점에 결정된 상기 기본 설정 값에 따라 다시 UFS 스토리지 장치(220)를 설정할 수 있다. 예를 들어, UFS 호스트 장치(210)는 활성화된 복수의 다운 스트림 레인들, 및 복수의 업스트림 레인들 중 적어도 일부를 비활성화하거나, 활성화된 캐시 메모리(230)를 비활성화할 수 있다.
다양한 실시예들에 따라, UFS 호스트 장치(210)는 동작 920에서 수신된 상태 신호의 값이 임계 온도 이상임을 지시하도록 변경되더라도, 곧바로 상기 제3 제어 신호를 송신하지 않을 수도 있다. 예를 들어, UFS 호스트 장치(210)는 동작 620에서, 상기 상태 신호의 값이 상기 임계 온도보다 이상임을 지시하는 것을 식별하고, 측정 신호를 UFS 디바이스 컨트롤러(222)에게 재차 요청할 수 있다. UFS 호스트 장치(210)는 상기 측정 신호에 포함된 온도 센싱 값을 추가 임계 온도와 비교할 수 있고, 온도가 추가 임계 온도 이상인 때에, UFS 호스트 장치(210)는 제3 제어 신호를 송신할 수 있다. 상기 추가 임계 온도는, 상기 임계 온도보다 높은 온도일 수 있다. 일 실시예에서, 예를 들어, 상기 임계 온도가 -20℃인 경우, 추가 임계 온도는 -10℃일 수 있다. UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 임계 온도보다 낮아진 이후에 곧바로 상기 제3 제어 신호를 통해 UFS 디바이스 컨트롤러(222)의 설정 값을 기본 설정 값으로 변경하면, UFS 스토리지 장치(220)의 온도가 상기 임계 온도보다 다시 빠르고 낮게 떨어질 수 있다.
전술한 실시예에서, 미리 정의된 주기마다 상태 신호가 UFS 디바이스 컨트롤러(222)로부터 UFS 호스트 장치(210)에게 전달되는 것으로 기재되었으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, UFS 디바이스 컨트롤러(222)는 상기 미리 정의된 주기마다 UFS 스토리지 장치(220)의 온도 센싱 값을 포함하는 측정 신호를 전달할 수도 있다. UFS 호스트 장치(210)가 측정 신호를 수신하는 경우, UFS 호스트 장치(210)는 수신된 측정 신호에 포함된 온도 센싱 값과 상기 임계 온도를 비교하여 상기 제3 제어 신호를 UFS 디바이스 컨트롤러(222)에게 전송할지 여부를 식별할 수 있다.
도 10은 다양한 실시예들에 따른 UFS 카드(1000)를 도시한다.
도 10을 참조하면, UFS 카드(1000)는 UFS 디바이스 컨트롤러(1010) 및 스토리지(1020)를 포함할 수 있다. 상기 UFS 카드(1000)는 메모리 카드(memory card)와 같은 형태를 가짐으로써, 연결 인터페이스를 통해 전자 장치(101)의 다른 구성 요소들과 탈착 및 부착이 가능하도록 결합될 수도 있다. 상기 UFS 카드(1000)는 UFS(universal flash storage)와 같은 표준 규약이 적용되는 장치일 수 있다.
일 실시예에 따라, 연결 인터페이스는 전자 장치(101)와 UFS 카드(1000)에 연결되어 데이터를 주고받을 수 있는 연결을 제공할 수 있다. 연결 인터페이스는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스와 같은 다양한 인터페이스 방식으로 구현될 수 있다.
일 실시예에 따른 UFS 카드(1000)는 상기 연결 인터페이스를 통해 연결되는 전자 장치(101)로부터 제1 제어 신호를 수신하여, UFS 카드(1000)의 온도를 센싱하고, 온도 센싱 값이 데이터의 신뢰성을 보장할 수 있는 미리 정의된 온도 범위를 벗어나는지 식별하여 상태 신호를 전자 장치(101)에게 송신하고, 전자 장치(101)로부터 제2 제어 신호를 수신하여 UFS 카드(1000)의 동작 주파수, 레인의 기어 속도, 활성화된 레인의 개수, 메모리(224)의 SLC 캐싱의 활성화 여부, 슬립 모드에 진입하기 전 대기하는 지연 시간의 길이, UFS 카드(1000)의 백그라운드에서 실행되는 작업들의 중지 여부, 전자 장치(101)의 DRAM(미도시)와 UFS 카드(1000) 사이의 스왑 크기 중 적어도 하나를 변경할 수 있다.
도 11은 다양한 실시예들에 따라, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 제1 임계 온도를 초과하거나, 또는 제2 임계 온도보다 미만인 경우, 전자 장치(101)의 동작을 도시하는 흐름도이다.
도 11을 참조하면, 동작 1110에서, 전자 장치(101)(예: 도 1의 프로세서(120))는 부트 업(boot up)에 응답하여, UFS 초기화 및 기본 설정 값을 설정할 수 있다. 상기 동작 1110은, 도 3의 동작 310에 상응할 수 있다.
동작 1120에서, 전자 장치(101)는 UFS 스토리지 장치(220)의 온도 측정을 활성화하는 제1 제어 신호를 송신할 수 있다. 상기 동작 1120은, 도 3의 동작 320에 상응할 수 있다.
동작 1130에서, 전자 장치(101)는 상태 신호의 값이 제1 임계 온도를 초과함을 지시하도록 변경되는지 식별할 수 있다. 상기 제1 임계 온도는, 메모리(224)에 저장된 데이터의 신뢰성 보장을 위한 온도 범위 중 가장 큰 값일 수 있다. UFS 호스트 장치(210)는 UFS 디바이스 컨트롤러(222)로부터 상태 신호를 수신하고, 상기 상태 신호에 기반하여, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 제1 임계 온도를 초과하는지 식별할 수 있다.
동작 1140에서, 전자 장치(101)는 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 UFS 스토리지 장치(220)에게 송신할 수 있다. 동작 1130에서, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 제1 임계 온도를 초과하는 것을 식별하였으므로, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 온도를 감소시킴으로써, UFS 스토리지 장치(220)가 상기 신뢰성 보장을 위한 온도 범위에서 동작하도록 제어할 수 있다. 따라서, UFS 호스트 장치(210)는 전류 소모의 크기를 감소시켜 UFS 스토리지 장치(220)의 발열을 감소시키기 위한 복수의 제1 이벤트들을, 상기 제2 제어 신호를 통해 UFS 스토리지 장치(220)의 UFS 디바이스 컨트롤러(222)에게 전달할 수 있다. 상기 복수의 제1 이벤트들은, 도 3의 동작 340과 도 5a 내지 도 5e의 동작 541 내지 동작 549 중 적어도 하나 이상을 포함할 수 있다.
동작 1150에서, 전자 장치(101)는 상태 신호의 값이 제2 임계 온도보다 미만임을 지시하도록 변경되는지 식별할 수 있다. 상기 제2 임계 온도는, 메모리(224)에 저장된 데이터의 신뢰성 보장을 위한 온도 범위 중 가장 작은 값일 수 있다. UFS 호스트 장치(210)는 UFS 디바이스 컨트롤러(222)로부터 상태 신호를 수신하고, 상기 상태 신호에 기반하여, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 제2 임계 온도보다 미만인지 식별할 수 있다. UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 온도가 상기 제2 임계 온도보다 큰 경우, UFS 스토리지 장치(220)가 상기 신뢰성 보장을 위한 온도 범위 내에서 동작하는 것을 식별하고, 동작 1130을 반복하여 내부 온도의 모니터링을 수행할 수 있다.
동작 1160에서, 전자 장치(101)는 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 UFS 스토리지 장치(220)에게 송신할 수 있다. 동작 1150에서, UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도가 상기 제2 임계 온도보다 미만임을 식별하였으므로, UFS 호스트 장치(210)는 UFS 스토리지 장치(220)의 온도를 증가시킴으로써, UFS 스토리지 장치(220)가 상기 신뢰성 보장을 위한 온도 범위에서 동작하도록 제어할 수 있다. 따라서, UFS 호스트 장치(210)는 전류 소모의 크기를 증가시켜 UFS 스토리지 장치(220)의 발열을 발생시키고, 이에 따라 UFS 스토리지 장치(220)(보다 구체적으로, 메모리(224))의 온도를 증가시키기 위한 복수의 제2 이벤트들을, 상기 제2 제어 신호를 통해 UFS 스토리지 장치(220)의 UFS 디바이스 컨트롤러(222)에게 전달할 수 있다. 상기 복수의 제2 이벤트들은, 도 7의 동작 740과 도 8a 내지 도 8e의 동작 841 내지 동작 849 중 적어도 하나 이상을 포함할 수 있다.
일 실시예에 따른, 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 스토리지의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 스토리지의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하거나, 또는, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 스토리지가 슬립 모드에 진입하기 전 대기하는 시간의 길이인 지연 시간을 제1 시간으로부터 상기 제1 시간보다 짧은 제2 시간으로 변경하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 제2 시간은, 상기 지연 시간이 설정될 수 있는 시간 범위 중 최소 값에 상응할 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 백그라운드에서 실행되는 작업들을 중지할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 백그라운드에서 실행되는 작업들은, 가비지 컬렉션(garbage collection), 및 웨어 레벨링(wear leveling)을 포함할 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 동작 주파수를 제1 주파수로부터 상기 제1 주파수보다 낮은 제2 주파수로 변경할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 제2 주파수는, 상기 UFS 디바이스 컨트롤러의 상기 동작 주파수가 가질 수 있는 복수의 주파수 값들 중 가장 작은 주파수에 상응할 수 있다.
일 실시예에 따른, 상기 제2 주파수는, 상기 UFS 디바이스 컨트롤러와 상기 적어도 하나의 프로세서 간에 송수신 대역폭의 크기에 기반하여 가변될 수 있다.
일 실시예에 따른, 상기 제1 제어 신호는, wExceptionEventControl 값을 포함하는 신호에 상응하고, 상기 상태 신호는, wExceptionEventStatus 값을 포함하는 신호에 상응할 수 있다.
일 실시예에 따른, 상기 전자 장치는, 상기 적어도 하나의 프로세서와 작동적으로 결합된 DRAM(dynamic random access memory)를 더 포함하고, 상기 적어도 하나의 프로세서는, 상기 DRAM에 저장된 데이터 중 적어도 일부를 상기 복수의 비휘발성 메모리들에 프로그램(program)하거나 또는, 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부를 상기 DRAM에 라이트(write)하기 위하여 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부에 대한 독출(read)을 요청하는 것을 바이패스할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 적어도 하나의 프로세서와 작동적으로 결합된 디스플레이를 통해 상기 전자 장치의 동작 속도가 느려질 수 있음을 알리기 위한 시각적 객체를 표시하거나, 상기 적어도 하나의 프로세서와 작동적으로 결합된 오디오 출력 모듈을 통해 상기 전자 장치의 동작 속도가 느려질 수 있음을 알리기 위한 청각적 알림을 출력하도록 구성될 수 있다.
일 실시예에 따른, 상기 캐시 메모리는, SLC(single level cell) 플래시 메모리에 상응하고, 상기 복수의 비휘발성 메모리들은, 단위 셀 당 적어도 2 비트를 저장하도록 구성되는, MLC(multi level cell) 플래시 메모리, TLC(triple level cell) 플래시 메모리, 및 QLC(quadruple level cell) 플래시 메모리 중 적어도 하나에 상응할 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러가 상기 온도 센서를 이용하여 측정한 상기 스토리지의 온도 값을 요청하여, 상기 스토리지의 온도 값을 지시하는 측정 신호를 수신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 측정 신호를 미리 정의된 주기마다 상기 UFS 디바이스 컨트롤러에게 요청하고, 상기 측정 신호를 통해 식별된 상기 스토리지의 온도가 미리 정의된 온도 범위 내에 포함되는 것을 식별함에 응답하여, 비활성화된 상기 복수의 다운스트림 레인들 중 적어도 일부 및 상기 복수의 업스트림 레인들 중 적어도 일부를 다시 활성화하고, 비활성화된 상기 캐시 메모리를 다시 활성화할 것을 지시하는 제3 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러에게 미리 정의된 주기마다 상기 상태 신호를 상기 적어도 하나의 프로세서에게 송신할 것을 요청하고, 상기 상태 신호에 기반하여, 상기 스토리지의 온도가 상기 임계 값보다 미만임을 식별함에 응답하여, 비활성화된 상기 복수의 다운스트림 레인들 중 적어도 일부 및 상기 복수의 업스트림 레인들 중 적어도 일부를 다시 활성화하고, 비활성화된 상기 캐시 메모리를 다시 활성화할 것을 지시하는 제3 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스, 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 스토리지가 슬립 모드에 진입하기 전 대기하는 시간의 길이인 지연 시간을 제1 시간으로부터 상기 제1 시간보다 긴 제2 시간으로 변경하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 제2 시간은, 상기 지연 시간이 설정될 수 있는 시간 범위 중 최대 값에 상응할 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 백그라운드에서 실행되는 작업들을 실행할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 백그라운드에서 실행되는 작업들은, 가비지 컬렉션(garbage collection), 및 웨어 레벨링(wear leveling)을 포함할 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 동작 주파수를 제1 주파수로부터 상기 제1 주파수보다 높은 제2 주파수로 변경할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 제2 주파수는, 상기 UFS 디바이스 컨트롤러의 상기 동작 주파수가 가질 수 있는 복수의 주파수 값들 중 가장 높은 주파수에 상응할 수 있다.
일 실시예에 따른, 상기 제2 주파수는, 상기 UFS 디바이스 컨트롤러와 상기 적어도 하나의 프로세서 간에 송수신 대역폭의 크기에 기반하여 가변될 수 있다.
일 실시예에 따른, 상기 제1 제어 신호는, wExceptionEventControl 값을 포함하는 신호에 상응하고, 상기 상태 신호는, wExceptionEventStatus 값을 포함하는 신호에 상응할 수 있다.
일 실시예에 따른, 상기 전자 장치는, 상기 적어도 하나의 프로세서와 작동적으로 결합된 DRAM(dynamic random access memory)를 더 포함하고, 상기 적어도 하나의 프로세서는, 상기 DRAM에 저장된 데이터 중 적어도 일부를 상기 복수의 비휘발성 메모리들에 프로그램(program)하는 데이터의 크기 또는, 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부를 상기 DRAM에 라이트(write)하기 위하여 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부에 대한 독출(read)을 요청하는 데이터의 크기를 증가시킬 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호에 기반하여, 상기 적어도 하나의 프로세서와 작동적으로 결합된 디스플레이를 통해 상기 전자 장치의 오작동 가능성이 있음을 알리기 위한 시각적 객체를 표시하거나, 상기 적어도 하나의 프로세서와 작동적으로 결합된 오디오 출력 모듈을 통해 상기 전자 장치의 오작동 가능성이 있음을 알리기 위한 청각적 알림을 출력하도록 구성될 수 있다.
일 실시예에 따른, 상기 캐시 메모리는, SLC(single level cell) 플래시 메모리에 상응하고, 상기 복수의 비휘발성 메모리들은, 단위 셀 당 적어도 2 비트를 저장하도록 구성되는, MLC(multi level cell) 플래시 메모리, TLC(triple level cell) 플래시 메모리, 및 QLC(quadruple level cell) 플래시 메모리 중 적어도 하나에 상응할 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러가 상기 온도 센서를 이용하여 측정한 상기 스토리지의 온도 값을 요청하여, 상기 스토리지의 온도 값을 지시하는 측정 신호를 수신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 측정 신호를 미리 정의된 주기마다 상기 UFS 디바이스 컨트롤러에게 요청하고, 상기 측정 신호를 통해 식별된 상기 스토리지의 온도가 미리 정의된 온도 범위 내에 포함되는 것을 식별함에 응답하여, 상기 활성화된 상기 복수의 다운스트림 레인들 중 적어도 일부 및 상기 복수의 업스트림 레인들 중 적어도 일부를 다시 비활성화하고, 상기 활성화된 캐시 메모리를 다시 비활성화할 것을 지시하는 제3 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러에게 미리 정의된 주기마다 상기 상태 신호를 상기 적어도 하나의 프로세서에게 송신할 것을 요청하고, 상기 상태 신호에 기반하여, 상기 스토리지의 온도가 상기 임계 값보다 미만임을 식별함에 응답하여, 상기 활성화된 상기 복수의 다운스트림 레인들 중 적어도 일부 및 상기 복수의 업스트림 레인들 중 적어도 일부를 다시 비활성화하고, 상기 활성화된 캐시 메모리를 다시 비활성화할 것을 지시하는 제3 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 제1 임계 값을 초과하거나, 또는 상기 제1 임계 값보다 작은 제2 임계 값보다 미만임을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제1 임계 값을 초과함을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신할 수 있다. 상기 적어도 하나의 프로세서는, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제2 임계 값보다 미만임을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따라, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 동작 방법은, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 복수의 비휘발성 메모리들의 온도를 측정하는 동작과, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 복수의 비휘발성 메모리들의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신하는 동작과, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함할 수 있다.
일 실시예에 따른, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 동작 방법은, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신하는 동작과, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함할 수 있다.
일 실시예에 따른, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 동작 방법은, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 제1 임계 값을 초과하거나, 또는 상기 제1 임계 값보다 작은 제2 임계 값보다 미만임을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제1 임계 값을 초과함을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하는 동작과, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제2 임계 값보다 미만임을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함할 수 있다.
일 실시예에 따른, 비일시적 컴퓨터 판독가능 저장 매체는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 복수의 비휘발성 메모리들의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 복수의 비휘발성 메모리들의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신하고, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록, 상기 전자 장치를 야기하는 인스트럭션들을 포함하는 하나 이상의 프로그램들을 저장할 수 있다.
일 실시예에 따른, 비일시적 컴퓨터 판독가능 저장 매체는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신하고, 상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록, 상기 전자 장치를 야기하는 인스트럭션들을 포함하는 하나 이상의 프로그램들을 저장할 수 있다.
일 실시예에 따른, 비일시적 컴퓨터 판독가능 저장 매체는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하는 전자 장치의 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 제1 임계 값을 초과하거나, 또는 상기 제1 임계 값보다 작은 제2 임계 값보다 미만임을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제1 임계 값을 초과함을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 감소시키기 위한 복수의 제1 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하고, 상기 UFS 디바이스 컨트롤러로부터, 상기 스토리지의 온도가 상기 제2 임계 값보다 미만임을 지시하는 상태 신호를 수신함에 응답하여, 상기 UFS 디바이스 컨트롤러의 전류 소모를 증가시키기 위한 복수의 제2 이벤트들을 지시하는 제2 제어 신호를 상기 UFS 디바이스 컨트롤러에게 송신하도록, 상기 전자 장치를 야기하는 인스트럭션들을 포함하는 하나 이상의 프로그램들을 저장할 수 있다.
일 실시예에 따른, UFS(universal flash storage) 카드는, UFS 디바이스 컨트롤러, 상기 UFS 카드와 작동적으로 결합되는 외부 장치로부터 상기 UFS 디바이스 컨트롤러를 통해 데이터를 수신하기 위한 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 외부 장치에게 데이터를 송신하기 위한 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스, 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하고, 상기 UFS 디바이스 컨트롤러는, 상기 외부 장치로부터, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 측정한 상기 스토리지의 온도가 임계 값을 초과하는지 식별할 것을 지시하는 제1 제어 신호를 수신하고, 상기 외부 장치에게, 상기 스토리지의 온도가 상기 임계 값을 초과하는 것을 지시하기 위한 상태 신호를 송신하고, 상기 외부 장치로부터, 상기 복수의 다운스트림 레인들 중 적어도 일부와 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 외부 장치로부터 수신하도록 구성될 수 있다.
상술한 바와 같이 일 실시예에 따른, 시스템 온 칩(System on Chip)은, 적어도 하나의 프로세서, 스토리지를 제어하는 스토리지 컨트롤러, 다운스트림(downstream) 레인들과 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스를 포함하고, 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 스토리지 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 스토리지의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 스토리지 컨트롤러에게 송신하고, 상기 스토리지 컨트롤러로부터, 상기 온도 센서를 통해 측정된 상기 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신하고, 상기 상태 신호에 기반하여, 상기 스토리지 컨트롤러를 통해, 상기 다운스트림 레인들 중 적어도 일부와 상기 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 스토리지 컨트롤러에게 송신하도록 구성될 수 있다.
일 실시예에 따른, 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로 결합된 UFS 호스트 컨트롤러, 상기 UFS 호스트 컨트롤러로부터 UFS 디바이스 컨트롤러에게 데이터를 전송하는 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 UFS 호스트 컨트롤러에게 데이터를 전송하는 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함하고, 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 호스트 컨트롤러를 통해, 상기 UFS 디바이스 컨트롤러에게 상기 스토리지와 작동적으로 결합된 온도 센서를 이용하여 상기 스토리지의 온도를 측정할 것을 지시하는 제1 제어 신호를 전송하고, 상기 UFS 디바이스 컨트롤러로부터 상기 스토리지의 측정된 온도가 임계 값을 초과함을 지시하는 상태 신호를 수신하고, 상기 상태 신호에 기반하여 상기 복수의 비휘발성 메모리에 라이트하는 데이터의 크기를 감소시키도록 구성될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: CD-ROM(compact disc read only memory))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어쪠)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱(heuristic)하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    적어도 하나의 프로세서;
    상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러;
    상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 복수의 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 복수의 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스; 및
    복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지;를 포함하고,
    상기 적어도 하나의 프로세서는,
    상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 스토리지의 온도를 측정하고, 상기 측정된 온도가 임계 값을 초과함을 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하고,
    상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서에 의해 측정된 상기 스토리지의 온도가 상기 임계 값을 초과하는 것을 지시하는 상태 신호를 수신하고,
    상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하거나, 또는 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 상기 캐시 메모리를 비활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성되는,
    전자 장치.
  2. 청구항 1에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 상태 신호에 기반하여, 상기 스토리지가 슬립 모드에 진입하기 전의 대기 시간의 길이인 지연 시간을 제1 시간으로부터 상기 제1 시간보다 짧은 제2 시간으로 변경하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성되는,
    전자 장치.
  3. 청구항 1에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 백그라운드에서 실행되는 작업들을 중지할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성되는,
    전자 장치.
  4. 청구항 1에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 동작 주파수를 제1 주파수로부터 상기 제1 주파수보다 낮은 제2 주파수로 변경할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성되는,
    전자 장치.
  5. 청구항 4에 있어서,
    상기 제2 주파수는,
    상기 UFS 디바이스 컨트롤러와 상기 적어도 하나의 프로세서 간에 송수신 대역폭의 크기에 기반하여 가변될 수 있는,
    전자 장치.
  6. 청구항 1에 있어서,
    상기 전자 장치는, 상기 적어도 하나의 프로세서와 작동적으로 결합된 DRAM(dynamic random access memory)를 더 포함하고,
    상기 적어도 하나의 프로세서는,
    상기 DRAM에 저장된 데이터 중 적어도 일부를 상기 복수의 비휘발성 메모리들에 프로그램(program)하거나 또는, 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부를 상기 DRAM에 라이트(write)하기 위하여 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부에 대한 독출(read)을 요청하는 것을 바이패스할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성되는,
    전자 장치.
  7. 청구항 1에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 UFS 디바이스 컨트롤러에게 미리 정의된 주기마다 상기 상태 신호를 상기 적어도 하나의 프로세서에게 송신할 것을 요청하고,
    상기 상태 신호에 기반하여, 상기 스토리지의 온도가 상기 임계 값보다 미만임을 식별함에 응답하여, 상기 비활성화된 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 적어도 일부를 활성화하고, 비활성화된 상기 캐시 메모리를 활성화할 것을 지시하는 제3 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하도록 구성되는,
    전자 장치.
  8. 전자 장치의 방법에 있어서, 상기 전자 장치는, 적어도 하나의 프로세서, 상기 적어도 하나의 프로세서와 작동적으로(operatively) 결합된(coupled with) UFS(universal flash storage) 디바이스 컨트롤러, 상기 적어도 하나의 프로세서로부터 상기 UFS 디바이스 컨트롤러에게 데이터를 전송하는 복수의 다운스트림(downstream) 레인들과 상기 UFS 디바이스 컨트롤러로부터 상기 적어도 하나의 프로세서에게 데이터를 전송하는 복수의 업스트림(upstream) 레인들을 포함하는 UFS 인터페이스 및 복수의 비휘발성 메모리들 및 캐시 메모리를 포함하는 스토리지를 포함함,
    상기 적어도 하나의 프로세서의 부트 업(boot up)에 응답하여, 상기 UFS 디바이스 컨트롤러와 작동적으로 결합된 온도 센서를 이용하여 상기 복수의 비휘발성 메모리들의 온도를 측정하는 동작;
    상기 측정된 온도가 임계 값보다 작은 지 식별할 것을 지시하기 위한 제1 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작;
    상기 UFS 디바이스 컨트롤러로부터, 상기 온도 센서에 의하여 측정된 상기 스토리지의 온도가 상기 임계 값 미만임을 지시하기 위한 상태 신호를 수신하는 동작;
    상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러를 통해, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 비활성화된 레인을 활성화하고, 상기 스토리지 중 단위 셀 당 1 비트를 저장하도록 구성된 캐시 메모리를 활성화할 것을 지시하는 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함하는,
    방법.
  9. 청구항 8에 있어서, 상기 제2 제어 신호를 송신하는 동작은,
    상기 상태 신호에 기반하여, 상기 스토리지가 슬립 모드에 진입하기 전의 대기 시간의 길이인 지연 시간을 제1 시간으로부터 상기 제1 시간보다 긴 제2 시간으로 변경하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함하는,
    방법.
  10. 청구항 8에 있어서, 상기 제2 제어 신호를 송신하는 동작은,
    상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 백그라운드에서 실행되는 작업들을 실행할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함하는,
    방법.
  11. 청구항 8에 있어서, 상기 제2 제어 신호를 송신하는 동작은,
    상기 상태 신호에 기반하여, 상기 UFS 디바이스 컨트롤러의 동작 주파수를 제1 주파수로부터 상기 제1 주파수보다 높은 제2 주파수로 변경할 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함하는,
    방법.
  12. 청구항 11에 있어서,
    상기 제2 주파수는,
    상기 UFS 디바이스 컨트롤러와 상기 적어도 하나의 프로세서 간에 송수신 대역폭의 크기에 기반하여 가변될 수 있는,
    방법.
  13. 청구항 8에 있어서,
    상기 전자 장치는, 상기 적어도 하나의 프로세서와 작동적으로 결합된 DRAM(dynamic random access memory)를 더 포함하고,
    상기 제2 제어 신호를 송신하는 동작은,
    상기 DRAM에 저장된 데이터 중 적어도 일부를 상기 복수의 비휘발성 메모리들에 프로그램(program)하는 데이터의 크기 또는, 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부를 상기 DRAM에 라이트(write)하기 위하여 상기 복수의 비휘발성 메모리들에 저장된 데이터 중 적어도 일부에 대한 독출(read)을 요청하는 데이터의 크기를 증가시킬 것을 지시하는 상기 제2 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함하는,
    방법.
  14. 청구항 8에 있어서,
    상기 UFS 디바이스 컨트롤러에게 미리 정의된 주기마다 상기 상태 신호를 상기 적어도 하나의 프로세서에게 송신할 것을 요청하는 동작을 더 포함하는,
    방법.
  15. 청구항 14에 있어서,
    상기 상태 신호에 기반하여, 상기 스토리지의 온도가 상기 임계 값보다 미만임을 식별함에 응답하여, 상기 복수의 다운스트림 레인들 및 상기 복수의 업스트림 레인들 중 적어도 일부를 비활성화하고, 상기 활성화된 캐시 메모리를 비활성화할 것을 지시하는 제3 제어 신호를, 상기 UFS 디바이스 컨트롤러에게 송신하는 동작을 포함하는,
    방법.
PCT/KR2022/009150 2021-10-25 2022-06-27 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드 WO2023075074A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP22887280.0A EP4390650A1 (en) 2021-10-25 2022-06-27 Electronic device including ufs storage device, method, non-transitory computer-readable storage medium, and ufs card
US17/863,401 US12124730B2 (en) 2021-10-25 2022-07-13 Electronic device, method, non-transitory computer-readable storage media, and UFS card including UFS storage device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210142966 2021-10-25
KR10-2021-0142966 2021-10-25
KR10-2021-0163689 2021-11-24
KR1020210163689A KR20230059097A (ko) 2021-10-25 2021-11-24 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/863,401 Continuation US12124730B2 (en) 2021-10-25 2022-07-13 Electronic device, method, non-transitory computer-readable storage media, and UFS card including UFS storage device

Publications (1)

Publication Number Publication Date
WO2023075074A1 true WO2023075074A1 (ko) 2023-05-04

Family

ID=86160090

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/009150 WO2023075074A1 (ko) 2021-10-25 2022-06-27 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드

Country Status (1)

Country Link
WO (1) WO2023075074A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180203632A1 (en) * 2017-01-13 2018-07-19 Silicon Motion, Inc. Methods for controlling data transfer speed of a data storage device and a host device utilizing the same
KR20190008679A (ko) * 2017-07-17 2019-01-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20190011654A (ko) * 2017-07-24 2019-02-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치를 포함하는 전자 장치
KR20200126533A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그의 온도 조절 방법
US20210174877A1 (en) * 2018-06-29 2021-06-10 Micro Technology, Inc. Temperature sensitive nand programming

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180203632A1 (en) * 2017-01-13 2018-07-19 Silicon Motion, Inc. Methods for controlling data transfer speed of a data storage device and a host device utilizing the same
KR20190008679A (ko) * 2017-07-17 2019-01-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20190011654A (ko) * 2017-07-24 2019-02-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치를 포함하는 전자 장치
US20210174877A1 (en) * 2018-06-29 2021-06-10 Micro Technology, Inc. Temperature sensitive nand programming
KR20200126533A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그의 온도 조절 방법

Similar Documents

Publication Publication Date Title
KR102568686B1 (ko) 컨텍스트 허브를 포함하는 모바일 장치 및 그것의 동작 방법
WO2020251192A1 (en) Electronic device and method of utilizing storage space thereof
WO2022149798A1 (ko) 전자 장치 및 그 전자 장치의 제어 방법
WO2020180045A1 (en) Electronic device and method for utilizing memory space thereof
WO2023075074A1 (ko) Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드
WO2023075209A1 (ko) 표면 발열을 제어하기 위한 방법, 이를 위한 전자 장치 및 저장 매체
WO2023063568A1 (ko) 메모리 제어 방법 및 상기 방법을 수행하는 전자 장치
WO2022154380A1 (ko) 전자 장치 및 전자 장치의 메모리 관리 방법
WO2024112015A1 (ko) 저장 장치의 제조 방법 및 전자 장치
WO2021256717A1 (ko) 데이터 스와핑 방법 및 이를 지원하는 전자 장치
KR20230059097A (ko) Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드
WO2022211267A1 (ko) 데이터 처리 시스템 및 데이터 처리 장치의 동작 방법
WO2023101294A1 (ko) 저장 공간을 관리하기 위한 전자 장치 및 전자 장치의 동작 방법
WO2023038430A1 (ko) 메모리를 포함하는 인쇄 회로 기판 및 그의 데이터 처리 방법
WO2024107004A1 (ko) 메모리의 온도에 기반하여 비휘발성 메모리를 운영하는 방법 및 이를 지원하는 전자 장치
WO2023158136A1 (ko) 메모리 제어 방법 및 상기 방법을 수행하는 전자 장치
WO2023106658A1 (ko) 배터리를 포함하는 전자 장치, 그 동작 방법 및 저장 매체
KR20230052176A (ko) Op 앰프를 이용하여 동작 상태를 제어하는 전자 장치와 이의 동작 방법
WO2024128825A1 (ko) 전자 장치 및 메모리 관리 방법
US12124730B2 (en) Electronic device, method, non-transitory computer-readable storage media, and UFS card including UFS storage device
WO2024085681A1 (ko) 가비지 컬렉션 수행 방법 및 이를 지원하는 전자 장치
US20230125869A1 (en) Electronic device, method, non-transitory computer-readable storage media, and ufs card including ufs storage device
WO2023013848A1 (ko) 바이패스 경로를 통해 전력을 제공하는 방법 및 이를 적용한 전자 장치
WO2022154389A1 (ko) 전자 장치 및 전자 장치에서 사용자 활동 기반 발열 제어 방법
WO2022025375A1 (ko) 오디오의 채널의 수를 변환하는 전자 장치 및 전자 장치의 동작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22887280

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2022887280

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022887280

Country of ref document: EP

Effective date: 20240318

NENP Non-entry into the national phase

Ref country code: DE