KR20190008679A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190008679A
KR20190008679A KR1020170090345A KR20170090345A KR20190008679A KR 20190008679 A KR20190008679 A KR 20190008679A KR 1020170090345 A KR1020170090345 A KR 1020170090345A KR 20170090345 A KR20170090345 A KR 20170090345A KR 20190008679 A KR20190008679 A KR 20190008679A
Authority
KR
South Korea
Prior art keywords
memory
performance
active
memory system
time period
Prior art date
Application number
KR1020170090345A
Other languages
English (en)
Other versions
KR102462385B1 (ko
Inventor
김민기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170090345A priority Critical patent/KR102462385B1/ko
Priority to TW107104820A priority patent/TWI766946B/zh
Priority to US15/893,790 priority patent/US10318211B2/en
Priority to CN201810186786.9A priority patent/CN109273029B/zh
Publication of KR20190008679A publication Critical patent/KR20190008679A/ko
Application granted granted Critical
Publication of KR102462385B1 publication Critical patent/KR102462385B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/13—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Electrotherapy Devices (AREA)

Abstract

본 기술은 메모리 컨트롤러; 및 다수의 채널들을 통해 상기 메모리 컨트롤러에 연결된 다수의 메모리 장치들을 포함하고, 상기 메모리 컨트롤러는, 일정한 시간 주기로 메모리 시스템의 전력 소비를 측정하고, 이에 기초하여 제1 신호 생성하도록 구성된 전력 소비 측정부; 및 상기 제1 신호에 응답하여 상기 메모리 시스템의 성능을 가변하는 동작을 수행하도록 구성된 성능 스로틀링 제어부를 포함하고, 상기 성능 스로틀링 제어부는 상기 시간 주기 내에서 상기 메모리 시스템의 상기 성능을 가변하는 동작을 다수번 수행하도록 구성된 것을 특징으로 하는 메모리 시스템 및 그것의 동작 방법을 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}
본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 보다 구체적으로는 메모리 시스템의 온도에 기초하여 성능을 제어하고, 이를 통해 메모리 시스템의 온도 및 성능을 최적으로 제어할 수 있도록 구성된 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 비휘발성 반도체 메모리 장치(Nonvolatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 비휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 비휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
비휘발성 반도체 메모리 장치로는 마스크 롬(Mask read-only memory, MROM), 프로그램 가능한 롬(Programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(Erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(Electrically erasable programmable read-only memory, EEPROM) 등이 있다.
비휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 전자 기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다.
최근 들어 메모리 장치에 대한 고집적 요구가 증가함에 따라, 하나의 메모리 셀에 멀티 비트를 저장하는 멀티-비트 플래시 메모리 장치가 보편화되고 있다.
현대의 비휘발성 메모리 시스템들은 일반적으로 성능 스로틀링(throttling) 기능을 갖추고 있다. 성능 스로틀링 기능은 전력 소비 또는 메모리 시스템의 온도를 하강시키기 위해 메모리 시스템의 성능을 감소시킨다. 이는 주로, 허용된 전력 소비를 넘어서는 전력 임계치의 초과로부터 메모리 시스템이 스스로를 보호하기 위해서이다.
하지만, 이러한 성능 스로틀링 기능은 종종 메모리 시스템의 성능을 과도하게 저하시키는 원인이 되고 있다.
본 발명의 실시예는 메모리 시스템의 온도 및 성능을 최적화할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 메모리 컨트롤러; 및 다수의 채널들을 통해 상기 메모리 컨트롤러에 연결된 다수의 메모리 장치들을 포함하고, 상기 메모리 컨트롤러는, 일정한 시간 주기로 메모리 시스템의 전력 소비를 측정하고, 이에 기초하여 제1 신호 생성하도록 구성된 전력 소비 측정부; 및 상기 제1 신호에 응답하여 상기 메모리 시스템의 성능을 가변하는 동작을 수행하도록 구성된 성능 스로틀링 제어부를 포함하고, 상기 성능 스로틀링 제어부는 상기 시간 주기 내에서 상기 메모리 시스템의 성능을 가변하는 동작을 다수번 수행한다.
본 발명의 다른 실시예에 따른 메모리 시스템은, 메모리 컨트롤러; 및 다수의 채널들을 통해 상기 메모리 컨트롤러에 연결된 다수의 메모리 다이들을 포함하고, 상기 메모리 컨트롤러는, 일정한 시간 주기로 메모리 시스템의 온도를 측정하고 이에 기초하여 상기 메모리 시스템의 목표 성능을 도출하도록 구성된 온도 측정부; 및 상기 목표 성능에 응답하여 상기 메모리 다이들 중 활성 메모리 다이들의 수를 가변하는 동작을 수행하도록 구성된 활성 다이 수 제어부를 포함하고, 상기 활성 다이 수 제어부는 상기 시간 주기 내에서 상기 활성 메모리 다이들의 수를 가변하는 동작을 다수번 수행한다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은, 일정 시간 주기로 온도를 측정하는 단계; 상기 온도 측정 결과에 기초하여 상기 일정 시간 주기로 목표 성능을 도출하는 단계; 및 상기 목표 성능에 기초하여 활성 메모리 다이들의 수를 제어하는 동작을 수행하는 단계를 포함하고, 상기 활성 메모리 다이들의 수를 제어하는 동작은 상기 시간 주기 내에서 다수번 수행된다.
본 기술은 메모리 시스템의 동작에 있어, 온도 측정 시간 주기(time period) 내에서 활성 메모리 장치의 수를 가변하는 동작을 다수번 수행하여 메모리 시스템 자체의 온도 및 성능을 정밀하게 제어할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 메모리 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 4는 메모리 시스템의 온도 상승에 따른 성능 스로틀링을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 7은 메모리 시스템의 활성 메모리 다이의 수와 성능과의 관계를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 성능 스로틀링 방법을 설명하기 위한 도면이다.
도 9는 도 8의 성능 스로틀링 방법을 보다 상세하게 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시예에 따른 성능 스로틀링 방법을 설명하기 위한 도면이다.
도 11은 도 10의 성능 스로틀링 방법을 보다 상세하게 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 성능 스로틀링 방법을 설명하기 위한 흐름도이다.
도 13은 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 15는 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 16은 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 데이터가 저장되는 메모리 장치(Memory Device, MD; 1100)와, 호스트(Host; 2000)의 제어에 따라 메모리 장치(1100)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다.
호스트(2000)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 교신할 수 있다. 또한 호스트(2000)와 메모리 시스템(1000) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 메모리 장치(1100)를 제어하여 데이터를 프로그램(program)하거나 리드(read)할 수 있다. 또한, 메모리 컨트롤러(1200)는 메모리 장치(1100)에 포함된 메인 메모리 블록들 및 서브 메모리 블록들의 정보를 저장하고, 프로그램 동작을 위해 로딩된 데이터 량에 따라 메인 메모리 블록 또는 서브 메모리 블록에 프로그램 동작이 수행되도록 메모리 장치(1100)를 선택할 수 있다. 실시예에 따라, 메모리 장치(1100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory) 또는 플래시 메모리(FLASH Memory)를 포함할 수 있다.
메모리 장치(1100)는 메모리 컨트롤러(1200)의 제어에 따라 프로그램(program), 리드(read) 또는 소거(erase) 동작을 수행할 수 있다.
도 2는 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 다수의 메모리 블록들(BLK1~BLKm; 110 (m은 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKm; 110)에는 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLn; n은 양의 정수)이 연결될 수 있다. 예를 들면, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 다수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 로컬 라인들(LL)은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines)을 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 로컬 라인들(LL)은 메모리 블록들(BLK1~BLKm; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLn)은 메모리 블록들(BLK1~BLKm; 110)에 공통으로 연결될 수 있다. 메모리 블록들(BLK1~BLKm; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로들(200)은 제어 로직(300)의 제어에 따라 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들에 검증 전압 및 패스 전압들을 공급하고, 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들을 선택적으로 디스차지할 수 있고, 워드 라인들 중 선택된 워드 라인에 연결된 메모리 셀들을 검증할 수 있다. 예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 로우 디코더(row decoder; 220), 페이지 버퍼 그룹(page buffer group; 230), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250) 및 센싱 회로(sensing circuit; 260)를 포함할 수 있다.
전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LL)을 선택적으로 디스차지할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 턴온 전압, 리드 전압, 소거 전압 및 소스 라인 전압 등을 생성할 수 있다.
로우 디코더(row decoder; 220)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 로컬 라인들(LL)에 전달할 수 있다.
페이지 버퍼 그룹(230)은 비트 라인들(BL1~BLn)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBn; 231)은 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 데이터 라인들(DL)을 통해 페이지 버퍼들(231)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.
입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다.
센싱 회로(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 장치(1100)의 동작에 있어 각각의 메모리 블록(110)은 소거 동작의 단위 일 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 서로 동시에 소거되며, 선별적으로 소거되지 못할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 도 3은 메모리 컨트롤러(1200)와 다수의 채널들(CH1 내지 CHk)을 통해 메모리 컨트롤러(1200)에 연결된 다수의 메모리 장치들(1100)을 포함한 메모리 시스템(1000)을 도시한 것이다.
도 3을 참조하면, 메모리 컨트롤러(1200)는 다수의 채널들(CH1 내지 CHk)을 통해 다수의 메모리 장치들(1100)과 서로 교신할 수 있다. 다수의 채널들(CH1 내지 CHk) 각각은 하나 이상의 메모리 장치(1100)에 연결될 수 있다. 또한 서로 다른 채널에 연결된 메모리 장치(1100)는 서로 독립적으로 동작할 수 있다. 다시 말해 제1 채널(CH1)에 연결된 메모리 장치(1100)와 제2 채널(CH2)에 연결된 메모리 장치(1100)는 서로 독립적으로 동작할 수 있다. 예시적으로 메모리 컨트롤러(1200)는 제1 채널(CH1)에 연결된 메모리 장치(1100)와 제1 채널(CH1)을 통해 데이터 또는 커맨드를 교신하는 중 병렬적으로 제2 채널(CH2)에 연결된 메모리 장치(1100)와 제2 채널(CH2)을 통해 데이터 또는 커맨드를 교신할 수 있다. 또한 제1 채널(CH1)에 연결된 메모리 장치(1100)가 프로그램 동작을 수행하는 동안 제2 채널(CH2)에 연결된 메모리 장치(1100)는 리드 동작을 수행할 수 있다.
다수의 채널들(CH1 내지 CHk) 각각은 다수의 메모리 장치들(1100)에 연결될 수 있다. 이때 하나의 채널에 연결된 다수의 메모리 장치들(1100)은 서로 다른 웨이(Way)를 구성할 수 있다. 예시적으로 하나의 채널에 N개의 메모리 장치(1100)가 연결되고, 각각의 메모리 장치(1100)는 서로 다른 웨이를 구성할 수 있다. 즉 제1 채널(CH1)에 제1 내지 제N 메모리 장치(1100)가 연결되고, 제1 메모리 장치(1100)는 제1 웨이(Way1)를 구성하고, 제2 메모리 장치(1100)는 제2 웨이(Way2)를 구성하고, 또한 제N 메모리 장치(1100)는 제N 웨이(WayN)을 구성할 수 있다. 또한 도 3과 달리 2 이상의 메모리 장치(1100)가 하나의 웨이(Way)를 구성할 수도 있다.
제1 채널(CH1)에 연결된 제1 내지 제N 메모리 장치들(1100) 각각은 서로 채널을 공유하므로 메모리 컨트롤러(1200)와 데이터 또는 커맨드를 병렬적으로 동시에 교신할 수 없고 순차적으로 교신할 수 있다. 다시 말해 메모리 컨트롤러(1200)가 제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 메모리 장치(1100)에 제1 채널(CH1)을 통해 데이터를 발신하는 동안, 제1 채널(CH1)의 제2 내지 제N 웨이(Way2 ~ WayN)를 구성하는 제2 내지 제N 메모리 장치(1100)는 제1 채널(CH1)을 통해 메모리 컨트롤러(1200)과 서로 데이터 또는 커맨드를 교신할 수 없는 것이다. 다시 말해 제1 채널(CH1)을 공유하는 제1 내지 제N 메모리 장치들(1100) 중 어느 하나가 제1 채널(CH1)을 점유하는 동안 제1 채널(CH1)에 연결된 다른 메모리 장치들(1100)은 제1 채널(CH1)을 사용할 수 없는 것이다.
예를 들어 제1 채널(CH1)에 연결된 제1 내지 제N 메모리 장치들(1100) 각각은 동시에 프로그램 동작을 수행할 수 있다. 다시 말해 메모리 컨트롤러(1200)는 제1 채널(CH1)에 연결된 제1 내지 제N 메모리 장치들(1100) 각각에 대해 순차적으로 프로그램 커맨드를 전송하고, 제1 채널(CH1)에 연결된 제1 내지 제N 메모리 장치들(1100) 각각은 프로그램 커맨드에 응답하여 내부적으로 프로그램 동작을 수행하게 되는데, 제1 내지 제N 메모리 장치들(1100) 각각에 의한 내부의 프로그램 동작은 서로 병렬적으로 수행될 수 있다.
제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 메모리 장치(1100)와 제2 채널(CH2)의 제1 웨이(Way1)을 구성하는 제1 메모리 장치(1100)는 메모리 컨트롤러(1200)와 서로 독립적으로 교신할 수 있다. 다시 말해 메모리 컨트롤러(1200)가 제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 메모리 장치(1100)와 제1 채널(CH1)을 통해 데이터를 주고 받는 동안, 동시에 메모리 컨트롤러(1200)는 제2 채널(CH2)의 제1 웨이(Way1)을 구성하는 제1 메모리 장치(1100)와 제2 채널(CH2)을 통해 데이터를 주고 받을 수 있다.
예시적으로 각 채널에 하나의 웨이가 할당되어 있는 경우, 메모리 시스템(1000)에서 동시에 동작 가능한 최대 메모리 장치(1100)의 수는 채널의 수와 동일할 수 있다. 다른 예시로서 각 채널에 다수의 웨이가 할당되어 있다면, 메모리 시스템(1000)에서 채널의 수에 웨이의 수를 곱한 수만큼의 메모리 장치들(1100)이 동시에 동작할 수 있다.
도 4는 메모리 시스템의 온도 상승에 따른 성능 스로틀링을 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 시스템(1000)의 전력 소비량 또는 성능이 증가할수록 발열이 증가하고 결과적으로 메모리 시스템(1000)의 온도가 상승하게 된다. 이때 메모리 시스템(1000)의 온도가 일정 수준 이상으로 상승하게 되면 메모리 시스템(1000)의 동작에 오류가 발생할 수 있다. 따라서 메모리 시스템(1000)의 온도를 일정 수준 이하로 제어할 필요성이 있다.
메모리 시스템(1000)의 발열 또는 온도를 제어하는 방법은 메모리 시스템(1000)의 온도를 측정하고, 그 결과 메모리 시스템(1000)의 온도가 허용 온도에 근접하거나 또는 초과하게 되면 메모리 시스템(1000)의 전력 소비량 또는 성능을 감소시킬 수 있다.
메모리 시스템(1000)의 전력 소비량은 메모리 시스템(1000)의 성능과 비례적인 관계가 있다. 다시 말해 메모리 시스템(1000)의 성능을 증가시킬수록 메모리 시스템(1000)의 전력 소비량이 증가할 수 있다. 결과적으로 메모리 시스템(1000)의 온도 제어는 메모리 시스템(1000)의 성능을 제어하여 수행될 수 있다. 다시 말해 메모리 시스템(1000)의 온도가 허용 온도에 근접하거나 또는 초과하게 되면 메모리 시스템(1000)의 성능을 감소시켜 메모리 시스템(1000)의 온도를 하강시킬 수 있다. 이를 통상적으로 성능 스로틀링(throttling) 또는 열적 스로틀링이라고 한다.
도 5는 본 발명의 다른 실시예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 시스템(1000)에 포함된 메모리 컨트롤러(1200)는 전력 소비 측정부(1201) 및 성능 스로틀링 제어부(1202)를 포함할 수 있다.
전력 소비 측정부(1201)는 메모리 시스템(1000)의 전력 소비량을 측정하도록 구성될 수 있다. 예시적으로 전력 소비 측정부(1201)는 일정 시간 주기(time period)로 메모리 시스템(1000)의 전력 소비량을 측정하도록 구성될 수 있다. 메모리 시스템(1000)의 전력 소비량은 전류 소모량을 측정하여 수행될 수 있고, 또는 메모리 시스템(1000)의 발열량, 즉 온도를 측정하여 수행될 수도 있다.
성능 스로틀링 제어부(1202)는 전력 소비 측정부(1201)에 의해 측정된 메모리 시스템(1000)의 전력 소비량 또는 온도에 기초하여 메모리 시스템(1000)의 성능을 제어하도록 구성될 수 있다. 예시적으로 성능 스로틀링 제어부(1202)는 메모리 시스템(1000)의 전력 소비량 또는 온도가 일정 수준 이상으로 상승한 경우 메모리 시스템(1000)의 성능을 저하시켜 메모리 시스템(1000)의 전력 소비량 또는 온도를 하강시킬 수 있다. 또한 성능 스로틀링 제어부(1202)는 전력 소비 측정부(1201)에 의해 측정된 메모리 시스템(1000)의 전력 소비량 또는 온도가 일정 수준 이하로 하강한 때 메모리 시스템(1000)의 성능을 다시 상승시킬 수 있다. 이러한 동작을 통해 전력 소비 측정부(1201)와 성능 스로틀링 제어부(1202)는 메모리 시스템(1000)의 발열 또는 온도를 일정 수준 이하로 제어되도록 메모리 시스템(1000)의 성능을 과도하게 올라가지 않도록 제어하고 또한 메모리 시스템(1000)의 성능이 필요 이하로 낮아지지 않도록 관리할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 컨트롤러(1200)의 전력 소비 측정부(1201’)는 타이머(1203) 및 온도 측정부(1204)를 포함할 수 있다. 또한 메모리 컨트롤러(1200)의 성능 스로틀링 제어부(1202)는 활성 다이 수 제어부(1205)를 포함할 수 있다.
타이머(1203)는 메모리 시스템(1200) 내에서 시계의 역할을 수행할 수 있다. 타이머(1203)는 일정한 시간 주기로 온도 측정부(1204)에 온도 측정 실행 신호를 송신할 수 있다. 예시적으로 타이머(1203)가 온도 측정부(1204)에 온도 측정 실행 신호를 송신하는 시간 주기는 A초일 수 있다. 여기서 A는 양의 유리수(positive rational number)일 수 있다.
온도 측정부(1204)는 메모리 시스템(1000)의 온도를 측정하도록 구성될 수 있다. 상술한 바와 같이 메모리 시스템(1000)의 성능이 상승하면 발열량이 증가하고, 결과적으로 메모리 시스템(1000)의 온도가 상승할 수 있다. 온도 측정부(1204)는 이러한 메모리 시스템(1000)의 온도 변화를 측정할 수 있다. 또한 온도 측정부(1204)는 메모리 시스템(1000)의 온도가 허용 온도에 근접했을 때 또는 허용 온도를 초과했을 때 메모리 시스템(1000)의 성능을 제어하기 위한 성능 스로틀링 실행 신호를 출력할 수 있다. 다른 예시로서 온도 측정부(1204)는 메모리 시스템(1000)의 온도를 측정하고, 온도 구간별로 상이한 성능 스로틀링 실행 신호를 출력할 수 있다. 예시적으로 온도 측정부(1204)는 메모리 시스템(1000)의 온도가 제1 구간에 포함된 때 성능 증가 신호를 출력할 수 있다. 온도 측정부(1204)는 메모리 시스템(1000)의 온도가 제1 구간 보다 높은 제2 구간에 포함된 때 성능 유지 신호를 출력할 수 있다. 또한 온도 측정부(1204)는 메모리 시스템(1000)의 온도가 제2 구간 보다 높은 제3 구간에 포함된 때 성능 감소 신호를 출력할 수 있다.
온도 측정부(1204)는 메모리 시스템(1000)의 온도에 기초하여 메모리 시스템(1000)의 목표 성능을 도출하고, 도출된 목표 성능에 기초한 성능 스로틀링 실행 신호를 출력할 수 있다. 예시적으로 메모리 시스템의 최대 성능을 100 이라고 가정할 때, 현재 성능이 80인 경우, 메모리 시스템(1000)의 온도가 허용 온도 대비 10% 높을 때 온도 측정부(1204)는 현재 성능 보다 10% 낮은 72에 대응하는 목표 성능을 도출하고, 도출된 목표 성능에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 다른 예시로서 메모리 시스템의 최대 성능을 100 이라고 가정할 때, 현재 성능이 60인 경우, 메모리 시스템(1000)의 온도가 허용 온도 대비 10% 낮을 때 온도 측정부(1204)는 현재 성능 보다 10% 높은 66에 대응하는 목표 성능을 도출하고, 도출된 목표 성능에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다.
온도 측정부(1204)는 타이머(1203)에 의해 제어될 수 있다. 즉 온도 측정부(1204)는 타이머(1203)로부터 온도 측정 실행 신호를 수신한 때 이에 응답하여 온도 측정 동작을 수행할 수 있다. 다시 말해 온도 측정부(1204)는 타이머(1203)로부터 온도 측정 실행 신호를 수신한 때 온도 측정 동작을 수행하고, 측정된 온도에 기초하여 목표 성능을 도출하고, 도출된 목표 성능에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 예를 들어 타이머(1203)가 1초 간격으로 온도 측정 실행 신호를 발신하는 경우, 온도 측정부(1204)는 1초 간격으로 온도 측정 동작을 수행하고, 측정된 온도에 기초하여 목표 성능을 도출하고, 도출된 목표 성능에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 즉 이 경우 온도 측정부(1204)는 1초 간격으로 성능 스로틀링 실행 신호를 출력할 수 있다.
활성 다이 수 제어부(1205)는 메모리 시스템(1000) 내에서 동시에 다시 말해 병렬적으로 동작하는 활성화된(active) 메모리 장치(1100)의 수를 제어할 수 있다. 메모리 시스템(1000) 내에서 동시에 동작하는 활성화된 메모리 장치(1100)의 수가 증가하면 메모리 시스템(1000)의 성능은 증가하나 발열량이 증가하고 결과적으로 메모리 시스템(1000)의 온도가 증가할 수 있다. 또한 메모리 시스템(1000) 내에서 동시에 동작하는 활성화된 메모리 장치(1100)의 수가 감소하면 메모리 시스템(1000)의 성능은 감소하나 발열량이 감소하고 결과적으로 메모리 시스템(1000)의 온도가 감소할 수 있다. 활성 다이 수 제어부(1205)는 메모리 시스템(1000) 내에서 동시에 동작하는 활성화된 메모리 장치(1100)의 수를 제어하여 메모리 시스템(1000)의 성능을 제어하고 결과적으로 메모리 시스템(1000)의 온도를 제어할 수 있다. 통상적으로 각각의 메모리 장치(1100)는 메모리 다이(die)라고도 부를 수 있다.
예시적으로 메모리 시스템(1000)이 4개의 채널로 구성되고, 각 채널마다 하나의 웨이를 구성하고 있는 경우, 메모리 시스템(1000) 내에서 동시에 동작할 수 있는 활성화된 메모리 장치(1100), 즉 활성 메모리 다이의 수는 최대 4개일 수 있다. 이러한 경우 메모리 시스템(1000)은 동시에 동작하는 활성화된 메모리 장치(1100)의 수가 4개인 때 최대의 성능으로 동작할 수 있다. 다시 말해 동시에 동작하는 활성화된 메모리 장치(1100)의 수가 4개인 때 메모리 시스템(1000)에서 최대의 발열량이 발생할 수 있다.
메모리 장치(1100)는 리드, 프로그램 또는 소거 동작을 수행할 수 있다. 메모리 장치(1100)의 발열량은 리드 동작, 프로그램 동작 및 소거 동작 각각에 대해 상이할 수 있다. 다시 말해 메모리 시스템(1000) 내에서 동시에 동작하는 메모리 장치(1100)의 수가 동일한 경우에도 각각의 메모리 장치(1100)가 수행하는 동작에 따라 발열량은 상이할 수 있고, 결과적으로 메모리 시스템(1000)의 온도는 상이할 수 있다. 또한 메모리 시스템(1000)의 온도는 외부 온도에 영향을 받을 수 있다. 예시적으로 메모리 시스템(1000) 내에서 동시에 동작하는 메모리 장치(1100)의 수가 동일한 경우에도 주위 온도가 매우 낮은 환경에서 동작하는 경우 대비 주위 온도가 매우 높은 환경에서 동작할 때 메모리 시스템(1000)의 온도가 더 높을 수 있다.
예시적으로 메모리 시스템(1000)이 4개의 채널로 구성되고, 각 채널마다 8개의 웨이를 구성하고 있는 경우, 메모리 시스템(1000) 내에서 동시에 동작할 수 있는 활성화된 메모리 장치(1100)의 수는 채널의 수와 웨이의 수를 곱한 수, 즉 최대 16개 일 수 있다. 이러한 경우 활성 다이 수 제어부(1205)는 동시에 동작하는 활성화된 메모리 장치(1100)의 수를 제어하기 위하여 활성화된 채널의 수를 감소시거나 증가시킬 수도 있고, 활성화된 웨이의 수를 감소시키거나 증가시킬 수도 있다.
활성 다이 수 제어부(1205)는 온도 측정부(1204)의 제어에 응답하여 동작할 수 있다. 다시 말해 활성 다이 수 제어부(1205)는 온도 측정부(1204)로부터 수신된 성능 스로틀링 실행 신호에 응답하여 메모리 시스템(1000) 내에서 동시에 동작하는 메모리 다이의 수를 제어하는 동작을 개시할 수 있다. 예시적으로 타이머(1203)는 일정 시간 주기로 온도 측정 실행 신호를 출력하고, 온도 측정부(1204)는 타이머(1203)로부터 출력된 온도 측정 실행 신호에 응답하여 메모리 시스템(1000)의 온도 측정 동작을 수행할 수 있다. 또한 온도 측정부(1204)는 메모리 시스템(1000)의 온도 측정 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 활성 다이 수 제어부(1205)는 온도 측정부(1204)로부터 출력된 성능 스로틀링 실행 신호에 응답하여 메모리 시스템(1000) 내의 동시에 동작하는 활성화된 메모리 다이의 수를 제어할 수 있다. 예시적으로 타이머(1203)가 1초 간력으로 온도 측정 실행 신호를 출력할 경우, 온도 측정부(1204)는 1초 간격으로 온도를 측정하고 그 결과에 기초하여 1초 간격으로 성능 스로틀링 실행 신호를 출력할 수 있다. 결과적으로 활성 다이 수 제어부(1205)는 1초 간격으로 메모리 시스템(1000)의 활성 다이의 수를 가변하는 동작을 수행할 수 있는 것이다.
다른 예시로서 활성 다이 수 제어부(1205)는 온도 측정부(1204)의 온도 측정 시간 주기 보다 더 짧은 시간 간격으로 메모리 시스템(1000) 내의 동시에 동작하는 활성 메모리 다이의 수를 가변하는 동작을 수행할 수 있다. 예시적으로 활성 다이 수 제어부(1205)는 온도 측정부(1204)로부터 1초 간격으로 성능 스로틀링 실행 신호를 수신한 경우, 활성 다이 수 제어부(1205)는 온도 측정부(1204)로부터 다음 성능 스로틀링 실행 신호를 수신하기 전의 1초 시간 내에서 활성 메모리 다이의 수를 가변하는 동작을 다수번 수행할 수 있다. 이에 대해서는 하기에 자세히 설명하기로 한다.
도 7은 메모리 시스템의 활성 메모리 다이의 수와 성능과의 관계를 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 시스템(1000) 내에서 동시에 동작할 수 있는 활성화된 메모리 다이의 수가 최대 4개인 경우, 메모리 시스템(1000) 내에서 동시에 동작하는 활성화된 메모리 다이의 수는 최소 0개 내지 최대 4개일 수 있다. 도 7은 메모리 시스템(1000) 내에서 동시에 동작할 수 있는 활성화된 메모리 다이의 수와 성능 비율(Performance Ratio)의 관계를 나타낸 것이다. 예시 적으로 메모리 시스템(1000) 내 동시에 동작하는 활성 메모리 다이의 수가 4개인 때(이를 제4 그룹(G4)라고 부를 수 있다), 메모리 시스템(1000)은 최대의 성능, 즉 100%의 성능을 발휘할 수 있다. 또한 메모리 시스템(1000) 내 동시에 동작하는 활성 메모리 다이의 수가 3개인 때(이를 제3 그룹(G3)라고 부를 수 있다), 메모리 시스템(1000)은 75%의 성능을 발휘할 수 있고, 메모리 시스템(1000) 내 동시에 동작하는 활성 메모리 다이의 수가 2개인 때(이를 제2 그룹(G2)라고 부를 수 있다), 50%의 성능을 발휘할 수 있다. 또한 메모리 시스템(1000) 내 동시에 동작하는 활성 메모리 다이의 수가 1개인 때(이를 제1 그룹(G1)라고 부를 수 있다) 메모리 시스템(1000)은 25%의 성능을 발휘할 수 있고, 메모리 시스템(1000) 내 동시에 동작하는 활성 메모리 다이의 수가 0개인 때(이를 비활성 그룹(G0)라고 부를 수 있다), 0%의 성능을 발휘할 수 있다. 결과적으로 동시에 동작하는 활성 메모리 다이의 수가 증가할수록 메모리 시스템(1000)의 성능은 최대 성능, 즉 100%에 근접하게 된다. 이러한 활성화된 메모리 다이의 수와 성능과의 관계 수치는 하나의 예시로서 실제 동작에 있어서는 차이가 발생할 수 있다.
도 8은 본 발명의 실시예에 따른 성능 스로틀링 방법을 설명하기 위한 도면이다.
도 8은 예시적으로 메모리 시스템(1000) 내에서 동시에 동작가능한 활성 메모리 다이의 수가 최대 4개인 경우에 대해 활성 메모리 다이의 수를 가변하여 메모리 시스템(1000)의 성능을 제어하고, 결과적으로 메모리 시스템(1000)의 온도를 제어하는 동작을 나타낸다. 상술한 바와 같이 온도 측정부(1204)는 타이머(1203)의 제어를 받아 일정 시간 주기로 메모리 시스템(1000)의 온도를 측정하고, 그 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 또한 활성 다이 수 제어부(1205)는 온도 측정부(1204)로부터 출력된 성능 스로틀링 실행 신호에 응답하여 메모리 시스템(1000) 내의 동시에 동작하는 활성화된 메모리 다이의 수를 제어할 수 있다. 이때 온도 측정부(1204)로부터 성능 스로틀링 실행 신호가 출력되는 하나의 시간 주기를 섹션(Section)이라고 부를 수 있다. 다시 말해 활성 다이 수 제어부(1205)는 섹션마다 메모리 시스템(1000) 내에서 동시에 동작하는 활성 메모리 다이의 수를 가변할 수 있다.
예시적으로 동시에 동작 가능한 활성 메모리 다이의 수가 최대 4개인 메모리 시스템(1000)에서, 제1 섹션(S1) 동안 동시에 동작하는 활성 메모리 다이의 수가 2개인 경우, 이때의 성능 비율은 상술한 바와 같이 최대 성능 대비 50%일 수 있다. 이때 제1 섹션(S1)이 종료하는 시점에 온도 측정부(1204)는 다시 온도를 측정하고 그 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 이때 온도 측정부(1204)에 의한 온도 측정 결과가 기준 온도 대비 낮은 때 성능 스로틀링 실행 신호는 성능을 더 상승시키라는 신호일 수 있다. 또는 이때의 성능 스로틀링 실행 신호는 메모리 시스템(1000)이 75%의 목표 성능으로 동작하도록 하는 신호일 수 있다. 이 경우 활성 다이 수 제어부(1205)는 온도 측정부(1204)에 의해 출력된 성능 스로틀링 실행 신호에 응답하여 성능을 더 높이도록 활성화된 메모리 다이의 수를 가변할 수 있고, 결과적으로 활성 메모리 다이의 수를 3개로 설정할 수 있다. 그 결과 제2 섹션(S2) 동안 메모리 시스템(1000)에서 동시에 동작하는 활성 메모리 다이의 수는 3개로 조절될 수 있다.
제2 섹션(S2)이 종료하는 시점에 온도 측정부(1204)는 다시 온도를 측정하고 그 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 이때 온도 측정부(1204)에 의한 온도 측정 결과가 기준 온도 대비 낮은 때 성능 스로틀링 실행 신호는 성능을 더 상승시키라는 신호일 수 있다. 이때의 성능 스로틀링 실행 신호는 메모리 시스템(1000)이 100%의 목표 성능으로 동작하도록 하는 신호일 수 있다. 이 경우 활성 다이 수 제어부(1205)는 온도 측정부(1204)에 의해 출력된 성능 스로틀링 실행 신호에 응답하여 성능을 더 높이도록 활성화된 메모리 다이의 수를 가변할 수 있고, 결과적으로 활성 메모리 다이의 수를 4개로 설정할 수 있다. 그 결과 제3 섹션(S3) 동안 메모리 시스템(1000)에서 동시에 동작하는 활성 메모리 다이의 수는 4개로 조절될 수 있다.
제3 섹션(S3)이 종료하는 시점에 온도 측정부(1204)는 다시 온도를 측정하고 그 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 이때 온도 측정부(1204)에 의한 온도 측정 결과가 기준 온도 대비 높은 때 성능 스로틀링 실행 신호는 성능을 하강시키라는 신호일 수 있다. 이때의 성능 스로틀링 실행 신호는 메모리 시스템(1000)이 75%의 목표 성능으로 동작하도록 하는 신호일 수 있다. 이 경우 활성 다이 수 제어부(1205)는 온도 측정부(1204)에 의해 출력된 성능 스로틀링 실행 신호에 응답하여 성능을 낮추도록 활성화된 메모리 다이의 수를 가변할 수 있고, 결과적으로 활성 메모리 다이의 수를 3개로 설정할 수 있다. 그 결과 제4 섹션(S4) 동안 메모리 시스템(1000)에서 동시에 동작하는 활성 메모리 다이의 수는 3개로 조절될 수 있다.
제4 섹션(S4)이 종료하는 시점에 온도 측정부(1204)는 다시 온도를 측정하고 그 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 이때 온도 측정부(1204)에 의한 온도 측정 결과가 기준 온도 대비 낮은 때 성능 스로틀링 실행 신호는 성능을 더 상승시키라는 신호일 수 있다. 이때의 성능 스로틀링 실행 신호는 메모리 시스템(1000)이 100%의 목표 성능으로 동작하도록 하는 신호일 수 있다. 이 경우 활성 다이 수 제어부(1205)는 온도 측정부(1204)에 의해 출력된 성능 스로틀링 실행 신호에 응답하여 성능을 더 높이도록 활성화된 메모리 다이의 수를 가변할 수 있고, 결과적으로 활성 메모리 다이의 수를 4개로 설정할 수 있다. 그 결과 제3 섹션(S3) 동안 메모리 시스템(1000)에서 동시에 동작하는 활성 메모리 다이의 수는 4개로 조절될 수 있다.
상술한 바와 같이 활성 다이 수 제어부(1205)는 온도 측정부(1204)의 온도 측정 시간 주기 마다 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 수행할 수 있다. 다시 말해 온도 측정부(1204)의 온도 측정 주기가 1초인 경우, 활성 다이 수 제어부(1205)는 1초 주기로 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 수행할 수 있다.
도 9는 도 8의 성능 스로틀링 방법을 보다 상세하게 설명하기 위한 도면이다.
도 9를 참조하면, 온도 측정부(1204)가 메모리 시스템(1000)의 온도를 측정하고, 측정된 온도에 기초하여 목표 성능을 도출할 수 있다. 예시적으로 도출된 목표 성능이 75%일 수 있고, 온도 측정부(1204)는 도출된 목표 성능에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 이때 활성 다이 수 제어부(1205)는 온도 측정부(1204)에 의해 출력된 성능 스로틀링 실행 신호에 기초하여 활성 메모리 다이의 수를 제3 그룹으로 설정할 수 있다. 활성 다이 수 제어부(1205)가 활성 메모리 다이의 수를 제3 그룹으로 설정할 경우 75%의 성능을 나타내게 되어 메모리 시스템(1000)의 실제 성능은 목표 성능과 동일할 수 있다.
다른 예시로서 온도 측정부(1204)에 의해 도출된 목표 성능이 62%로 50%와 75% 사이의 값인 경우 활성 다이 수 제어부(1205)는 활성 메모리 다이의 수를 제2 그룹 또는 제3 그룹 중 어느 하나로 설정할 수 있다. 활성 다이 수 제어부(1205)가 활성 메모리 다이의 수를 제2 그룹으로 설정할 경우 메모리 시스템(1000)은 50%의 성능을 나타내게 되어 목표 성능 대비 12% 가량 더 낮은 성능을 나타낼 수 있다. 또한 활성 다이 수 제어부(1205)가 활성 메모리 다이의 수를 제3 그룹으로 설정할 경우 메모리 시스템(1000)은 75%의 성능을 나타내게 되어 목표 성능 대비 13% 가량 더 높은 성능을 나타낼 수 있다.
도 10은 본 발명의 다른 실시예에 따른 성능 스로틀링 방법을 설명하기 위한 도면이다.
도 10은 다른 예시로서 메모리 시스템(1000) 내에서 동시에 동작 가능한 활성 메모리 다이의 수가 최대 4개인 경우, 활성 메모리 다이의 수를 가변하여 메모리 시스템(1000)의 성능을 제어하고, 결과적으로 메모리 시스템(1000)의 온도를 제어하는 동작을 나타낸다. 도 10을 참조하면, 활성 다이 수 제어부(1205)는 온도 측정부(1204)의 온도 측정 시간 주기 보다 더 짧은 시간 간격으로, 다시 말해 하나의 섹션 내에서 다수 번에 걸쳐 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 수행할 수 있다. 예시적으로 온도 측정부(1204)의 온도 측정 주기가 1초인 경우, 활성 다이 수 제어부(1205)는 1초 보다 더 짧은 시간 간격으로 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 수행할 수 있다.
제2 섹션(S2)이 종료하는 시점에 온도 측정부(1204)는 다시 온도를 측정하고 그 결과에 기초하여 성능 스로틀링 실행 신호를 출력할 수 있다. 이때 온도 측정부(1204)에 의한 온도 측정 결과 메모리 시스템(1000)의 목표 성능을 30%로 설정할 수 있다. 상술한 바와 같이 메모리 시스템(1000)의 활성 메모리 다이의 수가 제1 그룹인 때 메모리 시스템(1000)의 성능 비율은 25%이고, 메모리 시스템(1000)의 활성 메모리 다이의 수가 제2 그룹인 때 메모리 시스템(1000)의 성능 비율은 50%라 할 수 있다. 다시 말해 목표 성능이 30%인 경우 메모리 시스템(1000)의 활성 메모리 다이의 수는 제1 그룹과 제2 그룹 사이의 어떤 값이어야 한다. 이를 구현하기 위하여 제3 섹션 동안 성능 비율이 25%에 해당하는 제1 그룹(즉 활성 메모리 다이의 수가 1개인 경우)과 성능 비율이 50%에 해당하는 제2 그룹(즉 활성 메모리 다이의 수가 2개인 경우)을 적절히 분배하여 메모리 시스템(1000)을 동작시킬 수 있다. 즉 메모리 시스템(1000)이 성능 비율이 25%에 해당하는 제1 그룹과 성능 비율이 50%에 해당하는 제2 그룹이 4:1의 비율로 동작하도록 설정한다면 제3 섹션 동안 평균적인 성능 비율이 30%일 수 있다. 다시 말해 목표 성능이 상기 활성 메모리 다이의 수가 N(N은 0 이상의 정수)개인 경우의 목표 성능 보다 크고 상기 활성 메모리 다이의 수가 (N+1)개인 경우의 목표 성능 보다 작은 때, 상기 활성 다이 수 제어부는 상기 목표 성능에 기초하여 상기 시간 주기 내 상기 활성 메모리 다이의 수가 N개가 되도록 제어하는 시간과 상기 활성 메모리 다이의 수를 (N+1)개가 되도록 제어하는 시간의 비율을 결정하는 것이다.
상술한 바와 같이 메모리 시스템(1000)이 정밀한 성능 비율로 동작하도록 제어하기 위해서 활성 다이 수 제어부(1205)는 온도 측정부(1204)의 온도 측정 주기 보다 더 짧은 시간 간격으로, 다시 말해 하나의 섹션 내에서 다수 번에 걸쳐 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 수행할 수 있다. 또한 활성 다이 수 제어부(1205)가 하나의 섹션 내에서 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 더 높은 빈도로 수행할수록 메모리 시스템(1000)의 성능을 더 정밀하게 제어할 수 있다.
예시적으로 활성 다이 수 제어부(1205)가 하나의 섹션 내에서 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 20회 수행할 수 있는 경우, 제3 섹션에서 메모리 시스템(1000)은 성능 비율이 25%에 해당하는 제1 그룹과 성능 비율이 50%에 해당하는 제2 그룹을 4:1의 비율로 동작하도록 제어할 수 있다. 즉, 메모리 시스템(100)은 제1 그룹이 16회 먼저 동작하고 이어서 제2 그룹이 4회 동작하도록 제어할 수 있다. 이 경우 제3 섹션 전체 평균 성능은 30%에 근접할 수 있다. 그러나 제3 섹션의 초기에는 메모리 시스템(1000)이 목표 성능 대비 낮은 성능으로 동작하고, 제3 섹션의 후기에는 메모리 시스템(1000)이 목표 성능 대비 높은 성능으로 동작할 수 있다.
다른 예시로서 활성 다이 수 제어부(1205)가 하나의 섹션 내에서 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 20회 수행할 수 있는 경우, 제 3 섹션에서 메모리 시스템(1000)은 성능 비율이 25%에 해당하는 제1 그룹과 성능 비율이 50%에 해당하는 제2 그룹을 4:1의 비율로 동작하도록 제어할 수 있다. 즉, 메모리 시스템(100)은 제1 그룹 및 제2 그룹이 제3 섹션 내에서 균등하게 분포하여 동작하도록 제어할 수 있다. 예시적으로 메모리 시스템(100)이 제1 그룹으로 4회 동작한 후 제2 그룹으로 1회 동작하고, 이어서 제1 그룹으로 4회 동작하고 다시 이어서 제2 그룹으로 1회 동작할 수 있다. 후자의 예시의 경우 전자의 예시 대비 성능 분산이 더 정밀하게 이루어지고 제3 섹션 내 전체적으로 메모리 시스템(1000)의 성능이 목표 성능과 유사할 수 있다. 결과적으로 메모리 시스템(1000)의 온도가 더 정밀하게 제어될 수 있다.
다시 말해서 하나의 섹션 내에서 목표 성능이 주어졌을 때, 서로 상이한 다수의 그룹들은 주어진 비율을 만족시키는 조건에서 섹션 내에서 전체적으로 균등하도록 분포되도록 제어될 수 있다. 즉, 목표 성능이 상기 활성 메모리 다이의 수가 N(N은 0 이상의 정수)개인 경우의 목표 성능 보다 크고 상기 활성 메모리 다이의 수가 (N+1)개인 경우의 목표 성능 보다 작은 때, 상기 활성 다이 수 제어부(1205)는 상기 목표 성능에 기초하여 상기 시간 주기 내 상기 활성 메모리 다이의 수가 N개가 되도록 제어하는 시간과 상기 활성 메모리 다이의 수를 (N+1)개가 되도록 제어하는 시간의 비율을 결정할 수 있다.
예시적으로 온도 측정 시간 주기는 1초일 수 있고, 1초 간 메모리 시스템(1000)은 다수의 프로그램, 리드 또는 소거 동작을 수행할 수 있다. 예를 들어 온도 측정 시간 주기인 1초 간 1000회의 리드 동작과 100회의 프로그램 동작이 발생하는 경우, 활성 다이 수 제어부(1205)는 메모리 시스템(1000)내 활성 다이의 수를 가변하는 동작을 수십 내지 수백회 수행할 수 있다. 다시 말해 도 10을 통해 설명한 활성 다이 수를 가변하는 방법은 매우 정밀한 목표 성능에 대해서도 동작 가능할 수 있다.
활성 다이 수 제어부(1205)는 메모리 장치(1100)에 리드, 프로그램 또는 소거 커맨드를 송신하는 것을 제어하여 하나의 섹션 내에서 메모리 시스템(1000)의 활성 메모리 다이의 수를 가변하는 동작을 다수번 수행할 수 있다. 예시적으로 활성 다이 수 제어부(1205)는 활성화된 메모리 장치(1100)의 감소시키는 동작을 수행할 경우, 메모리 장치(1100)에 리드, 프로그램 또는 소거 커맨드를 송신하는 것을 지연시킬 수 있다. 즉 활성 다이 수 제어부(1205)는 활성화된 메모리 장치(1100)의 감소시키는 동작을 수행할 경우, 제1 채널에 연결된 메모리 장치(1100)의 리드, 프로그램 또는 소거 동작이 종료 후 제2 채널에 연결된 메모리 장치(1100)에 연결된 메모리 장치(1100)에 리드, 프로그램 또는 소거 커맨드를 인가하여 동시에 동작하는 메모리 장치(1100)의 수를 제어할 수 있다.
도 11은 도 10의 성능 스로틀링 방법을 보다 상세하게 설명하기 위한 도면이다.
도 11을 참조하면, 온도 측정부(1204)가 메모리 시스템(1000)의 온도를 측정하고, 측정된 온도에 기초하여 목표 성능을 도출할 수 있다. 예시적으로 도출된 목표 성능이 65%로 50%와 75% 사이의 값인 경우, 도 10을 통해 설명한 활성 다이 수 제어부(1205)는 온도 측정 시간 주기 내에서 활성 메모리 다이의 수를 제2 그룹 또는 제3 그룹을 교대로 설정할 수 있다. 활성 다이 수 제어부(1205)가 활성 메모리 다이의 수를 제2 그룹으로 설정할 경우 50%의 성능을 나타내게 되어 메모리 시스템(1000)은 목표 성능 대비 15% 가량 더 낮은 성능으로 동작하게 된다. 또한 활성 다이 수 제어부(1205)가 활성 메모리 다이의 수를 제3 그룹으로 설정할 경우 75%의 성능을 나타내게 되어 메모리 시스템(1000)은 목표 성능 대비 10% 가량 더 높은 성능으로 동작하게 된다. 활성 다이 수 제어부(1205)는 하나의 온도 측정 시간 주기 내에서 65%의 목표 성능이 나타나도록 하기 위하여 활성 메모리 다이의 수를 제2 그룹과 제3 그룹을 적절히 섞어서 설정할 수 있다. 다시 말해 활성 다이 수 제어부(1205)는 하나의 온도 측정 시간 주기 내에서 평균적으로 65%에 가까운 성능을 나타내기 위하여 제2 그룹과 제3 그룹을 2:3의 비율로 설정하여 메모리 시스템(1000)을 동작하도록 할 수 있다. 또한 활성 다이 수 제어부(1205)는 하나의 온도 측정 시간 주기 내에서 평균적으로 65%에 가까운 성능을 나타내기 위하여 제2 그룹과 제3 그룹을 2:3의 비율로 설정하되 주어진 시간 주기, 즉 섹션 내에서 전체적으로 균등하게 분포하도록 설정할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 성능 스로틀링 방법을 설명하기 위한 흐름도이다.
도 12를 참조하면, 메모리 시스템(1000)은 온도에 기초하여 성능을 제어하는 동작을 수행할 수 있다.
온도에 따라 성능을 제어하는 메모리 시스템(1000)의 동작 방법은 먼저 일정 시간 주기로 온도를 측정하는 단계(S101)를 포함할 수 있다. 또한 상기 온도 측정 결과에 기초하여 상기 일정 시간 주기로 목표 성능을 도출하는 단계(S102)를 수행할 수 있다. 단계 S101 내지 단계 S102는 도 5의 전력 소비 측정부(1201) 또는 도 6의 타이머(1203) 및 온도 측정부(1204)에 의해 수행될 수 있다. 다음으로 상기 목표 성능에 기초하여 상기 일정 시간 주기 내에서 활성 메모리 다이의 수를 다수번 가변하는 동작을 수행하는 단계(S103)를 수행할 수 있다. 단계 S103은 도 5의 성능 스로틀링 제어부(1202) 또는 도 6의 활성 다이 수 제어부(1205)에 의해 수행될 수 있다.
또한 목표 성능에 기초하여 상기 일정 시간 주기 내에서 활성 메모리 다이의 수를 다수번 가변하는 동작을 수행하는 단계(S103)는 메모리 다이들에 연결된 다수의 채널들의 일부를 비활성화 시키는 동작 또는 상기 시간 주기 내 상기 활성 메모리 다이의 수가 N(N은 0 이상의 정수)개인 경우와 상기 활성 메모리 다이의 수가 (N+1)개인 경우를 일정 비율로 교번하여 동작하도록 제어하는 단계를 포함할 수 있다. 이때 활성 메모리 다이의 수가 N개인 경우와 상기 활성 메모리 다이의 수가 (N+1)개인 경우가 상기 시간 주기 내 전체적으로 균등하게 분포하도록 제어할 수 있다.
도 13은 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 반도체 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 5 내지 도 6에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 14는 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 5 내지 도 6에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 15는 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 반도체 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 5 내지 도 6에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 16은 도 5 내지 도 6에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설기 위한 도면이다.
도 16을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 반도체 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 5 내지 도 6에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 메모리 장치
1200: 메모리 컨트롤러 100: 메모리 셀 어레이
200: 주변 회로들 300: 제어 로직

Claims (20)

  1. 메모리 컨트롤러; 및
    다수의 채널들을 통해 상기 메모리 컨트롤러에 연결된 다수의 메모리 장치들을 포함하고,
    상기 메모리 컨트롤러는,
    일정한 시간 주기로 메모리 시스템의 전력 소비량을 측정하고, 상기 측정된 전력 소비량에 기초하여 제1 신호 생성하도록 구성된 전력 소비 측정부; 및
    상기 제1 신호에 응답하여 상기 메모리 시스템의 성능을 가변하는 동작을 수행하도록 구성된 성능 스로틀링 제어부를 포함하고,
    상기 성능 스로틀링 제어부는 상기 시간 주기 내에서 상기 메모리 시스템의 성능을 가변하는 동작을 다수번 수행하도록 구성된 것을 특징으로 하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 시스템의 성능을 가변하는 동작은 상기 메모리 장치들 중 활성 메모리 장치들의 수를 가변하는 동작을 포함하는 것을 특징으로 하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 제1 신호는 상기 메모리 시스템의 목표 성능을 나타내는 것을 특징으로 하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 성능 스로틀링 제어부는 상기 제1 신호에 응답하여 상기 시간 주기 내에서 상기 메모리 장치들 중 활성 메모리 장치들의 수를 가변하는 동작을 다수번 수행하도록 구성된 것을 특징으로 하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 목표 성능이 상기 메모리 장치들 중 활성 메모리 장치들의 수가 N(N 0 이상의 정수)개인 경우의 목표 성능 보다 크고 상기 활성 메모리 장치들의 수가 (N+1)개인 경우의 목표 성능 보다 작은 때, 상기 성능 스로틀링 제어부는, 상기 시간 주기 내 제1 시간 동안 상기 활성 메모리 장치들의 수가 N개가 되도록 제어하고, 상기 시간 주기 내 제2 시간 동안 상기 활성 메모리 장치들의 수가 (N+1)개가 되도록 제어하도록 구성된 것을 특징으로 하는 메모리 시스템.
  6. 제1항에 있어서,
    성능 스로틀링 제어부는 상기 메모리 장치들에 커맨드를 인가하는 동작을 지연시켜 상기 메모리 시스템의 성능을 가변하는 동작을 수행하도록 구성된 것을 특징으로 하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 전력 소비 측정부는 타이머를 포함하고,
    상기 타이머는 상기 일정 시간 주기로 제2 신호를 생성하고,
    상기 온도 측정부는 상기 제2 신호에 응답하여 상기 메모리 시스템의 온도를 측정하도록 구성된 것을 특징으로 하는 메모리 시스템.
  8. 제2항에 있어서,
    상기 활성 메모리 장치들의 수를 가변하는 동작은 상기 다수의 채널들 중 일부를 비활성화 시키는 동작을 포함하는 것을 특징으로 하는 메모리 시스템.
  9. 메모리 컨트롤러; 및
    다수의 채널들을 통해 상기 메모리 컨트롤러에 연결된 다수의 메모리 다이들을 포함하고,
    상기 메모리 컨트롤러는,
    일정한 시간 주기로 메모리 시스템의 온도를 측정하고 이에 기초하여 상기 메모리 시스템의 목표 성능을 도출하도록 구성된 온도 측정부; 및
    상기 목표 성능에 응답하여 상기 메모리 다이들 중 활성 메모리 다이들의 수를 가변하는 동작을 수행하도록 구성된 활성 다이 수 제어부를 포함하고,
    상기 활성 다이 수 제어부는 상기 시간 주기 내에서 상기 활성 메모리 다이들의 수를 가변하는 동작을 다수번 수행하도록 구성된 것을 특징으로 하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 활성 다이 수 제어부는 상기 시간 주기 동안의 상기 메모리 시스템의 성능이 상기 목표 성능 대비 높은 경우, 상기 시간 주기에 이어 수행되는 다음 시간 주기 동안 상기 활성 메모리 다이들의 수를 감소시키도록 구성된 것을 특징으로 하는 메모리 시스템.
  11. 제9항에 있어서,
    상기 목표 성능이 상기 활성 메모리 다이들의 수가 N(N은 0 이상의 정수)개인 경우의 목표 성능 보다 크고 상기 활성 메모리 다이들의 수가 (N+1)개인 경우의 목표 성능 보다 작은 때, 상기 활성 다이 수 제어부는 상기 시간 주기 내 제1 시간 동안 상기 활성 메모리 다이들의 수가 N개가 되도록 제어하고, 상기 시간 주기 내 제2 시간 동안 상기 활성 메모리 다이들의 수를 (N+1)개가 되도록 제어하는 것을 특징으로 하는 메모리 시스템.
  12. 제10항에 있어서,
    상기 메모리 컨트롤러는 상기 일정 시간 주기로 온도 측정 실행 신호를 생성하도록 구성된 타이머를 포함하고,
    상기 온도 측정부는 상기 온도 측정 실행 신호에 응답하여 상기 메모리 시스템의 상기 목표 성능을 도출하도록 구성된 것을 특징으로 하는 메모리 시스템.
  13. 제9항에 있어서,
    상기 활성 메모리 다이들의 수를 가변하는 동작은 상기 다수의 채널들의 일부를 비활성화 시키는 동작을 포함하는 것을 특징으로 하는 메모리 시스템.
  14. 제9항에 있어서,
    상기 목표 성능이 상기 활성 메모리 다이들의 수가 N(N은 0 이상의 정수)개인 경우의 목표 성능 보다 크고 상기 활성 메모리 다이들의 수가 (N+1)개인 경우의 목표 성능 보다 작은 때, 상기 활성 다이 수 제어부는 상기 목표 성능에 기초하여 상기 시간 주기 내 상기 활성 메모리 다이들의 수가 N개가 되도록 제어하는 시간과 상기 활성 메모리 다이들의 수를 (N+1)개가 되도록 제어하는 시간의 비율을 결정하는 것을 특징으로 하는 메모리 시스템.
  15. 제9항에 있어서,
    상기 활성 다이 수 제어부는 상기 메모리 다이들에 커맨드를 인가하는 동작을 지연시켜 상기 활성 메모리 다이들의 수를 가변하는 동작을 수행하도록 구성된 것을 특징으로 하는 메모리 시스템.
  16. 일정 시간 주기로 온도를 측정하는 단계;
    상기 온도 측정 결과에 기초하여 상기 일정 시간 주기로 목표 성능을 도출하는 단계; 및
    상기 목표 성능에 기초하여 활성 메모리 다이들의 수를 제어하는 동작을 수행하는 단계를 포함하고,
    상기 활성 메모리 다이들의 수를 제어하는 동작은 상기 시간 주기 내에서 다수번 수행되는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 목표 성능이 현재 성능 대비 낮은 때, 상기 활성 메모리 다이들의 수를 제어하는 동작은 상기 활성 메모리 다이들의 수를 감소시키는 동작을 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  18. 제16항에 있어서,
    상기 목표 성능이 상기 활성 메모리 다이들의 수가 N(N은 0 이상의 정수)개인 경우의 목표 성능 보다 크고 상기 활성 메모리 다이들의 수가 (N+1)개인 경우의 목표 성능 보다 작은 때, 상기 시간 주기 내 제1 시간 동안 상기 활성 메모리 다이들의 수가 N개가 되고, 상기 시간 주기 내 제2 시간 동안 상기 활성 메모리 다이들의 수가 (N+1)개가 되는 것을 것을 특징으로 하는 메모리 시스템의 동작 방법.
  19. 제16항에 있어서,
    상기 활성 메모리 다이들의 수를 제어하는 동작은 상기 활성 메모리 다이들에 연결된 다수의 채널들의 일부를 비활성화 시키는 동작을 포함하는 것을 특징으로 하는 메모리 시스템.
  20. 제16항에 있어서,
    상기 활성 메모리 다이들의 수를 제어하는 동작은 상기 목표 성능에 기초하여 상기 시간 주기 내 상기 활성 메모리 다이들의 수가 N(N은 0 이상의 정수)개인 경우와 상기 활성 메모리 다이들의 수가 (N+1)개인 경우가 일정 비율로 교번하여 동작하는 단계를 포함하고,
    상기 활성 메모리 다이들의 수가 N개인 경우와 상기 활성 메모리 다이들의 수가 (N+1)개인 경우가 상기 시간 주기 내 전체적으로 균등하게 분포하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
KR1020170090345A 2017-07-17 2017-07-17 메모리 시스템 및 그것의 동작 방법 KR102462385B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170090345A KR102462385B1 (ko) 2017-07-17 2017-07-17 메모리 시스템 및 그것의 동작 방법
TW107104820A TWI766946B (zh) 2017-07-17 2018-02-09 記憶體系統及其操作方法
US15/893,790 US10318211B2 (en) 2017-07-17 2018-02-12 Memory system and method of operating the same
CN201810186786.9A CN109273029B (zh) 2017-07-17 2018-03-07 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170090345A KR102462385B1 (ko) 2017-07-17 2017-07-17 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190008679A true KR20190008679A (ko) 2019-01-25
KR102462385B1 KR102462385B1 (ko) 2022-11-04

Family

ID=64999658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170090345A KR102462385B1 (ko) 2017-07-17 2017-07-17 메모리 시스템 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10318211B2 (ko)
KR (1) KR102462385B1 (ko)
CN (1) CN109273029B (ko)
TW (1) TWI766946B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023075074A1 (ko) * 2021-10-25 2023-05-04 삼성전자 주식회사 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드
US11842073B2 (en) 2020-08-06 2023-12-12 SK Hynix Inc. Memory controller and operating method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481016B2 (en) * 2018-03-02 2022-10-25 Samsung Electronics Co., Ltd. Method and apparatus for self-regulating power usage and power consumption in ethernet SSD storage systems
US11500439B2 (en) 2018-03-02 2022-11-15 Samsung Electronics Co., Ltd. Method and apparatus for performing power analytics of a storage system
KR20210016203A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 스토리지 장치의 동작 방법, 및 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템의 동작 방법
JP7381269B2 (ja) * 2019-09-20 2023-11-15 キオクシア株式会社 ストレージコントローラ、ストレージ装置及びストレージ装置の制御方法
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20210107411A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 반도체 패키지 테스트 방법, 반도체 패키지 테스트 장치 및 반도체 패키지
JP2021174302A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 メモリデバイス、および温度センサのキャリブレーション方法
CN112988083B (zh) * 2021-05-19 2021-08-03 四川省商投信息技术有限责任公司 一种冷数据的存储方法和系统
KR102440364B1 (ko) * 2021-08-27 2022-09-05 삼성전자주식회사 성능 조정 동작을 수행하는 메모리 시스템
CN114627955B (zh) * 2022-05-06 2022-10-28 长鑫存储技术有限公司 功耗测试方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130070188A (ko) * 2011-12-19 2013-06-27 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
JP2014232540A (ja) * 2010-06-29 2014-12-11 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR20150120213A (ko) * 2014-04-17 2015-10-27 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR101692316B1 (ko) * 2016-04-15 2017-01-03 임병천 전력량 제어 장치, 그 장치를 구비한 수배전 및 분전반

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7724602B2 (en) * 2007-07-10 2010-05-25 International Business Machines Corporation Memory controller with programmable regression model for power control
CN101430923B (zh) * 2007-11-06 2013-07-24 威刚科技股份有限公司 固态半导体储存装置及其应用系统与控制组件
KR101573723B1 (ko) * 2009-05-13 2015-12-03 삼성전자주식회사 적응적으로 메모리 채널의 신호 강도를 조정하는 데이터 저장 장치 및 그것의 설정 방법
CN101620883B (zh) * 2009-07-29 2014-07-09 无锡中星微电子有限公司 一种dram运行频率调整系统及方法
US8873316B2 (en) * 2012-07-25 2014-10-28 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
KR20140107890A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법
KR20150121562A (ko) * 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
KR102347179B1 (ko) 2015-05-22 2022-01-04 삼성전자주식회사 비휘발성 저장 장치의 온도 제어 방법
US9639128B2 (en) * 2015-08-04 2017-05-02 Qualcomm Incorporated System and method for thermoelectric memory temperature control
US10599349B2 (en) 2015-09-11 2020-03-24 Samsung Electronics Co., Ltd. Method and apparatus of dynamic parallelism for controlling power consumption of SSDs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232540A (ja) * 2010-06-29 2014-12-11 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR20130070188A (ko) * 2011-12-19 2013-06-27 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR20150120213A (ko) * 2014-04-17 2015-10-27 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR101692316B1 (ko) * 2016-04-15 2017-01-03 임병천 전력량 제어 장치, 그 장치를 구비한 수배전 및 분전반

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842073B2 (en) 2020-08-06 2023-12-12 SK Hynix Inc. Memory controller and operating method thereof
WO2023075074A1 (ko) * 2021-10-25 2023-05-04 삼성전자 주식회사 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드

Also Published As

Publication number Publication date
TW201909172A (zh) 2019-03-01
US20190018611A1 (en) 2019-01-17
CN109273029A (zh) 2019-01-25
US10318211B2 (en) 2019-06-11
CN109273029B (zh) 2022-07-26
TWI766946B (zh) 2022-06-11
KR102462385B1 (ko) 2022-11-04

Similar Documents

Publication Publication Date Title
KR102462385B1 (ko) 메모리 시스템 및 그것의 동작 방법
US8627037B2 (en) Memory system having nonvolatile semiconductor storage devices
CN111009275B (zh) 存储器装置和存储器装置的操作方法
US10956060B2 (en) Memory system dynamically allocating memory spaces and method of operating the same
KR102603245B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20180080838A (ko) 메모리 장치 및 이의 동작 방법
US10818360B2 (en) Memory device, memory system including the memory device
KR102396741B1 (ko) 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR20190064017A (ko) 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법
KR20190029014A (ko) 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
US11442664B2 (en) Memory system and method of operating the same
TW201705145A (zh) 半導體記憶體裝置及其操作方法
KR20190043860A (ko) 메모리 시스템 및 이의 동작 방법
KR20200050673A (ko) 메모리 장치 및 그것의 동작 방법
KR102350644B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US20190258593A1 (en) Memory controller and operating method thereof
US20150113213A1 (en) Resistive memory device, operating method thereof, and system having the same
KR20210087247A (ko) 메모리 시스템 및 이의 동작 방법
KR102409798B1 (ko) 메모리 시스템 및 그것의 동작 방법
JP2020013626A (ja) メモリシステム
KR102461751B1 (ko) 메모리 장치 및 이의 동작 방법
US20160062688A1 (en) Flash memory device, flash memory system, and operating method
US20230420056A1 (en) Memory device and method of operating the memory device
US10923201B2 (en) Memory device and method of operating the memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)