CN109273029B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109273029B
CN109273029B CN201810186786.9A CN201810186786A CN109273029B CN 109273029 B CN109273029 B CN 109273029B CN 201810186786 A CN201810186786 A CN 201810186786A CN 109273029 B CN109273029 B CN 109273029B
Authority
CN
China
Prior art keywords
memory
memory system
active
performance
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810186786.9A
Other languages
English (en)
Other versions
CN109273029A (zh
Inventor
金敏基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109273029A publication Critical patent/CN109273029A/zh
Application granted granted Critical
Publication of CN109273029B publication Critical patent/CN109273029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本发明提供一种存储器系统及其操作方法。存储器系统可包括：存储器控制器；以及通过多个通道联接到存储器控制器的多个存储器装置。存储器控制器可包括：功耗测量单元，其被配置成以预定时间段的间隔测量存储器系统的功耗并基于所测量的功耗生成第一信号；以及性能调节控制单元，其被配置成响应于第一信号执行改变存储器系统的性能的操作。性能调节控制单元可被配置成在预定时间段内多次执行改变存储器系统的性能的操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年7月17日提交的申请号为10-2017-0090345的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种存储器系统。特别地，实施例涉及一种能够优化地控制其性能和温度的存储器系统。
背景技术
半导体存储器装置可被分为易失性半导体存储器装置和非易失性半导体存储器装置。易失性半导体存储器装置的优点在于可高速执行读取操作和写入操作，而其劣势在于当电力供应中断时会丢失所存储的信息。相反地，即使电力供应中断，非易失性半导体存储器装置也可保持存储在其中的信息。因此，非易失性半导体存储器装置被用于存储无论是否供电都需被保持的信息。
非易失性半导体存储器装置的示例可包括掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)等。
非易失性半导体存储器装置的示例可包括闪速存储器装置。闪速存储器装置已被广泛地用作诸如以下的电子装置的音频和视频数据存储介质：计算机、移动电话、个人数字助理(PDA)、数码相机、便携式摄像机、录音机、MP3播放器、手持式个人计算机(PC)、游戏机、传真机、扫描仪和打印机。
近来，随着对高集成度存储器装置的需求增加，多个位存储在单个存储器单元中的多位闪速存储器装置已经普及。
当前的非易失性存储器系统通常配备有性能调节功能。该性能调节功能降低存储器系统的性能，以降低存储器系统的功耗或降低存储器系统的温度。该功能主要用于使存储器系统保护其系统本身不超过表示允许功耗的功率阈值。
然而，性能调节功能可能会偶尔成为过度劣化存储器系统的性能的因素。
发明内容
本公开的各个实施例涉及一种存储器系统及操作该存储器系统的方法，其可以优化存储器系统的温度和性能。
本公开的实施例可提供一种存储器系统。存储器系统可包括存储器控制器和通过多个通道联接到存储器控制器的多个存储器装置，其中存储器控制器可包括：功耗测量单元，其被配置成以预定时间段的间隔测量存储器系统的功耗并基于所测量的功耗生成第一信号；以及性能调节控制单元，其被配置成响应于第一信号执行改变存储器系统的性能的操作，其中性能调节控制单元被配置成在预定时间段内多次执行改变存储器系统的性能的操作。
本公开的实施例可提供一种存储器系统。存储器系统可包括存储器控制器和通过多个通道联接到存储器控制器的多个存储器管芯，其中存储器控制器可包括：温度测量单元，其被配置成以预定时间段的间隔测量存储器系统的温度并基于所测量的温度来调整存储器系统的目标性能；以及激活管芯数量控制单元，其被配置成响应于目标性能来执行改变存储器管芯之中的激活存储器管芯的数量的操作。激活管芯数量控制单元可被配置成在预定时间段内多次执行改变激活存储器管芯的数量的操作。
本公开的实施例可提供一种操作存储器系统的方法。方法可包括以预定时间段的间隔测量温度，基于温度测量的结果以预定时间段的间隔调整目标性能，以及基于目标性能执行控制激活存储器管芯的数量的操作，其中控制激活存储器管芯的数量的操作在预定时间段内被执行多次。
本公开的实施例可提供一种包括一个或多个存储器管芯的存储器系统的操作方法。方法可包括：在第一时间段，一次或多次地测量存储器系统的功耗和温度；以及在第二时间段，基于测量通过选择性地使存储器管芯中的每一个激活或不激活来调整存储器管芯的性能，其中第二时间段与第一时间段相同或比第一时间段短。
附图说明
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出图1的存储器装置的示图。
图3是示出根据本公开的实施例的存储器系统的示图。
图4是描述根据存储器系统的温度升高的性能调节的示图。
图5是示出根据本公开的实施例的存储器控制器的示图。
图6是示出根据本公开的实施例的存储器控制器的示图。
图7是描述激活存储器管芯的数量与存储器系统的性能之间的关系的示图。
图8是示出根据本公开的实施例的性能调节方法的示图。
图9是更详细地示出图8的性能调节方法的示图。
图10是示出根据本公开的实施例的性能调节方法的示图。
图11是更详细地示出图10的性能调节方法的示图。
图12是示出根据本公开的实施例的性能调节方法的流程图。
图13是示出包括图5或图6的存储器控制器的存储器系统的实施例的示图。
图14是示出包括图5或图6的存储器控制器的存储器系统的实施例的示图。
图15是示出包括图5或图6的存储器控制器的存储器系统的实施例的示图。
图16是示出包括图5或图6的存储器控制器的存储器系统的实施例的示图。
具体实施方式
现在将参照附图在下文中更全面地描述示例性实施例；然而，其可以不同的形式来实施，并且不应被解释为限于在此阐述的实施例。相反地，提供这些实施例以便使本公开彻底且充分，并且将示例性实施例的范围全面地传达给本领域的技术人员。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可以夸大比例。
本文使用的术语仅是以描述特定实施例为目的，并不旨在限制本发明。
将理解的是，当元件被称为“联接”或“连接”到特定元件时，其可直接联接或连接到该特定元件，或者可间接联接或连接到该特定元件，其间存在中间元件。在说明书中，除非在上下文中具体指出相反的描述，否则当一个元件被称为“包括”或“包含”一个部件时，其不排除其它部件，而可进一步包括其它部件。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。可在没有一些或全部这些具体细节的情况下实施本发明。在其它情况下，为了不使本发明被不必要地模糊，未详细地描述公知的进程结构和/或进程。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是示出根据本公开的实施例的存储器系统1000的示图。
参照图1，存储器系统1000可包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可使用诸如以下的接口协议与存储器系统1000进行通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。另外，被提供用于主机2000与存储器系统1000之间的数据通信的接口协议不限于上述示例，并且可以是诸如以下的接口协议：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或电子集成驱动器(IDE)。
存储器控制器1200可控制存储器系统1000的整体操作，并且可控制主机2000与存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。进一步地，存储器控制器1200可存储包括在存储器装置1100中的主存储块和子存储块的信息，并且可选择存储器装置1100，使得根据为编程操作而加载的数据量而对主存储块或子存储块执行编程操作。在实施例中，存储器装置1100的示例可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率SDRAM(GDDR SDRAM)、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)或闪速存储器。
存储器装置1100可在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。
图2是示出图1的存储器装置1100的示图。
参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100还可包括外围电路200，其执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，控制逻辑300在存储器控制器(例如，图1的1200)的控制下控制外围电路200。
存储器单元阵列100可包括多个存储块MB1至MBk(其中k为正整数)。本地线LL和位线BL1至BLn(其中n为正整数)可联接到存储块MB1至MBk中的每一个。例如，本地线LL可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。进一步地，本地线LL可包括布置在第一选择线和字线之间以及布置在第二选择线和字线之间的虚拟线。此处，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。例如，本地线LL可包括字线、漏极选择线、源极选择线以及源极线。例如，本地线LL可进一步包括虚拟线。例如，本地线LL可进一步包括管线。本地线LL可分别联接到存储块MB1至MBk，位线BL1至BLn可共同联接到存储块MB1至MBk。存储块MB1至MBk可被实施成二维(2D)或三维(3D)结构。例如，具有2D结构的存储块110中的存储器单元可被水平地布置在衬底上。例如，具有3D结构的存储块110中的存储器单元可被垂直地堆叠在衬底上。
外围电路200可在控制逻辑300的控制下对在存储块之中选择的存储块执行编程操作、读取操作或擦除操作。例如，在控制逻辑300的控制下，外围电路200可将验证电压和通过电压提供给第一选择线、第二选择线和字线，可选择性地使第一选择线、第二选择线和字线放电，并且可验证联接到从字线之中选择的字线的存储器单元。例如，外围电路200可包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和感测电路260。
电压生成电路210可响应于操作信号OP_CMD生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。进一步地，电压生成电路210可响应于操作信号OP_CMD选择性地使本地线LL放电。例如，在控制逻辑300的控制下，电压生成电路210可生成编程电压、验证电压、通过电压、开启电压、读取电压、擦除电压、源极线电压等。
行解码器220可响应于行地址RADD将操作电压Vop传输到联接到在存储块之中选择的存储块的本地线LL。
页面缓冲器组230可包括联接到位线BL1至BLn的多个页面缓冲器PB1至PBn。页面缓冲器PB1至PBn可响应于页面缓冲器控制信号PBSIGNALS进行操作。例如，在读取操作或验证操作期间，页面缓冲器PB1至PBn可临时存储通过位线BL1至BLn接收的数据，或者可感测位线BL1至BLn的电压或电流。
列解码器240可响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可通过数据线DL与页面缓冲器PB1至PBn交换数据，或者可通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从存储器控制器(未示出)接收的命令CMD和地址ADD传输到控制逻辑300，或者可与列解码器240交换数据DATA。
在读取操作或验证操作期间，感测电路260可响应于使能位VRY_BIT<#>生成参考电流，并且可通过将从页面缓冲器组230接收的感测电压VPB与基于参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
控制逻辑300可通过响应于命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和使能位VRY_BIT<#>来控制外围电路200。进一步地，控制逻辑300可响应于通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。
在存储器装置1100的操作中，每一个存储块110可以是进行擦除操作的单位。换言之，包括在单个存储块110中的多个存储器单元可被同时擦除，而不能被选择性地擦除。
图3是示出根据本公开的实施例的存储器系统1000的示图。存储器系统1000可包括存储器控制器1200和通过多个通道CH1到CHk联接到存储器控制器1200的多个存储器装置1100。
参照图3，存储器控制器1200可通过多个通道CH1至CHk与多个存储器装置1100通信。通道CH1至CHk中的每一个可联接到一个或多个存储器装置1100。进一步地，联接到不同通道的存储器装置1100可彼此独立地进行操作。换言之，联接到第一通道CH1的存储器装置1100和联接到第二通道CH2的存储器装置1100可彼此独立地进行操作。例如，存储器控制器1200可在通过第一通道CH1与联接到第一通道CH1的存储器装置1100交换数据或命令的同时，通过与第一通道CH1并行的第二通道CH2与联接到第二通道CH2的存储器装置1100交换数据或命令。进一步地，当联接到第一通道CH1的存储器装置1100执行编程操作时，联接到第二通道CH2的存储器装置1100可执行读取操作。
多个通道CH1至CHk中的每一个可联接到多个存储器装置1100。此处，联接到单个通道的多个存储器装置1100可分别配置不同的路。在实施例中，N个存储器装置1100可联接到单个通道，并且各个存储器装置1100可配置不同的路。也就是说，第一至第N存储器装置1100可联接到第一通道CH1，其中第一存储器装置1100可配置第一路Way1，第二存储器装置1100可配置第二路Way2，第N存储器装置1100可配置第N路WayN。进一步地，与图3的配置不同，两个或更多个存储器装置1100可配置单个路。
因为联接到第一通道CH1的第一至第N存储器装置1100共享通道，所以它们可以顺序地但非同时地与存储器控制器1200交换数据或命令。换言之，当存储器控制器1200通过第一通道CH1向配置第一通道CH1的第一路Way1的第一存储器装置1100传输数据时，配置第一通道CH1的第二路Way2至第N路WayN的第二至第N存储器装置1100不能通过第一通道CH1与存储器控制器1200交换数据或命令。也就是说，当共享第一通道CH1的第一至第N存储器装置1100中的任何一个占用第一通道CH1时，联接到第一通道CH1的其它存储器装置1100不能使用第一通道CH1。
例如，联接到第一通道CH1的第一至第N存储器装置1100可同时执行编程操作。换言之，存储器控制器1200可顺序地将编程命令分别传输到联接到第一通道CH1的第一至第N存储器装置1100，并且联接到第一通道CH1的第一至第N存储器装置1100响应于编程命令在内部分别执行编程操作。通过第一至第N存储器装置1100分别执行的内部编程操作可彼此并行地执行。
配置第一通道CH1的第一路Way1的第一存储器装置1100和配置第二通道CH2的第一路Way1的第一存储器装置1100可彼此独立地与存储器控制器1200通信。换言之，存储器控制器1200可在通过第一通道CH1与配置第一通道CH1的第一路Way1的第一存储器装置1100交换数据的同时，通过第二通道CH2与配置第二通道CH2的第一路Way1的第一存储器装置1100交换数据。
在示例中，当单个路被分配给每一个通道时，存储器系统1000中同时可操作的存储器装置1100的最大数量可与通道的数量相同。在另一示例中，当多个路被分配给每一个通道时，可同时操作的存储器装置1100的数量与通过将存储器系统1000中的路的数量乘以通道的数量而获得的数量相同。
图4是描述根据存储器系统1000的温度升高的性能调节的示图。
参照图4，随着存储器系统1000的功耗或性能增加，热生成量增加，因此存储器系统1000的温度升高。此处，随着存储器系统1000的温度升高到预定水平或更高，在存储器系统1000的操作中可能发生错误。因此，需要将存储器系统1000的温度控制为小于预定水平。
存储器系统1000可测量存储器系统1000的温度，然后当作为测量的结果，存储器系统1000的温度接近或超过允许温度时，可降低存储器系统1000的功耗或性能。
存储器系统1000的功耗与存储器系统1000的性能成正比。换言之，随着存储器系统1000的性能提高，存储器系统1000的功耗可增加。因此，存储器系统1000的温度控制可通过控制存储器系统1000的性能来执行。换言之，当存储器系统1000的温度接近或超过允许温度时，存储器系统1000的温度可通过降低存储器系统1000的性能来降低。这通常被称为性能调节或热量调节。
图5是示出图1的存储器控制器1200的示图。
参照图5，存储器控制器1200可包括功耗测量单元1201和性能调节控制单元1202。
功耗测量单元1201可测量存储器系统1000的功耗。在实施例中，功耗测量单元1201可以预定时间段的间隔来测量存储器系统1000的功耗。功耗测量单元1201可通过测量电流消耗或通过测量存储器系统1000产生的热量即存储器系统1000的温度来测量存储器系统1000的功耗。
性能调节控制单元1202可基于所测量的存储器系统1000的功耗或温度来控制存储器系统1000的性能。在示例中，当存储器系统1000的功耗或温度升高到预定水平或更高时，性能调节控制单元1202可通过降低存储器系统1000的性能来降低存储器系统1000的功耗或温度。此外，当存储器系统1000的功耗或温度降低到小于预定水平时，性能调节控制单元1202可提高存储器系统1000的性能。通过这种操作，功耗测量单元1201和性能调节控制单元1202可控制存储器系统1000的性能，使得其不会过度增加以便将存储器系统1000的热生成量或温度控制为小于预定水平，并且可管理存储器系统1000的性能，使得其不会降低到小于所需水平。
图6是示出图1的存储器控制器1200的实施例的示图。
参照图6，存储器控制器1200中的功耗测量单元1201可包括定时器1203和温度测量单元1204。进一步地，存储器控制器1200中的性能调节控制单元1202可包括激活管芯数量控制单元1205。
定时器1203可用作存储器系统1000中的计时器。定时器1203可以预定时间段的间隔将温度测量执行信号传输至温度测量单元1204。例如，定时器1203将温度测量执行信号传输至温度测量单元1204的时间段可以是“A”秒。此处，“A”可以是正有理数。
温度测量单元1204可测量存储器系统1000的温度。如上所述，当存储器系统1000的性能增加时，热生成量也增加，从而存储器系统1000的温度可能因此升高。温度测量单元1204可测量存储器系统1000的这种温度变化。进一步地，当存储器系统1000的温度接近或高于允许温度时，温度测量单元1204可输出用于控制存储器系统1000的性能的性能调节执行信号。在另一示例中，温度测量单元1204可测量存储器系统1000的温度，并且可输出用于各个温度间隔的各种性能调节执行信号。在实施例中，当存储器系统1000的温度落入第一间隔内时，温度测量单元1204可输出性能增加信号。当存储器系统1000的温度落入比第一间隔高的第二间隔内时，温度测量单元1204可输出性能保持信号。进一步地，当存储器系统1000的温度落入比第二间隔高的第三间隔内时，温度测量单元1204可输出性能减小信号。
温度测量单元1204可基于存储器系统1000的温度来调整存储器系统1000的目标性能，并且可基于调整后的目标性能输出性能调节执行信号。例如，假设存储器系统的最大性能为100并且当前性能为80，如果存储器系统1000的温度比允许温度高10％，则温度测量单元1204可调整对应于比当前性能低10％的72的目标性能，并且可基于调整后的目标性能输出性能调节执行信号。在另一示例中，假设存储器系统的最大性能为100并且当前性能为60，如果存储器系统1000的温度比允许温度低10％，则温度测量单元1204可调整对应于比当前性能高10％的66的目标性能，并且可基于调整后的目标性能输出性能调节执行信号。
温度测量单元1204可通过定时器1203控制。也就是说，当从定时器1203接收到温度测量执行信号时，温度测量单元1204可响应于温度测量执行信号执行温度测量操作。换言之，温度测量单元1204可在从定时器1203接收到温度测量执行信号时执行温度测量操作，可基于所测量的温度来调整目标性能，并且可基于调整后的目标性能输出性能调节执行信号。例如，当定时器1203以1秒的间隔发送温度测量执行信号时，温度测量单元1204可以1秒的间隔执行温度测量操作，基于所测量的温度来调整目标性能，并且基于调整后的目标性能来输出性能调节执行信号。也就是说，温度测量单元1204可以1秒的间隔输出性能调节执行信号。
激活管芯数量控制单元1205可控制存储器系统1000中同时操作，即并行操作的激活存储器装置1100的数量。当存储器系统1000中同时操作的激活存储器装置1100的数量增加时，存储器系统1000的性能可能增加，而热生成量也增加，从而存储器系统1000的温度可能因此升高。相反地，当存储器系统1000中同时操作的激活存储器装置1100的数量减少时，存储器系统1000的性能降低，而热生成量也减少，从而存储器系统1000的温度可能因此降低。激活管芯数量控制单元1205可通过控制存储器系统1000中同时操作的激活存储器装置1100的数量来控制存储器系统1000的性能，从而控制存储器系统1000的温度。通常，每一个存储器装置1100也可被称为“存储器管芯”。
在实施例中，当存储器系统1000包括四个通道，并且每一个通道配置单个路时，存储器系统1000中同时可操作的激活存储器装置1100，即激活存储器管芯的最大数量可以是4。在这种情况下，当同时操作的激活存储器装置1100的数量为4时，存储器系统1000可以最大性能操作。换言之，当同时操作的激活存储器装置1100的数量为4时，存储器系统1000可产生最大热量。
每一个存储器装置1100可执行读取操作、编程操作或擦除操作。对于读取操作、编程操作和擦除操作，存储器装置1100产生的热量可彼此不同。也就是说，即使在存储器系统1000中同时操作的存储器装置1100的数量相同的情况下，热生成量可根据每一个存储器装置1100所执行的操作而不同，因此存储器系统1000的温度可能不同。进一步地，存储器系统1000的温度可能受外部温度影响。例如，即使存储器系统1000中同时操作的存储器装置1100的数量相同，当存储器装置在周边温度非常高的环境中工作时的存储器系统1000的温度可能高于当存储器装置在周边温度非常低的环境中工作时的存储器系统1000的温度。
在实施例中，当存储器系统1000包括四个通道，并且每一个通道配置八个路时，存储器系统1000中同时可操作的激活存储器装置1100的数量可以是通过将通道的数量乘以路的数量所获得的数量，即最大值32。此处，激活管芯数量控制单元1205可减少或增加激活通道的数量，或者可减少或增加激活路的数量，以便控制同时操作的激活存储器装置1100的数量。
激活管芯数量控制单元1205可在温度测量单元1204的控制下操作。换言之，激活管芯数量控制单元1205可响应于从温度测量单元1204接收到的性能调节执行信号来开始控制存储器系统1000中同时操作的存储器管芯的数量的操作。例如，定时器1203可以预定时间段的间隔输出温度测量执行信号，并且温度测量单元1204可响应于从定时器1203输出的温度测量执行信号来对存储器系统1000执行温度测量操作。进一步地，温度测量单元1204可基于对存储器系统1000的温度测量结果来输出性能调节执行信号。激活管芯数量控制单元1205可响应于从温度测量单元1204输出的性能调节执行信号来控制存储器系统1000中同时操作的激活存储器管芯的数量。在示例中，当定时器1203以1秒的间隔输出温度测量执行信号时，温度测量单元1204可以1秒的间隔测量温度，并且可基于测量结果以1秒的间隔输出性能调节执行信号。因此，激活管芯数量控制单元1205可以1秒的间隔执行改变存储器系统1000中激活管芯的数量的操作。
在另一示例中，激活管芯数量控制单元1205可以比温度测量单元1204的温度测量时间段短的时间段间隔执行改变存储器系统1000中同时操作的激活存储器管芯的数量的操作。例如，当以1秒的间隔从温度测量单元1204接收到性能调节执行信号时，激活管芯数量控制单元1205可在从温度测量单元1204接收到随后的性能调节执行信号之前的一秒的时间内多次执行改变激活存储器管芯的数量的操作。该操作将在下面详细描述。
图7是描述激活存储器管芯的数量与存储器系统1000的性能之间的关系的示图。
参照图7，例如，当存储器系统1000中同时可操作的激活存储器管芯的最大数量为4时，存储器系统1000中同时操作的激活存储器管芯的数量可处于从最小0至最大4的范围内。图7示出了存储器系统1000中同时可操作的激活存储器管芯的数量与存储器系统1000的性能比之间的关系。例如，当存储器系统1000中同时操作的激活存储器管芯的数量为4(以下称为“第四组G4”)时，存储器系统1000可表现出最大性能，即100％的性能。进一步地，当存储器系统1000中同时操作的激活存储器管芯的数量为3(以下称为“第三组G3”)时，存储器系统1000可表现出75％的性能。当存储器系统1000中同时操作的激活存储器管芯的数量为2(以下称为“第二组G2”)时，存储器系统1000可表现出50％的性能。此外，当存储器系统1000中同时操作的激活存储器管芯的数量为1(以下称为“第一组G1”)时，存储器系统1000可表现出25％的性能。当存储器系统1000中同时操作的激活存储器管芯的数量为0(以下称为“未激活组G0”)时，存储器系统1000可表现出0％的性能。因此，随着同时操作的激活存储器管芯的数量增加，存储器系统1000的性能可接近最大性能，即100％。表示激活存储器管芯的数量与性能之间的关系的值仅为示例，其可在实际操作中变化。
图8是示出根据本公开的实施例的性能调节方法的示图。
图8示出了以下操作：在存储器系统1000中同时可操作的激活存储器管芯的最大数量为4的情况下，通过改变激活存储器管芯的数量来控制存储器系统1000的性能，从而控制存储器系统1000的温度。如上所述，温度测量单元1204可在定时器1203的控制下以预定时间段的间隔测量存储器系统1000的温度，并且可基于测量结果输出性能调节执行信号。进一步地，激活管芯数量控制单元1205可响应于从温度测量单元1204输出的性能调节执行信号来控制存储器系统1000中同时操作的激活存储器管芯的数量。在这种情况下，期间从温度测量单元1204输出性能调节执行信号的单个时间段可被称为“区段”。换言之，激活管芯数量控制单元1205可针对每一个区段改变存储器系统1000中同时操作的激活存储器管芯的数量。
在同时可操作的激活存储器管芯的最大数量为4的存储器系统1000的实施例中，如上所述，当在第一区段S1同时操作的激活存储器管芯的数量为2时，与最大性能相比，此时的性能比可以是50％。此处，在第一区段S1终止的时间，温度测量单元1204可再次测量温度，并且可基于测量结果输出性能调节执行信号。此时，当通过温度测量单元1204进行的温度测量的结果小于参考温度时，性能调节执行信号可以是用于进一步提高性能的信号。可选地，此时的性能调节执行信号可以是使存储器系统1000以75％的目标性能操作的信号。在这种情况下，激活管芯数量控制单元1205可改变激活存储器管芯的数量，使得性能响应于从温度测量单元1204输出的性能调节执行信号而进一步提高，并且可因此将激活存储器管芯的数量设置为3。因此，在第二区段S2存储器系统1000中同时操作的激活存储器管芯的数量可被调整为3。
在第二区段S2终止的时间，温度测量单元1204可再次测量温度，并且可基于测量结果输出性能调节执行信号。此处，当通过温度测量单元1204进行的温度测量的结果小于参考温度时，性能调节执行信号可以是用于进一步提高性能的信号。此时的性能调节执行信号可以是使存储器系统1000以100％的目标性能操作的信号。在这种情况下，激活管芯数量控制单元1205可改变激活存储器管芯的数量，使得性能响应于从温度测量单元1204输出的性能调节执行信号而进一步提高，并且可因此将激活存储器管芯的数量设置为4。因此，在第三区段S3存储器系统1000中同时操作的激活存储器管芯的数量可被调整为4。
在第三区段S3终止的时间，温度测量单元1204可再次测量温度，并且可基于测量结果输出性能调节执行信号。此处，当通过温度测量单元1204进行的温度测量的结果大于参考温度时，性能调节执行信号可以是用于降低性能的信号。此时的性能调节执行信号可以是使存储器系统1000以75％的目标性能操作的信号。在这种情况下，激活管芯数量控制单元1205可改变激活存储器管芯的数量，使得性能响应于从温度测量单元1204输出的性能调节执行信号而进一步降低，并且可因此将激活存储器管芯的数量设置为3。因此，在第四区段S4存储器系统1000中同时操作的激活存储器管芯的数量可被调整为3。
在第四区段S4终止的时间，温度测量单元1204可再次测量温度，并且可基于测量结果输出性能调节执行信号。此处，当通过温度测量单元1204进行的温度测量的结果小于参考温度时，性能调节执行信号可以是用于进一步提高性能的信号。此时的性能调节执行信号可以是使存储器系统1000以100％的目标性能操作的信号。在这种情况下，激活管芯数量控制单元1205可改变激活存储器管芯的数量，使得性能响应于从温度测量单元1204输出的性能调节执行信号而进一步提高，并且可因此将激活存储器管芯的数量设置为4。因此，在第五区段S5存储器系统1000中同时操作的激活存储器管芯的数量可被调整为4。
如上所述，激活管芯数量控制单元1205可以温度测量单元1204的温度测量时间段的间隔来执行改变存储器系统1000中激活存储器管芯的数量的操作。换言之，当温度测量单元1204的温度测量时间段为1秒时，激活管芯数量控制单元1205可以1秒的间隔执行改变存储器系统1000中激活存储器管芯的数量的操作。
图9是更详细地示出图8的性能调节方法的示图。
参照图9，温度测量单元1204可测量存储器系统1000的温度，并且可基于所测量的温度来调整目标性能。在示例中，调整后的目标性能为75％，并且温度测量单元1204可基于调整后的目标性能输出性能调节执行信号。此处，激活管芯数量控制单元1205可基于从温度测量单元1204输出的性能调节执行信号将激活存储器管芯的数量设置成第三组G3。当激活管芯数量控制单元1205将激活存储器管芯的数量设置成第三组G3时，其可表现出75％的性能，并且因此存储器系统1000的实际性能可与目标性能相同。
在另一示例中，当通过温度测量单元1204调整的目标性能为处于50％和75％之间的值62％时，激活管芯数量控制单元1205可将激活存储器管芯的数量设置成第二组G2和第三组G3中的任何一个。当激活管芯数量控制单元1205将激活存储器管芯的数量设置成第二组G2时，存储器系统1000可表现出50％的性能，其比目标性能低12％。此外，当激活管芯数量控制单元1205将激活存储器管芯的数量设置成第三组G3时，存储器系统1000可表现出75％的性能，其比目标性能高13％。
图10是示出根据本公开的实施例的性能调节方法的示图。
图10示出了以下操作：在存储器系统1000中同时可操作的激活存储器管芯的最大数量为4的情况下，通过改变激活存储器管芯的数量来控制存储器系统1000的性能，从而控制存储器系统1000的温度。参照图10，激活管芯数量控制单元1205可以比温度测量单元1204的温度测量时间段短的时间段间隔执行改变存储器系统1000中激活存储器管芯的数量的操作，即在一个区段内执行多次。在示例中，当温度测量单元1204的温度测量时间段为1秒时，激活管芯数量控制单元1205可以小于1秒的时间段间隔执行改变存储器系统1000中激活存储器管芯的数量的操作。
在第二区段S2终止的时间点，温度测量单元1204可再次测量温度，并且可基于测量结果输出性能调节执行信号。此处，作为通过温度测量单元1204进行的温度测量的结果，存储器系统1000的目标性能可被设置为30％。如上所述，当存储器系统1000中激活存储器管芯的数量为第一组G1时，存储器系统1000的性能比可以是25％，而当存储器系统1000中激活存储器管芯的数量为第二组G2时，存储器系统1000的性能比可以是50％。换言之，当目标性能为30％时，存储器系统1000中激活存储器管芯的数量应当是处于第一组G1和第二组G2之间的某一值。为了实现该操作，存储器系统1000可通过在第三区段S3适当地分配性能比为25％的第一组G1(即，激活存储器管芯的数量为1的情况)和性能比为50％的第二组G2(即，激活存储器管芯的数量为2的情况)来进行操作。也就是说，如果存储器系统1000被设置成性能比为25％的第一组G1和性能比为50％的第二组G2以4:1的比率进行操作，则在第三区段S3，存储器系统1000可表现出30％的平均性能比。换言之，如果设置的目标性能大于当激活存储器管芯的数量为N(其中N为0或更大的整数)时给定的目标性能，并且小于当激活存储器管芯的数量为(N+1)时给定的目标性能，则激活管芯数量控制单元1205可基于设置的目标性能来确定在时间段内激活存储器管芯的数量被控制为N的时间和激活存储器管芯的数量被控制为(N+1)的时间的比率。
如上所述，为了控制存储器系统1000以精确的性能比进行操作，激活管芯数量控制单元1205可以比温度测量单元1204的温度测量时间段短的时间段间隔执行改变存储器系统1000中激活存储器管芯的数量的操作，即在一个区段内执行多次。此外，由于激活管芯数量控制单元1205在一个区段内以更高的频率执行改变存储器系统1000中激活存储器管芯的数量的操作，因此可更精确地控制存储器系统1000的性能。
在实施例中，当激活管芯数量控制单元1205可在一个区段内执行20次改变存储器系统1000中激活存储器管芯的数量的操作时，存储器系统1000可执行控制，使得性能比为25％的第一组G1和性能比为50％的第二组G2在第三区段S3以4:1的比率操作。也就是说，存储器系统1000可执行控制，使得第一组G1首先被操作16次，第二组G2随后被操作4次。在这种情况下，第三区段S3的总体平均性能可接近30％。然而，在第三区段S3的第一部分中，存储器系统1000可以小于目标性能的性能操作，并且在第三区段S3的后面部分中，存储器系统1000可以大于目标性能的性能操作。
在另一实施例中，当激活管芯数量控制单元1205能够在第三区段S3期间执行20次改变存储器系统1000中激活存储器管芯的数量的操作时，存储器系统1000可执行控制，使得性能比为25％的第一组G1和性能比为50％的第二组G2在第三区段S3以4:1的比率操作。也就是说，存储器系统1000可执行控制，使得第一组G1和第二组G2在第三区段S3内均匀分布和操作。在示例中，在存储器系统1000使用第一组G1操作四次之后，存储器系统1000可使用第二组G2操作一次。随后，存储器系统1000可使用第一组G1操作四次，然后可使用第二组G2操作一次。在后一实施例中，性能分布可比前一实施例更精确地实现，并且存储器系统1000在第三区段S3内的整体性能可与目标性能类似。因此，可更精确地控制存储器系统1000的温度。
换言之，当给定一个区段内的目标性能时，在满足给定比率的条件下可将多个不同的组控制成完全均匀地分布在该区段内。也就是说，如果设置的目标性能大于当激活存储器管芯的数量为N(其中N为0或更大的整数)时给出的目标性能，并且小于当激活存储器管芯的数量为(N+1)时给出的目标性能，则激活管芯数量控制单元1205可基于设置的目标性能来确定在时间段内激活存储器管芯的数量被控制为N的时间和激活存储器管芯的数量被控制为(N+1)的时间的比率。
在示例中，温度测量时间段可以是1秒，并且存储器系统1000可在1秒中执行多个编程操作、读取操作或擦除操作。例如，当在作为温度测量时间段的1秒期间发生1000次读取操作和100次编程操作时，激活管芯数量控制单元1205可执行数十次至数百次改变存储器系统1000中激活管芯的数量的操作。换言之，即使对于非常精确的目标性能，也可执行参照图10所述的改变激活管芯的数量的方法。
激活管芯数量控制单元1205可通过控制读取命令、编程命令或擦除命令到存储器装置1100的传输来在一个区段内多次执行改变存储器系统1000中激活存储器管芯的数量的操作。在实施例中，当执行减少激活存储器管芯(即，存储器装置1100)的数量的操作时，激活管芯数量控制单元1205可将读取命令、编程命令或擦除命令到存储器装置1100的传输延迟。也就是说，当执行减少激活存储器装置1100的数量的操作时，激活管芯数量控制单元1205可通过在对联接到第一通道的存储器装置1100的读取操作、编程操作或擦除操作已经终止之后，将读取命令、编程命令或擦除命令施加到联接到第二通道的存储器装置1100来控制同时操作的存储器装置1100的数量。
图11是更详细地描述图10的性能调节方法的示图。
参照图11，温度测量单元1204可测量存储器系统1000的温度，并且可基于所测量的温度来调整目标性能。例如，在调整后的目标性能为处于50％和75％之间的值65％的情况下，如上面参照图10所述的，激活管芯数量控制单元1205可以交替地将温度测量时间段内的激活存储器管芯的数量设置成第二组G2或第三组G3。当激活管芯数量控制单元1205将激活存储器管芯的数量设置成第二组G2时，存储器系统1000表现出50％的性能，然后在比目标性能低15％的性能下操作。进一步地，当激活管芯数量控制单元1205将激活存储器管芯的数量设置成第三组G3时，存储器系统1000表现出75％的性能，然后在比目标性能高10％的性能下操作。激活管芯数量控制单元1205可通过适当地混合第二组G2和第三组G3来设置激活存储器管芯的数量，以便在一个温度测量时间段内呈现出65％的目标性能。换言之，为了在一个温度测量时间段内平均表现出接近65％的性能，激活管芯数量控制单元1205通过将第二组G2与第三组G3的比率设置为2：3来操作存储器系统1000。此外，激活管芯数量控制单元1205可将第二组G2与第三组G3的比率设置为2：3，以便在一个温度测量时间段内平均表现出接近65％的性能，但是也可设置该比率，使得第二组G2和第三组G3在给定时间段内，即在区段内完全均匀地分布。
图12是描述根据本公开的实施例的性能调节方法的流程图。
参照图12，存储器系统1000可执行基于温度控制性能的操作。
根据温度控制性能的操作存储器系统1000的方法可包括以预定时间段的间隔测量温度的步骤S101。进一步地，在步骤S102中，可基于温度测量的结果以预定时间段的间隔来调整目标性能。步骤S101和S102可通过图5的功耗测量单元1201或者通过图6的定时器1203和温度测量单元1204执行。接下来，在步骤S103中，可基于目标性能来执行在预定时间段内多次改变激活存储器管芯的数量的操作。步骤S103可通过图5的性能调节控制单元1202或者通过图6的激活管芯数量控制单元1205执行。
进一步地，基于目标性能执行在预定时间段内多次改变激活存储器管芯的数量的操作的步骤S103可包括以下步骤：执行控制，使得执行使联接到存储器管芯的多个通道中的一些通道不激活的操作，或者使得激活存储器管芯的数量为N(其中N为0或更大的整数)的情况与激活存储器管芯的数量为(N+1)的情况在该时间段内以预定比率交替地操作。在这种情况下，可执行控制，使得激活存储器管芯的数量为N的情况和激活存储器管芯的数量为(N+1)的情况在该时间段内完全均匀地分布。
图13是示出包括图5或图6所示的存储器控制器的存储器系统的应用示例的示图。
参照图13，存储器系统30000可包括在移动电话、智能电话、平板电脑、个人数字助理(PDA)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作或读取操作。
编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收到的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入装置3400可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据通过显示器3200输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分或与处理器3100分开设置的芯片。进一步地，存储器控制器1200可通过图5或图6所示的存储器控制器的示例来实施。
图14是示出包括图5或图6所示的存储器控制器的存储器系统的应用示例的示图。
参照图14，存储器系统40000可包括在个人计算机、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据从输入装置4200输入的数据通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分或与处理器4100分开设置的芯片。进一步地，存储器控制器1200可通过图5或图6所示的存储器控制器的示例来实施。
图15是示出包括图5或图6所示的存储器控制器的存储器系统的应用示例的示图。
参照图15，存储器系统50000可包括在例如数码相机、配备有数码相机的便携式电话、配备有数码相机的智能电话或配备有数码相机的平板电脑的图像处理装置中。
存储器系统50000可包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换后的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器1200而存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分或与处理器5100分开设置的芯片。进一步地，存储器控制器1200可通过图5或图6所示的存储器控制器的示例来实施。
图16是示出包括图5或图6所示的存储器控制器的存储器系统的应用示例的示图。
参照图16，存储器系统70000可包括在存储卡或智能卡中。存储器系统70000可包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。进一步地，存储器控制器1200可通过图5或图6所示的存储器控制器的示例来实施。
卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器1200以进行数据交换。在实施例中，卡接口7100可支持通用串行总线(USB)协议和片间(IC)-USB协议。此处，卡接口可指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统70000连接到诸如个人电脑、平板电脑、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储器控制器1200与存储器装置1100进行数据通信。
本公开可以在存储器系统的操作中在温度测量时间段内多次执行改变激活存储器装置的数量的操作，从而精确地控制存储器系统自身的温度和性能。
本文已经公开了实施例的示例，并且尽管使用了特定的术语，但是它们仅以一般的和描述性的意义来使用并解释，而不用于限制的目的。在一些情况下，自本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的实质和范围的情况下，可进行形式和细节上的各种改变。

Claims (20)

1.一种存储器系统，其包括：
存储器控制器；以及
多个存储器装置，其通过多个通道联接到所述存储器控制器，
其中所述存储器控制器包括：
功耗测量单元，其被配置成以预定时间段间隔测量所述存储器系统的功耗并基于所测量的功耗生成第一信号；以及
性能调节控制单元，其被配置成响应于所述第一信号在所述预定时间段间隔中的单个间隔内执行改变所述存储器系统的性能的多个操作，
其中在所述单个间隔内执行的所述多个操作中的至少一个用于增加所述存储器系统的性能，并且
在所述单个间隔内执行的其余操作用于降低所述存储器系统的性能。
2.根据权利要求1所述的存储器系统，其中改变所述存储器系统的性能的多个操作包括改变所述存储器装置中激活存储器装置的数量的操作。
3.根据权利要求1所述的存储器系统，其中所述第一信号指示所述存储器系统的目标性能。
4.根据权利要求3所述的存储器系统，其中所述性能调节控制单元被配置成响应于所述第一信号，在所述单个间隔内多次执行改变所述存储器装置中激活存储器装置的数量的操作。
5.根据权利要求3所述的存储器系统，其中如果所述目标性能大于在所述存储器装置中激活存储器装置的数量为N时给定的目标性能，并且小于在所述激活存储器装置的数量为（N+1）时给定的目标性能，则所述性能调节控制单元被配置成在所述单个间隔的第一时间期间将所述激活存储器装置的数量控制为N，并且在所述单个间隔的第二时间期间将所述激活存储器装置的数量控制为（N+1），其中所述N为0或更大的整数。
6.根据权利要求1所述的存储器系统，其中所述性能调节控制单元被配置成通过控制对所述存储器装置的命令的传输来执行改变所述存储器系统的性能的多个操作。
7.根据权利要求6所述的存储器系统，其中：
所述功耗测量单元包括定时器，
所述定时器以所述预定时间段间隔生成第二信号，并且
温度测量单元响应于所述第二信号测量所述存储器系统的温度。
8.根据权利要求2所述的存储器系统，其中改变所述激活存储器装置的数量的操作包括使所述多个通道的一部分不激活的操作。
9.一种存储器系统，其包括：
存储器控制器；以及
多个存储器管芯，其通过多个通道联接到所述存储器控制器，
其中所述存储器控制器包括：
温度测量单元，其被配置成以预定时间段间隔测量所述存储器系统的温度，并且基于所测量的温度调整所述存储器系统的目标性能；以及
激活管芯数量控制单元，其被配置成响应于所述目标性能在所述预定时间段间隔中的单个间隔内执行改变所述存储器管芯中激活存储器管芯的数量的多个操作，
其中在所述单个间隔内执行的所述多个操作中的至少一个用于增加所述激活存储器管芯的数量，并且
在所述单个间隔内执行的其余操作用于减少所述激活存储器管芯的数量。
10.根据权利要求9所述的存储器系统，其中所述激活管芯数量控制单元被配置成：当在所述单个间隔的第一部分中所述存储器系统的性能大于所述目标性能时，在所述单个间隔的后面部分中减少所述激活存储器管芯的数量。
11.根据权利要求9所述的存储器系统，其中如果调整后的目标性能大于在所述激活存储器管芯的数量为N时给定的目标性能，并且小于在所述激活存储器管芯的数量为（N+1）时给定的目标性能，则所述激活管芯数量控制单元被配置成在所述单个间隔的第一时间期间将所述激活存储器管芯的数量控制为N，并且在所述单个间隔的第二时间期间将所述激活存储器管芯的数量控制为（N+1），其中所述N为0或更大的整数。
12.根据权利要求10所述的存储器系统，其中：
所述存储器控制器包括定时器，所述定时器被配置成以所述预定时间段间隔生成温度测量执行信号，并且
所述温度测量单元被配置成响应于所述温度测量执行信号调整所述存储器系统的目标性能。
13.根据权利要求9所述的存储器系统，其中改变所述激活存储器管芯的数量的多个操作包括使所述多个通道的一部分不激活的操作。
14.根据权利要求9所述的存储器系统，其中如果调整后的目标性能大于在所述激活存储器管芯的数量为N时给定的目标性能，并且小于在所述激活存储器管芯的数量为（N+1）时给定的目标性能，则所述激活管芯数量控制单元被配置成基于所述调整后的目标性能，确定在所述单个间隔内所述激活存储器管芯的数量被控制为N的时间和所述激活存储器管芯的数量被控制为（N+1）的时间的比率，其中所述N为0或更大的整数。
15.根据权利要求9所述的存储器系统，其中所述激活管芯数量控制单元被配置成通过控制对所述存储器管芯的命令的传输来执行改变所述激活存储器管芯的数量的多个操作。
16.一种操作存储器系统的方法，其包括：
以预定时间段间隔测量温度；
基于温度测量的结果以所述预定时间段间隔调整目标性能；以及
基于所述目标性能在所述预定时间段间隔中的单个间隔内执行控制激活存储器管芯的数量的多个操作，
其中在所述单个间隔内执行的所述多个操作中的至少一个用于增加所述激活存储器管芯的数量，并且
在所述单个间隔内执行的其余操作用于减少所述激活存储器管芯的数量。
17.根据权利要求16所述的方法，其中如果所述目标性能小于当前性能，则控制所述激活存储器管芯的数量的多个操作包括减少所述激活存储器管芯的数量的操作。
18.根据权利要求16所述的方法，其中如果调整后的目标性能大于在所述激活存储器管芯的数量为N时给定的目标性能，并且小于在所述激活存储器管芯的数量为（N+1）时给定的目标性能，则在所述单个间隔的第一时间期间，所述激活存储器管芯的数量为N，并且在所述单个间隔的第二时间期间，所述激活存储器管芯的数量为（N+1），其中所述N为0或更大的整数。
19.根据权利要求16所述的方法，其中控制所述激活存储器管芯的数量的多个操作包括使联接到所述激活存储器管芯的多个通道的一部分不激活的操作。
20.根据权利要求16所述的方法，其中：
控制所述激活存储器管芯的数量的多个操作包括以下操作：基于所述目标性能，使所述激活存储器管芯的数量为N的情况与所述激活存储器管芯的数量为（N+1）的情况在所述单个间隔内以特定比率交替地操作，其中所述N为0或更大的整数，并且
所述激活存储器管芯的数量为N的情况和所述激活存储器管芯的数量为（N+1）的情况在所述单个间隔内完全均匀地分布。
CN201810186786.9A 2017-07-17 2018-03-07 存储器系统及其操作方法 Active CN109273029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170090345A KR102462385B1 (ko) 2017-07-17 2017-07-17 메모리 시스템 및 그것의 동작 방법
KR10-2017-0090345 2017-07-17

Publications (2)

Publication Number Publication Date
CN109273029A CN109273029A (zh) 2019-01-25
CN109273029B true CN109273029B (zh) 2022-07-26

Family

ID=64999658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810186786.9A Active CN109273029B (zh) 2017-07-17 2018-03-07 存储器系统及其操作方法

Country Status (4)

Country Link
US (1) US10318211B2 (zh)
KR (1) KR102462385B1 (zh)
CN (1) CN109273029B (zh)
TW (1) TWI766946B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481016B2 (en) * 2018-03-02 2022-10-25 Samsung Electronics Co., Ltd. Method and apparatus for self-regulating power usage and power consumption in ethernet SSD storage systems
US11500439B2 (en) 2018-03-02 2022-11-15 Samsung Electronics Co., Ltd. Method and apparatus for performing power analytics of a storage system
KR20210016203A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 스토리지 장치의 동작 방법, 및 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템의 동작 방법
JP7381269B2 (ja) * 2019-09-20 2023-11-15 キオクシア株式会社 ストレージコントローラ、ストレージ装置及びストレージ装置の制御方法
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20210107411A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 반도체 패키지 테스트 방법, 반도체 패키지 테스트 장치 및 반도체 패키지
JP2021174302A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 メモリデバイス、および温度センサのキャリブレーション方法
KR20220018351A (ko) 2020-08-06 2022-02-15 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
CN112988083B (zh) * 2021-05-19 2021-08-03 四川省商投信息技术有限责任公司 一种冷数据的存储方法和系统
KR102440364B1 (ko) * 2021-08-27 2022-09-05 삼성전자주식회사 성능 조정 동작을 수행하는 메모리 시스템
WO2023075074A1 (ko) * 2021-10-25 2023-05-04 삼성전자 주식회사 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드
CN114627955B (zh) * 2022-05-06 2022-10-28 长鑫存储技术有限公司 功耗测试方法、装置、设备及存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7724602B2 (en) * 2007-07-10 2010-05-25 International Business Machines Corporation Memory controller with programmable regression model for power control
CN101430923B (zh) * 2007-11-06 2013-07-24 威刚科技股份有限公司 固态半导体储存装置及其应用系统与控制组件
KR101573723B1 (ko) * 2009-05-13 2015-12-03 삼성전자주식회사 적응적으로 메모리 채널의 신호 강도를 조정하는 데이터 저장 장치 및 그것의 설정 방법
CN101620883B (zh) * 2009-07-29 2014-07-09 无锡中星微电子有限公司 一种dram运行频率调整系统及方法
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR101391352B1 (ko) * 2011-12-19 2014-05-07 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US8873316B2 (en) * 2012-07-25 2014-10-28 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
KR20140107890A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법
KR102211126B1 (ko) * 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20150121562A (ko) * 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
KR102347179B1 (ko) 2015-05-22 2022-01-04 삼성전자주식회사 비휘발성 저장 장치의 온도 제어 방법
US9639128B2 (en) * 2015-08-04 2017-05-02 Qualcomm Incorporated System and method for thermoelectric memory temperature control
US10599349B2 (en) * 2015-09-11 2020-03-24 Samsung Electronics Co., Ltd. Method and apparatus of dynamic parallelism for controlling power consumption of SSDs
KR101692316B1 (ko) 2016-04-15 2017-01-03 임병천 전력량 제어 장치, 그 장치를 구비한 수배전 및 분전반

Also Published As

Publication number Publication date
TWI766946B (zh) 2022-06-11
US10318211B2 (en) 2019-06-11
US20190018611A1 (en) 2019-01-17
CN109273029A (zh) 2019-01-25
TW201909172A (zh) 2019-03-01
KR102462385B1 (ko) 2022-11-04
KR20190008679A (ko) 2019-01-25

Similar Documents

Publication Publication Date Title
CN109273029B (zh) 存储器系统及其操作方法
US8627037B2 (en) Memory system having nonvolatile semiconductor storage devices
US10991439B2 (en) Memory device and an operating method of a memory device
KR20180080838A (ko) 메모리 장치 및 이의 동작 방법
US10970230B2 (en) Memory system and operating method thereof
TW201705145A (zh) 半導體記憶體裝置及其操作方法
US11442664B2 (en) Memory system and method of operating the same
US20190221270A1 (en) Memory system and operating method thereof
US20210151112A1 (en) Memory system and operating method thereof
US10607706B2 (en) Memory system and operating method thereof
US11462272B2 (en) Memory device and operating method thereof
CN115206397A (zh) 存储器系统及操作存储器系统的方法
US11127475B2 (en) Memory device controlling operating voltage of select transistor and method of operating the same
US20230420056A1 (en) Memory device and method of operating the memory device
US10923201B2 (en) Memory device and method of operating the memory device
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
US20240005998A1 (en) Memory device and operating method thereof
KR20200014134A (ko) 메모리 장치 및 이의 동작 방법
US11651827B2 (en) Semiconductor memory device and operating method thereof
US20210118517A1 (en) Memory device
US11093325B2 (en) Controller, memory system including the same, and method of operating memory system
US11735271B2 (en) Memory device and method of operating the memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant