TWI766946B - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI766946B
TWI766946B TW107104820A TW107104820A TWI766946B TW I766946 B TWI766946 B TW I766946B TW 107104820 A TW107104820 A TW 107104820A TW 107104820 A TW107104820 A TW 107104820A TW I766946 B TWI766946 B TW I766946B
Authority
TW
Taiwan
Prior art keywords
memory
memory system
boot
performance
dies
Prior art date
Application number
TW107104820A
Other languages
English (en)
Other versions
TW201909172A (zh
Inventor
金敏基
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201909172A publication Critical patent/TW201909172A/zh
Application granted granted Critical
Publication of TWI766946B publication Critical patent/TWI766946B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本發明提供一種記憶體系統及其操作方法。記憶體系統可包括：記憶 體控制器；以及透過多個通道耦接到記憶體控制器的多個記憶體裝置。記憶體控制器可包括：功耗測量單元，其被配置成以預定時間段的間隔測量記憶體系統的功耗並基於所測量的功耗產生第一信號；以及性能調節控制單元，其被配置成回應於第一信號執行改變記憶體系統的性能的操作。性能調節控制單元可被配置成在預定時間段內多次執行改變記憶體系統的性能的操作。

Description

記憶體系統及其操作方法
本發明的各個實施例整體關於一種記憶體系統。特別地，實施例關於一種能夠最佳化地控制其性能和溫度的記憶體系統。
半導體記憶體裝置可被分為揮發性半導體記憶體裝置和非揮發性半導體記憶體裝置。揮發性半導體記憶體裝置的優點在於可高速執行讀取操作和寫入操作，而其劣勢在於當電力供應中斷時會丟失所儲存的資訊。相反地，即使電力供應中斷，非揮發性半導體記憶體裝置也可保持儲存在其中的資訊。因此，非揮發性半導體記憶體裝置被用於儲存無論是否供電都需被保持的資訊。
非揮發性半導體記憶體裝置的示例可包括掩模唯讀記憶體(MROM)、可編程唯讀記憶體(PROM)、可擦除可編程唯讀記憶體(EPROM)、電可擦除可編程唯讀記憶體(EEPROM)等。
非揮發性半導體記憶體裝置的示例可包括快閃記憶體裝置。快閃記憶體裝置已被廣泛地用於作為諸如以下的電子裝置的音訊和視訊數據儲存媒介：電腦、行動電話、個人數位助理(PDA)、數位相機、便攜式攝影機、 錄音機、MP3播放器、手持式個人電腦(PC)、遊戲機、傳真機、掃描器和印表機。
近來，隨著對高集成度記憶體裝置的需求增加，多個位元儲存在單個記憶體單元中的多位元快閃記憶體裝置已經普及。
當前的非揮發性記憶體系統通常配備有性能調節功能。該性能調節功能降低記憶體系統的性能，以降低記憶體系統的功耗或降低記憶體系統的溫度。該功能主要用於使記憶體系統保護其系統本身不超過表示允許功耗的功率閾值。
然而，性能調節功能可能會偶爾成為過度劣化記憶體系統的性能的因素。
本發明的各個實施例關於一種記憶體系統及操作該記憶體系統的方法，其可以最佳化記憶體系統的溫度和性能。
本發明的實施例可提供一種記憶體系統。記憶體系統可包括記憶體控制器和透過多個通道耦接到記憶體控制器的多個記憶體裝置，其中記憶體控制器可包括：功耗測量單元，其被配置成以預定時間段的間隔測量記憶體系統的功耗並基於所測量的功耗產生第一信號；以及性能調節控制單元，其被配置成回應於第一信號執行改變記憶體系統的性能的操作，其中性能調節控制單元被配置成在預定時間段內多次執行改變記憶體系統的性能的操作。
本發明的實施例可提供一種記憶體系統。記憶體系統可包括記憶體控制器和透過多個通道耦接到記憶體控制器的多個記憶體晶粒，其中記憶 體控制器可包括：溫度測量單元，其被配置成以預定時間段的間隔測量記憶體系統的溫度並基於所測量的溫度來調整記憶體系統的目標性能；以及啟動晶粒數量控制單元，其被配置成回應於目標性能來執行改變記憶體晶粒之中的啟動記憶體晶粒的數量的操作。啟動晶粒數量控制單元可被配置成在預定時間段內多次執行改變啟動記憶體晶粒的數量的操作。
本發明的實施例可提供一種操作記憶體系統的方法。方法可包括以預定時間段的間隔測量溫度，基於溫度測量的結果以預定時間段的間隔調整目標性能，以及基於目標性能執行控制啟動記憶體晶粒的數量的操作，其中控制啟動記憶體晶粒的數量的操作在預定時間段內被執行多次。
本發明的實施例可提供一種包括一個或多個記憶體晶粒的記憶體系統的操作方法。方法可包括：在第一時間段，一次或多次地測量記憶體系統的功耗和溫度；以及在第二時間段，基於測量透過選擇性地使記憶體晶粒中的每一個啟動或不啟動來調整記憶體晶粒的性能，其中第二時間段與第一時間段相同或比第一時間段短。
相關申請案的交叉引用：
本申請案請求於2017年7月17日提交的申請號為10-2017-0090345的韓國專利申請案的優先權，其全部內容透過引用併入本文。
100:記憶體單元陣列
1000:記憶體系統
1100:記憶體裝置
1200:記憶體控制器
1201:功耗測量單元
1202:性能調節控制單元
1203:定時器
1204:溫度測量單元
1205:啟動晶粒數量控制單元
200:週邊電路
210:電壓產生電路
220:行解碼器
230:頁面緩衝器組
240:列解碼器
250:輸入/輸出電路
260:感測電路
2000:主機
300:控制邏輯
3100:處理器
3200:顯示器
3300:無線電收發器
3400:輸入裝置
30000:記憶體系統
4100:處理器
4200:輸入裝置
4300:顯示器
40000:記憶體系統
5100:處理器
5200:影像感測器
5300:顯示器
50000:記憶體系統
6100:微處理器
6200:主機介面
60000:主機
7100:卡介面
70000:記憶體系統
ADD:地址
ANT:天線
BL~BLn:位元線
CADD:列地址
CH1~CHk:通道
CH1:第一通道
CL:列線
CMD:命令
DATA:數據
DL:數據線
FAIL:失敗信號
G0:未啟動組
G1~G4:第一組~第四組
LL:區域線
MB1~MBk:記憶體塊
OP_CMD:操作信號
PASS:通過信號
PB1~PBn:頁面緩衝器
PBSIGNALS:頁面緩衝器控制信號
RADD:行地址
S101~S103:步驟
S1~S5:第一區段~第五區段
Vop:操作電壓
VPB:感測電壓
VRY_BIT<#>:致能位元
Way1~WayN:第一通路~第N通路
圖1是示出根據本發明的實施例的記憶體系統的示圖。
圖2是示出圖1的記憶體裝置的示圖。
圖3是示出根據本發明的實施例的記憶體系統的示圖。
圖4是描述根據記憶體系統的溫度升高的性能調節的示圖。
圖5是示出根據本發明的實施例的記憶體控制器的示圖。
圖6是示出根據本發明的實施例的記憶體控制器的示圖。
圖7是描述啟動記憶體晶粒的數量與記憶體系統的性能之間的關係的示圖。
圖8是示出根據本發明的實施例的性能調節方法的示圖。
圖9是更詳細地示出圖8的性能調節方法的示圖。
圖10是示出根據本發明的實施例的性能調節方法的示圖。
圖11是更詳細地示出圖10的性能調節方法的示圖。
圖12是示出根據本發明的實施例的性能調節方法的流程圖。
圖13是示出包括圖5或圖6的記憶體控制器的記憶體系統的實施例的示圖。
圖14是示出包括圖5或圖6的記憶體控制器的記憶體系統的實施例的示圖。
圖15是示出包括圖5或圖6的記憶體控制器的記憶體系統的實施例的示圖。
圖16是示出包括圖5或圖6的記憶體控制器的記憶體系統的實施例的示圖。
現在將參照圖式在下文中更全面地描述示例性實施例；然而，其可以不同的形式來實施，並且不應被解釋為限於在此闡述的實施例。相反地，提供這些實施例以便使本發明徹底且充分，並且將示例性實施例的範圍全面地傳達給本領域的技術人員。
圖式不一定按比例繪製，在一些情況下，為了清楚地示出實施例的特徵，可以誇大比例。
本文使用的術語僅是以描述特定實施例為目的，並不旨在限制本發明。
將理解的是，當元件被稱為「耦接」或「連接」到特定元件時，其可直接耦接或連接到該特定元件，或者可間接耦接或連接到該特定元件，其間存在中間元件。在說明書中，除非在上下文中具體指出相反的描述，否則當一個元件被稱為「包括」或「包含」一個部件時，其不排除其它部件，而可進一步包括其它部件。
在以下描述中，為了提供本發明的全面理解，闡述了許多具體細節。可在沒有一些或全部這些具體細節的情況下實施本發明。在其它情況下，為了不使本發明被不必要地模糊，未詳細地描述公眾知悉的進程結構和/或進程。
在下文中，將參照圖式詳細描述本發明的各個實施例。
圖1是示出根據本發明的實施例的記憶體系統1000的示圖。
參照圖1，記憶體系統1000可包括用於儲存數據的記憶體裝置1100和用於在主機2000的控制下控制記憶體裝置1100的記憶體控制器1200。
主機2000可使用諸如以下的介面協定與記憶體系統1000進行通訊：高速週邊元件互連(PCI-E)、先進技術附件(ATA)、序列式ATA(SATA)、平行ATA(PATA)或序列式SCSI(SAS)。另外，被提供用於主機2000與記憶體系統1000之間的數據通訊的介面協定不限於上述示例，並且可以是諸如以下的介面協定：通用序列匯流排(USB)、多媒體卡(MMC)、增強型小型磁碟介面(ESDI)或整合裝置電路(IDE)。
記憶體控制器1200可控制記憶體系統1000的整體操作，並且可控制主機2000與記憶體裝置1100之間的數據交換。例如，記憶體控制器1200可回應於來自主機2000的請求，透過控制記憶體裝置1100來編程或讀取數據。進一步地，記憶體控制器1200可儲存包括在記憶體裝置1100中的主記憶體塊和子記憶體塊的資訊，並且可選擇記憶體裝置1100，使得根據為編程操作而載入的數據量而對主記憶體塊或子記憶體塊執行編程操作。在實施例中，記憶體裝置1100的示例可包括雙倍數據速率同步動態隨機存取記憶體(DDR SDRAM)、低功率雙倍數據速率4(LPDDR4)SDRAM、圖形雙倍數據速率SDRAM(GDDR SDRAM)、低功率DDR(LPDDR)SDRAM、Rambus動態隨機存取記憶體(RDRAM)或快閃記憶體。
記憶體裝置1100可在記憶體控制器1200的控制下執行編程操作、讀取操作或擦除操作。
圖2是示出圖1的記憶體裝置1100的示圖。
參照圖2，記憶體裝置1100可包括儲存數據的記憶體單元陣列100。記憶體裝置1100還可包括週邊電路200，其執行用於將數據儲存在記憶體單元陣列100中的編程操作、用於輸出所儲存的數據的讀取操作以及用於擦除所儲存的數據的擦除操作。記憶體裝置1100可包括控制邏輯300，控制邏輯300在記憶體控制器(例如，圖1的1200)的控制下控制週邊電路200。
記憶體單元陣列100可包括多個記憶體塊MB1~MBk(其中k為正整數)。區域線LL和位元線BL~BLn(其中n為正整數)可耦接到記憶體塊MB1~MBk中的每一個。例如，區域線LL可包括第一選擇線、第二選擇線以及佈置在第一選擇線和第二選擇線之間的多個字元線。進一步地，區域線 LL可包括佈置在第一選擇線和字元線之間以及佈置在第二選擇線和字元線之間的虛擬線。此處，第一選擇線可以是源極選擇線，第二選擇線可以是汲極選擇線。例如，區域線LL可包括字元線、汲極選擇線、源極選擇線以及源極線。例如，區域線LL可進一步包括虛擬線。例如，區域線LL可進一步包括管線。區域線LL可分別耦接到記憶體塊MB1~MBk，位元線BL~BLn可共同耦接到記憶體塊MB1~MBk。記憶體塊MB1~MBk可被實施成二維(2D)或三維(3D)結構。例如，具有2D結構的記憶體塊110中的記憶體單元可被水平地佈置在基底上。例如，具有3D結構的記憶體塊110中的記憶體單元可被垂直地堆疊在基底上。
週邊電路200可在控制邏輯300的控制下對在記憶體塊之中選擇的記憶體塊執行編程操作、讀取操作或擦除操作。例如，在控制邏輯300的控制下，週邊電路200可將驗證電壓和通過電壓提供給第一選擇線、第二選擇線和字元線，可選擇性地使第一選擇線、第二選擇線和字元線放電，並且可驗證耦接到從字元線之中選擇的字元線的記憶體單元。例如，週邊電路200可包括電壓產生電路210、行解碼器220、頁面緩衝器組230、列解碼器240、輸入/輸出電路250和感測電路260。
電壓產生電路210可回應於操作信號OP_CMD產生用於編程操作、讀取操作和擦除操作的各種操作電壓Vop。進一步地，電壓產生電路210可回應於操作信號OP_CMD選擇性地使區域線LL放電。例如，在控制邏輯300的控制下，電壓產生電路210可產生編程電壓、驗證電壓、通過電壓、開啟電壓、讀取電壓、擦除電壓、源極線電壓等。
行解碼器220可回應於行地址RADD將操作電壓Vop傳輸到耦接到在記憶體塊之中選擇的記憶體塊的區域線LL。
頁面緩衝器組230可包括耦接到位元線BL~BLn的多個頁面緩衝器PB1~PBn。頁面緩衝器PB1~PBn可回應於頁面緩衝器控制信號PBSIGNALS進行操作。例如，在讀取操作或驗證操作期間，頁面緩衝器PB1~PBn可臨時儲存透過位元線BL~BLn接收的數據，或者可感測位元線BL~BLn的電壓或電流。
列解碼器240可回應於列地址CADD在輸入/輸出電路250和頁面緩衝器組230之間傳輸數據。例如，列解碼器240可透過數據線DL與頁面緩衝器PB1~PBn交換數據，或者可透過列線CL與輸入/輸出電路250交換數據。
輸入/輸出電路250可將從記憶體控制器(未示出)接收的命令CMD和地址ADD傳輸到控制邏輯300，或者可與列解碼器240交換數據DATA。
在讀取操作或驗證操作期間，感測電路260可回應於致能位元VRY_BIT<#>產生參考電流，並且可透過將從頁面緩衝器組230接收的感測電壓VPB與基於參考電流產生的參考電壓進行比較來輸出通過信號PASS或失敗信號FAIL。
控制邏輯300可透過回應於命令CMD和地址ADD輸出操作信號OP_CMD、行地址RADD、頁面緩衝器控制信號PBSIGNALS和致能位元VRY_BIT<#>來控制週邊電路200。進一步地，控制邏輯300可回應於通過信號PASS或失敗信號FAIL來確定驗證操作是透過還是失敗。
在記憶體裝置1100的操作中，每一個記憶體塊110可以是進行擦除操作的單位。換言之，包括在單個記憶體塊110中的多個記憶體單元可被同時擦除，而不能被選擇性地擦除。
圖3是示出根據本發明的實施例的記憶體系統1000的示圖。記憶體系統1000可包括記憶體控制器1200和透過多個通道CH1~CHk耦接到記憶體控制器1200的多個記憶體裝置1100。
參照圖3，記憶體控制器1200可透過多個通道CH1~CHk與多個記憶體裝置1100通訊。通道CH1~CHk中的每一個可耦接到一個或多個記憶體裝置1100。進一步地，耦接到不同通道的記憶體裝置1100可彼此獨立地進行操作。換言之，耦接到第一通道CH1的記憶體裝置1100和耦接到第二通道CH2的記憶體裝置1100可彼此獨立地進行操作。例如，記憶體控制器1200可在透過第一通道CH1與耦接到第一通道CH1的記憶體裝置1100交換數據或命令的同時，透過與第一通道CH1平行的第二通道CH2與耦接到第二通道CH2的記憶體裝置1100交換數據或命令。進一步地，當耦接到第一通道CH1的記憶體裝置1100執行編程操作時，耦接到第二通道CH2的記憶體裝置1100可執行讀取操作。
多個通道CH1~CHk中的每一個可耦接到多個記憶體裝置1100。此處，耦接到單個通道的多個記憶體裝置1100可分別配置不同的通路。在實施例中，N個記憶體裝置1100可耦接到單個通道，並且各個記憶體裝置1100可配置不同的通路。也就是說，第一至第N記憶體裝置1100可耦接到第一通道CH1，其中第一記憶體裝置1100可配置第一通路Way1，第二記憶體裝置1100可配置第二通路Way2，第N記憶體裝置1100可配置第N通路 WayN。進一步地，與圖3的配置不同，兩個或更多個記憶體裝置1100可配置單個通路。
因為耦接到第一通道CH1的第一至第N記憶體裝置1100共享通道，所以它們可以依序地但非同時地與記憶體控制器1200交換數據或命令。換言之，當記憶體控制器1200透過第一通道CH1向配置第一通道CH1的第一通路Way1的第一記憶體裝置1100傳輸數據時，配置第一通道CH1的第二通路Way2至第N通路WayN的第二至第N記憶體裝置1100不能透過第一通道CH1與記憶體控制器1200交換數據或命令。也就是說，當共享第一通道CH1的第一至第N記憶體裝置1100中的任何一個佔用第一通道CH1時，耦接到第一通道CH1的其它記憶體裝置1100不能使用第一通道CH1。
例如，耦接到第一通道CH1的第一至第N記憶體裝置1100可同時執行編程操作。換言之，記憶體控制器1200可依序地將編程命令分別傳輸到耦接到第一通道CH1的第一至第N記憶體裝置1100，並且耦接到第一通道CH1的第一至第N記憶體裝置1100回應於編程命令在內部分別執行編程操作。透過第一至第N記憶體裝置1100分別執行的內部編程操作可彼此平行地執行。
配置第一通道CH1的第一通路Way1的第一記憶體裝置1100和配置第二通道CH2的第一通路Way1的第一記憶體裝置1100可彼此獨立地與記憶體控制器1200通訊。換言之，記憶體控制器1200可在透過第一通道CH1與配置第一通道CH1的第一通路Way1的第一記憶體裝置1100交換數據的同時，透過第二通道CH2與配置第二通道CH2的第一通路Way1的第一記憶體裝置1100交換數據。
在示例中，當單個通路被分配給每一個通道時，記憶體系統1000中同時可操作的記憶體裝置1100的最大數量可與通道的數量相同。在另一示例中，當多個通路被分配給每一個通道時，可同時操作的記憶體裝置1100的數量與透過將記憶體系統1000中的通路的數量乘以通道的數量而獲得的數量相同。
圖4是描述根據記憶體系統1000的溫度升高的性能調節的示圖。
參照圖4，隨著記憶體系統1000的功耗或性能增加，熱生成量增加，因此記憶體系統1000的溫度升高。此處，隨著記憶體系統1000的溫度升高到預定程度或更高，在記憶體系統1000的操作中可能發生錯誤。因此，需要將記憶體系統1000的溫度控制為小於預定程度。
記憶體系統1000可測量記憶體系統1000的溫度，然後當作為測量的結果，記憶體系統1000的溫度接近或超過允許溫度時，可能降低記憶體系統1000的功耗或性能。
記憶體系統1000的功耗與記憶體系統1000的性能成正比。換言之，隨著記憶體系統1000的性能提高，記憶體系統1000的功耗可增加。因此，記憶體系統1000的溫度控制可透過控制記憶體系統1000的性能來執行。換言之，當記憶體系統1000的溫度接近或超過允許溫度時，記憶體系統1000的溫度可透過降低記憶體系統1000的性能來降低。這通常被稱為性能調節或熱量調節。
圖5是示出圖1的記憶體控制器1200的示圖。
參照圖5，記憶體控制器1200可包括功耗測量單元1201和性能調節控制單元1202。
功耗測量單元1201可測量記憶體系統1000的功耗。在實施例中，功耗測量單元1201可以預定時間段的間隔來測量記憶體系統1000的功耗。功耗測量單元1201可透過測量電流消耗或透過測量記憶體系統1000產生的熱量(即記憶體系統1000的溫度)來測量記憶體系統1000的功耗。
性能調節控制單元1202可基於所測量的記憶體系統1000的功耗或溫度來控制記憶體系統1000的性能。在示例中，當記憶體系統1000的功耗或溫度升高到預定程度或更高時，性能調節控制單元1202可透過降低記憶體系統1000的性能來降低記憶體系統1000的功耗或溫度。此外，當記憶體系統1000的功耗或溫度降低到小於預定程度時，性能調節控制單元1202可提高記憶體系統1000的性能。透過這種操作，功耗測量單元1201和性能調節控制單元1202可控制記憶體系統1000的性能，使得其不會過度增加以便將記憶體系統1000的熱生成量或溫度控制為小於預定程度，並且可管理記憶體系統1000的性能，使得其不會降低到小於所需程度。
圖6是示出圖1的記憶體控制器1200的實施例的示圖。
參照圖6，記憶體控制器1200中的功耗測量單元1201可包括定時器1203和溫度測量單元1204。進一步地，記憶體控制器1200中的性能調節控制單元1202可包括啟動晶粒數量控制單元1205。
定時器1203可用於作為記憶體系統1000中的計時器。定時器1203可以預定時間段的間隔將溫度測量執行信號傳輸至溫度測量單元1204。 例如，定時器1203將溫度測量執行信號傳輸至溫度測量單元1204的時間段可以是「A」秒。此處，「A」可以是正有理數。
溫度測量單元1204可測量記憶體系統1000的溫度。如上所述，當記憶體系統1000的性能增加時，熱生成量也增加，從而記憶體系統1000的溫度可能因此升高。溫度測量單元1204可測量記憶體系統1000的這種溫度變化。進一步地，當記憶體系統1000的溫度接近或高於允許溫度時，溫度測量單元1204可輸出用於控制記憶體系統1000的性能的性能調節執行信號。在另一示例中，溫度測量單元1204可測量記憶體系統1000的溫度，並且可輸出用於各個溫度間隔的各種性能調節執行信號。在實施例中，當記憶體系統1000的溫度落入第一間隔內時，溫度測量單元1204可輸出性能增加信號。當記憶體系統1000的溫度落入比第一間隔高的第二間隔內時，溫度測量單元1204可輸出性能保持信號。進一步地，當記憶體系統1000的溫度落入比第二間隔高的第三間隔內時，溫度測量單元1204可輸出性能減小信號。
溫度測量單元1204可基於記憶體系統1000的溫度來調整記憶體系統1000的目標性能，並且可基於調整後的目標性能輸出性能調節執行信號。例如，假設記憶體系統的最大性能為100並且當前性能為80，如果記憶體系統1000的溫度比允許溫度高10%，則溫度測量單元1204可調整對應於比當前性能低10%的72的目標性能，並且可基於調整後的目標性能輸出性能調節執行信號。在另一示例中，假設記憶體系統的最大性能為100並且當前性能為60，如果記憶體系統1000的溫度比允許溫度低10%，則溫度測量單元1204可調整對應於比當前性能高10%的66的目標性能，並且可基於調整後的目標性能輸出性能調節執行信號。
溫度測量單元1204可透過定時器1203控制。也就是說，當從定時器1203接收到溫度測量執行信號時，溫度測量單元1204可回應於溫度測量執行信號執行溫度測量操作。換言之，溫度測量單元1204可在從定時器1203接收到溫度測量執行信號時執行溫度測量操作，可基於所測量的溫度來調整目標性能，並且可基於調整後的目標性能輸出性能調節執行信號。例如，當定時器1203以1秒的間隔發送溫度測量執行信號時，溫度測量單元1204可以1秒的間隔執行溫度測量操作，基於所測量的溫度來調整目標性能，並且基於調整後的目標性能來輸出性能調節執行信號。也就是說，溫度測量單元1204可以1秒的間隔輸出性能調節執行信號。
啟動晶粒數量控制單元1205可控制記憶體系統1000中同時操作，即平行操作的啟動記憶體裝置1100的數量。當記憶體系統1000中同時操作的啟動記憶體裝置1100的數量增加時，記憶體系統1000的性能可能增加，而熱生成量也增加，從而記憶體系統1000的溫度可能因此升高。相反地，當記憶體系統1000中同時操作的啟動記憶體裝置1100的數量減少時，記憶體系統1000的性能降低，而熱生成量也減少，從而記憶體系統1000的溫度可能因此降低。啟動晶粒數量控制單元1205可透過控制記憶體系統1000中同時操作的啟動記憶體裝置1100的數量來控制記憶體系統1000的性能，從而控制記憶體系統1000的溫度。通常，每一個記憶體裝置1100也可被稱為「記憶體晶粒」。
在實施例中，當記憶體系統1000包括四個通道，並且每一個通道配置單個通路時，記憶體系統1000中同時可操作的啟動記憶體裝置1100，即啟動記憶體晶粒的最大數量可以是4。在這種情況下，當同時操作的啟動記 憶體裝置1100的數量為4時，記憶體系統1000可以最大性能操作。換言之，當同時操作的啟動記憶體裝置1100的數量為4時，記憶體系統1000可產生最大熱量。
每一個記憶體裝置1100可執行讀取操作、編程操作或擦除操作。對於讀取操作、編程操作和擦除操作，記憶體裝置1100產生的熱量可彼此不同。也就是說，即使在記憶體系統1000中同時操作的記憶體裝置1100的數量相同的情況下，熱生成量可根據每一個記憶體裝置1100所執行的操作而不同，因此記憶體系統1000的溫度可能不同。進一步地，記憶體系統1000的溫度可能受外部溫度影響。例如，即使記憶體系統1000中同時操作的記憶體裝置1100的數量相同，當記憶體裝置在周邊溫度非常高的環境中工作時的記憶體系統1000的溫度可能高於當記憶體裝置在周邊溫度非常低的環境中工作時的記憶體系統1000的溫度。
在實施例中，當記憶體系統1000包括四個通道，並且每一個通道配置八個通路時，記憶體系統1000中同時可操作的啟動記憶體裝置1100的數量可以是透過將通道的數量乘以通路的數量所獲得的數量，即最大值32。此處，啟動晶粒數量控制單元1205可減少或增加啟動通道的數量，或者可減少或增加啟動通路的數量，以便控制同時操作的啟動記憶體裝置1100的數量。
啟動晶粒數量控制單元1205可在溫度測量單元1204的控制下操作。換言之，啟動晶粒數量控制單元1205可回應於從溫度測量單元1204接收到的性能調節執行信號來開始控制記憶體系統1000中同時操作的記憶體晶粒的數量的操作。例如，定時器1203可以預定時間段的間隔輸出溫度測量執行信號，並且溫度測量單元1204可回應於從定時器1203輸出的溫度測量執行信 號來對記憶體系統1000執行溫度測量操作。進一步地，溫度測量單元1204可基於對記憶體系統1000的溫度測量結果來輸出性能調節執行信號。啟動晶粒數量控制單元1205可回應於從溫度測量單元1204輸出的性能調節執行信號來控制記憶體系統1000中同時操作的啟動記憶體晶粒的數量。在示例中，當定時器1203以1秒的間隔輸出溫度測量執行信號時，溫度測量單元1204可以1秒的間隔測量溫度，並且可基於測量結果以1秒的間隔輸出性能調節執行信號。因此，啟動晶粒數量控制單元1205可以1秒的間隔執行改變記憶體系統1000中啟動晶粒的數量的操作。
在另一示例中，啟動晶粒數量控制單元1205可以比溫度測量單元1204的溫度測量時間段短的時間段間隔執行改變記憶體系統1000中同時操作的啟動記憶體晶粒的數量的操作。例如，當以1秒的間隔從溫度測量單元1204接收到性能調節執行信號時，啟動晶粒數量控制單元1205可在從溫度測量單元1204接收到隨後的性能調節執行信號之前的一秒的時間內多次執行改變啟動記憶體晶粒的數量的操作。該操作將在下面詳細描述。
圖7是描述啟動記憶體晶粒的數量與記憶體系統1000的性能之間的關係的示圖。
參照圖7，例如，當記憶體系統1000中同時可操作的啟動記憶體晶粒的最大數量為4時，記憶體系統1000中同時操作的啟動記憶體晶粒的數量可處於從最小0至最大4的範圍內。圖7示出了記憶體系統1000中同時可操作的啟動記憶體晶粒的數量與記憶體系統1000的性能比之間的關係。例如，當記憶體系統1000中同時操作的啟動記憶體晶粒的數量為4(以下稱為「第四組G4」)時，記憶體系統1000可表現出最大性能，即100%的性能。進一步 地，當記憶體系統1000中同時操作的啟動記憶體晶粒的數量為3(以下稱為「第三組G3」)時，記憶體系統1000可表現出75%的性能。當記憶體系統1000中同時操作的啟動記憶體晶粒的數量為2(以下稱為「第二組G2」)時，記憶體系統1000可表現出50%的性能。此外，當記憶體系統1000中同時操作的啟動記憶體晶粒的數量為1(以下稱為「第一組G1」)時，記憶體系統1000可表現出25%的性能。當記憶體系統1000中同時操作的啟動記憶體晶粒的數量為0(以下稱為「未啟動組G0」)時，記憶體系統1000可表現出0%的性能。因此，隨著同時操作的啟動記憶體晶粒的數量增加，記憶體系統1000的性能可接近最大性能，即100%。表示啟動記憶體晶粒的數量與性能之間的關係的值僅為示例，其可在實際操作中變化。
圖8是示出根據本發明的實施例的性能調節方法的示圖。
圖8示出了以下操作：在記憶體系統1000中同時可操作的啟動記憶體晶粒的最大數量為4的情況下，透過改變啟動記憶體晶粒的數量來控制記憶體系統1000的性能，從而控制記憶體系統1000的溫度。如上所述，溫度測量單元1204可在定時器1203的控制下以預定時間段的間隔測量記憶體系統1000的溫度，並且可基於測量結果輸出性能調節執行信號。進一步地，啟動晶粒數量控制單元1205可回應於從溫度測量單元1204輸出的性能調節執行信號來控制記憶體系統1000中同時操作的啟動記憶體晶粒的數量。在這種情況下，期間從溫度測量單元1204輸出性能調節執行信號的單個時間段可被稱為「區段」。換言之，啟動晶粒數量控制單元1205可針對每一個區段改變記憶體系統1000中同時操作的啟動記憶體晶粒的數量。
在同時可操作的啟動記憶體晶粒的最大數量為4的記憶體系統1000的實施例中，如上所述，當在第一區段S1同時操作的啟動記憶體晶粒的數量為2時，與最大性能相比，此時的性能比可以是50%。此處，在第一區段S1終止的時間，溫度測量單元1204可再次測量溫度，並且可基於測量結果輸出性能調節執行信號。此時，當透過溫度測量單元1204進行的溫度測量的結果小於參考溫度時，性能調節執行信號可以是用於進一步提高性能的信號。可選地，此時的性能調節執行信號可以是使記憶體系統1000以75%的目標性能操作的信號。在這種情況下，啟動晶粒數量控制單元1205可改變啟動記憶體晶粒的數量，使得性能回應於從溫度測量單元1204輸出的性能調節執行信號而進一步提高，並且可因此將啟動記憶體晶粒的數量設置為3。因此，在第二區段S2記憶體系統1000中同時操作的啟動記憶體晶粒的數量可被調整為3。
在第二區段S2終止的時間，溫度測量單元1204可再次測量溫度，並且可基於測量結果輸出性能調節執行信號。此處，當透過溫度測量單元1204進行的溫度測量的結果小於參考溫度時，性能調節執行信號可以是用於進一步提高性能的信號。此時的性能調節執行信號可以是使記憶體系統1000以100%的目標性能操作的信號。在這種情況下，啟動晶粒數量控制單元1205可改變啟動記憶體晶粒的數量，使得性能回應於從溫度測量單元1204輸出的性能調節執行信號而進一步提高，並且可因此將啟動記憶體晶粒的數量設置為4。因此，在第三區段S3記憶體系統1000中同時操作的啟動記憶體晶粒的數量可被調整為4。
在第三區段S3終止的時間，溫度測量單元1204可再次測量溫度，並且可基於測量結果輸出性能調節執行信號。此處，當透過溫度測量單元 1204進行的溫度測量的結果大於參考溫度時，性能調節執行信號可以是用於降低性能的信號。此時的性能調節執行信號可以是使記憶體系統1000以75%的目標性能操作的信號。在這種情況下，啟動晶粒數量控制單元1205可改變啟動記憶體晶粒的數量，使得性能回應於從溫度測量單元1204輸出的性能調節執行信號而進一步降低，並且可因此將啟動記憶體晶粒的數量設置為3。因此，在第四區段S4記憶體系統1000中同時操作的啟動記憶體晶粒的數量可被調整為3。
在第四區段S4終止的時間，溫度測量單元1204可再次測量溫度，並且可基於測量結果輸出性能調節執行信號。此處，當透過溫度測量單元1204進行的溫度測量的結果小於參考溫度時，性能調節執行信號可以是用於進一步提高性能的信號。此時的性能調節執行信號可以是使記憶體系統1000以100%的目標性能操作的信號。在這種情況下，啟動晶粒數量控制單元1205可改變啟動記憶體晶粒的數量，使得性能回應於從溫度測量單元1204輸出的性能調節執行信號而進一步提高，並且可因此將啟動記憶體晶粒的數量設置為4。因此，在第五區段S5記憶體系統1000中同時操作的啟動記憶體晶粒的數量可被調整為4。
如上所述，啟動晶粒數量控制單元1205可以溫度測量單元1204的溫度測量時間段的間隔來執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作。換言之，當溫度測量單元1204的溫度測量時間段為1秒時，啟動晶粒數量控制單元1205可以1秒的間隔執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作。
圖9是更詳細地示出圖8的性能調節方法的示圖。
參照圖9，溫度測量單元1204可測量記憶體系統1000的溫度，並且可基於所測量的溫度來調整目標性能。在示例中，調整後的目標性能為75%，並且溫度測量單元1204可基於調整後的目標性能輸出性能調節執行信號。此處，啟動晶粒數量控制單元1205可基於從溫度測量單元1204輸出的性能調節執行信號將啟動記憶體晶粒的數量設置成第三組G3。當啟動晶粒數量控制單元1205將啟動記憶體晶粒的數量設置成第三組G3時，其可表現出75%的性能，並且因此記憶體系統1000的實際性能可與目標性能相同。
在另一示例中，當透過溫度測量單元1204調整的目標性能為處於50%和75%之間的值62%時，啟動晶粒數量控制單元1205可將啟動記憶體晶粒的數量設置成第二組G2和第三組G3中的任何一個。當啟動晶粒數量控制單元1205將啟動記憶體晶粒的數量設置成第二組G2時，記憶體系統1000可表現出50%的性能，其比目標性能低12%。此外，當啟動晶粒數量控制單元1205將啟動記憶體晶粒的數量設置成第三組G3時，記憶體系統1000可表現出75%的性能，其比目標性能高13%。
圖10是示出根據本發明的實施例的性能調節方法的示圖。
圖10示出了以下操作：在記憶體系統1000中同時可操作的啟動記憶體晶粒的最大數量為4的情況下，透過改變啟動記憶體晶粒的數量來控制記憶體系統1000的性能，從而控制記憶體系統1000的溫度。參照圖10，啟動晶粒數量控制單元1205可以比溫度測量單元1204的溫度測量時間段短的時間段間隔執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作，即在一個區段內執行多次。在示例中，當溫度測量單元1204的溫度測量時間段為1秒 時，啟動晶粒數量控制單元1205可以小於1秒的時間段間隔執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作。
在第二區段S2終止的時間點，溫度測量單元1204可再次測量溫度，並且可基於測量結果輸出性能調節執行信號。此處，作為透過溫度測量單元1204進行的溫度測量的結果，記憶體系統1000的目標性能可被設置為30%。如上所述，當記憶體系統1000中啟動記憶體晶粒的數量為第一組G1時，記憶體系統1000的性能比可以是25%，而當記憶體系統1000中啟動記憶體晶粒的數量為第二組G2時，記憶體系統1000的性能比可以是50%。換言之，當目標性能為30%時，記憶體系統1000中啟動記憶體晶粒的數量應當是處於第一組G1和第二組G2之間的某一值。為了實現該操作，記憶體系統1000可透過在第三區段S3適當地分配性能比為25%的第一組G1(即，啟動記憶體晶粒的數量為1的情況)和性能比為50%的第二組G2(即，啟動記憶體晶粒的數量為2的情況)來進行操作。也就是說，如果記憶體系統1000被設置成性能比為25%的第一組G1和性能比為50%的第二組G2以4：1的比率進行操作，則在第三區段S3，記憶體系統1000可表現出30%的平均性能比。換言之，如果設置的目標性能大於當啟動記憶體晶粒的數量為N(其中N為0或更大的整數)時給定的目標性能，並且小於當啟動記憶體晶粒的數量為(N+1)時給定的目標性能，則啟動晶粒數量控制單元1205可基於設置的目標性能來確定在時間段內啟動記憶體晶粒的數量被控制為N的時間和啟動記憶體晶粒的數量被控制為(N+1)的時間的比率。
如上所述，為了控制記憶體系統1000以精確的性能比進行操作，啟動晶粒數量控制單元1205可以比溫度測量單元1204的溫度測量時間段 短的時間段間隔執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作，即在一個區段內執行多次。此外，由於啟動晶粒數量控制單元1205在一個區段內以更高的頻率執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作，因此可更精確地控制記憶體系統1000的性能。
在實施例中，當啟動晶粒數量控制單元1205可在一個區段內執行20次改變記憶體系統1000中啟動記憶體晶粒的數量的操作時，記憶體系統1000可執行控制，使得性能比為25%的第一組G1和性能比為50%的第二組G2在第三區段S3以4：1的比率操作。也就是說，記憶體系統1000可執行控制，使得第一組G1首先被操作16次，第二組G2隨後被操作4次。在這種情況下，第三區段S3的整體平均性能可接近30%。然而，在第三區段S3的第一部分中，記憶體系統1000可以小於目標性能的性能操作，並且在第三區段S3的後面部分中，記憶體系統1000可以大於目標性能的性能操作。
在另一實施例中，當啟動晶粒數量控制單元1205能夠在第三區段S3期間執行20次改變記憶體系統1000中啟動記憶體晶粒的數量的操作時，記憶體系統1000可執行控制，使得性能比為25%的第一組G1和性能比為50%的第二組G2在第三區段S3以4：1的比率操作。也就是說，記憶體系統1000可執行控制，使得第一組G1和第二組G2在第三區段S3內均勻分佈和操作。在示例中，在記憶體系統1000使用第一組G1操作四次之後，記憶體系統1000可使用第二組G2操作一次。隨後，記憶體系統1000可使用第一組G1操作四次，然後可使用第二組G2操作一次。在後一實施例中，性能分佈可比前一實施例更精確地實現，並且記憶體系統1000在第三區段S3內的整體性能可與目標性能類似。因此，可更精確地控制記憶體系統1000的溫度。
換言之，當給定一個區段內的目標性能時，在滿足給定比率的條件下可將多個不同的組控制成完全均勻地分佈在該區段內。也就是說，如果設置的目標性能大於當啟動記憶體晶粒的數量為N(其中N為0或更大的整數)時給出的目標性能，並且小於當啟動記憶體晶粒的數量為(N+1)時給出的目標性能，則啟動晶粒數量控制單元1205可基於設置的目標性能來確定在時間段內啟動記憶體晶粒的數量被控制為N的時間和啟動記憶體晶粒的數量被控制為(N+1)的時間的比率。
在示例中，溫度測量時間段可以是1秒，並且記憶體系統1000可在1秒中執行多個編程操作、讀取操作或擦除操作。例如，當在作為溫度測量時間段的1秒期間發生1000次讀取操作和100次編程操作時，啟動晶粒數量控制單元1205可執行數十次至數百次改變記憶體系統1000中啟動晶粒的數量的操作。換言之，即使對於非常精確的目標性能，也可執行參照圖10所述的改變啟動晶粒的數量的方法。
啟動晶粒數量控制單元1205可透過控制讀取命令、編程命令或擦除命令到記憶體裝置1100的傳輸來在一個區段內多次執行改變記憶體系統1000中啟動記憶體晶粒的數量的操作。在實施例中，當執行減少啟動記憶體晶粒(即，記憶體裝置1100)的數量的操作時，啟動晶粒數量控制單元1205可將讀取命令、編程命令或擦除命令到記憶體裝置1100的傳輸延遲。也就是說，當執行減少啟動記憶體裝置1100的數量的操作時，啟動晶粒數量控制單元1205可透過在對耦接到第一通道的記憶體裝置1100的讀取操作、編程操作或擦除操作已經終止之後，將讀取命令、編程命令或擦除命令施加到耦接到第二通道的記憶體裝置1100來控制同時操作的記憶體裝置1100的數量。
圖11是更詳細地描述圖10的性能調節方法的示圖。
參照圖11，溫度測量單元1204可測量記憶體系統1000的溫度，並且可基於所測量的溫度來調整目標性能。例如，在調整後的目標性能為處於50%和75%之間的值65%的情況下，如上面參照圖10所述的，啟動晶粒數量控制單元1205可以交替地將溫度測量時間段內的啟動記憶體晶粒的數量設置成第二組G2或第三組G3。當啟動晶粒數量控制單元1205將啟動記憶體晶粒的數量設置成第二組G2時，記憶體系統1000表現出50%的性能，然後在比目標性能低15%的性能下操作。進一步地，當啟動晶粒數量控制單元1205將啟動記憶體晶粒的數量設置成第三組G3時，記憶體系統1000表現出75%的性能，然後在比目標性能高10%的性能下操作。啟動晶粒數量控制單元1205可透過適當地混合第二組G2和第三組G3來設置啟動記憶體晶粒的數量，以便在一個溫度測量時間段內呈現出65%的目標性能。換言之，為了在一個溫度測量時間段內平均表現出接近65%的性能，啟動晶粒數量控制單元1205透過將第二組G2與第三組G3的比率設置為2：3來操作記憶體系統1000。此外，啟動晶粒數量控制單元1205可將第二組G2與第三組G3的比率設置為2：3，以便在一個溫度測量時間段內平均表現出接近65%的性能，但是也可設置該比率，使得第二組G2和第三組G3在給定時間段內，即在區段內完全均勻地分佈。
圖12是描述根據本發明的實施例的性能調節方法的流程圖。
參照圖12，記憶體系統1000可執行基於溫度控制性能的操作。
根據溫度控制性能的操作記憶體系統1000的方法可包括以預定時間段的間隔測量溫度的步驟S101。進一步地，在步驟S102中，可基於溫度 測量的結果以預定時間段的間隔來調整目標性能。步驟S101和S102可透過圖5的功耗測量單元1201或者透過圖6的定時器1203和溫度測量單元1204執行。接下來，在步驟S103中，可基於目標性能來執行在預定時間段內多次改變啟動記憶體晶粒的數量的操作。步驟S103可透過圖5的性能調節控制單元1202或者透過圖6的啟動晶粒數量控制單元1205執行。
進一步地，基於目標性能執行在預定時間段內多次改變啟動記憶體晶粒的數量的操作的步驟S103可包括以下步驟：執行控制，使得執行使耦接到記憶體晶粒的多個通道中的一些通道不啟動的操作，或者使得啟動記憶體晶粒的數量為N(其中N為0或更大的整數)的情況與啟動記憶體晶粒的數量為(N+1)的情況在該時間段內以預定比率交替地操作。在這種情況下，可執行控制，使得啟動記憶體晶粒的數量為N的情況和啟動記憶體晶粒的數量為(N+1)的情況在該時間段內完全均勻地分佈。
圖13是示出包括圖5或圖6所示的記憶體控制器的記憶體系統的應用示例的示圖。
參照圖13，記憶體系統30000可包括在行動電話、智慧型手機、平板電腦、個人數位助理(PDA)或無線通訊裝置中。記憶體系統30000可包括記憶體裝置1100和能夠控制記憶體裝置1100的操作的記憶體控制器1200。記憶體控制器1200可在處理器3100的控制下控制記憶體裝置1100的數據存取操作，例如編程操作、擦除操作或讀取操作。
編程在記憶體裝置1100中的數據可在記憶體控制器1200的控制下透過顯示器3200輸出。
無線電收發器3300可透過天線ANT發送和接收無線電信號。例如，無線電收發器3300可將透過天線ANT接收到的無線電信號改變為可由處理器3100處理的信號。因此，處理器3100可處理從無線電收發器3300輸出的信號，並將處理後的信號傳輸到記憶體控制器1200或顯示器3200。記憶體控制器1200可將由處理器3100處理的信號編程到記憶體裝置1100。此外，無線電收發器3300可將從處理器3100輸出的信號改變為無線電信號，並且透過天線ANT將改變後的無線電信號輸出到外部裝置。輸入裝置3400可用於輸入用於控制處理器3100的操作的控制信號或待由處理器3100處理的數據。輸入裝置3400可被實施為諸如觸控板或電腦滑鼠的定點裝置、小鍵盤或鍵盤。處理器3100可控制顯示器3200的操作，使得從記憶體控制器1200輸出的數據、從無線電收發器3300輸出的數據或從輸入裝置3400輸出的數據透過顯示器3200輸出。
在實施例中，能夠控制記憶體裝置1100的操作的記憶體控制器1200可被實施為處理器3100的一部分或與處理器3100分開設置的晶片。進一步地，記憶體控制器1200可透過圖5或圖6所示的記憶體控制器的示例來實施。
圖14是示出包括圖5或圖6所示的記憶體控制器的記憶體系統的應用示例的示圖。
參照圖14，記憶體系統40000可包括在個人電腦、平板電腦、小筆電、電子閱讀器、個人數位助理(PDA)、便攜式多媒體播放器(PMP)、MP3播放器或MP4播放器中。
記憶體系統40000可包括記憶體裝置1100和能夠控制記憶體裝置1100的數據處理操作的記憶體控制器1200。
處理器4100可根據從輸入裝置4200輸入的數據透過顯示器4300輸出儲存在記憶體裝置1100中的數據。例如，輸入裝置4200可被實施為諸如觸控板或電腦滑鼠的定點裝置、小鍵盤或鍵盤。
處理器4100可控制記憶體系統40000的整體操作，並且控制記憶體控制器1200的操作。在實施例中，能夠控制記憶體裝置1100的操作的記憶體控制器1200可被實施為處理器4100的一部分或與處理器4100分開設置的晶片。進一步地，記憶體控制器1200可透過圖5或圖6所示的記憶體控制器的示例來實施。
圖15是示出包括圖5或圖6所示的記憶體控制器的記憶體系統的應用示例的示圖。
參照圖15，記憶體系統50000可包括在例如數位相機、配備有數位相機的便攜式電話、配備有數位相機的智慧型手機或配備有數位相機的平板電腦的圖像處理裝置中。
記憶體系統50000可包括記憶體裝置1100和能夠控制記憶體裝置1100的例如編程操作、擦除操作或讀取操作的數據處理操作的記憶體控制器1200。
記憶體系統50000的影像感測器5200可將光學圖像轉換為數位信號。轉換後的數位信號可被傳輸到處理器5100或記憶體控制器1200。在處理器5100的控制下，轉換後的數位信號可透過顯示器5300輸出，或透過記憶 體控制器1200而儲存在記憶體裝置1100中。儲存在記憶體裝置1100中的數據可在處理器5100或記憶體控制器1200的控制下透過顯示器5300輸出。
在實施例中，能夠控制記憶體裝置1100的操作的記憶體控制器1200可被實施為處理器5100的一部分或與處理器5100分開設置的晶片。進一步地，記憶體控制器1200可透過圖5或圖6所示的記憶體控制器的示例來實施。
圖16是示出包括圖5或圖6所示的記憶體控制器的記憶體系統的應用示例的示圖。
參照圖16，記憶體系統70000可包括在記憶卡或智慧卡中。記憶體系統70000可包括記憶體裝置1100、記憶體控制器1200和卡介面7100。
記憶體控制器1200可控制記憶體裝置1100和卡介面7100之間的數據交換。在實施例中，卡介面7100可以是安全數位(SD)卡介面或多媒體卡(MMC)介面，但不限於此。進一步地，記憶體控制器1200可透過圖5或圖6所示的記憶體控制器的示例來實施。
卡介面7100可根據主機60000的協定來與主機60000和記憶體控制器1200相互連接以進行數據交換。在實施例中，卡介面7100可支持通用序列匯流排(USB)協定和晶片間(IC)-USB協定。此處，卡介面可指能夠支持主機60000使用的協定的硬體、安裝在硬體中的軟體或者信號傳輸方法。
當記憶體系統70000連接到諸如個人電腦、平板電腦、數位相機、數位音訊播放器、行動電話、控制台視訊遊戲硬體或數位機上盒的主機60000的主機介面6200時，主機介面6200可在微處理器6100的控制下透過卡介面7100和記憶體控制器1200與記憶體裝置1100進行數據通訊。
本發明可以在記憶體系統的操作中在溫度測量時間段內多次執行改變啟動記憶體裝置的數量的操作，從而精確地控制記憶體系統自身的溫度和性能。
本文已經公開了實施例的示例，並且儘管使用了特定的術語，但是它們僅以一般的和描述性的意義來使用並解釋，而不用於限制的目的。在一些情況下，自本申請案提交起，對於本領域普通技術人員而言顯而易見的是，除非另外明確指出，否則結合特定實施例描述的特徵、特性和/或元件可單獨使用或與結合其他實施例描述的特徵、特性和/或元件組合使用。因此，本領域技術人員將理解的是，在不脫離如申請專利範圍中闡述的本發明的實質內容和範圍的情況下，可進行形式和細節上的各種改變。
G1~G4:第一組~第四組
S1~S5:第一區段~第五區段

Claims (20)

  1. 一種記憶體系統，其包括：記憶體控制器；以及多個記憶體裝置，其透過多個通道耦接到所述記憶體控制器，其中所述記憶體控制器包括：功耗測量單元，其被配置成以預定時間段的間隔測量所述記憶體系統的功耗並基於所測量的功耗產生第一信號；以及性能調節控制單元，其被配置成在所述預定時間段內的所述間隔的一單間隔內，回應於所述第一信號執行改變所述記憶體系統的性能的操作，其中在所述單間隔內執行的操作中的至少一個操作，用於提高所述記憶體系統的性能，以及其中在所述單間隔內執行的剩餘操作，用於降低所述記憶體系統的性能。
  2. 如請求項1所述的記憶體系統，其中改變所述記憶體系統的性能的操作包括改變所述多個記憶體裝置中啟動記憶體裝置的數量的操作。
  3. 如請求項1所述的記憶體系統，其中所述第一信號指示所述記憶體系統的目標性能。
  4. 如請求項3所述的記憶體系統，其中所述性能調節控制單元被配置成回應於所述第一信號，在所述單間隔內多次執行改變所述多個記憶體裝置中啟動記憶體裝置的數量的操作。
  5. 如請求項3所述的記憶體系統，其中如果所述目標性能大於在所述多個記憶體裝置中啟動記憶體裝置的數量為N時給定的目標性能，並且小於在所述啟動記憶體裝置的數量為(N+1)時給定的目標性能，則所述性能調節控制單元被配置成在所述單間隔的第一時間期間將所述啟動記憶體裝置的數量控制為N，並且在所述單間隔的第二時間期間將所述啟動記憶體裝置的數量控制為(N+1)，其中所述N為0或更大的整數。
  6. 如請求項1所述的記憶體系統，其中所述性能調節控制單元被配置成透過延遲對所述多個記憶體裝置施加命令的操作來執行改變所述記憶體系統的性能的操作。
  7. 如請求項6所述的記憶體系統，其中：所述功耗測量單元包括定時器，所述定時器以所述預定時間段的所述間隔產生第二信號，溫度測量單元回應於所述第二信號測量所述記憶體系統的溫度。
  8. 如請求項2所述的記憶體系統，其中改變所述啟動記憶體裝置的數量的操作包括使所述多個通道的一部分不啟動的操作。
  9. 一種記憶體系統，其包括：記憶體控制器；以及多個記憶體晶粒，其透過多個通道耦接到所述記憶體控制器，其中所述記憶體控制器包括：溫度測量單元，其被配置成以預定時間段的間隔測量所述記憶體系統的溫度，並且基於所測量的溫度調整所述記憶體系統的目標性能；以及 啟動晶粒數量控制單元，其被配置成在所述預定時間段內的所述間隔的一單間隔內，回應於所述目標性能執行改變所述多個記憶體晶粒中啟動記憶體晶粒的數量的操作，其中，在所述單間隔內執行的操作中的至少一個操作，用於增加所述啟動記憶體晶粒的數量，以及其中，在所述單間隔內執行的剩餘操作，用於減少所述啟動記憶體晶粒的數量。
  10. 如請求項9所述的記憶體系統，其中所述啟動晶粒數量控制單元被配置成：當在所述單間隔期間所述記憶體系統的性能大於所述目標性能時，在所述單間隔之後的一間隔期間減少所述啟動記憶體晶粒的數量。
  11. 如請求項9所述的記憶體系統，其中如果調整後的目標性能大於在所述啟動記憶體晶粒的數量為N時給定的目標性能，並且小於在所述啟動記憶體晶粒的數量為(N+1)時給定的目標性能，則所述啟動晶粒數量控制單元被配置成在所述單間隔的第一時間期間將所述啟動記憶體晶粒的數量控制為N，並且在所述單間隔的第二時間期間將所述啟動記憶體晶粒的數量控制為(N+1)，其中所述N為0或更大的整數。
  12. 如請求項10所述的記憶體系統，其中：所述記憶體控制器包括定時器，所述定時器被配置成以所述預定時間段的所述間隔產生溫度測量執行信號，並且所述溫度測量單元被配置成回應於所述溫度測量執行信號調整所述記憶體系統的目標性能。
  13. 如請求項9所述的記憶體系統，其中改變所述啟動記憶體晶粒的數量的操作包括使所述多個通道的一部分不啟動的操作。
  14. 如請求項9所述的記憶體系統，其中如果調整後的目標性能大於在所述啟動記憶體晶粒的數量為N時給定的目標性能，並且小於在所述啟動記憶體晶粒的數量為(N+1)時給定的目標性能，則所述啟動晶粒數量控制單元被配置成基於所述調整後的目標性能，確定在所述單間隔內所述啟動記憶體晶粒的數量被控制為N的時間和所述啟動記憶體晶粒的數量被控制為(N+1)的時間的比率，其中所述N為0或更大的整數。
  15. 如請求項9所述的記憶體系統，其中所述啟動晶粒數量控制單元被配置成透過延遲對所述多個記憶體晶粒施加命令的操作來執行改變所述啟動記憶體晶粒的數量的操作。
  16. 一種操作記憶體系統的方法，其包括：以預定時間段的間隔測量溫度；基於溫度測量的結果以所述預定時間段的間隔調整目標性能；以及基於所述目標性能，在所述預定時間段內的所述間隔的一單間隔內執行控制啟動記憶體晶粒的數量的操作，其中，在所述單間隔內執行的操作中的至少一個操作，用於增加所述啟動記憶體晶粒的數量，以及其中，在所述單間隔內執行的剩餘操作，用於減少所述啟動記憶體晶粒的數量。
  17. 如請求項16所述的方法，其中如果所述目標性能小於當前性能，則控制所述啟動記憶體晶粒的數量的操作包括減少所述啟動記憶體晶粒的數量的操作。
  18. 如請求項16所述的方法，其中如果調整後的目標性能大於在所述啟動記憶體晶粒的數量為N時給定的目標性能，並且小於在所述啟動記憶體晶粒的數量為(N+1)時給定的目標性能，則在所述單間隔的第一時間期間，所述啟動記憶體晶粒的數量為N，並且在所述單間隔的第二時間期間，所述啟動記憶體晶粒的數量為(N+1)，其中所述N為0或更大的整數。
  19. 如請求項16所述的方法，其中控制所述啟動記憶體晶粒的數量的操作包括使耦接到所述啟動記憶體晶粒的多個通道的一部分不啟動的操作。
  20. 如請求項16所述的方法，其中：控制所述啟動記憶體晶粒的數量的操作包括以下操作：基於所述目標性能，使所述啟動記憶體晶粒的數量為N的情況與所述啟動記憶體晶粒的數量為(N+1)的情況在所述單間隔內以特定比率交替地操作，其中所述N為0或更大的整數，並且所述啟動記憶體晶粒的數量為N的情況和所述啟動記憶體晶粒的數量為(N+1)的情況在所述單間隔內完全均勻地分佈。
TW107104820A 2017-07-17 2018-02-09 記憶體系統及其操作方法 TWI766946B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0090345 2017-07-17
KR1020170090345A KR102462385B1 (ko) 2017-07-17 2017-07-17 메모리 시스템 및 그것의 동작 방법
KR10-2017-0090345 2017-07-17

Publications (2)

Publication Number Publication Date
TW201909172A TW201909172A (zh) 2019-03-01
TWI766946B true TWI766946B (zh) 2022-06-11

Family

ID=64999658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104820A TWI766946B (zh) 2017-07-17 2018-02-09 記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US10318211B2 (zh)
KR (1) KR102462385B1 (zh)
CN (1) CN109273029B (zh)
TW (1) TWI766946B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481016B2 (en) * 2018-03-02 2022-10-25 Samsung Electronics Co., Ltd. Method and apparatus for self-regulating power usage and power consumption in ethernet SSD storage systems
US11500439B2 (en) 2018-03-02 2022-11-15 Samsung Electronics Co., Ltd. Method and apparatus for performing power analytics of a storage system
KR20210016203A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 스토리지 장치의 동작 방법, 및 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템의 동작 방법
JP7381269B2 (ja) * 2019-09-20 2023-11-15 キオクシア株式会社 ストレージコントローラ、ストレージ装置及びストレージ装置の制御方法
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR20210107411A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 반도체 패키지 테스트 방법, 반도체 패키지 테스트 장치 및 반도체 패키지
JP7500263B2 (ja) * 2020-04-27 2024-06-17 キオクシア株式会社 メモリデバイス、および温度センサのキャリブレーション方法
KR20220018351A (ko) 2020-08-06 2022-02-15 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
CN112988083B (zh) * 2021-05-19 2021-08-03 四川省商投信息技术有限责任公司 一种冷数据的存储方法和系统
KR102440364B1 (ko) * 2021-08-27 2022-09-05 삼성전자주식회사 성능 조정 동작을 수행하는 메모리 시스템
WO2023075074A1 (ko) * 2021-10-25 2023-05-04 삼성전자 주식회사 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드
CN114627955B (zh) * 2022-05-06 2022-10-28 长鑫存储技术有限公司 功耗测试方法、装置、设备及存储介质
US20240069721A1 (en) * 2022-08-31 2024-02-29 Micron Technology, Inc. Memory with switchable channels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150301744A1 (en) * 2014-04-17 2015-10-22 Hyun-seok Kim Memory system and method of operating the same
US20170075611A1 (en) * 2015-09-11 2017-03-16 Samsung Electronics Co., Ltd. METHOD AND APPARATUS OF DYNAMIC PARALLELISM FOR CONTROLLING POWER CONSUMPTION OF SSDs
TW201719643A (zh) * 2015-08-04 2017-06-01 高通公司 用於熱電記憶體溫度控制之系統及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7724602B2 (en) * 2007-07-10 2010-05-25 International Business Machines Corporation Memory controller with programmable regression model for power control
CN101430923B (zh) * 2007-11-06 2013-07-24 威刚科技股份有限公司 固态半导体储存装置及其应用系统与控制组件
KR101573723B1 (ko) * 2009-05-13 2015-12-03 삼성전자주식회사 적응적으로 메모리 채널의 신호 강도를 조정하는 데이터 저장 장치 및 그것의 설정 방법
CN101620883B (zh) * 2009-07-29 2014-07-09 无锡中星微电子有限公司 一种dram运行频率调整系统及方法
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
KR101391352B1 (ko) * 2011-12-19 2014-05-07 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US8873316B2 (en) * 2012-07-25 2014-10-28 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
KR20140107890A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법
KR20150121562A (ko) * 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
KR102347179B1 (ko) 2015-05-22 2022-01-04 삼성전자주식회사 비휘발성 저장 장치의 온도 제어 방법
KR101692316B1 (ko) 2016-04-15 2017-01-03 임병천 전력량 제어 장치, 그 장치를 구비한 수배전 및 분전반

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150301744A1 (en) * 2014-04-17 2015-10-22 Hyun-seok Kim Memory system and method of operating the same
TW201719643A (zh) * 2015-08-04 2017-06-01 高通公司 用於熱電記憶體溫度控制之系統及方法
US20170075611A1 (en) * 2015-09-11 2017-03-16 Samsung Electronics Co., Ltd. METHOD AND APPARATUS OF DYNAMIC PARALLELISM FOR CONTROLLING POWER CONSUMPTION OF SSDs

Also Published As

Publication number Publication date
TW201909172A (zh) 2019-03-01
CN109273029B (zh) 2022-07-26
CN109273029A (zh) 2019-01-25
US20190018611A1 (en) 2019-01-17
US10318211B2 (en) 2019-06-11
KR102462385B1 (ko) 2022-11-04
KR20190008679A (ko) 2019-01-25

Similar Documents

Publication Publication Date Title
TWI766946B (zh) 記憶體系統及其操作方法
US8627037B2 (en) Memory system having nonvolatile semiconductor storage devices
TWI765044B (zh) 記憶體系統及其操作方法
KR102656828B1 (ko) 메모리 장치 및 이의 동작 방법
TWI434286B (zh) 具擴充模式之固態儲存元件控制器及其運作方法
TWI774830B (zh) 記憶體系統及其操作方法
JP2022070884A (ja) フラッシュメモリのためのリフレッシュの管理
TW201946065A (zh) 記憶體裝置以及記憶體裝置的操作方法
KR102375695B1 (ko) 데이터 전송 트레이닝 방법 및 이를 수행하는 데이터 저장 장치
US11442664B2 (en) Memory system and method of operating the same
TW201705145A (zh) 半導體記憶體裝置及其操作方法
KR20190106282A (ko) 저전압 감지 회로 및 이를 포함하는 메모리 장치
US20200356153A1 (en) Storage device and operating method of the storage device
KR20190029018A (ko) 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
US11836366B2 (en) Memory system and method of operating the same
US11615856B2 (en) Memory device and method of performing program operation
US11366725B2 (en) Storage device and method of operating the same
US11593009B2 (en) Storage device and operating method thereof
US11886314B2 (en) Memory system and operating method thereof
US12067245B2 (en) Memory controller and method of operating the same
US20230420056A1 (en) Memory device and method of operating the memory device
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
US20240005998A1 (en) Memory device and operating method thereof
US20220317933A1 (en) Storage device and operating method thereof
US20230307063A1 (en) Memory device and method of operating the same