JP2022070884A - フラッシュメモリのためのリフレッシュの管理 - Google Patents

フラッシュメモリのためのリフレッシュの管理 Download PDF

Info

Publication number
JP2022070884A
JP2022070884A JP2022014848A JP2022014848A JP2022070884A JP 2022070884 A JP2022070884 A JP 2022070884A JP 2022014848 A JP2022014848 A JP 2022014848A JP 2022014848 A JP2022014848 A JP 2022014848A JP 2022070884 A JP2022070884 A JP 2022070884A
Authority
JP
Japan
Prior art keywords
refresh
flash memory
setting
register
registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022014848A
Other languages
English (en)
Other versions
JP7348325B2 (ja
Inventor
ヒョンスク・シン
Hyunsuk Shin
ロバート・ハーデッカー
Hardacker Robert
フン・ヴオン
Vuong Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2022070884A publication Critical patent/JP2022070884A/ja
Application granted granted Critical
Publication of JP7348325B2 publication Critical patent/JP7348325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

【課題】フラッシュメモリのホスト駆動型データリフレッシュのためのシステム、方法及び装置を提供する。【解決手段】処理システム１００は、リフレッシュを開始/停止するタイミング、メモリ内のターゲット区分、リフレッシュのためのターゲット開始/終了アドレス範囲、リフレッシュアルゴリズム、リフレッシュレート要件などのリフレッシュ動作に関する様々な設定を記憶するためのフラッシュメモリに設けられたレジスタ１０６ａ～１０６ｅを含むフラッシュメモリ及びホストを有する。ホストは、リフレッシュを開始/停止するタイミング、メモリ内のターゲット区分、リフレッシュのためのターゲット開始/終了アドレス範囲及びリフレッシュアルゴリズムについての様々な設定を、対応するレジスタを介して制御する。フラッシュメモリは、リフレッシュレート要件に関する様々な値を対応するレジスタを介して制御する。【選択図】図１

Description

関連出願の相互参照
本特許出願は、係属中であり、本出願の譲受人に譲渡され、その全体が参照により本明細書に明確に組み込まれる、2016年6月20日に出願された「MANAGING REFRESH FOR FLASH MEMORY」と題する米国仮特許出願第62/352,393号の利益を主張する。
開示する態様は、フラッシュメモリを対象とする。より詳細には、例示的な態様は、フラッシュメモリにおけるデータ保持を改善するためのリフレッシュ動作を対象とする。
フラッシュメモリは、電気的にプログラムされ、消去され、再プログラムされ得る不揮発性メモリまたは記憶媒体である。フラッシュメモリでは、情報はフローティングゲートトランジスタから作られたメモリセルのアレイに記憶され得る。メモリセルは、各メモリセルが1ビットのみの情報を記憶するシングルレベルセル(SLC)、または各メモリセルが2ビット以上の情報を記憶することができるマルチレベルセル(MLC)(たとえば、トリプルレベルセル(TLC))であり得る。2つの主なタイプのフラッシュメモリ、すなわち、NANDタイプフラッシュメモリおよびNORタイプフラッシュメモリがあり、メモリセルは、それぞれ、対応するNAND論理ゲートおよびNOR論理ゲートと同様の特性を示す。フラッシュメモリは、メモリカード、ユニバーサル同期バス(USB: universal synchronous bus)フラッシュドライブ、ソリッドステートハードドライブにおいてなど、様々な適用例において見られる。
フラッシュメモリの利点は、不揮発性、速い読取りアクセス時間、耐機械的衝撃性、高耐久性などの特性を含む。しかしながら、フラッシュメモリは、いくつかの欠点も有し得る。たとえば、フラッシュメモリは、ランダムアクセス方式で1バイトまたは1ワードを一度に読み取られるかまたはプログラムされることが可能であるが、フラッシュメモリは、(複数のワードを備える)1ブロックしか一度に消去されない場合がある。別の欠点は、フラッシュメモリが摩耗し、フラッシュメモリの記憶の完全性が低下する前に、フラッシュメモリによってサポートされ得る有限数のプログラム/消去サイクルに関する。また別の欠点は、「読み出しディスターブ(read disturb)」と呼ばれる特性に関係し、たとえば、NANDフラッシュメモリのいくつかのメモリセルに対する読取り動作は、同じメモリブロック内の隣接するメモリセルに記憶された情報が経時的に変化するか、または誤ってプログラムされるようになる原因になる可能性がある。プログラムディスターブに関する同様の問題も生じる場合があり、いくつかのメモリセルをプログラムすることは、他のメモリセルの意図しない障害を招くことがある。さらに、フラッシュメモリのメモリセルにおける情報の記憶は、メモリセルのフローティングゲートが充電されることに基づく。しかしながら、経時的に、フローティングゲートに起因するメモリセルからの電荷損失の問題は、メモリセルの記憶完全性の損失も招くことがある。
様々な上述の欠点は、たとえば、NANDフラッシュメモリを備えるフラッシュメモリに記憶されたデータにおけるエラーまたはビットフリップを招くことがある。フラッシュメモリがより多くのプログラム/消去サイクルによって劣化するにつれて、ビットフリップが生じ得る割合が増加する可能性がある。干渉が技術拡大(縮小)によって増大する可能性があるので、ビットフリップエラーレートも、デバイスサイズが縮小するにつれてメモリ技術の世代の進行によって高くなることがある。
ビットフリップエラーは、フラッシュメモリに記憶されたデータをリフレッシュする(たとえば、書き換えるかまたはスクラビングする)ことによって訂正または回復され得るソフトエラーであるが、当業界にはフラッシュストレージデバイスに記憶されたデータをリフレッシュするための標準的な機構はない。一般に、フラッシュストレージデバイスにおけるデータリフレッシュ動作は、様々な製造業者によって異なり得るベンダー固有の方式で実行され得る。たとえば、消費デバイスまたは処理デバイスがNANDフラッシュメモリのページからデータを読み取るとき、エラー制御コーディング(ECC: error control coding)がそのページに対して実行される場合、データリフレッシュの1つの方式は、訂正されるべきエラーを有するビットの数が事前に指定されたしきい値よりも大きいかどうかを決定することに基づき得る。そのようなビットエラーの数が事前に指定されたしきい値よりも大きい場合、処理デバイス(または処理デバイス内のメモリコントローラ)は、NANDフラッシュメモリのそのページに対して実行されるべきリフレッシュ動作を指示し得る。しかしながら、リフレッシュ動作を指示するこの方法は、様々な消費デバイスにわたって標準的ではなく、したがって、異なる消費デバイスは、同じNANDフラッシュメモリに対してリフレッシュ動作を指示する異なる方式を用いることがある。
場合によっては、フラッシュメモリのリフレッシュ動作は、フラッシュメモリ自体によって駆動されることがあり、このことは、消費デバイスまたはホストデバイス(たとえば、フラッシュメモリに接続されたプロセッサ)からの外部の指示またはトリガなしに内部リフレッシュを開始し得る。しかしながら、フラッシュメモリの製造業者またはベンダーは、フラッシュメモリを使用するホストデバイスまたはターゲットアプリケーションの保持要件に関する実質的な情報を有しないことがある。したがって、フラッシュメモリによって内部で制御されるリフレッシュ動作は、ターゲットアプリケーションに関する情報を欠くことがあるので、リフレッシュ動作は、ターゲットアプリケーションに及ぼす性能の影響を回避するためにリフレッシュを開始または停止するタイミングを知らずに実施されることがある。
したがって、上述の欠点を回避する、フラッシュメモリに対してリフレッシュ動作を実行するための技法が当技術分野において必要とされている。
本発明の例示的な態様は、フラッシュメモリのホスト駆動型データリフレッシュのためのシステムおよび方法を対象とする。例示的な態様では、標準的なレジスタが、リフレッシュを開始/停止するタイミング、フラッシュメモリ内のターゲット区分、リフレッシュのためのターゲット開始/終了アドレス範囲、リフレッシュアルゴリズム、リフレッシュレート要件などのリフレッシュ動作に関する様々な設定を記憶するためのフラッシュメモリに設けられる。ホストデバイスは、リフレッシュを開始/停止するタイミング、メモリ内のターゲット区分、リフレッシュのためのターゲット開始/終了アドレス範囲、リフレッシュアルゴリズムについての様々な設定を対応するレジスタを介して制御することができ、フラッシュメモリは、リフレッシュレート要件に関する様々な値を対応するレジスタを介して制御することができる。このようにして、標準的なプラットフォームまたはインターフェースが、フラッシュメモリに対するリフレッシュ動作のためにフラッシュメモリ内に設けられる。
たとえば、例示的な態様は、フラッシュメモリに対してリフレッシュ動作を実行する方法を対象とする。方法は、ホストから受信された値でフラッシュメモリの1つまたは複数のリフレッシュレジスタを設定するステップと、1つまたは複数のリフレッシュレジスタにおいて設定された値に基づいて、フラッシュメモリに対してリフレッシュ動作を実行するステップとを備える。
別の例示的な態様は、フラッシュメモリを備える装置を対象とし、フラッシュメモリは、ホストから受信された値でプログラムされるように構成された1つまたは複数のリフレッシュレジスタを備える。フラッシュメモリは、1つまたは複数のリフレッシュレジスタにおいてプログラムされた値に基づいてリフレッシュ動作を実行するように構成される。
また別の例示的な態様は、プロセッサによって実行されると、プロセッサに、フラッシュメモリに対してリフレッシュ動作を実行させるコードを備える非一時的コンピュータ可読記憶媒体を対象とする。非一時的コンピュータ可読記憶媒体は、ホストから受信された値でフラッシュメモリの1つまたは複数のリフレッシュレジスタを設定するためのコードと、1つまたは複数のリフレッシュレジスタにおいて設定された値に基づいて、フラッシュメモリに対してリフレッシュ動作を実行するためのコードとを備える。
また別の例示的な態様は、フラッシュメモリを備える装置を対象とし、フラッシュメモリは、ホストから受信された設定を記憶するための手段を備え、設定は、フラッシュメモリに対して実行されるべきリフレッシュ動作に関連付けられる。フラッシュメモリはまた、設定に基づいて、フラッシュメモリに対してリフレッシュ動作を実行するための手段を備える。
添付の図面は、本発明の態様の説明を助けるために提示され、態様の限定ではなく、態様の例示のためのみに提供されている。
本開示による、ホストおよびフラッシュメモリを備えるシステムを示す図である。 本開示の例示的な態様による、フラッシュメモリに対するリフレッシュ動作を管理する方法に関係するフローチャートである。 本開示の例示的な態様による、フラッシュメモリに対するリフレッシュ動作を管理する方法に関係するフローチャートである。 本開示の態様が有利に用いられ得る例示的なワイヤレス通信システムを示すブロック図である。
本発明の態様は、本発明の特定の態様を対象とする以下の説明および関連する図面において開示される。本発明の範囲から逸脱することなく、代替態様が考案され得る。加えて、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は詳細に説明されないか、または省略される。
「例示的」という語は、本明細書では「例、事例、または例示としての働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいずれの態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の態様」という用語は、本発明のすべての態様が、説明する特徴、利点または動作モードを含むことを必要としない。
本明細書で使用する用語は、特定の態様のみについて説明するためのものであり、本発明の態様を限定するものではない。本明細書で使用する単数形「a」、「an」および「the」は、文脈が別段に明確に示さない限り、複数形も含むものとする。「備える(comprises)」、「備える(comprising)」、「含む(includes)」および/または「含む(including)」という用語は、本明細書で使用するとき、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことをさらに理解されたい。
さらに、多くの態様について、たとえば、コンピューティングデバイスの要素によって実行されるべきアクションのシーケンスに関して説明する。本明細書で説明する様々なアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つもしくは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実行され得ることが認識されよう。加えて、本明細書で説明するこれらのアクションのシーケンスは、実行時に、関連するプロセッサに本明細書で説明する機能を実行させることになる、コンピュータ命令の対応するセットを記憶した、任意の形態のコンピュータ可読記憶媒体内で完全に具現化されるものと見なされ得る。したがって、本発明の様々な態様は、いくつかの異なる形態で具現化されてもよく、それらのすべてが、請求する主題の範囲内に入ることが企図されている。加えて、本明細書で説明する態様の各々について、任意のそのような態様の対応する形態は、たとえば、説明するアクションを実行する「ように構成された論理」として本明細書で説明される場合がある。
本開示の例示的な態様は、いくつかの事例ではホストによって駆動され得るフラッシュメモリのデータリフレッシュを対象とする。標準的なレジスタ(または等価的には、記憶するための任意の他の手段)が、リフレッシュを開始/停止するタイミング、メモリ内のターゲット区分、リフレッシュのためのターゲット開始/終了アドレス範囲、リフレッシュアルゴリズム、リフレッシュレート要件などのリフレッシュ動作に関する様々な設定を記憶するためのフラッシュメモリに設けられる。一態様では、ホストは、リフレッシュを開始/停止するタイミング、メモリ内のターゲット区分、リフレッシュのためのターゲット開始/終了アドレス範囲、リフレッシュアルゴリズムについての様々な設定を対応するレジスタを介して制御することができ、フラッシュメモリは、リフレッシュレート要件に関する様々な値を対応するレジスタを介して制御することができる。このようにして、標準的なプラットフォームまたはインターフェースが、フラッシュメモリのリフレッシュ動作のためにフラッシュメモリ内に設けられる。ホストデバイスは、対応するレジスタを用いて、ホストデバイス上のターゲットアプリケーションの必要に応じて、様々なパラメータを制御、プログラム、および再プログラムすることができる。
図1を参照すると、処理システム100として指定され、代表的にホスト102およびフラッシュメモリ104を備える、例示的な装置が示されている。ホスト102は、フラッシュメモリ104においてデータの読取りおよび/または書込みを行うために、適切なインターフェース108を介してフラッシュメモリ104とインターフェースする任意の処理デバイスまたは消費デバイスを含み得る。一般性を失うことなく、フラッシュメモリ104は任意のタイプ(たとえば、NANDフラッシュメモリ、NORフラッシュメモリなど)であってもよいが、本明細書のいくつかの例では、特にNANDフラッシュメモリについて説明する。
例示的な態様では、ホスト102は、読取り/書込み要求を行い、フラッシュメモリ104を含むメモリ要素との間で対応するデータを受信/送信するために、メモリコントローラ112とインターフェースするように構成された(任意の専用または汎用プロセッサであり得る)プロセッサ110を含み得る。メモリコントローラ112は、フラッシュメモリ104を含む、ホスト102に接続されたメモリ要素の読取り/書込み動作を制御し得る。例示的な態様では、ホスト102、より詳細には、メモリコントローラ112は、フラッシュメモリ104に設けられ得る例示的なレジスタをプログラムすることによって、フラッシュメモリ104のデータリフレッシュを制御し得る。フラッシュメモリ104は、上述のレジスタにおける設定またはプログラムされた値に基づいてリフレッシュ動作を実行するように構成され得る。この点について、フラッシュメモリ104は、レジスタにおいてプログラムされた設定に基づいて、フラッシュメモリ104に記憶されたデータに対してリフレッシュ動作を実行するための、(明示的に図示または説明されていないが、本開示に基づいて当業者によって認識可能な)任意の知られている処理要素、リフレッシュコントローラ、または他の論理を含み得る。
例示的な態様では、フラッシュメモリ104は、たとえば、ホスト102によってプログラムされ得るレジスタ106a～eを含むことが示されている。レジスタ106a～eは、標準的なプログラミングインターフェースを提供するように構成され得るので、いくつかの態様では、標準レジスタと呼ばれることがある。レジスタ106a～eのいくつかの例および特徴が本開示で提供されるが、様々な他のレジスタまたはそれらの組合せは、本明細書で提供する例示的な態様の範囲から逸脱することなく、フラッシュメモリ104に対するリフレッシュ動作を制御するための本開示に従って構成され得ることを理解されよう。次に、レジスタ106a～eの態様について、以下でさらに詳細に説明する。
第1のレジスタ(REG_REF_EN)106aは、フラッシュメモリ104のリフレッシュ動作を開始および/または停止するために使用され得る。リフレッシュ動作を開始するために、ホスト102(またはより詳細には、メモリコントローラ112)は、リフレッシュ動作を開始するようにREG_REF_EN106aを(たとえば、「1」に)設定し得る。この点について、ホスト102(またはより詳細には、メモリコントローラ112)はまた、リフレッシュ動作を開始する前に、第2のレジスタREG_REF_PARTITION106b、第3のレジスタREG_REF_ADDR_RANGE106c、および第4のレジスタREG_REF_ALGO106dなどの他のレジスタをプログラムしてもよく、このことについては、以下でより詳細に説明する。
第2のレジスタREG_REF_PARTITION106bは、リフレッシュされるべきフラッシュメモリ104内のメモリの1つまたは複数の区分のうちの少なくとも1つの区分を指定するように構成され得る。いくつかの態様では、REG_REF_PARTITION106bは、フラッシュメモリ104内のメモリのすべての区分をリフレッシュするために使用され得る、特殊フィールドまたは0xFFなどの予約済み値をサポートし得る。
第3のレジスタREG_REF_ADDR_RANGE106cは、たとえば、リフレッシュされるべき、REG_REF_PARTITION106bによって指定された区分におけるアドレス範囲を指定するように構成され得る。アドレス範囲は、開始アドレスおよび終了アドレスを使用して指定され得る。いくつかの態様では、開始アドレス=終了アドレス=0x0などの、REG_REF_ADDR_RANGE106c用の特殊なプログラミング記法または値を使用することによって、リフレッシュするための全体のまたは全区分範囲が指定され得る。
第4のレジスタREG_REF_ALGO106dは、さらに説明するように、リフレッシュ動作に使用されるべき1つまたは複数の可能なリフレッシュアルゴリズムの中の特定のリフレッシュアルゴリズムを指定するために使用され得る。
第1～第4のレジスタ106a～dの上記の設定に基づいてリフレッシュ動作が始まると、フラッシュメモリ104は、ホスト102がリフレッシュされていない区分またはアドレス範囲にアクセスすることを可能にしながら、場合によってはバックグラウンドでリフレッシュ動作を行い得る。しかしながら、バックグラウンドモードでリフレッシュ動作が進行中である間に、たとえば、このようにして通常の読取り/書込み動作および/またはタスク管理動作が正常に実行されることを可能にすることは、場合によっては、通常の読取り/書込み動作のためのアクセスの性能または速度に影響を及ぼす可能性があることに留意されたい。したがって、個々の場合において、性能トレードオフおよびリフレッシュの必要性に関する決定が行われ得る。
いくつかの態様では、リフレッシュ動作が完了したとき、REG_REF_EN106aがフラッシュメモリ104によって(たとえば、「0」に設定されることによって)クリアされ得る。ホスト102は、リフレッシュ動作が進行中であるかどうか(たとえば、REG_REF_EN106aが「1」に設定されている)、またはリフレッシュ動作が完了したかどうか(たとえば、REG_REF_EN106aが「0」に設定されている)を確認するために、REG_REF_EN106aのステータスをチェックすることができる。
いくつかの態様では、ホスト102は、REG_REF_EN106aをクリアする(たとえば、REG_REF_EN106aを「0」に設定する)ことによって、進行中のリフレッシュ動作を停止することもできる。たとえば、完全な性能が望まれる(すなわち、バックグラウンドのリフレッシュ動作に起因する性能への影響が望ましくないまたは許容できない)とき、ホスト102は、REG_REF_EN106aを「0」に設定することによって、進行中のリフレッシュ動作を中断してもよい。ホスト102がこのようにして進行中のリフレッシュ動作を中断した場合、ホスト102は、REG_REF_EN106aを「1」に設定することによって、後の時点でターゲットアドレス範囲のためのリフレッシュ動作を再開してもよい。
次にREG_REF_ALGO106dをより詳細に参照すると、この第4のレジスタは、1つまたは複数の可能なリフレッシュアルゴリズムの中の特定のリフレッシュアルゴリズムを選択するようにホスト102によって設定され得る。アルゴリズムがこのようにして選択されない場合、リフレッシュ動作は、ターゲットアドレス範囲内のデータを保持する各メモリセルが(たとえば、力ずくで)リフレッシュされ得るという意味では、使用されるリフレッシュアルゴリズムにおいて非選択的であり得る。非選択的リフレッシュアルゴリズムは、いくつかの態様では、データ保持を保証するための最もロバストな選択肢であり得る。しかしながら、そのような非選択的リフレッシュはまた、完了するのに長い時間がかかり、したがって、耐久性および性能に影響を及ぼすことがあり、これらの影響は、いくつかの態様では、適切なリフレッシュアルゴリズムを選定する際に非選択的リフレッシュの利点と比較検討され得る。
一方、選択的リフレッシュ動作を実行するアルゴリズムを選定することによって、たとえば、ベンダー固有の基準を満たす特定のデータを記憶するメモリセルは、たとえば、選択的にリフレッシュされ得る。ベンダー基準は、フラッシュメモリ104に関するエラーレート、NANDフラッシュタイプなどに応じて異なることがあり、選択的リフレッシュ動作は、より高速であり、フラッシュメモリ104の耐久性を改善することができる。
次に第5のレジスタREG_REF_RATE_xxx106eを参照すると、フラッシュメモリ104のリフレッシュレート要件は、このレジスタを構成することによって与えられ得る。フラッシュメモリ104の所望のまたは必要なリフレッシュレートは、メモリタイプ、温度、(たとえば、ホスト102によって設定される)アルゴリズムなどに応じて決定され得る。1つまたは複数の処理要素、センサー、制御機能、またはそれらの組合せは、以下のようにしてREG_REF_RATE_xxx106eの値を設定するために、フラッシュメモリ104によって利用され得る。フラッシュメモリ104内のデータは、フラッシュメモリ104に必要なデータ保持特性が満たされることを保証するために、REG_REF_RATE_xxx106eの1つまたは複数の値によるレートでリフレッシュされ得る。この点について、フラッシュメモリ104は、1つの例示的な実装形態では、日数として表され得るレートでREG_REF_RATE_xxx106eを設定し得る。リフレッシュレートは経時的に変化することがあるので、REG_REF_RATE_xxx106eの値はそれに応じて変更され得る。たとえば、新しいフラッシュメモリ104の場合、そのライフサイクルの初めに、リフレッシュレートは極めて低い量(すなわち、より低い頻度でリフレッシュされる)に設定され得るが、これは、フラッシュメモリ104が新しく、多数のプログラム/消去サイクルを経ていないとき、フラッシュメモリ104が高い保持特性(または異なる観点から見ると、低いエラー特性)を示し得るからである。フラッシュメモリ104が古くなるにつれて、データ保持を保証するためにリフレッシュレートが増加し得る。
場合によっては、フラッシュメモリ104は、リフレッシュレートの増加を求めることができる。たとえば、動作中にフラッシュメモリ104が1つまたは複数の区分において予想外の弱いメモリセルを検出した場合、フラッシュメモリ104は、それらの1つまたは複数の区分に対してより高いリフレッシュレートを設定することが可能であり得る。
レジスタREG_REF_RATE_xxx106eは、異なるタイプのメモリに対して異なる複数の値に設定され得る。たとえば、エンベデッドマルチメディアカード(eMMC)およびユニバーサルフラッシュストレージ(UFS)は、異なる区分に対して異なるメモリタイプ(たとえば、SLC、MLC、TLCなど)を有することができる。したがって、フラッシュメモリ104は、異なるメモリタイプに対して異なるリフレッシュレートを設定することができる(たとえば、SLC用のリフレッシュレートREG_REF_RATE_SLCは100日とすることができ、MLC用のREG_REF_RATE_MLCは10日とすることができる)。
さらに、REG_REF_RATE_xxx106eは、異なるリフレッシュアルゴリズムに対して複数の異なる値に設定され得る。たとえば、選択的アルゴリズムは、データを選択的にリフレッシュするので、より頻繁なリフレッシュを要求することができる(たとえば、選択的リフレッシュ用のリフレッシュレートREG_REF_RATE_SELは60日とすることができるが、非選択的リフレッシュ用のREG_REF_RATE_UNSELは90日とすることができる)。
レジスタREG_REF_RATE_xxx106eはまた、異なる温度条件に対して複数の異なる値に設定され得る。たとえば、フラッシュメモリ104は、より高い温度でより頻繁なリフレッシュを引き起こすようにリフレッシュレートを設定することができる。(たとえば、95℃におけるリフレッシュレートREG_REF_RATE_95Cは10日とすることができるが、-40℃におけるREG_REF_RATE_-40Cは100日とすることができる)。
いくつかの態様では、REG_REF_RATE_xxx106eは、経時的に動的に変化することができる値の組合せに設定され得る。たとえば、メモリタイプ、リフレッシュアルゴリズム、および温度に基づく値の組合せの場合、REG_REF_RATE_xxx106eは、リフレッシュレートのための18個の異なる設定(たとえば、(SLC/MLC/TLC)×(SEL/UNSEL)×(95℃/25℃/-40℃))を生じ得る。
したがって、態様は、本明細書で開示するプロセス、機能および/またはアルゴリズムを実行するための様々な方法を含むことが諒解されよう。たとえば、図2Aに示すように、一態様は、フラッシュメモリ、たとえば、フラッシュメモリ104に対してリフレッシュ動作を実行する方法200を含むことができる。
方法200はブロック202において開始することができ、ここにおいて、1つの例では、ホスト102が起動する。
ブロック204において、ホスト102(またはより詳細には、メモリコントローラ112)は、たとえば、リフレッシュされる必要がある重要データがフラッシュメモリ104のどこに位置するかを決定してもよい。ホスト102はまた、場合によっては、フラッシュメモリ104内のすべてのデータが重要データであり得ることを念頭において、フラッシュメモリ104内のそのような重要データの区分およびアドレス範囲を決定してもよい。
ブロック206において、ホスト102は、値をレジスタREG_REF_RATE_xxx106eから読み取ってもよく、そのレジスタのメモリタイプは、重要データが位置するメモリタイプと一致する。この点について、ホスト102は、リフレッシュするためにどのアルゴリズムが使用されるか、ターゲット温度範囲などを決定し、リフレッシュレートのための対応する値をレジスタREG_REF_RATE_xxx106eから読み取ることができる。
ブロック208において、ホスト102は、ブロック206においてレジスタREG_REF_RATE_xxx106eから導出されたリフレッシュレートに基づいて、重要データにリフレッシュが必要であるときにアラートまたはトリガを与えるためのタイマーを設定してもよい。
ブロック210において、ブロック208において設定されたタイマーが満了するか、または対応する時間期間が経過すると、トリガが生成される。
ブロック212において、トリガに基づいて、ホスト102は、1つまたは複数のレジスタ106a～dをプログラムすることによって、フラッシュメモリ104内のターゲットロケーションのためのリフレッシュ動作を開始してもよい。ホスト102はまた、フラッシュメモリ104が上記で概説した様々な理由でREG_REF_RATE_xxx106eの値を経時的に変更することがあるので、REG_REF_RATE_xxx106eにおけるリフレッシュレートが変化したかどうかをチェックするために、レジスタREG_REF_RATE_xxx106eを1つまたは複数の追加の回数読み取ってもよい。REG_REF_RATE_xxx106eにおけるリフレッシュレートが変化した場合、ホスト102は、それに応じてタイマーを再構成してもよい(たとえば、経路214は任意選択であり得るので、破線で示されるこの経路を介して、ブロック208に戻る)。ホスト102は、1つまたは複数の上記の基準および関連するレジスタ106a～eのいずれかが経時的に変化するとき、時間の経過とともにブロック212において上記のプロセスを繰り返すことができる。
次に図2Bを参照すると、フラッシュメモリ(たとえば、フラッシュメモリ104)に対してリフレッシュ動作を実行する方法に関する別の例示的なプロセスフローが示されており、方法250として指定されている。
方法250のブロック252は、ホスト(たとえば、ホスト102)から受信された値でフラッシュメモリの1つまたは複数のリフレッシュレジスタを設定することを備える。ブロック252は、以下の例に従って第1～第5のレジスタ106a～eのうちの1つまたは複数を設定することを備えることができる。
1つの例は、リフレッシュ動作のための開始/停止設定を示すように第1のレジスタ(たとえば、REF_REG_EN106a)を設定することを含み、いくつかの態様では、第1のレジスタがクリアされたとき、フラッシュメモリ104は進行中のリフレッシュ動作を停止するように構成され得る。
別の例は、リフレッシュ動作のためのフラッシュメモリ104の1つまたは複数のターゲットメモリ区分のうちの少なくとも1つの区分を示すように第2のレジスタ(たとえば、REF_REG_PARTITION106b)を設定することを含み、1つの態様では、第2のレジスタが特殊フィールドで設定されたとき、フラッシュメモリ104はターゲットメモリ区分のすべてをリフレッシュするように構成され得る。
別の例は、リフレッシュされるべきアドレス範囲を示すように第3のレジスタ(たとえば、REF_REG_ADDR_RANGE106c)を設定することを含む。一態様では、第3のレジスタは、アドレス範囲の開始アドレスおよび終了アドレスで設定されてもよく、開始アドレスおよび終了アドレスが同じ値に設定されたとき、フラッシュメモリ104は全体のまたは全アドレス区分範囲をリフレッシュするように構成され得る。
別の例は、リフレッシュ動作を実行するためのリフレッシュアルゴリズムを示すように第4のレジスタ(たとえば、REF_REG_ALGO106d)を設定することを含む。1つの態様では、フラッシュメモリ104は、リフレッシュアルゴリズムが非選択的状態に設定されたとき、リフレッシュ動作のためのターゲットアドレス範囲内のすべてのデータセルをリフレッシュするか、または、リフレッシュアルゴリズムがターゲットアドレス範囲の所望の部分を選択的にリフレッシュするように設定されたとき、リフレッシュ動作のためのターゲットアドレス範囲の所望の部分を選択的にリフレッシュするように構成され得る。
また別の例は、リフレッシュ動作を実行するためのリフレッシュレートを示すように第5のレジスタ(たとえば、REF_REG_RATE_xxx106e)を設定することを含む。いくつかの態様では、フラッシュメモリ104は、所望のまたは必要なリフレッシュレートに基づいて、第5のレジスタの値を設定するように構成され得る。たとえば、フラッシュメモリ104は、フラッシュメモリ内の異なるメモリタイプに対する異なるリフレッシュレートを示すように第5のレジスタにおいて異なる値を設定し、異なるリフレッシュアルゴリズムに対する異なるリフレッシュレートを示すように第5のレジスタにおいて異なる値を設定し、および/またはフラッシュメモリの異なる温度条件に対する異なるリフレッシュレートを示すように第5のレジスタにおいて異なる値を設定し得る。
引き続き図2Bを参照すると、ブロック254は、1つまたは複数のリフレッシュレジスタにおいて設定された値に基づいて、フラッシュメモリに対してリフレッシュ動作を実行することを備える。たとえば、フラッシュメモリ104は、上記で説明した第1～第5のレジスタ106a～eのうちの1つまたは複数の値に基づいて、リフレッシュ動作を実行するように構成され得る。この点について、フラッシュメモリ104は、上記で説明した第1～第5のレジスタ106a～eのうちの1つまたは複数の値に基づいて、リフレッシュ動作を実行するための任意の手段を備える(たとえば、明示的に示されていないが、本開示に基づいて当業者によって認識されるであろう、処理要素、リフレッシュコントローラなどを有する)ことができる。
当業者は、情報および信号が、様々な異なる技術および技法のいずれかを使用して表され得ることを諒解されよう。たとえば、上記の説明全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表され得る。
さらに、当業者は、本明細書で開示する態様に関して説明する様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装決定は、本発明の範囲からの逸脱を引き起こすものと解釈されるべきではない。
本明細書で開示する態様に関して説明する方法、シーケンスおよび/またはアルゴリズムは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはその2つの組合せにおいて具現化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体内に存在してもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体であってもよい。
したがって、本発明の一態様は、DRAMアレイにアクセスし、自己リフレッシュサイクル内の自己訂正動作を統合することによって低電力自己訂正を実行するための方法を具現化するコンピュータ可読媒体を含むことができる。したがって、本発明は図示の例に限定されず、本明細書で説明する機能を実行するためのいかなる手段も本発明の態様に含まれる。
図3は、本開示の一態様が有利に用いられ得る例示的なワイヤレス通信システム300を示す。説明の目的で、図3は、3つのリモートユニット320、330、および350と、2つの基地局340とを示す。図3では、リモートユニット320はモバイル電話として示され、リモートユニット330はポータブルコンピュータとして示され、リモートユニット350はワイヤレスローカルループシステム内の固定ロケーションリモートユニットとして示される。たとえば、リモートユニットは、モバイルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、あるいはそれらの任意の組合せであり得る。図3は本開示の教示によるリモートユニットを示しているが、本開示はこれらの例示的な図示したユニットに限定されない。本開示の態様は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動集積回路を含む、任意のデバイスにおいて適切に用いられ得る。
上記の開示したデバイスおよび方法は、通常、コンピュータ可読媒体上に記憶されるGDSIIおよびGERBERコンピュータファイルとなるように、設計され構成される。次いで、これらのファイルは、これらのファイルに基づいてデバイスを製作する製作担当者に与えられる。得られる製品は半導体ウエハであり、半導体ウエハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。次いで、チップは、上記で説明したデバイスにおいて用いられる。
上記の開示は本発明の例示的な態様を示すが、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正が行われ得ることに留意されたい。本明細書で説明する本発明の態様による方法クレームの機能、ステップおよび/またはアクションは、任意の特定の順序で実行される必要はない。さらに、本発明の要素は、単数形で説明または特許請求される場合があるが、単数形への限定が明示的に述べられていない限り、複数形が企図される。
100 処理システム
102 ホスト
104 フラッシュメモリ
106a レジスタ、第1のレジスタ、REG_REF_EN
106b レジスタ、第2のレジスタ、REG_REF_PARTITION
106c レジスタ、第3のレジスタ、EG_REF_ADDR_RANGE
106d レジスタ、第4のレジスタ、REG_REF_ALGO
106e レジスタ、第5のレジスタ、REG_REF_RATE_xxx
108 インターフェース
110 プロセッサ
112 メモリコントローラ
200 方法
214 経路
250 方法
300 ワイヤレス通信システム
320 リモートユニット
330 リモートユニット
340 基地局
350 リモートユニット

Claims (30)

  1. フラッシュメモリに対してリフレッシュ動作を実行する方法であって、
    ホストから受信された値で前記フラッシュメモリの1つまたは複数のリフレッシュレジスタを設定するステップと、
    前記1つまたは複数のリフレッシュレジスタにおいて設定された前記値に基づいて、前記フラッシュメモリに対して前記リフレッシュ動作を実行するステップと
    を備える方法。
  2. 前記1つまたは複数のリフレッシュレジスタを設定するステップが、
    前記リフレッシュ動作のための開始/停止設定を示すように第1のレジスタを設定するステップを備える、請求項1に記載の方法。
  3. 進行中のリフレッシュ動作を停止するように前記第1のレジスタをクリアするステップをさらに備える、請求項2に記載の方法。
  4. 前記1つまたは複数のリフレッシュレジスタを設定するステップが、
    前記リフレッシュ動作のための前記フラッシュメモリの1つまたは複数のターゲットメモリ区分のうちの少なくとも1つの区分を示すように第2のレジスタを設定するステップを備える、請求項1に記載の方法。
  5. 前記1つまたは複数のターゲットメモリ区分のすべてをリフレッシュするように前記第2のレジスタを特殊フィールドで設定するステップをさらに備える、請求項4に記載の方法。
  6. 前記1つまたは複数のリフレッシュレジスタを設定するステップが、
    リフレッシュされるべきアドレス範囲を示すように第3のレジスタを設定するステップを備える、請求項1に記載の方法。
  7. 前記アドレス範囲の開始アドレスおよび終了アドレスを設定するステップを備える、請求項6に記載の方法。
  8. 前記開始アドレスおよび前記終了アドレスを同じ値に設定することによって、リフレッシュされるべき全体のまたは全アドレス区分範囲を設定するステップをさらに備える、請求項7に記載の方法。
  9. 前記1つまたは複数のリフレッシュレジスタを設定するステップが、
    前記リフレッシュ動作を実行するためのリフレッシュアルゴリズムを示すように第4のレジスタを設定するステップを備える、請求項1に記載の方法。
  10. 前記リフレッシュ動作のためのターゲットアドレス範囲内のすべてのデータセルをリフレッシュするように前記リフレッシュアルゴリズムを非選択的状態に設定するステップをさらに備える、請求項9に記載の方法。
  11. 前記リフレッシュ動作のためのターゲットアドレス範囲の所望の部分を選択的にリフレッシュするように前記リフレッシュアルゴリズムを設定するステップをさらに備える、請求項9に記載の方法。
  12. 前記1つまたは複数のリフレッシュレジスタを設定するステップが、
    前記リフレッシュ動作を実行するためのリフレッシュレートを示すように第5のレジスタを設定するステップを備える、請求項1に記載の方法。
  13. 前記フラッシュメモリ内の異なるメモリタイプに対する異なるリフレッシュレートを示すように、前記第5のレジスタにおいて異なる値を設定するステップを備える、請求項12に記載の方法。
  14. 異なるリフレッシュアルゴリズムに対する異なるリフレッシュレートを示すように、前記第5のレジスタにおいて異なる値を設定するステップを備える、請求項12に記載の方法。
  15. 前記フラッシュメモリの異なる温度条件に対する異なるリフレッシュレートを示すように、前記第5のレジスタにおいて異なる値を設定するステップを備える、請求項12に記載の方法。
  16. 装置であって、
    フラッシュメモリを備え、前記フラッシュメモリが、ホストから受信された値でプログラムされるように構成された1つまたは複数のリフレッシュレジスタを備え、
    前記フラッシュメモリが、前記1つまたは複数のリフレッシュレジスタにおいてプログラムされた前記値に基づいてリフレッシュ動作を実行するように構成される、装置。
  17. 前記1つまたは複数のリフレッシュレジスタが、
    前記リフレッシュ動作のための開始/停止設定を示すようにプログラムされるように構成された第1のレジスタを備える、請求項16に記載の装置。
  18. 前記第1のレジスタがクリアされたとき、前記フラッシュメモリが進行中のリフレッシュ動作を停止するように構成される、請求項17に記載の装置。
  19. 前記1つまたは複数のリフレッシュレジスタが、
    前記リフレッシュ動作のための前記フラッシュメモリの1つまたは複数のターゲットメモリ区分のうちの少なくとも1つの区分を示すようにプログラムされるように構成された第2のレジスタを備える、請求項16に記載の装置。
  20. 前記第2のレジスタが特殊フィールドで設定されたとき、前記フラッシュメモリが前記1つまたは複数のターゲットメモリ区分のすべてをリフレッシュするように構成される、請求項19に記載の装置。
  21. 前記1つまたは複数のリフレッシュレジスタが、
    リフレッシュされるべきアドレス範囲を示すようにプログラムされるように構成された第3のレジスタを備える、請求項16に記載の装置。
  22. 前記第3のレジスタが、前記アドレス範囲の開始アドレスおよび終了アドレスを示すための設定を備える、請求項21に記載の装置。
  23. 前記開始アドレスおよび前記終了アドレスが同じ値に設定されたとき、前記フラッシュメモリが全体のまたは全アドレス区分範囲をリフレッシュするように構成される、請求項22に記載の装置。
  24. 前記1つまたは複数のリフレッシュレジスタが、
    前記フラッシュメモリに対して実行されるべき前記リフレッシュ動作のためのリフレッシュアルゴリズムを示すようにプログラムされるように構成された第4のレジスタを備える、請求項16に記載の装置。
  25. 前記リフレッシュアルゴリズムが非選択的状態に設定されたとき、前記フラッシュメモリがターゲットアドレス範囲内のすべてのデータセルをリフレッシュするように構成される、請求項24に記載の装置。
  26. 前記リフレッシュアルゴリズムがターゲットアドレス範囲の所望の部分を選択的にリフレッシュするように設定されたとき、前記フラッシュメモリが前記ターゲットアドレス範囲の前記所望の部分を選択的にリフレッシュするように構成される、請求項24に記載の装置。
  27. 前記1つまたは複数のリフレッシュレジスタが、
    前記リフレッシュ動作を実行するためのリフレッシュレートを示すようにプログラムされるように構成された第5のレジスタを備える、請求項16に記載の装置。
  28. モバイルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、および固定ロケーションデータユニットからなるグループから選択されたデバイスに組み込まれる、請求項27に記載の装置。
  29. プロセッサによって実行されると、前記プロセッサに、フラッシュメモリに対してリフレッシュ動作を実行させるコードを備える非一時的コンピュータ可読記憶媒体であって、
    ホストから受信された値で前記フラッシュメモリの1つまたは複数のリフレッシュレジスタを設定するためのコードと、
    前記1つまたは複数のリフレッシュレジスタにおいて設定された前記値に基づいて、前記フラッシュメモリに対して前記リフレッシュ動作を実行するためのコードと
    を備える非一時的コンピュータ可読記憶媒体。
  30. 装置であって、
    フラッシュメモリを備え、前記フラッシュメモリが、
    ホストから受信された設定を記憶するための手段であって、前記設定が、前記フラッシュメモリに対して実行されるべきリフレッシュ動作に関連付けられる、手段と、
    前記設定に基づいて、前記フラッシュメモリに対して前記リフレッシュ動作を実行するための手段と
    を備える、装置。
JP2022014848A 2016-06-20 2022-02-02 フラッシュメモリのためのリフレッシュの管理 Active JP7348325B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662352393P 2016-06-20 2016-06-20
US62/352,393 2016-06-20
US15/615,827 US10199115B2 (en) 2016-06-20 2017-06-06 Managing refresh for flash memory
US15/615,827 2017-06-06
PCT/US2017/036397 WO2017222818A1 (en) 2016-06-20 2017-06-07 Managing refresh for flash memory
JP2018566222A JP7213690B2 (ja) 2016-06-20 2017-06-07 フラッシュメモリのためのリフレッシュの管理

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018566222A Division JP7213690B2 (ja) 2016-06-20 2017-06-07 フラッシュメモリのためのリフレッシュの管理

Publications (2)

Publication Number Publication Date
JP2022070884A true JP2022070884A (ja) 2022-05-13
JP7348325B2 JP7348325B2 (ja) 2023-09-20

Family

ID=60659776

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018566222A Active JP7213690B2 (ja) 2016-06-20 2017-06-07 フラッシュメモリのためのリフレッシュの管理
JP2022014848A Active JP7348325B2 (ja) 2016-06-20 2022-02-02 フラッシュメモリのためのリフレッシュの管理

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018566222A Active JP7213690B2 (ja) 2016-06-20 2017-06-07 フラッシュメモリのためのリフレッシュの管理

Country Status (9)

Country Link
US (2) US10199115B2 (ja)
EP (2) EP3594952A1 (ja)
JP (2) JP7213690B2 (ja)
KR (1) KR102508868B1 (ja)
CN (2) CN109328386B (ja)
BR (1) BR112018075661A2 (ja)
CA (1) CA3026804C (ja)
ES (1) ES2874279T3 (ja)
WO (1) WO2017222818A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199115B2 (en) 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory
US10885991B2 (en) * 2017-04-04 2021-01-05 Sandisk Technologies Llc Data rewrite during refresh window
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10761727B2 (en) * 2018-11-19 2020-09-01 Micron Technology, Inc. Scan frequency modulation based on memory density or block usage
US10725706B1 (en) * 2019-01-23 2020-07-28 Qualcomm Incorporated Apparatus and method of scheduling universal flash storage refresh operations according to a refresh handover mechanism
US10811076B1 (en) * 2019-06-29 2020-10-20 Intel Corporation Battery life based on inhibited memory refreshes
US11404131B2 (en) * 2019-07-12 2022-08-02 Micron Technology, Inc. Decision for executing full-memory refresh during memory sub-system power-on stage
US11037641B1 (en) * 2019-12-05 2021-06-15 Sandisk Technologies Llc Temperature and cycling dependent refresh operation for memory cells
US11500567B2 (en) * 2019-12-06 2022-11-15 Micron Technology, Inc. Configuring partitions of a memory sub-system for different data
DE102020133713A1 (de) 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicheraktualisierung
US11475929B2 (en) 2020-02-27 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory refresh
CN111798906A (zh) * 2020-06-29 2020-10-20 深圳市芯天下技术有限公司 提高非型闪存数据保持能力方法、系统、存储介质和终端
US20230401007A1 (en) * 2022-06-09 2023-12-14 Micron Technology, Inc. Prioritization of background media management operations in memory systems
CN116312673B (zh) * 2023-03-16 2024-08-06 海光集成电路设计(北京)有限公司 一种数据自刷新电路、芯片及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011670A (ja) * 1998-06-25 2000-01-14 Canon Inc 不揮発性メモリを有する機器
JP2008299621A (ja) * 2007-05-31 2008-12-11 Toshiba Corp データリフレッシュ装置、及びデータリフレッシュ方法
JP2010039983A (ja) * 2008-08-08 2010-02-18 Renesas Technology Corp 不揮発性メモリ制御方法及び半導体装置
JP2010135036A (ja) * 2008-12-08 2010-06-17 Fujitsu Ltd 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
JP2012514265A (ja) * 2008-12-30 2012-06-21 ヌモニクス ベー． フェー． 不揮発性メモリのための温度警報および低レートリフレッシュ
US20140013036A1 (en) * 2012-07-09 2014-01-09 Oh-seong Kwon User device having nonvolatile random access memory and method of booting the same
JP2015087849A (ja) * 2013-10-29 2015-05-07 株式会社デンソー データリフレッシュ装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3641066B2 (ja) * 1995-05-30 2005-04-20 株式会社東芝 フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法
US7089344B1 (en) * 2000-06-09 2006-08-08 Motorola, Inc. Integrated processor platform supporting wireless handheld multi-media devices
JP2005025363A (ja) * 2003-06-30 2005-01-27 Sony Corp バースト転送モード付データ転送装置、データ転送方法及びデータ転送プログラム
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
US7685371B1 (en) * 2006-04-19 2010-03-23 Nvidia Corporation Hierarchical flush barrier mechanism with deadlock avoidance
US7861113B2 (en) * 2007-03-16 2010-12-28 Dot Hill Systems Corporation Method and apparatus for operating storage controller system in elevated temperature environment
JP5834303B2 (ja) * 2008-12-30 2015-12-16 ラウンド ロック リサーチ リミテッド ライアビリティー カンパニー 作動温度範囲を拡張した不揮発性メモリ
US9070473B2 (en) * 2009-12-02 2015-06-30 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
KR101798920B1 (ko) * 2010-11-30 2017-11-17 삼성전자주식회사 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
KR20140076735A (ko) * 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US9076499B2 (en) * 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
JP2014178974A (ja) * 2013-03-15 2014-09-25 Nec Casio Mobile Communications Ltd 電子機器、その制御方法及びプログラムに関する。
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
KR101601643B1 (ko) * 2013-11-08 2016-03-09 주식회사 피델릭스 효율적으로 리프레쉬 동작을 수행하는 플래시 메모리 장치
US9817749B2 (en) 2013-12-04 2017-11-14 Sandisk Technologies Llc Apparatus and method of offloading processing from a data storage device to a host device
KR102289001B1 (ko) * 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
US10199115B2 (en) * 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011670A (ja) * 1998-06-25 2000-01-14 Canon Inc 不揮発性メモリを有する機器
JP2008299621A (ja) * 2007-05-31 2008-12-11 Toshiba Corp データリフレッシュ装置、及びデータリフレッシュ方法
JP2010039983A (ja) * 2008-08-08 2010-02-18 Renesas Technology Corp 不揮発性メモリ制御方法及び半導体装置
JP2010135036A (ja) * 2008-12-08 2010-06-17 Fujitsu Ltd 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
JP2012514265A (ja) * 2008-12-30 2012-06-21 ヌモニクス ベー． フェー． 不揮発性メモリのための温度警報および低レートリフレッシュ
US20140013036A1 (en) * 2012-07-09 2014-01-09 Oh-seong Kwon User device having nonvolatile random access memory and method of booting the same
JP2015087849A (ja) * 2013-10-29 2015-05-07 株式会社デンソー データリフレッシュ装置

Also Published As

Publication number Publication date
US10199115B2 (en) 2019-02-05
CN109328386B (zh) 2022-04-29
US20170365352A1 (en) 2017-12-21
CN114758711A (zh) 2022-07-15
CA3026804A1 (en) 2017-12-28
JP7348325B2 (ja) 2023-09-20
CN109328386A (zh) 2019-02-12
US10360987B2 (en) 2019-07-23
US20190066811A1 (en) 2019-02-28
ES2874279T3 (es) 2021-11-04
EP3594952A1 (en) 2020-01-15
EP3472840B1 (en) 2021-02-24
CA3026804C (en) 2023-09-05
EP3472840A1 (en) 2019-04-24
KR20190016968A (ko) 2019-02-19
JP2019522284A (ja) 2019-08-08
KR102508868B1 (ko) 2023-03-09
WO2017222818A1 (en) 2017-12-28
BR112018075661A2 (pt) 2019-04-09
JP7213690B2 (ja) 2023-01-27

Similar Documents

Publication Publication Date Title
JP7348325B2 (ja) フラッシュメモリのためのリフレッシュの管理
CN105895161B (zh) 存储装置、存储器系统及它们的操作方法
US12029031B2 (en) Memory system
US9903901B2 (en) Leakage current detection device and nonvolatile memory device having the same
US20160018454A1 (en) Leakage current detection device, integrated circuit device having the same, and method of detecting leakage current in nonvolatile memory device
US20130145079A1 (en) Memory system and related wear-leveling method
US9355738B2 (en) Nonvolatile memory system and operating method of memory controller
TWI506424B (zh) 可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置
KR102359979B1 (ko) 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN111258793A (zh) 存储器控制器及其操作方法
KR20190106282A (ko) 저전압 감지 회로 및 이를 포함하는 메모리 장치
KR20120056113A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법, 그리고 불휘발성 메모리 장치를 포함하는 메모리 시스템
US9117538B2 (en) Semiconductor device, method for operating the same, and semiconductor system including the same
US9406383B2 (en) Non-volatile memory device and method of programming the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230907

R150 Certificate of patent or registration of utility model

Ref document number: 7348325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150