CN114758711A - 管理闪存存储器的刷新 - Google Patents

管理闪存存储器的刷新 Download PDF

Info

Publication number
CN114758711A
CN114758711A CN202210480333.3A CN202210480333A CN114758711A CN 114758711 A CN114758711 A CN 114758711A CN 202210480333 A CN202210480333 A CN 202210480333A CN 114758711 A CN114758711 A CN 114758711A
Authority
CN
China
Prior art keywords
register
refresh
flash memory
refresh operation
indicate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210480333.3A
Other languages
English (en)
Inventor
H·幸
R·哈德克
H·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN114758711A publication Critical patent/CN114758711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

用于闪存存储器的主机驱动的数据刷新的系统和方法包括：在该闪存存储器中提供寄存器以用于存储与刷新操作相关的各种设置，诸如何时开始/停止刷新、存储器中的目标分区、关于进行刷新的目标开始/结束地址范围、刷新算法、刷新率要求等。主机可以通过对应的寄存器来控制关于开始/停止刷新、存储器中的目标分区、关于进行刷新的目标开始/结束地址范围、刷新算法的各种设置；并且该闪存存储器可以通过对应的寄存器来控制与刷新率要求相关的各种值。以此方式，在该闪存存储器内提供标准平台或接口以用于其刷新操作。

Description

管理闪存存储器的刷新
本申请是国际申请日为2017年6月7日、国际申请号为PCT/US2017/036397、中国国家申请日为2017年6月7日、申请号为201780037555.5、发明名称为“管理闪存存储器的刷新”的专利申请的分案申请。
相关申请的交叉引用
本专利申请要求于2016年6月20日提交的题为“MANAGING REFRESH FOR FLASHMEMORY(管理闪存存储器的刷新)”的待决美国临时专利申请No.62/352,393的权益，该临时申请已被转让给本申请受让人并由此通过援引全部明确纳入于此。
公开领域
所公开的各方面涉及闪存存储器。更具体地，各示例性方面涉及用于改进闪存存储器中的数据保留的刷新操作。
背景技术
闪存存储器是可被电子地编程、擦除和重新编程的非易失性存储器或存储介质。在闪存存储器中，信息可以存储在由浮栅晶体管制成的存储单元阵列中。这些存储器单元可以是单级单元(SLC)，其中每个存储器单元仅存储1位信息，或多级单元(MLC)(例如，三级单元(TLC))，其中每个存储器单元可以存储不止1位信息。存在两种主要类型的闪存存储器：NAND型闪存存储器和NOR型闪存存储器，其中存储器单元分别呈现出与对应的NAND和NOR逻辑门类似的特性。闪存存储器存在于各种应用中，诸如存储器卡、通用同步总线(USB)闪存驱动器、固态硬盘驱动器等。
闪存存储器的优点包括诸如非易失性、快速读取访问时间、机械抗冲击性、高耐写性等特性。然而，闪存存储器也可能具有一些缺点。例如，尽管可以以随机存取方式一次一个字节或一个字地读取或编程闪存存储器，但是闪存存储器一次仅可擦除一个块(包括多个字)。另一缺点涉及在闪存存储器损耗以及其存储完整性恶化之前可由该闪存存储器支持的有限数目的编程/擦除循环。又一缺点涉及被称为“读取扰乱”的特性，其中例如对NAND闪存存储器的某些存储器单元的读取操作可使得存储在相同存储器块内的相邻存储器单元中的信息随时间改变，或变成被错误地编程。编程扰乱也可能出现类似问题，其中编程一些存储器单元可能导致其他存储器单元的非预期扰乱。此外，在闪存存储器的存储器单元中存储信息是基于正被充电的存储器单元的浮栅的。然而，随着时间的推移，由浮栅引起的存储器单元的电荷丢失问题也可能导致存储器单元的存储完整性的丢失。
例如，以上提及的各种缺点可能导致存储在包括NAND闪存存储器在内的闪存存储器中的数据中的错误或位翻转。随着闪存存储器在较多的编程/擦除循环的情况下老化，可能发生位翻转的速率可能增大。在存储器技术的发展的情况下随着器件大小缩减，位翻转错误率也可能增大，因为干扰可在技术缩放(缩减)的情况下增大。
尽管位翻转错误是可以通过刷新(例如，重写或擦写)存储在闪存存储器中的数据来纠正或恢复的软错误，但是在业界中没有用于刷新存储在闪存存储设备中的数据的标准机制。一般而言，闪存存储设备中的数据刷新操作可以按因供应商而异的方式执行，该方式可以跨各个制造商变化。例如，当消费方或处理设备从NAND闪存存储器的页面读取数据时，如果对该页面执行差错控制编码(ECC)，则一种数据刷新方式可以基于确定具有待纠正错误的位的数目是否大于预先指定的阈值。如果此类位错误的数目大于预先指定的阈值，则处理设备(或处理设备中的存储器控制器)可以指导要对NAND闪存存储器的该页面执行刷新操作。然而，这种指导刷新操作的方法跨各种消费方设备不是标准的，并且因此，不同消费方设备可能采用不同方式来指导对相同NAND闪存存储器的刷新操作。
在一些情形中，闪存存储器的刷新操作可以由闪存存储器自身驱动，其可以在没有来自消费方设备或主机设备(例如，连接到闪存存储器的处理器)的外部指示或触发的情况下发起内部刷新。然而，闪存存储器的制造商或供应商可能不具有关于使用该闪存存储器的主机设备或目标应用的保留要求的主要信息。因此，由闪存存储器内部控制的刷新操作可能缺少关于目标应用的信息，因此可能在不知道何时开始或停止刷新以避免对目标应用的性能影响的情况下执行刷新操作。
相应地，本领域存在对于避免了上述缺点的用于对闪存存储器执行刷新操作的技术的需要。
概述
本发明的示例性方面涉及用于闪存存储器的主机驱动数据刷新的系统和方法。在示例性方面，在该闪存存储器中提供标准寄存器以用于存储与刷新操作相关的各种设置，诸如何时开始/停止刷新、该闪存存储器中的目标分区、关于进行刷新的目标开始/结束地址范围、刷新算法、刷新率要求等。主机设备可以通过对应的寄存器来控制关于开始/停止刷新、存储器中的目标分区、关于进行刷新的目标开始/结束地址范围、刷新算法的各种设置；并且该闪存存储器可以通过对应的寄存器来控制与刷新率要求相关的各种值。以此方式，在该闪存存储器内提供标准平台或接口以用于该闪存存储器上的刷新操作。
例如，一示例性方面涉及一种对闪存存储器执行刷新操作的方法。该方法包括：用从主机接收到的值来设置该闪存存储器的一个或多个刷新寄存器，以及基于在该一个或多个刷新寄存器中设置的值来对该闪存存储器执行刷新操作。
另一示例性方面涉及一种包括闪存存储器的装置，其中该闪存存储器包括配置成用从主机接收到的值来编程的一个或多个刷新寄存器。该闪存存储器被配置成基于在该一个或多个刷新寄存器中编程的值来执行刷新操作。
又一示例性方面涉及一种包括代码的非瞬态计算机可读介质，该代码在由处理器执行时使该处理器对闪存存储器执行刷新操作。该非瞬态计算机可读存储介质包括：用于用从主机接收到的值来设置该闪存存储器的一个或多个刷新寄存器的代码，以及用于基于在该一个或多个刷新寄存器中设置的值来对该闪存存储器执行刷新操作的代码。
又一示例性方面涉及一种包括闪存存储器的装备，其中该闪存存储器包括用于存储从主机接收到的设置的装置，该设置与要对该闪存存储器执行的刷新操作相关联。该闪存存储器还包括用于基于该设置来对闪存存储器执行刷新操作的装置。
附图简述
给出附图以帮助对本发明的各方面进行描述，且提供附图仅用于解说各方面而非对其进行限定。
图1解说了包括根据本公开的主机和闪存存储器的系统。
图2A-B解说了根据本公开的各示例性方面的涉及管理对闪存存储器的刷新操作的方法的流程图。
图3是示出其中可有利地采用本公开的诸方面的示例性无线通信系统的框图。
详细描述
在以下针对本发明的具体方面的描述和有关附图中公开了本发明的各方面。可构想出替换性方面而不背离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。类似地，术语“本发明的诸方面”并不要求本发明的所有方面都包括所讨论的特征、优点或操作模式。
本文所用的术语是仅出于描述特定方面的目的，而不意在限制本发明的诸方面。如本文中所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、要素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、要素、组件和/或其群组的存在或添加。
此外，许多方面以将由例如计算设备的元件执行的动作序列的形式来描述。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，该计算机可读存储介质内存储有一经执行就将使相关联的处理器执行本文中所描述的功能性的对应计算机指令集。由此，本发明的各个方面可以用数种不同的形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。附加地，对于本文所描述的每一个方面，任何此类方面的对应形式可在本文中被描述为例如被配置成执行所描述的动作的“逻辑”。
本公开的各示例性方面涉及在某些实例中可由主机驱动的闪存存储器的数据刷新。在闪存存储器中提供标准寄存器(或等效地，任何其他用于存储的装置)，以用于存储与刷新操作相关的各种设置，诸如何时开始/停止刷新、存储器中的目标分区、关于进行刷新的目标开始/结束地址范围、刷新算法、刷新率要求等。在一方面，主机可以通过对应的寄存器来控制关于开始/停止刷新、存储器中的目标分区、关于进行刷新的目标开始/结束地址范围、刷新算法的各种设置；并且闪存存储器可以通过对应的寄存器来控制与刷新率要求相关的各种值。以此方式，在闪存存储器内提供标准平台或接口以用于其刷新操作。主机设备可以藉由对应的寄存器来控制、编程和重新编程如主机设备上的目标应用所需的各种参数。
参照图1，示出了示例性装置，其被指定为处理系统100并且代表性地包括主机102和闪存存储器104。主机102可包括通过恰适接口108与闪存存储器104对接以读取和/或写入闪存存储器104中的数据的任何处理设备或消费方设备。不失一般性地，闪存存储器104可以是任何类型(例如，NAND闪存存储器、NOR闪存存储器等)，尽管在本文的一些示例中可以特别地讨论NAND闪存存储器。
在一示例性方面，主机102可包括处理器110(其可以是任何专用处理器或通用处理器)，该处理器110被配置成与存储器控制器112对接以作出读/写请求并且将对应数据接收/发送到包括闪存存储器104的存储器元件。存储器控制器112可以控制连接到主机102的存储器元件(包括闪存存储器104)的读/写操作。在示例性方面，主机102、并且更具体地存储器控制器112可以通过对可以在闪存存储器104中提供的示例性寄存器进行编程来控制闪存存储器104的数据刷新。闪存存储器104可被配置成基于前述寄存器中的设置或经编程的值来执行刷新操作。就此而言，闪存存储器104可包括任何已知的(尽管未显示地示出或描述，但是本领域技术人员可基于本公开来识别的)处理元件、刷新控制器、或其他逻辑，以用于基于寄存器中所编程的设置来对存储在闪存存储器104中的数据执行刷新操作。
在一示例性方面，闪存存储器104被示出为包括寄存器106a-e，该寄存器106a-e可以由例如主机102编程。寄存器106a-e可被配置成提供标准编程接口，并且因此在某些方面可被称为标准寄存器。将理解，尽管将在本公开中提供寄存器106a-e的一些示例和特征，但将理解，可以根据本公开来配置各种其他寄存器或其组合以用于控制对闪存存储器104的刷新操作，而不会背离本文提供的示例性方面的范围。寄存器106a-e的各方面现在将在以下进一步详细讨论。
第一寄存器(REG_REF_EN(寄存器_刷新_启用))106a可被用于开始和/或停止闪存存储器104的刷新操作。为了开始刷新操作，主机102(或更具体地，存储器控制器112)可以设置REG_REF_EN 106a(例如，设置成“1”)以开始刷新操作。就此而言，主机102(或更具体地存储器控制器112)还可以在开始刷新操作之前编程其他寄存器(诸如第二寄存器REG_REF_PARTITION(寄存器_刷新_分区)106b，第三寄存器REG_REF_ADDR_RANGE(寄存器_刷新_地址_范围)106c和第四寄存器REG_REF_ALGO(寄存器_刷新_算法)106d)，这将在以下更详细地讨论。
第二寄存器REG_REF_PARTITION 106b可被配置成指定闪存存储器104中的一个或多个存储器分区中的待刷新的至少一个分区。在一些方面，REG_REF_PARTITION 106b可以支持诸如0xFF之类的特殊字段或保留值，其可被用于刷新闪存存储器104中的所有存储器分区。
第三寄存器REG_REF_ADDR_RANGE 106c可被配置成指定例如在由REG_REF_PARTITION 106b指定的分区中的待刷新的地址范围。可以使用开始和结束地址来指定地址范围。在一些方面，可以通过将特殊编程符号或值用于REG_REF_ADDR_RANGE 106c(诸如开始地址＝结束地址＝0x0)来指定供进行刷新的整体或整个分区范围。
如将进一步讨论的，第四寄存器REG_REF_ALGO 106d可被用于在一个或多个可能的刷新算法中指定要用于刷新操作的特定刷新算法。
一旦已经基于第一至第四寄存器106a-d的上述设置开始刷新操作，在一些情形中，闪存存储器104就可以在后台运行刷新操作，同时允许主机102访问不在被刷新的分区或地址范围。然而，注意，例如，在一些情形中，当在后台模式中刷新操作正在进行时允许以这种方式正常地执行常规读/写操作和/或任务管理操作可能影响常规读/写操作的性能或访问速度。因此，可以在个体情形中作出关于性能折衷和刷新需要的决定。
在一些方面，当刷新操作已经完成时，可以由闪存存储器104清除REG_REF_EN106a(例如，通过被设置成“0”)。主机102可以检查REG_REF_EN106a的状态以查看刷新操作是否正在进行(例如，REG_REF_EN 106a被设置成“1”)或者刷新操作是否已经完成(例如，REG_REF_EN 106a被设置成“0”)。
在一些方面，主机102还可以通过清除REG_REF_EN 106a来停止正在进行的刷新操作(例如，将它设置成“0”)。例如，当期望完全性能时(即，由于后台刷新操作导致的性能影响是不合乎需要或不可接受的)，主机102可以通过将REG_REF_EN 106a设置成“0”来中断正在进行的刷新操作。如果主机102以这种方式中断正在进行的刷新操作，则主机102可以通过将REG_REF_EN106a设置成“1”来在稍后的时间点重新开始针对目标地址范围的刷新操作。
现在更详细地参考REG_REF_ALGO 106d，该第四寄存器可以由主机102设置以在一个或多个可能的刷新算法中选择特定刷新算法。如果不是以这种方式来选择算法，则刷新操作在所使用的刷新算法中可能是非选择性的，在此意义上，可以(例如，以蛮力方式)刷新目标地址范围中保持数据的每个存储器单元。在某些方面，非选择性刷新算法可能是确保数据保留的最稳健选项。然而，这种非选择性刷新也可能花费很长时间来完成，并且因此具有耐写性和性能影响，在某些方面，这可以在选择恰适刷新算法时与非选择性刷新的优点进行权衡。
另一方面，通过选择算法来执行选择性刷新操作，存储器单元(例如，存储满足供应商特定准则的特定数据的存储器单元)例如可以被选择性地刷新。供应商准则可以取决于与闪存存储器104相关的错误率、NAND闪存存储器类型等而变化，并且选择性刷新操作可以较快且改进闪存存储器104的耐久性。
现在参考第五寄存器REG_REF_RATE_xxx(寄存器_刷新_速率_xxx)106e，可以通过配置该寄存器来提供闪存存储器104的刷新率要求。可取决于存储器类型、温度、(例如，由主机102设置的)算法等来确定闪存存储器104的期望或所要求的刷新率。一个或多个处理元件、传感器、控制功能、或其组合可由闪存存储器104利用，以按以下方式来设置REG_REF_RATE_xxx 106e的值。可以用根据REG_REF_RATE_xxx 106e的一个或多个值的速率来刷新闪存存储器104中的数据，以确保满足闪存存储器104所要求的数据保留特性。就此而言，在一个示例实现中，闪存存储器104可以用一速率来设置REG_REF_RATE_xxx 106e，该速率可以表达为天数。刷新率可以随时间改变，因此REG_REF_RATE_xxx 106e的值可以相应地改变。例如，对于新的闪存存储器104，在其寿命周期的开始处，刷新率可以被设置成非常低的量(即，较不频繁地刷新)，因为在闪存存储器104是新的并且尚未经历大量编程/擦除循环时，闪存存储器104可以显示高保留特性(或者不同视角地，低误差特性)。随着闪存存储器104变得较旧，可以增大刷新率以确保数据保留。
在一些情形中，闪存存储器104可以寻求刷新率的增大。例如，如果闪存存储器104在操作期间检测到一个或多个分区中未预期的弱存储器单元，则闪存存储器104可以能够针对那些一个或多个分区设置较高的刷新率。
寄存器REG_REF_RATE_xxx 106e可以针对不同类型的存储器而被设置成多个不同的值。例如，嵌入式多媒体卡(eMMC)和通用闪存存储(UFS)可针对不同的分区具有不同的存储器类型(例如，SLC、MLC、TLC等)。因此，闪存存储器104可以针对不同的存储器类型设置不同的刷新率(例如，用于SLC的刷新率REG_REF_RATE_SLC(寄存器_刷新_速率_SLC)可以是100天，而用于MLC的REG_REF_RATE_MLC(寄存器_刷新_速率_MLC)可以是10天)。
此外，REG_REF_RATE_xxx 106e可以针对不同的刷新算法而被设置成多个不同的值。例如，选择性算法可能需要较频繁的刷新，因为它选择性地刷新数据(例如，用于选择性刷新的刷新率REG_REF_RATE_SEL(寄存器_刷新_速率_选择性)可以是60天，而用于非选择性刷新的REG_REF_RATE_UNSEL(寄存器_刷新_速率_非选择性)可以是90天)。
此外，REG_REF_RATE_xxx 106e还可以针对不同温度条件而被设置成多个不同的值。例如，闪存存储器104可以设置刷新率以在较高的温度中引起较频繁的刷新(例如，95C下的刷新率REG_REF_RATE_95C(寄存器_刷新_速率_95C)可以是10天，而-40C下的REG_REF_RATE_-40C(寄存器_刷新_速率_-40C)可以是100天)。
在一些方面，REG_REF_RATE_xxx 106e可以被设置成各值的组合，其可以随时间动态地改变。例如，对于基于存储器类型、刷新算法、和温度的值的组合，针对REG_REF_RATE_xxx 106e可以产生用于刷新率的18个不同的设置(例如，(SLC/MLC/TLC)x(SEL/UNSEL)x(95C/25C/-40C))。
因此，将领会，诸方面包括用于执行本文中所公开的过程、功能和/或算法的各种方法。例如，如在图2A中所解说的，一方面可包括一种对闪存存储器(例如，闪存存储器104)执行刷新操作的方法200。
在一个示例中，方法200可以开始于框202处，其中主机102启动。
在框204中，主机102(或更具体地，存储器控制器112)可以确定例如需要被刷新的关键数据位于闪存存储器104中的哪个位置。主机102还可以确定闪存存储器104中这种关键数据的分区和地址范围，谨记在一些情形中，闪存存储器104中的所有数据都可以是关键数据。
在框206中，主机102可以从寄存器REG_REF_RATE_xxx 106e读取值，该寄存器REG_REF_RATE_xxx 106e的存储器类型与关键数据所在的存储器类型匹配。就此而言，主机102可以确定将使用哪种算法进行刷新、目标温度范围等，并且从寄存器REG_REF_RATE_xxx106e读取关于刷新率的(诸)对应值。
在框208中，主机102可以基于在框206中从寄存器REG_REF_RATE_xxx106e推导出的刷新率来设置定时器以在关键数据需要刷新时提供警报或触发。
在框210中，一旦在框208中设置的定时器期满，或者对应的时间段流逝，就生成触发。
在框212中，基于该触发，主机102可以通过将一个或多个寄存器106a-d进行编程来开始针对闪存存储器104中的目标位置的刷新操作。主机102还可以一次或多次附加地读取寄存器REG_REF_RATE_xxx 106e，以检查REG_REF_RATE_xxx 106e中的刷新率是否已经改变，因为闪存存储器104可以出于以上概述的各种原因而随时间改变REG_REF_RATE_xxx106e的值。如果REG_REF_RATE_xxx 106e中的刷新率已经改变，则主机102可以相应地重新配置定时器(例如，经由虚线所示出的路径214返回框208，因为该路径可以是可任选的)。随着一个或多个上述准则和相关寄存器106a-e中的任何一者随时间改变，主机102可以随时间的推移而重复框212中的上述过程。
现在参照图2B，解说了与对闪存存储器(例如，闪存存储器104)执行刷新操作的方法相关的另一示例性过程流，并将其指定为方法250。
方法250的框252包括用从主机(例如，主机102)接收到的值来设置闪存存储器的一个或多个刷新寄存器。框252可包括根据以下示例来设置第一至第五寄存器106a-e中的一个或多个寄存器。
一个示例包括设置第一寄存器(例如，REF_REG_EN 106a)以指示用于刷新操作的开始/停止设置，其中在一些方面，闪存存储器104可被配置成在清除第一寄存器时停止正在进行的刷新操作。
另一示例包括设置第二寄存器(例如，REF_REG_PARTITION 106b)以指示闪存存储器104的一个或多个目标存储器分区中的供刷新操作的至少一个分区，其中在一个方面，闪存存储器104可被配置成在用特殊字段来设置第二个寄存器时刷新所有目标存储器分区。
另一示例包括设置第三寄存器(例如，REF_REG_ADDR_RANGE 106c)以指示待刷新的地址范围。在一方面，第三寄存器可以设置有地址范围的起始地址和结束地址，其中闪存存储器104可被配置成在起始地址和结束地址被设置成相同的值时刷新整体或整个地址分区范围。
另一示例包括设置第四寄存器(例如，REF_REG_ALGO 106d)以指示用于执行刷新操作的刷新算法。在一个方面，闪存存储器104可被配置成在刷新算法被设置成非选择性状态时刷新目标地址范围中的所有数据单元以用于刷新操作，或者在刷新算法被设置成选择性地刷新目标地址范围的期望部分时选择性地刷新该目标地址范围的期望部分以用于刷新操作。
又一示例包括设置第五寄存器(例如，REF_REG_RATE_xxx 106e)以指示用于执行刷新操作的刷新率。在一些方面，闪存存储器104可被配置成基于期望或所要求的刷新率来设置第五寄存器的值。例如，闪存存储器104可以：在第五寄存器中设置不同的值以针对闪存存储器中的不同存储器类型指示不同的刷新率；在第五个寄存器中设置不同的值以针对不同的刷新算法指示不同的刷新率；和/或在第五寄存器中设置不同的值以针对闪存存储器的不同温度条件指示不同的刷新率。
继续参照图2B，框254包括基于在该一个或多个刷新寄存器中设置的值来对闪存存储器执行刷新操作。例如，闪存存储器104可被配置成基于如上所述的第一至第五寄存器106a-e中的一者或多者的值来执行刷新操作。就此而言，闪存存储器104可包括用于基于如上所述的第一至第五寄存器106a-e中的一者或多者的值来执行刷新操作的任何装置(例如，具有未显式地示出的处理元件、刷新控制器等，但是本领域技术人员将基于本公开来识别的装置)。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中所公开的方面描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文所公开的各方面描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可被整合到处理器。
相应地，本发明的一方面可包括一种计算机可读介质，其实施一种用于访问DRAM阵列并且通过将自纠正操作集成到自刷新循环内来执行低功率自纠正的方法。因此，本发明并不限于所解说的示例且任何用于执行本文所描述的功能性的手段均被包括在本发明的各方面中。
图3解说了其中可有利地采用本公开的各方面的示例性无线通信系统300。出于解说目的，图3示出了三个远程单元320、330和350以及两个基站340。在图3中，远程单元320被示为移动电话，远程单元330被示为便携式计算机，而远程单元350被示为无线本地环路系统中的固定位置远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、具有全球定位系统(GPS)能力的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。尽管图3解说了根据本公开的教导的远程单元，但本公开并不限于这些所解说的示例性单元。本公开的各方面可适于用在包括有源集成电路系统(包括存储器和用于测试和表征的片上电路系统)的任何设备中。
上述公开的设备和方法通常被设计并被配置在存储在计算机可读介质上的GDSII和GERBER计算机文件中。这些文件进而被提供给制造处理者，这些制造处理者基于这些文件来制造器件。结果得到的产品是半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。
尽管前述公开示出了本发明的解说性方面，但是应当注意，可对本文作出各种改变和修改而不脱离如由所附权利要求限定的本发明的范围。根据本文中所描述的本发明的各方面的方法权利要求中的功能、步骤和/或动作不一定要以任何特定次序执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (34)

1.一种对闪存存储器执行刷新操作的方法，所述方法包括：
由主机设备接入所述闪存存储器以控制所述闪存存储器的读取操作或写入操作，所述闪存存储器包括一个或多个刷新寄存器，其中对所述闪存存储器执行的刷新操作基于所述一个或多个刷新寄存器中的值，所述一个或多个刷新寄存器包括以下至少一者：第一寄存器、第二寄存器、第四寄存器或第五寄存器；以及
由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的一个或多个目标存储器分区中的供所述刷新操作的至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的刷新算法；或
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的刷新率。
2.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的刷新算法；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
3.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法。
4.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
5.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
6.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；以及
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区。
7.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；以及
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法。
8.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
9.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法。
10.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
11.如权利要求1所述的方法，其包括由所述主机设备执行以下操作：
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
12.如权利要求1所述的方法，进一步包括由所述主机设备执行以下操作：检查所述第一寄存器的状态以确定所述刷新操作是否正在进行或者所述刷新操作是否已完成。
13.如权利要求1所述的方法，进一步包括由所述主机设备设置所述第二寄存器以指示刷新所述一个或多个目标存储器分区的全部目标存储器分区。
14.如权利要求1所述的方法，进一步包括由所述主机设备设置所述第四寄存器中的所述刷新算法以指示对所述闪存存储器的存储器单元的选择性刷新。
15.如权利要求1所述的方法，进一步包括由所述主机设备基于所述第五寄存器来开始所述刷新操作。
16.一种装备，包括：
主机设备，所述主机设备耦合到闪存存储器并且被配置成：控制所述闪存存储器的读取操作或写入操作，所述闪存存储器包括一个或多个刷新寄存器，其中对所述闪存存储器执行的刷新操作基于所述一个或多个刷新寄存器中的值，所述一个或多个刷新寄存器包括以下至少一者：第一寄存器、第二寄存器、第四寄存器或第五寄存器；
其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的一个或多个目标存储器分区中的供所述刷新操作的至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的刷新算法；或
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的刷新率。
17.如权利要求16所述的装备，其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
18.如权利要求16所述的装备，其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法。
19.如权利要求16所述的装备，其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
20.如权利要求16所述的装备，其中所述主机设备被配置成：
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
21.如权利要求16所述的装备，其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；以及
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区。
22.如权利要求16所述的装备，其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；以及
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法。
23.如权利要求16所述的装备，其中所述主机设备被配置成：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
24.如权利要求16所述的装备，其中所述主机设备被配置成：
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法。
25.如权利要求16所述的装备，其中所述主机设备被配置成：
将所述第二寄存器进行编程以指示所述闪存存储器的所述一个或多个目标存储器分区中的供所述刷新操作的所述至少一个分区；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
26.如权利要求16所述的装备，其中所述主机设备被配置成：
将所述第四寄存器进行编程以指示用于执行所述刷新操作的所述刷新算法；以及
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的所述刷新率。
27.如权利要求16所述的装备，其中所述主机设备被进一步配置成：检查所述第一寄存器的状态以确定所述刷新操作是否正在进行或者所述刷新操作是否已完成。
28.如权利要求16所述的装备，其中所述第二寄存器的设置指示刷新所述一个或多个目标存储器分区的全部目标存储器分区。
29.如权利要求16所述的装备，其中所述第四寄存器中的所述刷新算法的设置指示对所述闪存存储器的存储器单元的选择性刷新。
30.如权利要求16所述的装备，其中所述主机设备被进一步配置成：基于所述第五寄存器来开始所述刷新操作。
31.如权利要求16所述的装备，进一步包括所述闪存存储器。
32.如权利要求16所述的装备，进一步包括选自包括以下各项的群的设备：移动电话、手持式个人通信系统(PCS)单元、便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元和固定位置数据单元，所述设备纳入所述主机设备和所述闪存存储器。
33.一种包括代码的非瞬态计算机可读存储介质，所述代码在由主机设备中的处理器执行时使得所述主机设备接入耦合到所述主机设备的闪存存储器，所述非瞬态计算机可读存储介质包括：
用于接入所述闪存存储器以控制所述闪存存储器的读取操作或写入操作的代码，所述闪存存储器包括一个或多个刷新寄存器，其中对所述闪存存储器执行的刷新操作基于所述一个或多个刷新寄存器中的值，所述一个或多个刷新寄存器包括以下至少一者：第一寄存器、第二寄存器、第四寄存器或第五寄存器；以及
用于由所述主机设备执行以下操作的代码：
设置所述第一寄存器以开始所述闪存存储器的所述刷新操作以及清除所述第一寄存器以停止所述刷新操作；
将所述第二寄存器进行编程以指示所述闪存存储器的一个或多个目标存储器分区中的供所述刷新操作的至少一个分区；
将所述第四寄存器进行编程以指示用于执行所述刷新操作的刷新算法；或
读取所述第五寄存器，所述第五寄存器指示所述闪存存储器的刷新率。
34.一种装备，包括：
主机设备，所述主机设备耦合到闪存存储器并且包括用于控制所述闪存存储器的读取操作或写入操作的装置，所述闪存存储器包括一个或多个刷新寄存器，其中对所述闪存存储器执行的刷新操作基于所述一个或多个刷新寄存器中的值，所述一个或多个刷新寄存器包括以下至少一者：第一寄存器、第二寄存器、第四寄存器或第五寄存器；
其中所述主机设备包括：
用于设置所述第一寄存器以开始所述闪存存储器的所述刷新操作的装置以及用于清除所述第一寄存器以停止所述刷新操作的装置；
用于将所述第二寄存器进行编程以指示所述闪存存储器的一个或多个目标存储器分区中的供所述刷新操作的至少一个分区的装置；
用于将所述第四寄存器进行编程以指示用于执行所述刷新操作的刷新算法的装置；或
用于读取所述第五寄存器的装置，所述第五寄存器指示所述闪存存储器的刷新率。
CN202210480333.3A 2016-06-20 2017-06-07 管理闪存存储器的刷新 Pending CN114758711A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662352393P 2016-06-20 2016-06-20
US62/352,393 2016-06-20
US15/615,827 2017-06-06
US15/615,827 US10199115B2 (en) 2016-06-20 2017-06-06 Managing refresh for flash memory
CN201780037555.5A CN109328386B (zh) 2016-06-20 2017-06-07 管理闪存存储器的刷新
PCT/US2017/036397 WO2017222818A1 (en) 2016-06-20 2017-06-07 Managing refresh for flash memory

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780037555.5A Division CN109328386B (zh) 2016-06-20 2017-06-07 管理闪存存储器的刷新

Publications (1)

Publication Number Publication Date
CN114758711A true CN114758711A (zh) 2022-07-15

Family

ID=60659776

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780037555.5A Active CN109328386B (zh) 2016-06-20 2017-06-07 管理闪存存储器的刷新
CN202210480333.3A Pending CN114758711A (zh) 2016-06-20 2017-06-07 管理闪存存储器的刷新

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780037555.5A Active CN109328386B (zh) 2016-06-20 2017-06-07 管理闪存存储器的刷新

Country Status (9)

Country Link
US (2) US10199115B2 (zh)
EP (2) EP3472840B1 (zh)
JP (2) JP7213690B2 (zh)
KR (1) KR102508868B1 (zh)
CN (2) CN109328386B (zh)
BR (1) BR112018075661A2 (zh)
CA (1) CA3026804C (zh)
ES (1) ES2874279T3 (zh)
WO (1) WO2017222818A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199115B2 (en) 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory
US10885991B2 (en) * 2017-04-04 2021-01-05 Sandisk Technologies Llc Data rewrite during refresh window
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10761727B2 (en) 2018-11-19 2020-09-01 Micron Technology, Inc. Scan frequency modulation based on memory density or block usage
US10725706B1 (en) * 2019-01-23 2020-07-28 Qualcomm Incorporated Apparatus and method of scheduling universal flash storage refresh operations according to a refresh handover mechanism
US10811076B1 (en) * 2019-06-29 2020-10-20 Intel Corporation Battery life based on inhibited memory refreshes
US11404131B2 (en) * 2019-07-12 2022-08-02 Micron Technology, Inc. Decision for executing full-memory refresh during memory sub-system power-on stage
US11037641B1 (en) * 2019-12-05 2021-06-15 Sandisk Technologies Llc Temperature and cycling dependent refresh operation for memory cells
US11475929B2 (en) 2020-02-27 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory refresh
DE102020133713A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicheraktualisierung
CN111798906A (zh) * 2020-06-29 2020-10-20 深圳市芯天下技术有限公司 提高非型闪存数据保持能力方法、系统、存储介质和终端
CN116312673A (zh) * 2023-03-16 2023-06-23 海光集成电路设计(北京)有限公司 一种数据自刷新电路、芯片及电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011670A (ja) 1998-06-25 2000-01-14 Canon Inc 不揮発性メモリを有する機器
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
JP5216244B2 (ja) 2007-05-31 2013-06-19 株式会社東芝 データリフレッシュ装置、及びデータリフレッシュ方法
JP5478855B2 (ja) 2008-08-08 2014-04-23 ルネサスエレクトロニクス株式会社 不揮発性メモリ制御方法及び半導体装置
JP5422984B2 (ja) 2008-12-08 2014-02-19 富士通株式会社 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
WO2010076828A1 (en) * 2008-12-30 2010-07-08 Emanuele Confalonieri Non-volatile memory with extended operating temperature range
DE112008004246B4 (de) * 2008-12-30 2018-11-15 Micron Technology, Inc. Temperaturalarm und Niedrig-Raten-Auffrischen für einen nichtflüchtigen Speicher
DE112009005413B4 (de) * 2009-12-02 2018-11-29 Micron Technology, Inc. Verfahren zur Aktualisierung für nichtflüchtige Speicher und Nichtflüchtiger-Speicher-Vorrichtung
KR20140007989A (ko) * 2012-07-09 2014-01-21 삼성전자주식회사 불휘발성 램을 포함하는 사용자 장치 및 그것의 설정 방법
KR20140076735A (ko) * 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US9076499B2 (en) * 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
JP2014178974A (ja) * 2013-03-15 2014-09-25 Nec Casio Mobile Communications Ltd 電子機器、その制御方法及びプログラムに関する。
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
JP6011512B2 (ja) 2013-10-29 2016-10-19 株式会社デンソー データリフレッシュ装置
KR101601643B1 (ko) * 2013-11-08 2016-03-09 주식회사 피델릭스 효율적으로 리프레쉬 동작을 수행하는 플래시 메모리 장치
US9817749B2 (en) 2013-12-04 2017-11-14 Sandisk Technologies Llc Apparatus and method of offloading processing from a data storage device to a host device
KR102289001B1 (ko) * 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
US10199115B2 (en) 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory

Also Published As

Publication number Publication date
JP7348325B2 (ja) 2023-09-20
US20170365352A1 (en) 2017-12-21
CN109328386A (zh) 2019-02-12
US20190066811A1 (en) 2019-02-28
CA3026804C (en) 2023-09-05
ES2874279T3 (es) 2021-11-04
KR102508868B1 (ko) 2023-03-09
JP2019522284A (ja) 2019-08-08
US10199115B2 (en) 2019-02-05
US10360987B2 (en) 2019-07-23
JP2022070884A (ja) 2022-05-13
EP3472840A1 (en) 2019-04-24
WO2017222818A1 (en) 2017-12-28
BR112018075661A2 (pt) 2019-04-09
EP3472840B1 (en) 2021-02-24
CN109328386B (zh) 2022-04-29
JP7213690B2 (ja) 2023-01-27
EP3594952A1 (en) 2020-01-15
KR20190016968A (ko) 2019-02-19
CA3026804A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
CN109328386B (zh) 管理闪存存储器的刷新
CN105895161B (zh) 存储装置、存储器系统及它们的操作方法
US11696441B2 (en) Memory system
US8879318B2 (en) Method of storing data in nonvolatile memory device and method of operating nonvolatile memory device
US10824376B2 (en) Microcontroller architecture for non-volatile memory
US20160018454A1 (en) Leakage current detection device, integrated circuit device having the same, and method of detecting leakage current in nonvolatile memory device
KR102420161B1 (ko) 메모리 컨트롤러 및 그것의 제어 방법
US20160018453A1 (en) Leakage current detection device and nonvolatile memory device having the same
KR20100112389A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR20110125029A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
US9117538B2 (en) Semiconductor device, method for operating the same, and semiconductor system including the same
US11087847B2 (en) Program suspend-resume techniques in non-volatile storage
US20210202019A1 (en) Memory device including dynamic programming voltage
US9105346B2 (en) Semiconductor device and method for operating the same
US9406383B2 (en) Non-volatile memory device and method of programming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination