JP2008299621A - データリフレッシュ装置、及びデータリフレッシュ方法 - Google Patents

データリフレッシュ装置、及びデータリフレッシュ方法 Download PDF

Info

Publication number
JP2008299621A
JP2008299621A JP2007145358A JP2007145358A JP2008299621A JP 2008299621 A JP2008299621 A JP 2008299621A JP 2007145358 A JP2007145358 A JP 2007145358A JP 2007145358 A JP2007145358 A JP 2007145358A JP 2008299621 A JP2008299621 A JP 2008299621A
Authority
JP
Japan
Prior art keywords
data
refresh
storage area
error correction
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007145358A
Other languages
English (en)
Other versions
JP5216244B2 (ja
Inventor
Tatsuo Hirose
達夫 広瀬
Hideto Izawa
秀人 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007145358A priority Critical patent/JP5216244B2/ja
Priority to US12/129,754 priority patent/US8161346B2/en
Publication of JP2008299621A publication Critical patent/JP2008299621A/ja
Application granted granted Critical
Publication of JP5216244B2 publication Critical patent/JP5216244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction

Abstract

【課題】本発明は、書き込み回数やデータ破壊の程度に応じたデータの保護が可能になるデータリフレッシュ装置、データリフレッシュ方法を提供することを目的とする。
【解決手段】複数の記憶領域からなる記憶装置に記憶されたデータのリフレッシュを行うデータリフレッシュ装置であって、記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出手段と、記憶領域に記憶されたデータのエラー訂正を行うエラー訂正手段と、エラー訂正手段によって訂正された訂正データを記憶領域のいずれかに書き込むリフレッシュ手段と、記憶領域に対する書き込み回数に応じて、リフレッシュ手段の動作周期を制御するリフレッシュ制御手段とを備える。
【選択図】 図1

Description

本発明は、データリフレッシュ装置、及びデータリフレッシュ方法に関する。
フラッシュメモリ、ハードディスク装置等の記憶装置では、データの書き込み回数が多くなると、記憶されたデータが破壊されやすくなる。このような記憶装置においては、データを書き込むことができる回数に限界がある。
また、記憶装置にデータを書き込む際にエラービットが発生し、データが破壊されることがある。このため、データが破壊されても訂正できるように、誤り訂正符号(ECC:error-correction code)がデータに付加されて記憶される。
誤り訂正符号の符号化方法には、パリティビットやチェックサム、CRC等の方式がある。特許文献1には、情報の重要度やエラーの発生頻度に対応した方式の誤り訂正符号をデータに付加するメモリデータ保護方法が記載されている。
上記メモリデータ保護方法においては、各ブロックのエラー検出回数を記憶しておき、この検出回数に基づいて適切な誤り検出・訂正符号を選択して符号化を行う。エラーの検出回数がある程度以上になったブロックについては、エラーが再発する可能性が高いと判断し、このブロックに書き込む情報の符号化は、誤り検出・訂正能力が高い符号化方式に変更される。また、エラー検出回数が予め決めておいた最大値を越えると、そのブロックでは情報の保証ができないと判断し、他のブロックに情報を退避させて、そのブロックは使用しないようにする。
このように、データにECCを付加して記憶させることで、破壊されたデータを訂正することができる。
特開2004−152194号公報(0006段落、第4頁、図2)
しかしながら、前記メモリデータ保護方法では、データを訂正する都度、訂正されたデータをメモリに書き込むため、書き込み回数が増加する。このためデータ訂正が頻繁に行われた場合、書き込み回数の限界に近づいてしまい、かえってデータが破壊されやすくなってしまう。
また前記メモリデータ保護方法では、多くのデータが破壊されている場合であっても、エラー検出回数が所定回数に達しないとデータの退避を行わない。このため、エラー検出回数が所定回数に達する前に、訂正不能な重度のデータ破壊が生じてしまうことがある。
本発明は、前記のような問題に鑑みなされたもので、その目的は、書き込み回数に応じたデータの保護が可能になるデータリフレッシュ装置、データリフレッシュ方法を提供することにある。
本発明の他の目的は、書き込み回数やデータ破壊の程度に応じたデータの保護が可能になるデータリフレッシュ装置、データリフレッシュ方法を提供することにある。
本発明に係るデータリフレッシュ装置は、複数の記憶領域からなる記憶装置に記憶されたデータのリフレッシュを行うデータリフレッシュ装置であり、前記記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出手段と、前記記憶領域に記憶されたデータのエラー訂正を行うエラー訂正手段と、前記エラー訂正手段によって訂正された訂正データを前記記憶領域のいずれかに書き込むリフレッシュ手段と、前記記憶領域に対する書き込み回数に応じて、前記リフレッシュ手段の動作周期を制御するリフレッシュ制御手段と、を備える。
本発明に係るデータリフレッシュ装置は、複数の記憶領域からなる記憶装置に記憶されたデータのデータリフレッシュを行うデータリフレッシュ装置であり、記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出手段と、前記記憶領域に記憶されたデータのエラー訂正を行うエラー訂正手段と、前記エラー検出手段によって検出されたある記憶領域の記憶データのエラーの個数が、所定数以下である場合に、前記エラー訂正手段によって訂正された訂正データを当該記憶領域に書き込み、前記エラーの個数が前記所定数より多い場合に、前記訂正データを、当該記憶領域とは異なる記憶領域に書き込むリフレッシュ手段と、前記記憶領域に対する書き込み回数に応じて、前記リフレッシュ手段の動作周期を制御するリフレッシュ制御手段とを備える。
本発明のデータリフレッシュ装置は、書き込み回数に応じてデータリフレッシュ周期を変更するリフレッシュ制御手段を備えるので、書き込み回数に応じたデータの保護を図ることができる。
以下図面により本発明の一実施の形態について説明する。
図1は、本実施の形態に係わるデータリフレッシュ機能を有するFMチューナ付き携帯音楽プレーヤ装置の電気的構成を示すブロック図である。
本実施形態に係るデータリフレッシュ装置は装置本体1を備え、装置本体1にはフラッシュメモリ2が着脱自在に装着される。フラッシュメモリ2は装置本体1に内蔵されていてもよい。
フラッシュメモリ2は、たとえばNAND型フラッシュメモリ等の記憶装置である。このフラッシュメモリ2は、画像データや音楽データやパソコンのデータ等の各種のファイルデータを格納する。ファイルデータは図示しない他の装置でフラッシュメモリ2に書き込んでも良いし、装置本体1で書き込んでも良い。そのため、装置本体1には外部からのファイルデータが入力されるUSB端子のような入力端子(図示せず)が設けられている。フラッシュメモリ2へのデータの書き込み、あるいはデータの読み出しは複数バイト(例えば、512バイト+16冗長バイト)からなるページ単位で行われる。データの書き込みの際に発生するエラービットを訂正するために、ページごとに誤り訂正符号(ECC)が付加されて記憶される。また、読み出し回数、書き込み回数が多いページほど、データが破壊されやすい。フラッシュメモリ2に記憶されたデータを読み出す際には、記憶データと共にECCを読み出して誤り訂正処理を行う。
装置本体1は制御部10を備えている。制御部10は、中央演算装置(MPU)11、内蔵メモリ12、RAM13を有する。制御部10には、ディスプレイ17が接続され、アナログ/デジタル変換器14を介してスピーカ15、FMチューナ16が接続される。
MPU11は内蔵メモリ12に予め記憶されている制御プログラムに従い、RAM12をワークメモリとして装置各部の動作を制御する。
また、制御部10は内蔵メモリ12に予め記憶されているデータリフレッシュプログラムに従い、フラッシュメモリ2に記憶されているデータのリフレッシュ処理を制御する。データリフレッシュプログラムはフラッシュメモリ2に予め記憶されていてもよい。
内蔵メモリ12は、装置本体1に内蔵されたROM等の記憶装置である。内蔵メモリ12は、前記制御プログラムやデータリフレッシュプログラムなど、各種のプログラムデータを予め格納する。
RAM13には、データテーブル13a等の記憶領域が確保される。
図2は、データテーブル13aに格納されるデータ内容の一例を示す図である。
データテーブル13aは、フラッシュメモリ2の各ページのデータ書き込み回数及びリフレッシュ周期データを記憶する。フラッシュメモリ2にデータが書き込まれると、対応するページの書き込み回数Wの値が1だけ増加する。また、後述するメモリデータフレッシュ処理の結果、いずれかのページのリフレッシュ周期が変更されると、対応するリフレッシュ周期データが書き換えられる。周期データの初期値は全てのページについて一定の値が格納される。書き込み回数の初期値は0である。
フラッシュメモリ2に記憶された音楽データは、制御部10によって誤り検出・訂正が行われた後、アナログ/デジタル変換器14を介してアナログの音声信号に変換され、スピーカ15から出力される。
ディスプレイ17はLCD等の表示装置からなり、フラッシュメモリ2に記憶された画像ファイル等を表示する。
次に、前記構成によるデータリフレッシュ装置において行われるデータリフレッシュ処理について説明する。
図3はデータ破壊の程度と書き込み回数に応じたデータリフレッシュ処理内容の一例を示す図である。
図3に示すように、本実施の形態においては、各ページのエラービット数EB及び書き込み回数Wに応じて、リフレッシュ処理の内容を決定する。
データ破壊の程度が大きいページほど、多くのエラービットが発生する。すなわち、エラービット数EBは、データがどの程度破壊されているかを示す。
エラービット数EBの値が所定の訂正限界ビット数を超えると、誤り訂正符号(ECC)を用いても発生したエラーを訂正できなくなる。この訂正限界は、フラッシュメモリ2の物理的性質やECCの符号化方式などによって決定される。エラービット数が訂正限界を超えると、そのページに記憶されていたデータは失われたと判断される。
エラービット数EBの値が所定の訂正限界ビット数以下であれば、発生したエラーを訂正して正しいデータを復元することができる。復元したデータの書込み場所は次のように決められる。
1ページにデータの書き込みを繰り返して行うと、そのページの記憶特性が劣化してデータが破壊されやすくなる。たとえば、書き込み回数が所定の書き込み限界より多くなったページでは、データが破壊される危険性が高い。この書き込み限界は、フラッシュメモリ2の物理的性質などから決定される。
本実施の形態では、書き込み回数が書き込み限界より多いページに記憶されていたデータは、ECCを用いて訂正できたとしても、当該ページには書き込まない(書き戻さない)で、別のページに書き込む(書き直す)。この処理を退避とも称する。
また、書き込み回数が書き込み限界以下であり、エラービット数が比較的少ないページは、訂正すべき重大なエラーは起こっていないと見なすことができる。
エラービット数が図3に示す軽度エラー領域(エラービット数が、所定のビット数EB1以下の領域)にあるページでは、データ破壊の程度は軽微であり、訂正する必要はないと判断される。
たとえばフラッシュメモリ2に記憶されているエラーの程度が軽微である場合は、このようなわずかなエラーを検出するたびにデータを訂正して書き込み直していては、かえって書き込み回数の増加を招く。そして書き込み回数が増加することによって、データが破壊されやすくなる。このため、このようなごくわずかなエラーについては、無視してもかまわないエラーであると見なして訂正を行わない。この場合、書き込み回数に応じたリフレッシュ周期の変更だけを行う。
書き込み回数が多いページほど、データが破壊されやすい。従って、書き込み回数が多いページのリフレッシュ周期は短縮し、データが破壊される前にデータリフレッシュ処理を行うことが好ましい。書き込み回数が少ないページのデータについて頻繁にデータリフレッシュ処理を行っていては、書き直し処理によってかえって書き込み回数が増える。その結果、データが壊れやすくなってしまう。書き込み回数が低いページについては、リフレッシュ周期は長く設定してよい。
書き込み回数が書き込み限界を超えず、データ破壊の程度が中程度のページについては、データ破壊が無視できない程度であると見なす。すなわちエラービット数EBが図3の中度エラー領域(エラービット数が、所定のビット数EB1より多く、所定のビット数EB2以下である領域)にあるページは、データがある程度破壊されており、訂正の必要があると判断される。
中度エラー領域にあるページのデータは、ECCデータを用いて修復する。修復されたデータは、同じページに再度書き込まれる。
書き込み回数が書き込み限界を超えず、データ破壊の程度が比較的大きいページでは、データ訂正を行って、訂正されたデータを別のページに書き移す必要がある。すなわち、エラービット数が、図3に示す重度エラー領域(エラービット数が、EB2より多く、訂正限界以下である領域)にあるページでは、データの訂正は可能なものの、データが大きく破壊されている。該ページのデータはECCデータを用いて訂正可能である。しかしながら、このようなページにこれ以上データを保持させておくと、やがて訂正限界を迎える。訂正限界を超えたデータは完全に破壊され、訂正が不能となる。このため、訂正されたデータは別のページに書き直し、退避させる必要がある。
前記所定のビット数EB1及びEB2は、フラッシュメモリ2の物理的性質やECCの符号化方式等に基づいて決定される。
次に、前記データリフレッシュ処理の処理手順について説明する。
図4は前記データリフレッシュ装置によるデータリフレッシュ処理を示すフローチャートである。
まずMPU11は、データテーブル13a(図2参照)にページごとに記憶されているリフレッシュ周期データに基づいて、リフレッシュタイミングを迎えたページがあるかどうかを判断する(ブロックB1)。リフレッシュタイミングを迎えたページがあると判断すると(ブロックB1でYES)、MPU11はそのページをリフレッシュ処理の対象ページとして指定する(ブロックB2)。
そして、フラッシュメモリ2から、指定された対象ページに記憶されたデータ及び対応するECCデータを読み出す(ブロックB3)。
読み出されたECCデータに基づいて、ECCデータに含まれるエラービット数EBの算出が行われる(ブロックB4)。MPU11は、読み出したデータが訂正可能であるかどうかを、算出したエラービット数EBに基づいて判断する(ブロックB5)。
ブロックB4で算出されたエラービット数EBが所定の訂正限界より多い場合、対象ページのデータはECCデータを用いても訂正不能であると判断される(図3参照)。訂正限界はフラッシュメモリ2の物理的性質や、ECCの符号化方式等に基づいて決定される。
データの訂正が不能である場合は(ブロックB5でNO)、この対象ページのデータは破壊されたと判断される。そしてデータが破壊されたことをユーザに通知する(ブロックB6)。すなわち、ブロックB6では、たとえばディスプレイ17にエラーメッセージを表示させたり、スピーカ15から警告音を発生させたりするなどの処理を行い、データ破壊が起こったことをユーザに通知する。
エラービット数EBが訂正限界以下であれば、データの訂正は可能であると判断される(ブロックB5でYES)。
対象ページの書き込み回数Wが所定の書き込み限界より多いかどうかが判断される(ブロックB7)。書き込み限界は、安全なデータ書き込みを保証する最大の書き込み回数である。1ページに対して、この書き込み限界より書き込み回数が多いと、データが破壊される危険性が高くなる。該書き込み限界も、フラッシュメモリ2の物理的性質や、ECCの符号化方式等に基づいて決定される。
書き込み回数Wが書き込み限界を超えている場合には(ブロックB7でYES)、データ訂正により訂正されたデータを別のページに書き移す必要がある。従って、対象ページのデータに対してECCデータを用いた誤り訂正処理が行われる(ブロックB8)。
訂正されたデータは、書き込み可能な別のページ(退避ページ)に改めて書き込まれる(ブロックB9)。また、前記対象ページは書き込み回数Wが書き込み限界を超えているため、これ以上データを保持しているとデータが破壊される危険性が高いページであるとされる。このようなページへの以後の書き込みは禁止される。訂正後のデータが書き込まれた退避ページのリフレッシュ周期は、該退避ページに対する書き込み回数に応じて設定される(ブロックB10)。すなわち、データテーブル13aに記憶された該退避ページのリフレッシュ周期が、書き込み回数に応じた周期に書き換えられる。書き込み回数が増える程、破壊される可能性が高くなるので、リフレッシュ周期を短くする。
対象ページの書き込み回数が書き込み限界より少ないと判断された場合(ブロックB7でNO)、続いて対象ページのデータ破壊の程度を判断する(ブロックB11およびB12)。
データ破壊の程度は、エラービット数EBの大きさから判断する。エラービット数EBが大きいページほど、データ破壊の程度が大きい。
対象ページのエラービット数EBが図3の重度エラー領域にある(エラービット数EBが訂正限界ビット数以下で、EB2より大きい)場合、データ破壊の程度は重度であると判断される(ブロックB11でYES)。データ破壊が重度である場合、対象ページのデータを訂正して書き込み可能な別のページに書き移す必要がある。そこで、ECCデータを用いて対象ページのデータを訂正する(ブロックB8)。
訂正されたデータは、書き込み可能な別のページ(退避ページ)に改めて書き込まれる(ブロックB9)。また、前記対象ページは、これ以上データを保持しているとデータが破壊される危険性が高いページであるとされる。このようなページへの以後の書き込みは禁止される。訂正後のデータが書き込まれた退避ページのリフレッシュ周期は、該退避ページに対する書き込み回数に応じて設定される(ブロックB10)。すなわち、データテーブル13aに記憶された該退避ページのリフレッシュ周期が、書き込み回数に応じた周期に書き換えられる。
対象ページのエラービット数EBが図3の中度エラー領域にある(エラービット数EBがEB2以下で、EB1より大きい)場合、データ破壊の程度が中程度であると判断される(ブロックB11でNO、ブロックB12でYES)。データ破壊が中程度である場合も、対象ページのデータを訂正する必要がある。ECCデータを用いて対象ページのデータを訂正する(ブロックB13)。
データの破壊が中度の場合は、訂正されたデータは再び対象ページに書き込まれる(ブロックB14)。その後、書き込み回数に応じて対象ページのリフレッシュ周期が変更される(ブロックB15)。すなわち、データテーブル13aに記憶された対象ページのリフレッシュ周期が、書き込み回数に応じた周期に書き換えられる。
対象ページのエラービット数EBが、図3の軽度エラー領域にある(エラービット数EBがEB1以下である)場合、データ破壊の程度は軽微であると判断される(ブロックB11、B12でNO)。データ破壊が軽微であれば、エラー訂正の必要はない。従って、データの訂正は行わず、対象ページのリフレッシュ周期の変更のみを行う。すなわち、データテーブル13aに記憶された対象ページのリフレッシュ周期を、書き込み回数Wに応じた周期に書き換える(ブロックB15)。
その後、再びブロックB1に戻っていずれかのページのリフレッシュタイミングの到来を待つ。
以上説明したように、本実施の形態によれば、データ書き込み頻度及びデータ破壊の程度に応じて、ページごとに適切にデータを保護することが可能になる。
すなわち、本実施の形態に係るデータリフレッシュ処理によれば、ページごとのデータ書き込み頻度に応じてデータリフレッシュ周期を変更することができる。このため、書き込み頻度が少ないページについてはリフレッシュ周期を長く設定して、データ訂正処理によるデータ書き込み回数の不必要な増加を防止できる。一方、書き込み頻度が高いページではリフレッシュ周期を短く設定して、データ訂正不能になる前にデータを別のページに退避させて、データを保護することができる。
また、本実施の形態によれば、1ページに対するデータ書き込み回数が所定の書き込み限界を超えた場合には、訂正したデータを別のページに退避させることができる。一方、1ページに対するデータ書き込み回数が前記書き込み限界を超えない場合には、データ破壊の程度に応じた処理を行うことができる。すなわち、処理対象ページに発生しているエラーが軽微なエラーであればエラー訂正は行わず、中程度のエラーであればデータを訂正して元のページに書き込み、大きなエラーが発生していれば訂正して別のページに書き込む。従って、発生したエラーが無視できる軽微なエラーである場合には、データ訂正を行わない。このため、書き込み回数の増加を防ぐことができ、前記書き込み回数の増加によるデータ破壊を防ぐことができる。また、訂正限界に近い重大なデータ破壊が生じている場合には、データを別のページに退避させてデータを保護することができる。
変形例
本発明は上述した実施の形態に限定されず、種々変形して実施可能である。例えば、上述の説明では、各ページの書き込み回数に基づいてリフレッシュ周期を変更している。しかしながら、複数ページからなるブロックごとにリフレッシュ周期を設定・変更してもよい。この場合、ブロックごとにデータ書き込み回数及び消去回数を記憶しておく。記憶された書き込み回数及び消去回数に応じて、対応するブロックのリフレッシュ周期を変更する。特に、データの消去をブロック単位で行うフラッシュメモリ(たとえばNAND型フラッシュメモリ)の場合、データの書き込み、消去が頻繁に行われるブロックでデータが破壊される危険性が高い。ブロックごとにリフレッシュ周期を設定・変更することで、データの消去回数にも応じたデータ保護が可能になる。
また、各ページのリフレッシュ周期の設定・変更を行う際に、ページごとの書き込み回数及びブロックごとの消去回数を用いてもよい。この場合、書き込み回数はページごとに、消去回数はブロックごとに記憶しておく。処理対象ページのリフレッシュ周期を変更する際には、該対象ページの書き込み回数及び、該対象ページを含むブロックの消去回数の双方に基づいて周期の変更を行えばよい。
上述の実施の形態では、フラッシュメモリ2に記憶されたデータについて、データリフレッシュ処理を行っている。しかしながら、メモリデータフレッシュ処理の対象はフラッシュメモリに限定されない。たとえばEPROM等のデータの読み出し及び書き込みが可能な記録装置であれば、本実施の形態に係るデータリフレッシュ処理を適用することができる。
上述の実施の形態では、書き込み回数及びエラービットの数に基づいて、リフレッシュ処理の内容が決定された。しかしながら、書き込み回数のみに基づいてリフレッシュ処理の内容を決定してもよい。この場合、図4のブロックB11及びB12の判断は行われない。エラーの程度に関わらず、書き込み回数に応じたリフレッシュ処理の内容が決定される。あるいは、エラービットの数のみに基づいてリフレッシュ処理の内容を決定してもよい。この場合、図4のブロックB7の判断は行われない。
上述の実施の形態では、いずれかのページがリフレッシュタイミングを迎えたら、リフレッシュ処理が行われた。しかしながら、メモリデータリフレッシュ処理は所定の動作周期で行ってもよい。所定の動作周期は各ページのリフレッシュ周期よりも短く設定する。この場合、制御部10は所定の動作周期で以下に述べるような処理を行う。また、以下に述べる処理は、すべてのページについて行われる。すなわち、制御部10は1つのページのリフレッシュ周期を検出して、リフレッシュ処理を行うべきかどうかを判断する。リフレッシュ処理を行わないと判断されたら、図4のブロックB2以降の処理は行わず、次のページのリフレッシュ周期を検出し、同様の判断を行う。このような判断をすべてのページについて行い、処理を行うべきページがあれば、当該ページについて図4のブロックB2以降の処理を行う。
上述の実施の形態では、書き込み回数が書き込み限界を超えず、エラービット数EBがEB1以下である場合には、データ訂正は行わず、書き込み回数に応じた周期の変更のみを行った(図3参照)。しかしながら、エラービット数EBがEB1以下である場合でも、データ訂正を行うようにしてもよい。この場合、上述の実施の形態で説明した中度エラー領域と軽度エラー領域の区別はなくなる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
また、本発明は、コンピュータに所定の手段を実行させるための(あるいはコンピュータを所定の手段として機能させるための、あるいはコンピュータに所定の機能を実現させるための)プログラムを記録したコンピュータ読取り可能な記録媒体としても実施することもできる。
本発明の実施形態に係わるデータリフレッシュ装置の電気的構成を示すブロック図。 データテーブル13aに格納されるデータ内容の一例を示す図。 データ破壊の程度と書き込み回数に応じたデータリフレッシュ処理内容の例を示す図。 前記データリフレッシュ装置によるデータリフレッシュ処理を示すフローチャート。
符号の説明
1…装置本体、2…フラッシュメモリ、10…制御部、11…MPU、12…内蔵メモリ、13…RAM、14…A/D変換器、15…スピーカ、16…FMチューナ、17…ディスプレイ

Claims (10)

  1. 複数の記憶領域からなる記憶装置に記憶されたデータのリフレッシュを行うデータリフレッシュ装置であって、
    前記記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出手段と、
    前記記憶領域に記憶されたデータのエラー訂正を行うエラー訂正手段と、
    前記エラー訂正手段によって訂正された訂正データを前記記憶領域のいずれかに書き込むリフレッシュ手段と、
    前記記憶領域に対する書き込み回数に応じて、前記リフレッシュ手段の動作周期を制御するリフレッシュ制御手段と、
    を備えたデータリフレッシュ装置。
  2. 複数の記憶領域からなる記憶装置に記憶されたデータのリフレッシュを行うデータリフレッシュ装置であって、
    記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出手段と、
    前記記憶領域に記憶されたデータのエラー訂正を行うエラー訂正手段と、
    前記エラー検出手段によって検出されたある記憶領域の記憶データのエラーの個数が、所定数以下である場合に、前記エラー訂正手段によって訂正された訂正データを当該記憶領域に書き込み、前記エラーの個数が前記所定数より多い場合に、前記訂正データを、当該記憶領域とは異なる記憶領域に書き込むリフレッシュ手段と、
    前記記憶領域に対する書き込み回数に応じて、前記リフレッシュ手段の動作周期を制御するリフレッシュ制御手段と、
    を備えたデータリフレッシュ装置。
  3. 前記リフレッシュ手段は、所定の周期で動作し、
    前記リフレッシュ制御手段は、前記書き込み回数に応じて前記所定の周期を変更する
    請求項1または2に記載のデータリフレッシュ装置。
  4. 前記エラー検出手段によって検出されたエラーの個数が、前記所定数より少ない第二の所定数以下である場合に、前記エラー訂正手段は前記エラー訂正を行わない
    請求項1または2に記載のデータリフレッシュ装置。
  5. 前記エラー検出手段は、前記記憶領域に記憶された誤り訂正符号に基づいて前記エラーの個数を検出する
    請求項1または2に記載のデータリフレッシュ装置。
  6. 前記エラー訂正手段は、前記記憶領域に記憶された誤り訂正符号に基づいて前記エラー訂正を行う
    請求項1または2に記載のデータリフレッシュ装置。
  7. 前記複数の記憶領域それぞれのデータ書き込み回数を記憶する書き込み回数記憶手段をさらに備え、
    前記リフレッシュ制御手段は、前記書き込み回数記憶手段に記憶された書き込み回数に基づいて前記リフレッシュ手段を動作させる
    請求項1または2に記載のデータリフレッシュ装置。
  8. 複数の記憶領域からなる記憶装置に記憶されたデータのリフレッシュを行うデータリフレッシュ装置に用いられるデータリフレッシュ方法であって、
    前記記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出ステップと、
    前記記憶領域に記憶されたデータのエラー訂正を行うエラー訂正ステップと、
    前記エラー訂正ステップによって訂正された訂正データを前記記憶領域のいずれかに書き込むリフレッシュステップと、
    前記記憶領域に対する書き込み回数に応じて、前記リフレッシュステップの動作周期を制御するリフレッシュ制御ステップと、
    を備えたデータリフレッシュ方法。
  9. 複数の記憶領域からなる記憶装置に記憶されたデータのリフレッシュを行うデータリフレッシュ装置に用いられるデータリフレッシュ方法であって、
    記憶領域に記憶されたデータに発生しているエラーの個数を検出するエラー検出ステップと、
    前記記憶領域に記憶されたデータのエラー訂正を行うエラー訂正ステップと、
    前記エラー検出ステップによって検出されたある記憶領域の記憶データのエラーの個数が、所定数以下である場合に、前記エラー訂正ステップによって訂正された訂正データを当該記憶領域に書き込み、前記エラーの個数が前記所定数より多い場合に、前記訂正データを、当該記憶領域とは異なる記憶領域に書き込むリフレッシュステップと、
    前記記憶領域に対する書き込み回数に応じて、前記リフレッシュステップの動作周期を制御するリフレッシュ制御ステップと、
    を備えたデータリフレッシュ方法。
  10. 前記リフレッシュステップは、所定の周期で動作し、
    前記リフレッシュ制御ステップは、前記書き込み回数に応じて前記所定の周期を変更する
    請求項8または9に記載のデータリフレッシュ方法。
JP2007145358A 2007-05-31 2007-05-31 データリフレッシュ装置、及びデータリフレッシュ方法 Expired - Fee Related JP5216244B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007145358A JP5216244B2 (ja) 2007-05-31 2007-05-31 データリフレッシュ装置、及びデータリフレッシュ方法
US12/129,754 US8161346B2 (en) 2007-05-31 2008-05-30 Data refresh apparatus and data refresh method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007145358A JP5216244B2 (ja) 2007-05-31 2007-05-31 データリフレッシュ装置、及びデータリフレッシュ方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013039679A Division JP2013137792A (ja) 2013-02-28 2013-02-28 電子機器及びその制御方法

Publications (2)

Publication Number Publication Date
JP2008299621A true JP2008299621A (ja) 2008-12-11
JP5216244B2 JP5216244B2 (ja) 2013-06-19

Family

ID=40089658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007145358A Expired - Fee Related JP5216244B2 (ja) 2007-05-31 2007-05-31 データリフレッシュ装置、及びデータリフレッシュ方法

Country Status (2)

Country Link
US (1) US8161346B2 (ja)
JP (1) JP5216244B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070379A (ja) * 2007-09-13 2009-04-02 Samsung Electronics Co Ltd 向上した信頼性を有するメモリシステム及びそのウェアレベリング方法
JP2010178140A (ja) * 2009-01-30 2010-08-12 Toshiba Corp 磁気ディスク装置及び同装置における暗号鍵更新方法
US8918699B2 (en) 2012-07-31 2014-12-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage apparatus
JP2019512116A (ja) * 2016-03-09 2019-05-09 ホアウェイ・テクノロジーズ・カンパニー・リミテッド フラッシュメモリデバイスをリフレッシュする方法および装置
JP2020119007A (ja) * 2019-01-18 2020-08-06 富士通株式会社 情報処理装置、記憶制御装置および記憶制御プログラム
JP2022070884A (ja) * 2016-06-20 2022-05-13 クアルコム,インコーポレイテッド フラッシュメモリのためのリフレッシュの管理
WO2023162804A1 (ja) * 2022-02-25 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ制御方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8161355B2 (en) * 2009-02-11 2012-04-17 Mosys, Inc. Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US9129699B2 (en) * 2011-04-28 2015-09-08 Hitachi, Ltd. Semiconductor storage apparatus and method including executing refresh in a flash memory based on a reliability period using degree of deterioration and read frequency
US9626517B2 (en) * 2013-01-23 2017-04-18 Seagate Technology Llc Non-deterministic encryption
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
US10353598B2 (en) * 2014-10-06 2019-07-16 Sandisk Technologies Llc System and method for refreshing data in a memory device
JP2016099935A (ja) * 2014-11-26 2016-05-30 株式会社ジャパンディスプレイ データ通信装置、データ通信システム
CN107748722B (zh) * 2017-09-30 2020-05-19 华中科技大学 一种保证固态硬盘中数据持续性的自适应数据刷新方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279295A (ja) * 1995-04-05 1996-10-22 Toshiba Corp 不揮発性半導体記憶部を含む記憶システム
WO2001022232A1 (fr) * 1999-09-17 2001-03-29 Hitachi, Ltd. Memoire dans laquelle le nombre de corrections d'erreurs est enregistre
JP2002318729A (ja) * 2001-04-19 2002-10-31 Sharp Corp ファイルシステムおよびその制御方法
JP2003058432A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd メモリカード及びメモリコントローラ
JP2004152194A (ja) * 2002-10-31 2004-05-27 Ricoh Co Ltd メモリデータ保護方法
JP2007507804A (ja) * 2003-10-03 2007-03-29 サンディスク コーポレイション フラッシュメモリのデータ修正およびスクラブ技術

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612613B2 (ja) * 1986-03-18 1994-02-16 富士通株式会社 半導体記憶装置
JPH0283645A (ja) 1988-09-20 1990-03-23 Hitachi Ltd 情報カード制御装置
WO1992013344A1 (en) * 1991-01-22 1992-08-06 Fujitsu Limited Error correction processing device and error correction method
JP3177207B2 (ja) * 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション リフレッシュ間隔制御装置及び方法、並びにコンピュータ
US7613880B2 (en) * 2002-11-28 2009-11-03 Renesas Technology Corp. Memory module, memory system, and information device
US6853602B2 (en) * 2003-05-09 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Hiding error detecting/correcting latency in dynamic random access memory (DRAM)
JP2006004560A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置及びその誤り訂正方法
JP2006079229A (ja) 2004-09-08 2006-03-23 Hanshin Electric Co Ltd フラッシュメモリマイクロコンピュータのデータ保全方法および保全装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279295A (ja) * 1995-04-05 1996-10-22 Toshiba Corp 不揮発性半導体記憶部を含む記憶システム
WO2001022232A1 (fr) * 1999-09-17 2001-03-29 Hitachi, Ltd. Memoire dans laquelle le nombre de corrections d'erreurs est enregistre
JP2002318729A (ja) * 2001-04-19 2002-10-31 Sharp Corp ファイルシステムおよびその制御方法
JP2003058432A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd メモリカード及びメモリコントローラ
JP2004152194A (ja) * 2002-10-31 2004-05-27 Ricoh Co Ltd メモリデータ保護方法
JP2007507804A (ja) * 2003-10-03 2007-03-29 サンディスク コーポレイション フラッシュメモリのデータ修正およびスクラブ技術

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251015B2 (en) 2007-09-13 2016-02-02 Samsung Electronics Co., Ltd. Memory system providing wear-leveling by allocating memory blocks among groups
JP2009070379A (ja) * 2007-09-13 2009-04-02 Samsung Electronics Co Ltd 向上した信頼性を有するメモリシステム及びそのウェアレベリング方法
US9229805B2 (en) 2007-09-13 2016-01-05 Samsung Electronics Co., Ltd. Memory system and wear-leveling method thereof based on erasures and error correction data
JP2010178140A (ja) * 2009-01-30 2010-08-12 Toshiba Corp 磁気ディスク装置及び同装置における暗号鍵更新方法
JP4648461B2 (ja) * 2009-01-30 2011-03-09 株式会社東芝 磁気ディスク装置及び同装置における暗号鍵更新方法
US9940192B2 (en) 2012-07-31 2018-04-10 Toshiba Memory Corporation Non-volatile semiconductor storage apparatus
US8918699B2 (en) 2012-07-31 2014-12-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage apparatus
JP2019512116A (ja) * 2016-03-09 2019-05-09 ホアウェイ・テクノロジーズ・カンパニー・リミテッド フラッシュメモリデバイスをリフレッシュする方法および装置
US10796774B2 (en) 2016-03-09 2020-10-06 Huawei Technologies Co., Ltd. Method and apparatus for refreshing flash memory device
JP2022070884A (ja) * 2016-06-20 2022-05-13 クアルコム,インコーポレイテッド フラッシュメモリのためのリフレッシュの管理
JP7348325B2 (ja) 2016-06-20 2023-09-20 クアルコム,インコーポレイテッド フラッシュメモリのためのリフレッシュの管理
JP2020119007A (ja) * 2019-01-18 2020-08-06 富士通株式会社 情報処理装置、記憶制御装置および記憶制御プログラム
JP7219397B2 (ja) 2019-01-18 2023-02-08 富士通株式会社 情報処理装置、記憶制御装置および記憶制御プログラム
WO2023162804A1 (ja) * 2022-02-25 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ制御方法

Also Published As

Publication number Publication date
US20080301525A1 (en) 2008-12-04
JP5216244B2 (ja) 2013-06-19
US8161346B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
JP5216244B2 (ja) データリフレッシュ装置、及びデータリフレッシュ方法
KR101730510B1 (ko) 메타데이터 태그를 통한 불규칙적인 패리티 분포 검출
US8732553B2 (en) Memory system and control method thereof
EP2372549B1 (en) Emerging bad block detection
JP4059472B2 (ja) メモリカード及びメモリコントローラ
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
TWI633428B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
JP2008192267A (ja) ビットエラーの予防方法、情報処理装置
JP2011076706A (ja) 不安定メモリセル散布を検出するメモリ・システム及びその検出方法
TW201545167A (zh) 在非揮發性記憶體中處理錯誤更正碼的方法及其非揮發性儲存裝置
JP2008257476A (ja) 誤り検出制御システム
JP4866107B2 (ja) 不揮発性記憶装置及びその書き込み判定方法
KR20110065897A (ko) 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법
JP2008009944A (ja) メモリコントローラ
JP4775969B2 (ja) 不揮発性記憶装置
JP2019192316A (ja) 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法
JP2007250101A (ja) 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
US8769377B2 (en) Error correction scheme for non-volatile memory
JP2008191701A (ja) エラー回復処理方法および情報処理装置
JP2006221334A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2008225672A (ja) 半導体メモリ装置
JPWO2006040798A1 (ja) 半導体集積回路装置および電子システム
JP2013137792A (ja) 電子機器及びその制御方法
JP2005078378A (ja) データ記憶装置及び不揮発性メモリに対するデータ書き込み方法
US9570162B2 (en) Data read method for flash memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees