JP2007250101A - 不揮発性メモリ装置および不揮発性メモリ装置の制御方法 - Google Patents
不揮発性メモリ装置および不揮発性メモリ装置の制御方法 Download PDFInfo
- Publication number
- JP2007250101A JP2007250101A JP2006073386A JP2006073386A JP2007250101A JP 2007250101 A JP2007250101 A JP 2007250101A JP 2006073386 A JP2006073386 A JP 2006073386A JP 2006073386 A JP2006073386 A JP 2006073386A JP 2007250101 A JP2007250101 A JP 2007250101A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- volatile memory
- data
- nonvolatile memory
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【課題】 ＦｅＲＡＭ，ＭＲＡＭ等の次世代不揮発性メモリ装置は、すでに市場において多用されているフラッシュメモリ装置との互換性が要求されている。
【解決手段】 ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリと、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行う制御回路を有する。
【選択図】 図１
【解決手段】 ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリと、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行う制御回路を有する。
【選択図】 図１
Description
本発明は、不揮発性メモリ装置に係り、特にフラッシュメモリ装置と互換性のある不揮発性メモリ装置に関する。
近年、デジタルカメラや携帯電話、音楽プレーヤ等の幅広い分野の製品において、ユーザのデータの保存に、ＳＤカード、メモリスティック、 xＤピクチャーカードといったメモリカードが使用されている。また、ＵＳＢフラッシュメモリのように、メモリカード以外の不揮発性メモリ装置も普及している。これらのメモリ装置の殆どは、不揮発性メモリとして現在フラッシュメモリを使用している。
ところで、フラッシュメモリ装置の記憶セルは、「書き込み」により記憶セル内の特定領域に対して電子が注入され、注入された電子量によってデータの記憶を行うようになっている。そのため、「書き込み」によってできるのは、電子の注入されてない記憶セルに対して電子を注入することによるデータの書き換えだけである。
一般に、１つの記憶セルあたり２値（１ビット）のフラッシュメモリ装置の場合、電子が注入された状態を"0" 、注入されてない状態を"1" とみなしているため、「書き込み」は"1" →"0" 方向にしかできないことになる。
フラッシュメモリ装置の記憶セルの電子を放出することは「消去」と呼ばれ、一定の領域を１単位（以後ブロック）として、ビットを"1" の状態に戻すことができ、この状態から再び「書き込み」を行うことが可能となる。
このように、フラッシュメモリ装置は一度データが書き込まれた領域を別のデータに書き換えるには、一旦、ブロック単位で消去処理を行う必要がある。
図８は、従来のフラッシュメモリ装置１の回路ブロック図であり、図８を使用してフラッシュメモリ装置の回路動作を説明する。
フラッシュメモリ２は、消去単位であるブロック（ｍ＋１）個で構成され、各ブロックは、書き込み読み出し単位であるページ（ｎ＋１）個で構成される。なお、ｍ，ｎは０以上の整数である。
パソコン等のホスト機器３は、外部インタフェース（I/F ）４を介して、予め決められた手順に従って、レジスタ回路５内のブロックアドレスレジスタBA、ページアドレスレジスタPAに書き込み先のアドレスを設定し、バッファ回路６内のデータバッファ７に書き込みデータを設定する。このとき、ＥＣＣ制御（エラー検証・訂正制御）を行うＥＣＣ制御回路８が書き込みデータからＥＣＣコードを生成してＥＣＣバッファ９に格納する。
なお、ＲＯＭ１２には、ブロックサイズ、ページサイズが記録されていて、ホスト機器３はＲＯＭ１２を読み出すことにより、アクセス単位の情報を取得することができる。
コマンドレジスタCMD に書き込みコマンドが設定されると、制御回路１０は、ブロックアドレスレジスタBAで指定されたブロック、ページアドレスレジスタPAで指定されたページに対して、フラッシュメモリインタフェース（I/F ）１１を介して、データバッファ７のデータおよびＥＣＣバッファ９のデータを書き込む。書き込みが正しく行われると、ステータスレジスタSTに書き込みが正しく行われたことを示す値が設定され、ホスト機器３は、ステータスレジスタSTの内容を読むことで、書き込みコマンドが正しく実行されたことを確認できる。
読み出しを行う場合は、ホスト機器３は、読み出しコマンドをコマンドレジスタCMD に設定し、制御回路１０は、フラッシュメモリインタフェース１１を介して、書き込みと同様にブロックアドレスレジスタBAおよびページアドレスレジスタPAで指定されたブロックおよびページのデータ、ＥＣＣコードを読み出す。このとき、ＥＣＣ制御回路８により、読み出したデータから新たに生成したＥＣＣコードと、読み出したＥＣＣコードとの比較検証が行われ、その結果をステータスレジスタSTに設定する。データの訂正可能な場合は、ホスト機器３へのデータ出力時に、ＥＣＣ制御回路８がデータを訂正して出力する。
次に、消去を行う場合は、ホスト機器３は、消去コマンドをコマンドレジスタCMD に設定し、制御回路１０は、ブロックアドレスレジスタBAに設定されたブロック内のデータをフラッシュメモリインタフェース１１を介して消去する。
正しく消去が行われると、ステータスレジスタSTに消去が正しく行われたことを示す値が設定され、ホスト機器３は、ステータスレジスタSTの内容を読み出し、消去コマンドが正しく実行されたことを確認する。
以上、述べたような一般的なフラッシュメモリ装置１の回路動作については、例えば、特許文献１に記載されている。また、フラッシュメモリは書き換え回数に寿命があるので、例えば、特許文献２のように、書き換えるブロックが一部の領域に偏らないように処理したり、比較的時間のかかる消去動作を書き換え時には行わず、フラッシュメモリにアクセスしないタイミングのバックグランドで行う方法も提案されている。
米国特許第５６０２９８７号公報
米国特許第５４７９６３８号公報
現在は、不揮発性メモリ装置として、フラッシュメモリ装置を使用するのが一般的であるが、次世代の不揮発性メモリ装置として、ＭＲＡＭ（Magnetoresistive RAM: 磁気抵抗メモリ）、ＦｅＲＡＭ（Ferroelectric RAM:強誘電体メモリ）、ＲＲＡＭ（Resistance RAM: 抵抗メモリ）といった不揮発性メモリが開発されており、今後メモリカードなどに採用されてゆくことが期待されている。
これらの次世代の不揮発性メモリ装置は、従来のフラッシュメモリ装置のように「消去」を必要とせず、書き込み処理によって"1" →"0" または"0" →"1" の何れの方向へもビットデータを書き換えることができる。このため次世代の不揮発性記憶装置は、フラッシュメモリ装置において最も時間のかかる消去のための時間を必要とせず、不揮発性メモリ装置のアクセス速度を高速化することができる。
しかし、フラッシュメモリ装置は、すでに世の中の電子機器に不揮発性メモリ装置として多用されていて、次世代の不揮発性メモリ装置が、これらの電子機器に対して互換性をもつことが要求される。
上記課題を解決するため、本発明の一観点によれば、ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリと、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行う制御回路を有することを特徴とする。
本発明の不揮発性メモリ装置を使用すれば、フラッシュメモリを使用する不揮発性メモリ装置と、消去処理を必要としない次世代の不揮発性メモリを使用する不揮発性メモリ装置との互換性を保つことが可能となる。従って、すでに数多く市場に流通しているフラッシュメモリ装置へのアクセスを前提としたホスト機器に何ら変更を加えることなく互換性を維持した状態で、消去処理を必要としない次世代の不揮発性メモリ装置を使用することができる。これにより、ユーザの利便性を損なうことなく、使用する不揮発性メモリ装置の切り替えを容易に行うことができる。
図１は本発明の第１の実施例による不揮発性メモリ装置１３の回路ブロック図、図２は図１における不揮発性メモリ１６のメモリマップ、図３は図１の不揮発性メモリ装置１３の動作フローチャートを示す。
次に、図１に示す不揮発性メモリ装置１３の回路動作を説明する。なお、図１の不揮発性メモリ装置１３における不揮発性メモリ１６として、ＭＲＡＭやＦｅＲＡＭのように書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを使用している。また、図２のメモリマップにおいて、ブロックサイズをｂ、ページサイズをａとしているので、ブロック０はアドレス０〜（ｂ−１）の領域、ブロック０のページ０は、アドレス０〜（ａ−１）の領域となる。
不揮発性メモリ装置１３がホスト機器３からメモリアクセスコマンドを受信し（図３のステップＳ１）、そのコマンドが消去コマンドの場合、ホスト機器３は、消去先の単一または複数のブロックアドレス情報を外部インタフェース（I/F ）４を介してブロックアドレスレジスタBAに設定する。
次にホスト機器３は、コマンドレジスタCMD に消去コマンドコードを設定し（図３のステップＳ２）、不揮発性メモリ装置１３にデータ消去の実行を命令する。コマンドレジスタCMD に消去コマンドコードが設定されると、制御回路１７は、ブロックアドレスレジスタBAに設定されているブロックアドレス情報から、図２のメモリマップに対応する不揮発性メモリ１６のアドレスに変換し、"1" 出力制御回路１４を使用して消去の対象となるアドレスの全てのビットを"1" に書き換える。（図３のステップＳ３）
ホスト機器３から受信したメモリアクセスコマンドが書き込みコマンドの場合、コマンドレジスタCMD に書き込みコマンドコードが設定されると（図３のステップＳ４）、制御回路１７は、ホスト機器３からデータバッファ７に取得した書き込みデータを、ブロックアドレスレジスタBA、ページアドレスレジスタPAに設定されている書き込み先アドレスに対応する不揮発性メモリ１６上の領域に書き込む。（図２のステップＳ５）
ホスト機器３から受信したメモリアクセスコマンドが読み出しコマンドの場合、コマンドレジスタCMD に読み出しコマンドコードが設定されると（図３のステップＳ６）、制御回路１７は、ブロックアドレスレジスタBA、ページアドレスレジスタPAに設定されている読み出し元アドレスに対応する不揮発性メモリ１６上の領域からデータを不揮発性メモリインタフェース（I/F ）を介してデータバッファ７に読み出す。そしてデータバッファ７のデータを外部インタフェース（I/F ）を介してホスト機器３へ出力する。（図２のステップＳ７）
次に本発明の第２の実施例による不揮発性メモリ装置について説明する。
ホスト機器３から受信したメモリアクセスコマンドが書き込みコマンドの場合、コマンドレジスタCMD に書き込みコマンドコードが設定されると（図３のステップＳ４）、制御回路１７は、ホスト機器３からデータバッファ７に取得した書き込みデータを、ブロックアドレスレジスタBA、ページアドレスレジスタPAに設定されている書き込み先アドレスに対応する不揮発性メモリ１６上の領域に書き込む。（図２のステップＳ５）
ホスト機器３から受信したメモリアクセスコマンドが読み出しコマンドの場合、コマンドレジスタCMD に読み出しコマンドコードが設定されると（図３のステップＳ６）、制御回路１７は、ブロックアドレスレジスタBA、ページアドレスレジスタPAに設定されている読み出し元アドレスに対応する不揮発性メモリ１６上の領域からデータを不揮発性メモリインタフェース（I/F ）を介してデータバッファ７に読み出す。そしてデータバッファ７のデータを外部インタフェース（I/F ）を介してホスト機器３へ出力する。（図２のステップＳ７）
次に本発明の第２の実施例による不揮発性メモリ装置について説明する。
図４は本発明の第２の実施例による不揮発性メモリ装置１８の回路ブロック図、図５は図４における不揮発性メモリ（ＭＲＡＭ）２０のメモリマップ、図６は、図４のＭＲＡＭ２０のフラグテーブル、図７は図４の不揮発性メモリ装置１８の動作フローチャートを示す。
次に、図４に示す不揮発性メモリ装置１８の回路動作を説明する。なお、図４の不揮発性メモリ装置１８における不揮発性メモリとして、ＭＲＡＭ２０を使用しており、図５のＭＲＡＭメモリマップにおいて、ページサイズを５１２バイト、ブロックサイズを３２ページ、ブロック数を７９２０ブロック、ＭＲＡＭの容量を１ギガビット（２の３０乗ビット）としている。
ＭＲＡＭ２０のアドレスは、0000000H〜7FFFFFFHであり、ブロック数は７９２０なので、データ格納領域は、0000000H〜7BBFFFFHとなる。残りの7BC0000H〜7FFFFFFHのうち、フラグ領域には、7BC0000Hを先頭に、'FFH' ならフラグがオンの状態、'00H' ならフラグがオフの状態として、順に７９２０ブロック×３２ページ＝3DE00Hバイトを割り当てる。
ＭＲＡＭ２０は、図６に示すフラグテーブルを持ち、対応する各ページ毎にデータ消去状態を示すフラグを保持する。
まず、書き込み処理について説明する。不揮発性メモリ装置１８がホスト機器３からメモリアクセスコマンドを受信し（図７のステップＳ１）、そのコマンドが書き込みコマンドの場合、ホスト機器３は、書き込みコマンドをコマンドレジスタCMD に設定し（図７のステップＳ４）、そのパラメータとして、ブロックアドレスをブロックアドレスレジスタBAに、ページアドレスをページアドレスレジスタPAに設定する。ここで例えば、ブロック１のページ０を設定したとする。次に、ホスト機器３は、外部インタフェース（I/F ）を介して書き込みデータの５１２バイトを入力し、このデータはデータバッファ７に格納される。
制御回路２１は、入力されたブロック１、ページ０のＭＲＡＭ２０上のアドレスである4000H 〜41FFH に、ＭＲＡＭインタフェース（I/F ）１９を介して、データバッファ７のデータを書き込む。（図７のステップＳ５）
このアドレスに対応するフラグは、ＭＲＡＭ２０のフラグ領域の先頭7BC0000Hから３２バイト目なので、消去状態フラグ制御回路２２によって、ＭＲＡＭ２０のアドレス7BC0020Hに'00H' （フラグオフ）が書き込まれ（図７のステップＳ６）、ブロック１のページ０が消去された状態でないことを記録する。
このアドレスに対応するフラグは、ＭＲＡＭ２０のフラグ領域の先頭7BC0000Hから３２バイト目なので、消去状態フラグ制御回路２２によって、ＭＲＡＭ２０のアドレス7BC0020Hに'00H' （フラグオフ）が書き込まれ（図７のステップＳ６）、ブロック１のページ０が消去された状態でないことを記録する。
次に、消去処理について説明する。ホスト機器３は、消去コマンドをコマンドレジスタCMD に設定し（図７のステップＳ２）、そのパラメータとして、ブロックアドレスをブロックアドレスレジスタBAに設定する。ここでは例えば消去ブロックとして、ブロック０を設定したとする。制御回路２１は、ブロック０のデータに対応するＭＲＡＭ２０上の領域0000000H〜0003FFFHには何らアクセスせずに、入力されたブロック０に対応する消去状態フラグが保持されているＭＲＡＭ２０上のアドレス7BC0000H〜7BC001FHに'FFH' （フラグオン）を書き込み（図７のステップＳ３）、対応する領域が消去された状態であることを記録する。
次に、読み出し処理について説明する。ホスト機器３は、読み出しコマンドをコマンドレジスタCMD に設定し（図７のステップＳ７）、そのパラメータとしてブロックアドレスをブロックアドレスレジスタBAに設定し、ページアドレスをページアドレスレジスタPAに設定する。ここでは例えばブロック０のページ１のデータを読み出すとする。まず、消去状態フラグ制御回路２２が、指定されたアドレスの消去状態フラグが記録されているＭＲＡＭ２０の対応アドレス7BC0001Hを読み出し、消去状態フラグがオンになっているのか、オフになっているのか確認する。（図７のステップＳ８）
フラグテーブルのフラグが'FFH' であれば、消去された状態とみなし、'1' 出力制御回路１４から全ビット'1' のデータを読み出しデータとして、外部インタフェース（I/F ）４を介してホスト機器３へ出力する。（図７のステップＳ９）
フラグテーブルのフラグが'00H' であれば、データが書き込まれている状態なので、対応するＭＲＡＭ２０上の領域0000200H〜00003FFHのデータをデータバッファ７に読み出し、外部インタフェース（I/F ）４を介してホスト機器３へ出力する。（図７のステップ１０）
このように、本発明の第２の実施例による不揮発性メモリ装置では、消去状態フラグが格納されたフラグテーブルを有しているので、消去状態フラグのみの変更で済み、消去処理において指定されたブロックの全データを'1' に書き換える必要がなく、アクセス速度の向上を図ることができる。
フラグテーブルのフラグが'FFH' であれば、消去された状態とみなし、'1' 出力制御回路１４から全ビット'1' のデータを読み出しデータとして、外部インタフェース（I/F ）４を介してホスト機器３へ出力する。（図７のステップＳ９）
フラグテーブルのフラグが'00H' であれば、データが書き込まれている状態なので、対応するＭＲＡＭ２０上の領域0000200H〜00003FFHのデータをデータバッファ７に読み出し、外部インタフェース（I/F ）４を介してホスト機器３へ出力する。（図７のステップ１０）
このように、本発明の第２の実施例による不揮発性メモリ装置では、消去状態フラグが格納されたフラグテーブルを有しているので、消去状態フラグのみの変更で済み、消去処理において指定されたブロックの全データを'1' に書き換える必要がなく、アクセス速度の向上を図ることができる。
なお、次世代不揮発性メモリを使用した本発明の不揮発性メモリ装置では、従来の不揮発性メモリ装置に比してメモリの信頼性が改善される可能性があるため、ＥＣＣ制御は省略している。
以上説明した本発明の不揮発性メモリ装置を使用すれば、フラッシュメモリを使用する不揮発性メモリ装置と、消去処理を必要としない次世代の不揮発性メモリを使用した不揮発性メモリ装置との互換性を保つことが可能となる。従って、すでに数多く市場に流通しているフラッシュメモリ装置へのアクセスを前提としたホスト機器に何ら変更を加えることなく互換性を維持した状態で、消去処理を必要としない次世代の不揮発性メモリ装置を使用することができる。これにより、ユーザの利便性を損なうことなく使用する不揮発性メモリ装置の切り替えを容易に行うことができる効果がある。
（付記１）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリと、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行う制御回路を有することを特徴とする不揮発性メモリ装置。
（付記２）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該不揮発性メモリは、それぞれが複数のページ領域をもつ複数のブロック領域と、該各ページ領域のデータの消去状態を示すフラグを格納したフラグ領域を有することを特徴とする不揮発性メモリ装置。
（付記３）ホスト機器から読み出しコマンドを受けると、指定されたページ領域に対応するフラグを前記フラグ領域から読み出し、該フラグがオンの場合は、全ビット"1" のデータをホスト機器に出力する'1' 出力制御回路を有することを特徴とする付記２記載の不揮発性メモリ装置。 （付記４）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置の制御方法であって、該不揮発性メモリ装置は、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行うことを特徴とする不揮発性メモリ装置の制御方法。
（付記５）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置の制御方法であって、該不揮発性メモリ装置は、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該不揮発性メモリは、それぞれが複数のページ領域をもつ複数のブロック領域と、該各ページ領域のデータの消去状態を示すフラグを格納したフラグ領域を有し、ホスト機器から消去コマンドを受けると、指定されたブロック領域内の全てのページ領域に対応するフラグをオンとし、ホスト機器から書き込みコマンドを受けると、指定されたページ領域にデータを書き込むと共に該ページ領域に対応するフラグをオフにすることを特徴とする不揮発性メモリ装置の制御方法。
（付記６）ホスト機器から読み出しコマンドを受けると、指定されたページ領域に対応するフラグを前記フラグ領域から読み出し、該フラグがオンの場合は、全ビット"1" のデータをホスト機器に出力し、フラグがオフの場合は、指定されたページのデータを該不揮発性メモリから読み出してホスト機器に出力することを特徴とする付記５記載の不揮発性メモリ装置の制御方法。
（付記１）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリと、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行う制御回路を有することを特徴とする不揮発性メモリ装置。
（付記２）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該不揮発性メモリは、それぞれが複数のページ領域をもつ複数のブロック領域と、該各ページ領域のデータの消去状態を示すフラグを格納したフラグ領域を有することを特徴とする不揮発性メモリ装置。
（付記３）ホスト機器から読み出しコマンドを受けると、指定されたページ領域に対応するフラグを前記フラグ領域から読み出し、該フラグがオンの場合は、全ビット"1" のデータをホスト機器に出力する'1' 出力制御回路を有することを特徴とする付記２記載の不揮発性メモリ装置。 （付記４）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置の制御方法であって、該不揮発性メモリ装置は、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行うことを特徴とする不揮発性メモリ装置の制御方法。
（付記５）ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置の制御方法であって、該不揮発性メモリ装置は、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該不揮発性メモリは、それぞれが複数のページ領域をもつ複数のブロック領域と、該各ページ領域のデータの消去状態を示すフラグを格納したフラグ領域を有し、ホスト機器から消去コマンドを受けると、指定されたブロック領域内の全てのページ領域に対応するフラグをオンとし、ホスト機器から書き込みコマンドを受けると、指定されたページ領域にデータを書き込むと共に該ページ領域に対応するフラグをオフにすることを特徴とする不揮発性メモリ装置の制御方法。
（付記６）ホスト機器から読み出しコマンドを受けると、指定されたページ領域に対応するフラグを前記フラグ領域から読み出し、該フラグがオンの場合は、全ビット"1" のデータをホスト機器に出力し、フラグがオフの場合は、指定されたページのデータを該不揮発性メモリから読み出してホスト機器に出力することを特徴とする付記５記載の不揮発性メモリ装置の制御方法。
本発明の不揮発性メモリ装置を使用すれば、すでに数多く市場に流通しているフラッシュメモリを使用する不揮発性メモリ装置と、消去処理を必要としない次世代の不揮発性メモリを使用する不揮発性メモリ装置との互換性を保つことが可能となる。
３ ホスト機器
４ 外部インタフェース
５ レジスタ回路
７ データバッファ
１２ ＲＯＭ
１３ 不揮発性メモリ装置
１４ '1' 出力制御回路
１５ 不揮発性メモリインタフェース
１６ 不揮発性メモリ
１７ 制御回路
１８ 不揮発性メモリ装置
１９ ＭＲＡＭインタフェース
２０ ＭＲＡＭ
２１ 制御回路
２２ 消去状態フラグ制御回路
４ 外部インタフェース
５ レジスタ回路
７ データバッファ
１２ ＲＯＭ
１３ 不揮発性メモリ装置
１４ '1' 出力制御回路
１５ 不揮発性メモリインタフェース
１６ 不揮発性メモリ
１７ 制御回路
１８ 不揮発性メモリ装置
１９ ＭＲＡＭインタフェース
２０ ＭＲＡＭ
２１ 制御回路
２２ 消去状態フラグ制御回路
Claims (5)
- ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリと、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行う制御回路を有することを特徴とする不揮発性メモリ装置。
- ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置であって、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該不揮発性メモリは、それぞれが複数のページ領域をもつ複数のブロック領域と、該各ページ領域のデータの消去状態を示すフラグを格納したフラグ領域を有することを特徴とする不揮発性メモリ装置。
- ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置の制御方法であって、該不揮発性メモリ装置は、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該ホスト機器から消去コマンドおよび消去先アドレス情報を受信すると、該不揮発性メモリ上の該消去先アドレス情報で指定された全領域に"1" データの書き込み処理を行うことを特徴とする不揮発性メモリ装置の制御方法。
- ホスト機器から制御され、フラッシュメモリ装置との互換性を有する不揮発性メモリ装置の制御方法であって、該不揮発性メモリ装置は、書き込み処理によって、"1" から"0"、または"0" から"1" の何れの方向へもビットデータを書き換え可能な不揮発性メモリを有し、該不揮発性メモリは、それぞれが複数のページ領域をもつ複数のブロック領域と、該各ページ領域のデータの消去状態を示すフラグを格納したフラグ領域を有し、ホスト機器から消去コマンドを受けると、指定されたブロック領域内の全てのページ領域に対応するフラグをオンとし、ホスト機器から書き込みコマンドを受けると、指定されたページ領域にデータを書き込むと共に該ページ領域に対応するフラグをオフにすることを特徴とする不揮発性メモリ装置の制御方法。
- ホスト機器から読み出しコマンドを受けると、指定されたページ領域に対応するフラグを前記フラグ領域から読み出し、該フラグがオンの場合は、全ビット"1" のデータをホスト機器に出力し、フラグがオフの場合は、指定されたページのデータを該不揮発性メモリから読み出してホスト機器に出力することを特徴とする請求項４記載の不揮発性メモリ装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006073386A JP2007250101A (ja) | 2006-03-16 | 2006-03-16 | 不揮発性メモリ装置および不揮発性メモリ装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006073386A JP2007250101A (ja) | 2006-03-16 | 2006-03-16 | 不揮発性メモリ装置および不揮発性メモリ装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007250101A true JP2007250101A (ja) | 2007-09-27 |
Family
ID=38594211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006073386A Pending JP2007250101A (ja) | 2006-03-16 | 2006-03-16 | 不揮発性メモリ装置および不揮発性メモリ装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007250101A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5377669B2 (ja) * | 2010-02-02 | 2013-12-25 | 株式会社日立製作所 | 半導体記憶装置 |
| JP2014017048A (ja) * | 2013-09-24 | 2014-01-30 | Hitachi Ltd | 半導体記憶装置、及び、データ処理方法 |
| JP2015026379A (ja) * | 2013-07-26 | 2015-02-05 | アバランチ テクノロジー， インコーポレイテッド | 磁気ランダムアクセスメモリ（ｍｒａｍ）を使用する記憶デバイスのメモリアレイのコントローラ管理 |
| US9183910B2 (en) | 2012-05-31 | 2015-11-10 | Samsung Electronics Co., Ltd. | Semiconductor memory devices for alternately selecting bit lines |
| JP6151830B1 (ja) * | 2016-07-05 | 2017-06-21 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
| JP2018147542A (ja) * | 2017-03-09 | 2018-09-20 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| WO2020055583A1 (en) | 2018-09-12 | 2020-03-19 | Micron Technology, Inc. | Dedicated commands for memory operations |
| CN111208950A (zh) * | 2020-01-15 | 2020-05-29 | 山西银河电子设备厂 | 一种基于单片机的提升norflash使用周期的方法 |
| US11456033B2 (en) | 2018-09-12 | 2022-09-27 | Micron Technology, Inc. | Dedicated commands for memory operations |
-
2006
- 2006-03-16 JP JP2006073386A patent/JP2007250101A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9318178B2 (en) | 2010-02-02 | 2016-04-19 | Hitachi, Ltd. | Semiconductor storage device and data processing method |
| JP5377669B2 (ja) * | 2010-02-02 | 2013-12-25 | 株式会社日立製作所 | 半導体記憶装置 |
| US9183910B2 (en) | 2012-05-31 | 2015-11-10 | Samsung Electronics Co., Ltd. | Semiconductor memory devices for alternately selecting bit lines |
| JP2015026379A (ja) * | 2013-07-26 | 2015-02-05 | アバランチ テクノロジー， インコーポレイテッド | 磁気ランダムアクセスメモリ（ｍｒａｍ）を使用する記憶デバイスのメモリアレイのコントローラ管理 |
| JP2014017048A (ja) * | 2013-09-24 | 2014-01-30 | Hitachi Ltd | 半導体記憶装置、及び、データ処理方法 |
| KR101981184B1 (ko) | 2016-07-05 | 2019-05-22 | 윈본드 일렉트로닉스 코포레이션 | 비휘발성 반도체 메모리 장치 |
| JP6151830B1 (ja) * | 2016-07-05 | 2017-06-21 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
| JP2018005962A (ja) * | 2016-07-05 | 2018-01-11 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
| KR20180005108A (ko) * | 2016-07-05 | 2018-01-15 | 윈본드 일렉트로닉스 코포레이션 | 비휘발성 반도체 메모리 장치 |
| JP2018147542A (ja) * | 2017-03-09 | 2018-09-20 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| WO2020055583A1 (en) | 2018-09-12 | 2020-03-19 | Micron Technology, Inc. | Dedicated commands for memory operations |
| JP2021527913A (ja) * | 2018-09-12 | 2021-10-14 | マイクロン テクノロジー，インク． | メモリ動作のための専用コマンド |
| JP7061230B2 (ja) | 2018-09-12 | 2022-04-27 | マイクロン テクノロジー，インク． | メモリ動作のための専用コマンド |
| EP3850627A4 (en) * | 2018-09-12 | 2022-05-25 | Micron Technology, Inc. | DEDICATED COMMANDS FOR MEMORY OPERATIONS |
| US11456033B2 (en) | 2018-09-12 | 2022-09-27 | Micron Technology, Inc. | Dedicated commands for memory operations |
| CN111208950A (zh) * | 2020-01-15 | 2020-05-29 | 山西银河电子设备厂 | 一种基于单片机的提升norflash使用周期的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4734033B2 (ja) | 記憶装置 | |
| JP2007250101A (ja) | 不揮発性メモリ装置および不揮発性メモリ装置の制御方法 | |
| US6434658B1 (en) | Memory device operable with a small-capacity buffer memory and having a flash memory | |
| US9037782B2 (en) | Method of programming memory cells and reading data, memory controller and memory storage apparatus using the same | |
| US20160170671A1 (en) | Data storage device and data writing method thereof | |
| US20110035539A1 (en) | Storage device, and memory controller | |
| JP2009217391A (ja) | メモリシステム | |
| JPWO2004031966A1 (ja) | 不揮発性記憶装置の制御方法 | |
| JPWO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
| US20150161040A1 (en) | Data-storage device and data erasing method | |
| TWI556103B (zh) | 記憶體裝置及其資料存取方法 | |
| JP2007241618A (ja) | 不揮発性記憶装置及びその書き込み判定方法 | |
| US20120151166A1 (en) | Nonvolatile storage device and memory controller | |
| JP2007094639A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
| US6904492B2 (en) | Write-once memory device including non-volatile memory for temporary storage | |
| US8046529B2 (en) | Updating control information in non-volatile memory to control selection of content | |
| JP4442771B2 (ja) | 記憶装置及びコントローラ | |
| KR100953062B1 (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
| JP2007179479A (ja) | メモリコントローラおよびフラッシュメモリシステム | |
| JP2006195736A (ja) | 半導体記憶装置及びその制御方法 | |
| JP6767532B2 (ja) | 半導体記憶装置 | |
| JP2009276883A (ja) | 半導体補助記憶装置 | |
| JP2006331233A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP4710274B2 (ja) | メモリ装置、メモリ装置の制御方法およびデータ処理システム | |
| JP2007280330A (ja) | 不揮発性記憶装置および不揮発性記憶システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |