JP7061230B2 - メモリ動作のための専用コマンド - Google Patents

メモリ動作のための専用コマンド Download PDF

Info

Publication number
JP7061230B2
JP7061230B2 JP2021513891A JP2021513891A JP7061230B2 JP 7061230 B2 JP7061230 B2 JP 7061230B2 JP 2021513891 A JP2021513891 A JP 2021513891A JP 2021513891 A JP2021513891 A JP 2021513891A JP 7061230 B2 JP7061230 B2 JP 7061230B2
Authority
JP
Japan
Prior art keywords
state
controller
memory
target cell
resistance state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021513891A
Other languages
English (en)
Other versions
JP2021527913A (ja
Inventor
ダニエーレ バルーチー
パオロ アマート
グラッツィーノ ミリキーニ
デニーロ カラッチョ
マルコ スフォルジン
マルコ ダラボラ
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2021527913A publication Critical patent/JP2021527913A/ja
Application granted granted Critical
Publication of JP7061230B2 publication Critical patent/JP7061230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)

Description

本開示は、一般に、メモリシステムなどの装置及びその動作に関し、特に、メモリ動作のための専用コマンドに関する。
ストレージシステムなどのメモリシステムは、コンピュータ、携帯電話、ハンドヘルド電子デバイスなどの電子システムに実装され得る。ソリッドステートドライブ（ＳＳＤ）、組み込みマルチメディアコントローラ（ｅＭＭＣ）デバイス、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスなどの一部のストレージシステムは、ホストからのホスト（例えば、ユーザ）データを記憶するための不揮発性ストレージメモリを含み得る。不揮発性ストレージメモリは、電源が入っていないときに記憶されたデータを保持することによって永続的なデータを提供し、数あるタイプのメモリの中でも、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、ならびに相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、強誘電性ランダムアクセスメモリ（ＦｅＲＡＭ）、磁気抵抗性ランダムアクセスメモリ（ＭＲＡＭ）及びプログラム可能な導電性メモリなどの抵抗変化型メモリを含み得る。
抵抗変化型メモリセルは、複数の状態のうちの１つなど、所望の状態に書き込む（例えば、プログラムする）ことができる。例えば、各多重状態のそれぞれは、各閾値電圧（Ｖｔ）分布に対応することができる。シングルレベルセル（ＳＬＣ）としてプログラムされた抵抗変化型メモリセルは、２つの論理（例えば、２進）データ状態（例えば、１または０）のうちの一方を記憶することができる。マルチレベルセル（ＭＬＣ）としてプログラムされた抵抗変化型メモリセルは、３つ以上の論理データ状態を記憶することができる。例えば、抵抗変化型クワッドレベルセルは、１１１１、０１１１、００１１、１０１１、１００１、０００１、０１０１、１１０１、１１００、０１００、００００、１０００、１０１０、００１０、０１１０及び１１１０などの、１６の状態のうちの１つを記憶するようにプログラムことができる。
抵抗変化型メモリセルの各状態（例えば、記憶されたデータ値）は、セルの各Ｖｔに対応するメモリセルのプログラムされた各抵抗に依存する。抵抗変化型メモリセルは、いくつかの実施例では、最初にメモリセルを消去することなくそのメモリセルを上書きすることによって書き換えることができる。これは、インプレース書き込みと呼ぶことができる。抵抗変化型メモリセルの状態は、例えば、印加された検知（例えば、読み出し）電圧に応答してセルを通る電流を検知することによって判定する（例えば、読み出す）ことができる。検知された電流は、セルの抵抗に基づいて変化し、セルによって記憶された論理データ値などの、セルの状態を示すことができる。しかしながら、プログラムされた抵抗変化型メモリセルの抵抗は、時間の経過と共にドリフトする（例えば、シフトする）可能性がある。抵抗ドリフトは、数ある問題の中でも、抵抗変化型メモリセルの誤った検知（例えば、セルが、当該セルがプログラムされた状態以外の状態にあるという判定）をもたらす可能性がある。
いくつかの実施例では、より低い抵抗状態にある抵抗変化型セルがセット状態（例えば、論理１に対応する）にあると言え、より高い抵抗状態にある抵抗変化型セルがリセット状態（例えば、論理０に対応する）にあると言える。例えば、セット状態にあるセルは、リセット動作によってリセット状態へのインプレース書き込み（例えば、リセット）が行われる可能性があり、リセット状態にあるセルは、セット動作によってセット状態へのインプレース書き込み（例えば、セット）が行われる可能性がある。
本開示のいくつかの実施形態による、装置のブロック図である。 本開示のいくつかの実施形態による、抵抗変化型セルのグループを共通の抵抗状態に書き込むことに関連したデータパターンを示す。 本開示のいくつかの実施形態による、先行読み出し動作無しの書き込みに関連したデータパターンを示す。 本開示のいくつかの実施形態による、データパターン反転を用いた先行読み出し動作無しの書き込みに関連したデータパターンを示す。 本開示のいくつかの実施形態による、リフレッシュ動作に関連したデータパターンを示す。 本開示のいくつかの実施形態による、周期的リフレッシュ動作に関連したデータパターンを示す。 本開示のいくつかの実施形態による、周期的リフレッシュ動作中の書き込みに関連したデータパターンを示す。
本開示は、メモリシステム及びその動作に対する技術的改善などの、装置及び装置によって実行される方法（例えば、プロセス）における技術的改善を対象とする。いくつかの実施形態では、抵抗変化型メモリセルのいくつかのグループを、共通の抵抗状態に対応する任意のホストデータをセルに転送することなく共通の抵抗状態に書き込むことができる。例えば、メモリの内部のコントローラは、メモリの外部のコントローラから専用コマンドを受信したことのみに応答して、その専用コマンドに応答してホストデータをセルにて受信することなく当該セルをメモリの内部の共通の状態に書き込むことができる。メモリセルのグループを、論理（例えば、２進）０（０）に対応するリセット状態などの共通の抵抗状態に書き込むことは、（例えば、ターゲット状態にプログラムされた後に）抵抗レベルが時間と共にドリフトする可能性がある抵抗変化型メモリセルの誤った読み出しを低減するなどの利点を提供することができる。
以前の手法では、メモリセルのグループは、共通の抵抗状態に対応するホストデータを外部コントローラからデータバスを経由してメモリに転送し、そのホストデータをセルに書き込むことによって共通の抵抗状態に書き込むことができる。ただし、このようなデータ転送は、電力及び／またはデータバス帯域幅を消費する可能性がある。本開示の実施形態は、共通の抵抗に対応したホストデータを外部コントローラから受信することなく外部コントローラから専用コマンドを受信したことに応答してセルをメモリの内部の共通の抵抗状態に書き込むことにより、電力消費を低減し、このようなデータ転送に関連したデータバス幅を維持することができる。これにより、メモリシステムとその動作に対する技術的改善を得ることができる。
いくつかの実施形態では、外部コントローラからのホストデータは、外部コントローラからの先行読み出しコマンド無しの専用書き込みに応答して、以前に共通の抵抗状態に書き込まれたメモリセルのターゲットグループに書き込むことができる。例えば、データは、最初にターゲットグループを読み出すことなく当該ターゲットグループに書き込むことができる。これにより、以前の手法で一般的に行われていたように、メモリセルのグループを当該グループに書き込む前に読み出すことを必要とする書き込みコマンドの実行に関連した遅延及びエネルギー消費を低減することにより、メモリシステム及びその動作に対する技術的改善を得ることができる。
開示された実施形態のいくつかでは、論理１（１）などの特定のデータ値に対応する、セット状態などの特定の抵抗状態に書き込まれているメモリセルのいくつかのグループ内のメモリセルは、外部コントローラから専用リフレッシュコマンドを受信したことに応答して、そのリフレッシュコマンドに応答して特定の抵抗状態に対応する外部コントローラからの任意のホストデータを受信することなくメモリの内部の特定の抵抗状態に当該セルを書き戻すことによって（例えば、定期的に）リフレッシュすることができる。
特定のデータ値に対応する特定の抵抗状態に書き込まれた異なるセルは、異なる時間において、同一の特定のデータ値に対応する異なる抵抗状態に時間と共にドリフトする可能性がある。これにより、特定の読み出し電圧を用いて異なるメモリセルを読み出すことが困難になる可能性があり、以前の手法で通常行われているように、読み出し電圧を調整する必要がある場合がある。異なる時間において書き込まれたセルをリフレッシュして特定の抵抗状態に定期的に戻すと、場合によっては読み出し電圧を調整する必要性を排除するなど、ドリフトに関連した問題を軽減することができる。
リフレッシュされるべきデータに対応する任意のホストデータを外部コントローラから転送することなくセルをリフレッシュすることは、外部コントローラからホストデータを受信することなく外部コントローラから専用リフレッシュコマンドを受信したことに応答してメモリの内部のセルをリフレッシュすることにより、消費電力を低減し、このようなデータ転送に関連したデータバス幅を維持することができる。これにより、メモリシステム及びその動作に対する技術的改善を得ることができる。
図１は、本開示のいくつかの実施形態による、コンピューティングシステム１００の形態をとった装置のブロック図である。コンピューティングシステム１００はメモリシステム１０２を含む。このメモリシステムは、例えば、ＳＳＤ、ＵＦＳデバイス、ｅＭＭＣデバイスなどのストレージシステムとすることができる。しかしながら、実施形態は、特定のタイプのメモリシステムに限定されない。例えば、メモリシステム１０２は、システム１００のためのメインメモリとして機能することが可能である。
図１に示すように、メモリシステム１０２は、コントローラ１０８を含むことができる。このコントローラは、コントローラ１０８がメモリ１０６を制御することができるという点で、メモリシステムコントローラと呼ばれる場合がある。コントローラ１０８は、ホスト１０４及びメモリ１０６に結合される。例えば、メモリ１０６は、いくつかのメモリデバイス（例えば、ダイ、チップなど）を含むことができ、メモリ（例えば、メインメモリ）として、及び／またはシステム１０２のためのストレージボリュームとして機能することができる。メモリ１０６は、データバスを含むことができる、ならびに様々な規格に対応することができ、及び／またはダブルデータレート（ＤＤＲ）などの様々なインターフェースタイプに準拠することができるインターフェース１１１（例えば、メモリインターフェース）を介してコントローラ１０８に結合することができる。コントローラ１０８は、ホスト１０４から読み出し及び書き込みコマンドなどのコマンドを受信することができる。コントローラ１０８は、例えば、メモリ１０６に書き込まれるべきデータ（例えば、ユーザデータ）を受信することができる。データは、ホスト１０４から（例えば、ホストインターフェース１１２を介して）受信することができ、ホストデータと呼ぶことができる。
ホスト１０４は、例えば、様々な数あるタイプのホストの中でも、パーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、モバイルデバイス（例えば、携帯電話）、ネットワークサーバ、インターネットオブシングス（ＩｏＴ）対応デバイスまたはメモリカードリーダなどのホストシステムとすることができる。例えば、ホスト１０４は、バスを含むことができるインターフェース１１２を経由して（例えば、コントローラ１０８を介して）メモリ１０６にアクセスすることが可能な１つ以上のプロセッサを含むことができる。インターフェース１１２は、様々な数あるものの中でも、シリアル・アドバンスト・テクノロジ・アタッチメント（ＳＡＴＡ）、ペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ）またはユニバーサル・シリアル・バス（ＵＳＢ）などの規格化されたインターフェースであってもよい。
メモリ１０６は、いくつかのメモリアレイ１１４（例えば、集合的にアレイ１１４と呼ばれる）、及び組み込みコントローラと呼ばれ得るコントローラ１１３を含むことができる。いくつかの実施例では、アレイ１１４は、クロスポイントアレイ構造などの、２Ｄ及び／または３Ｄアレイ構造を含むことができる。例えば、アレイ１１４は、例えば、不揮発性の抵抗変化型メモリセルを含むことができる。
コントローラ１１３は、メモリ１０６の内部に位置することができ、メモリインターフェース１１１を介してコントローラ１０８からコマンド（例えば、書き込みコマンド、読み出しコマンド、リフレッシュコマンドなど）を受信することができる。例えば、本開示のいくつかの実施形態によれば、コントローラ１１３は、コントローラ１０８から、全て論理０（０）の書き込みコマンドなどの全て１データ値の専用書き込みコマンド１１８、先行読み出しコマンド無しの専用書き込み１２０、及び専用リフレッシュコマンド１２２を受信することができる。データバッファ１１６は、アレイ１１４に結合することができる。例えば、データは、アレイ１１４からバッファ１１６内に読み出すことができ、またはホストデータは、コントローラ１０８からバッファ１１６にて受信し、その後アレイ１１４に書き込むことができる。
メモリアレイ１１４は、グループをアドレス指定する書き込みコマンドに応答して書き込む（例えば、プログラムする）ことができ、グループをアドレス指定する読み出しコマンドに応答して読み出すことができるメモリセルのアドレス指定可能なグループに分割することができる。いくつかの実施例では、メモリセルのグループは、ホスト１０４から受信された論理アドレスに対応する物理アドレスを有することができる。コントローラ１０８は、ホスト１０４からの論理アドレスをメモリセルのグループの物理アドレスにマッピングすることができる論理対物理（Ｌ２Ｐ）マッピングテーブルなどのマッピングテーブルを含むことができる。メモリセルのグループは、論理アドレスに対応するページとすることができる。いくつかの実施例では、それぞれのグループは、コードワードなどの、管理ユニットと呼ぶことができるデータパターンを記憶することができる。
コマンド１１８に応答して、コントローラ１１３は、コマンド１１８において指定されたアレイ１１４内のメモリセルのグループ内の全てのメモリセルを、コマンド１１８に応答して、指定されたデータ値に対応するホストデータをコントローラ１０８からメモリ１０６にて受信することなく、全て論理０または全て論理１などの、コマンド１１８において指定されたデータ値に対応するデータ状態に書き込むことができる。例えば、コントローラ１１３は、全てのメモリセルを、コマンド１１８に応答して当該メモリセルにて任意のホストデータを受信することなくメモリ１０６の内部のデータ状態に書き込むことができる。
コマンド１２０に応答して、コントローラ１１３は、メモリセルのターゲットグループに、当該ターゲットグループの先行読み出しを行うことなくコントローラ１０８から受信されたホストデータを書き込むことができる。例えば、ターゲットグループ内の全てのメモリセルは、コマンド１１８などに応答して、同一の所定の状態に予め書き込むことができ、それにより、受信されたホストデータをターゲットグループに書き込む前に当該ターゲットグループを読み出す必要性が回避される。
コマンド１２２に応答して、コントローラ１１３は、メモリセルのターゲットグループ内のデータを、コントローラ１０８からコマンド１２２を受信したことに応答してリフレッシュされるべきデータに対応するコントローラ１０８からのホストデータをメモリ１０６にて受信することなく、そのターゲットグループのセル内のデータ値を当該セルに書き戻すことによってリフレッシュすることができる。
いくつかの実施例では、アレイ１１４内の抵抗変化型メモリセルは、ストレージ要素（例えば、異なる抵抗レベルにプログラム可能な、相変化材料、金属酸化物材料及び／または何らかの他の材料）と直列に選択要素（例えば、ダイオード、トランジスタまたは他のスイッチングデバイス）を有することができる。例えば、ストレージ要素は、一部のビット、単一のビットまたは複数のビットの値に対応する状態にプログラムされてもよい。選択要素は、同一のメモリセル内のストレージ要素にアクセスするために使用されてもよい。
選択要素は、少なくともその一部が非導電状態と導電状態との間で変化し（例えば、切り替わり）得る材料を含んでもよい。例えば、選択要素は、ストレージ要素にアクセスするためにターンオンされ（例えば、非導電状態から導電状態に変化し）てもよい。いくつかの実施例では、選択要素は、可変抵抗材料（例えば、相変化材料）を含んでもよい。しかしながら、選択要素の材料は、ストレージ要素にアクセスすることを可能にする（例えば、情報を記憶しない）スイッチとしてのみ選択要素が動作し得るようなものであってもよい。例えば、選択要素は、相が変化し得ないカルコゲン化物材料を含んでもよい。
ストレージ要素は、少なくともその一部が異なる状態（例えば、異なる材料相）の間で（例えば、書き込み動作を介して）変化し得る材料を含んでもよい。異なる状態は、例えば、メモリセルの異なる状態を表すために、異なる抵抗値の範囲を有してもよい。例えば、ストレージ要素は、様々なドープされた材料またはドープされていない材料によって形成され得るカルコゲン化物材料、相変化材料であり得るか、または相変化材料であり得ないカルコゲン化物材料、ならびにメモリセルの読み出し及び／またはプログラミングの間に相変化を受け得るか、または相変化を受け得ないカルコゲン化物材料を含んでもよい。いくつかの実施例では、ストレージ要素は、インジウム（Ｉｎ）－アンチモン（Ｓｂ）－テルル（Ｔｅ）（ＩＳＴ）材料（例えば、Ｉｎ２Ｓｂ２Ｔｅ５、Ｉｎ１Ｓｂ２Ｔｅ４、Ｉｎ１Ｓｂ４Ｔｅ７など）またはゲルマニウム（Ｇｅ）－アンチモン（Ｓｂ）－テルル（Ｔｅ）（ＧＳＴ）材料（例えば、Ｇｅ２Ｓｂ２Ｔｅ５、Ｇｅ１Ｓｂ２Ｔｅ４、Ｇｅ１Ｓｂ４Ｔｅ７など）などの相変化材料（例えば、相変化カルコゲン化物合金）を含んでもよい。本明細書で使用されるハイフンでつないだ化学成分の表記は、特定の混合または化合物に含まれる要素を示し、示される要素を伴う全ての化学量論を表すことを意図している。他のストレージ要素材料は、様々な数ある材料の中でも、ＧｅＴｅ、Ｉｎ－Ｓｅ、Ｓｂ２Ｔｅ３、ＧａＳｂ、ＩｎＳｂ、Ａｓ－Ｔｅ、Ａｌ－Ｔｅ、Ｇｅ－Ｓｂ－Ｔｅ、Ｔｅ－Ｇｅ－Ａｓ、Ｉｎ－Ｓｂ－Ｔｅ、Ｔｅ－Ｓｎ－Ｓｅ、Ｇｅ－Ｓｅ－Ｇａ、Ｂｉ－Ｓｅ－Ｓｂ、Ｇａ－Ｓｅ－Ｔｅ、Ｓｎ－Ｓｂ－Ｔｅ、Ｉｎ－Ｓｂ－Ｇｅ、Ｔｅ－Ｇｅ－Ｓｂ－Ｓ、Ｔｅ－Ｇｅ－Ｓｎ－Ｏ、Ｔｅ－Ｇｅ－Ｓｎ－Ａｕ、Ｐｄ－Ｔｅ－Ｇｅ－Ｓｎ、Ｉｎ－Ｓｅ－Ｔｉ－Ｃｏ、Ｇｅ－Ｓｂ－Ｔｅ－Ｐｄ、Ｇｅ－Ｓｂ－Ｔｅ－Ｃｏ、Ｓｂ－Ｔｅ－Ｂｉ－Ｓｅ、Ａｇ－Ｉｎ－Ｓｂ－Ｔｅ、Ｇｅ－Ｓｂ－Ｓｅ－Ｔｅ、Ｇｅ－Ｓｎ－Ｓｂ－Ｔｅ、Ｇｅ－Ｔｅ－Ｓｎ－Ｎｉ、Ｇｅ－Ｔｅ－Ｓｎ－Ｐｄ及びＧｅ－Ｔｅ－Ｓｎ－Ｐｔを含むことができる。
他の実施例では、メモリセル１２０は、メモリセル１２０が選択器デバイスとメモリ要素との両方として作用し得るように、選択要素及びストレージ要素として作用し得る、相変化材料などの材料を含んでもよい。いくつかのそのようなセルは、自己選択メモリ（ＳＳＭ）セルと呼ばれ得る。
図２は、本開示のいくつかの実施形態による、抵抗変化型セルのグループを共通の抵抗状態に書き込むことに関連したデータパターンを示す。例えば、図２は、メモリセルのターゲットグループの全てのセルを、論理０のデータ値に対応する抵抗状態（例えば、リセット状態）などの共通の状態に書き込むことを示している。以下、論理０は、論理０に対応する抵抗状態を指すことができ、論理１は、論理１に対応する抵抗状態（例えば、セット状態）を指すことができる。例えば、論理０をセルに書き込むことは、セルを論理０に対応する抵抗状態に書き込むことを指すことができ、論理１をセルに書き込むことは、セルを論理１に対応する抵抗状態に書き込むことを指すことができる。セルは、例えば、セット状態においてよりもリセット状態においてより大きい抵抗を有することができる。
図２の動作は、コマンド１１８などの専用コマンドに応答して、その専用コマンドに応答して、コントローラ１０８からメモリ１０６にて任意の外部ホストデータを受信することなく、コントローラ１１３によって実行することができる。例えば、コマンドは、ターゲットグループのアドレス、及び全て論理０がターゲットグループに書き込まれるべきであることを指定することができる。コマンドに応答して、コントローラ１１３は、コントローラ１０８から任意のホストデータを受信しない場合に全て論理０を内部的にメモリ１０６に書き込むことを進行させることができる。いくつかの実施例では、コマンドは、ターゲットグループのアドレス及びターゲットグループの後の連続グループの数量を含むことができる。以下に説明される論理０の書き込みのみの動作は、ターゲットグループ以外の連続グループのそれぞれについて実行することができる。図２の実施例は、全て論理０の書き込みを示しているが、他の実施例では、全て論理１を書き込むことができる。
図２に示されるように、管理ユニットなどのデータパターン２３０（例えば、１０１１１０１０１０１０１０）は、読み出し動作２３４中に、アレイ１１４内の抵抗変化型メモリセル２３５－１～２３５－１４のターゲットグループからバッファ１１６とすることができるバッファ２１６に読み出される。例えば、メモリセル２３５－１～２３５－１４に記憶されたデータ値は、バッファ２１６のセグメント２３７－１～２３７－１４にそれぞれ読み出すことができる。次いで、コントローラ１１３は、論理１にある任意のセル２３５をバッファ２１６内の読み出し後のデータパターン２３０から判定することができる。
いくつかの実施例では、メモリセルのグループは、データパターン２３０に対応するエラー訂正（ＥＣＣ）データを記憶するために、セル２３５－１～２３５－１４以外のセルを含むことができる。例えば、コントローラ１１３は、ＥＣＣデータを使用して、読み出し動作２３４中にデータパターン２３０を訂正することができる。
次いで、論理１を記憶している（例えば、書き込まれている）と判定されたセルのみを論理０に書き込むように書き込み動作２３８を実行することができ、抵抗変化型メモリセル２３５－１～２３５－１４のターゲットグループ内に全て論理０のデータパターン２４０が得られる。図２では、電圧または電流信号Ｒなどのリセット信号Ｒが、論理１を記憶していると判定されたセルのみに適用されて、それらのセルを論理０に書き込む（例えば、リセットする）一方、図２のダッシュ「－」によって示されているように論理０に書き込まれた残りのセルには電圧パルスが適用されない。
論理１にプログラムされたセルのみにリセット信号Ｒを適用し、論理０にプログラムされたセルにはリセット信号Ｒを適用しないことは、メモリセル２３５－１～２３５－１４のグループにリセットマスク２４２を適用することに相当し得る。リセットマスク２４２は、メモリセル２３５－１～２３５－１４及びバッファセグメント２３７－１～２３７－１４にそれぞれ対応するマスク要素２４４－１～２４４－１４を有する。リセット信号Ｒに対応する各マスクセグメントは、論理１にプログラムされたセルに対応し、リセットパルスＲがそれらのセルに適用されるべきであることを示す。ダッシュ「－」を含む各マスクセグメントは、対応するセルがリセットパルスＲを受け取らないようにすることを示す。これにより、エネルギー消費を低減し、エネルギー効率を改善することができる。
図２と併せて説明される書き込み動作は、他の動作を実行するメモリ１０６と同時になど、バックグラウンド動作として実行することができ、アレイ１１４の他のパーティションなどの、アレイ１１４の他の部分に対する読み出し及び／または書き込みのためにインターフェース１１１を解放することができる。この書き込み動作によってメモリシステム１０２の動作が改善され、したがってメモリシステム１０２に対する技術的改善が得られる。インターフェース１１１を経由した論理０の転送を回避することにより、電力消費を低減することができ、メモリシステム１０２の性能を改善することができる。
図３は、本開示のいくつかの実施形態による、先行読み出し動作無しの書き込みに関連したデータパターンを示す。例えば、図３は、専用コマンド１２０などに応答した、先行読み出し無しの書き込みの例を示す。先行読み出し動作無しの書き込みは、コントローラ１１３によって内部的にメモリ１０６に対して実行することができる。先行読み出し動作無しの書き込みは、コントローラ１０８からバッファ３１６にて受信されたホストデータパターン３４４（例えば、１００１１０００１１０１１０）を、専用コマンド１２０においてアドレスを指定することができ、図２と併せて以前説明されたように、コマンド２１８などに応答して、全て０のデータパターン３４０を含むように予め書き込むことができるアレイ１１４内の抵抗変化型メモリセル３３５－１～３３５－１４のターゲットグループに書き込む。これにより、セルの状態を判定するためにセルの先行読み出しを行う必要性が回避される。
バッファ３１６は、バッファ１１６とすることができ、データパターン３４０の各データ値を含むバッファセグメント３３７－１～３３７－１４を含む。バッファセグメント３３７－１～３３７－１４は、それぞれ、メモリセル３３５－１～３３５－１４に対応する。
いくつかの実施例では、専用コマンド１２０に応答して、コントローラ１１３は、パターン３４４が論理０よりも論理１をより多く有するどうかを判定することができる。コントローラ１１３は、パターンが論理０よりも論理１をより多く有する場合、以前の論理１が論理０になり、以前の論理０が論理１になるように、パターンに対してパターン反転を実行してもよい。ただし、パターン３４４は７つの論理０及び７つの論理１を有し、パターン反転は保証されない。
書き込み動作３４６は、論理１に書き込まれるべきメモリセルのみに書き込むことにより、データパターン３４０上にデータパターン３４４をインプレースで書き込む。図３では、電流または電圧信号Ｓなどのセット信号Ｓが、論理１に書き込まれるべきセルのみに適用されて、それらのセルを論理１に書き込む（例えば、セットする）一方、図３のダッシュ「－」によって示されているように論理０にプログラムされるべき残りのセルには電圧パルスが適用されない。これにより、エネルギー消費を低減し、エネルギー効率を改善することができる。
パターン３４４が反転パターンであるかどうかを示すために、フラグ３５３などの反転指示子を書き込むことができる。例えば、フラグ３５３は、反転が無いことを示す論理０または反転を示す論理１などの論理データ値とすることができる。図３の実施例では、フラグは論理０に設定されており、コントローラ１０８から受信されたパターン３４４は、同数の論理１と論理０とを有する。いくつかの実施例では、フラグ３５３は、セル３３５－１～３３５－１４以外のセルのグループ内のセル内など、データパターン内に追加ビットとして記憶することができるが、実施形態はそのように限定されない。
論理１にプログラムされるべきセルのみにセット信号Ｓを適用することは、メモリセル３３５－１～３３５－１４のグループにセットマスク３５０を適用することに相当し得る。セットマスク３５０は、メモリセル３３５－１～３３５－１４及びバッファセグメント３３７－１～３３７－１４にそれぞれ対応するマスク要素３５２－１～３５２－１４を有する。セット信号Ｓに対応する各マスクセグメントは、論理１にプログラムされるべきセルに対応しており、セットパルスＳがそれらのセルに適用されるべきであることを示す。ダッシュ「－」を含む各マスクセグメントは、対応するセルがセットパルスＳを受け取らないようにすることを示す。
図３と併せて述べた先行読み出し動作無しの書き込みでは、従来の手法において一般的に行われるように、メモリセルのグループを読み出した後に当該グループに対して書き込むことを必要とする書き込みコマンドの実行に関連した遅延及びエネルギー消費を低減することにより、メモリシステム及びその動作に対する技術的改善を得ることができる。
図４は、本開示のいくつかの実施形態による、データパターン反転を用いた先行読み出し無しの書き込みに関連したデータパターンを示す。例えば、図４は、専用コマンド１２０などに応答した、パターン反転を含む先行読み出し無しの書き込みを示す。ホストデータパターン４５５（例えば、１００１１００１１１１０１０）は、コントローラ１０８からバッファ４１６にて受信される。バッファ４１６は、バッファ１１６とすることができ、データパターン４５５の各データ値を含むバッファセグメント４３７－１～４３７－１４を含む。コントローラ１１３は、パターン４５５において論理０（６つ）よりも論理１（８つ）がより多く存在すると判定し、したがって、バッファ４１６内のパターン４５５に対してパターン反転４５６を実行して、バッファ４１６内に反転パターン４５７（例えば、０１１００１１００００１０１）を作成する。例えば、パターン４５５内の論理１はパターン４５７内の論理０であり、パターン４５５内の論理０はパターン４５７内の論理１である。
先行読み出し動作無しの書き込みは、専用コマンド１２０においてアドレスを指定することができ、図２と併せて以前説明されたように、コマンド２１８などに応答して、全て０のデータパターン４４０を含むように予め書き込むことができるアレイ１１４内の抵抗変化型メモリセル４３５－１～４３５－１４のターゲットグループにパターン４５７を書き込む。メモリセル４３５－１～４３５－１４は、それぞれ、例えば、バッファセグメント４３７－１～４３７－１４に対応する。メモリセル４３５－１～４３５－１４のグループがパターン４４０を記憶していることをコントローラ１１３が認識しているという点で、コントローラ１１３は、パターン４５７をメモリセル４３５－１～４３５－１４に書き込む前にメモリセル４３５－１～４３５－１４の状態を判定するためにメモリセル４３５－１～４３５－１４の先行読み出しを行う必要性を回避することができる。
書き込み動作４５８は、論理１に書き込まれるべきメモリセルのみに書き込むことにより、データパターン４４０上にデータパターン４５７をインプレースで書き込む。図４では、セット信号Ｓが、論理１に書き込まれるべきセルのみに適用されて、それらのセルを論理１に書き込む一方、図４のダッシュ「－」によって示されているように論理０にプログラムされるべき残りのセルには電圧パルスが適用されない。フラグ４５３は、パターン４５７が反転されており、コントローラ１０８から受信されたパターン４５５の逆であることを示すために論理１にセットされる。
メモリセル４３５－１～４３５－１４及びバッファセグメント４３７－１～４３７－１４にそれぞれ対応するマスク要素４５２－１～４５２－１４を有するセットマスク４５０をメモリセル４３５－１～４３５－１４のグループに対して効率的に適用することにより、論理１にプログラムされるべきセルのみにセット信号Ｓを適用し、ダッシュ「－」によって示されているように、論理０のままにすべきセルにはセット信号Ｓを適用しないようにすることができる。
図５は、本開示のいくつかの実施形態による、リフレッシュ動作に関連したデータパターンを示す。例えば、リフレッシュ動作は、専用コマンド１２２への応答とすることができる。コントローラ１１３は、専用コマンド１２２に応答してコントローラ１０８からメモリ１０６にて任意のホストデータを受信することなく、コマンド１２２においてアドレスを指定することができるセルのターゲットグループに対して図５のリフレッシュ動作を実行することができる。いくつかの実施例では、コマンド１２２においてアドレスが指定されない場合がある。例えば、コントローラ１１３は、グループが最後にリフレッシュされたときに基づいてコマンド１２２に応答してどのセルのグループをリフレッシュすべきかを決定する役割を果たすことができる。いくつかの実施例では、コントローラ１１３は、コマンド１２２に応答してアレイ１１４の全てをリフレッシュすることができる。いくつかの実施例では、コマンドは、ターゲットグループのアドレス及びターゲットグループの後の連続グループの数量を含むことができる。以下に説明されるリフレッシュ動作は、ターゲットグループ以外の連続グループのそれぞれについて実行することができる。図５の例は、論理１を記憶しているセルのみをリフレッシュすることを示しているが、他の実施例では、論理０を記憶しているセルのみをリフレッシュすることができ、または論理０を記憶しているセル及び論理１を記憶しているセルをリフレッシュすることができる。
図５では、データパターン５５８（例えば、１０１１１０１０１０１０１０）は、読み出し動作５６０中に、アレイ１１４内の抵抗変化型メモリセル５３５－１～５３５－１４のターゲットグループから、バッファ１１６とすることができるバッファ５１６に読み出される。メモリセル５３５－１～５３５－１４に記憶されたデータ値は、それぞれ、バッファ５１６のセグメント５３７－１～５３７－１４に読み出すことができる。次いで、コントローラ１１３は、論理１に書き込まれている任意のセル５３５をバッファ５１６内の読み出し後のデータパターン５５８から判定することができる。次いで、リフレッシュ動作５６２を実行して、論理１を記憶していると判定されたセルのみをリフレッシュして論理１に戻すことにより、リフレッシュされたデータパターン５５８を得ることができる。
いくつかの実施例では、メモリセルのグループは、データパターン５５８に対応するＥＣＣデータのためにセル５３５－１～５３５－１４以外のセルを含むことができる。例えば、コントローラ１１３は、ＥＣＣデータを使用して、読み出し動作５６０中にデータパターン５５８を訂正することができる。
図５では、リフレッシュ電圧パルスＦなどの電圧パルスが、論理１を記憶していると判定されたセルのみに適用されて、それらのセルを論理１にリフレッシュする一方、図５のダッシュ「－」によって示されているように論理０を記憶している残りのセルには電圧パルスが適用されない。例えば、論理０を記憶しているセルは、時間の経過と共に異なる抵抗状態にドリフトしている場合がある。これにより、同一の読み出し電圧を用いてセルを読み出すことが困難になる可能性がある。図５の例では、論理１を記憶しているセルにリフレッシュパルスＦを適用すると、結果としてそれらのセルがほぼ同一の（例えば、同一の）抵抗状態を有することができ、したがってドリフトに関連した問題を軽減することができる。
メモリセル５３５－１～５３５－１４及びバッファセグメント５３７－１～５３７－１４にそれぞれ対応するマスク要素５６６－１～５６６－１４を有するリフレッシュマスク５６４をメモリセル５３５－１～５３５－１４のグループに対して効率的に適用することにより、論理１を記憶しているセルのみにリフレッシュパルスＦを適用し、ダッシュ「－」によって示されているように、論理０を記憶しているセルにはリフレッシュパルスＦを適用しないようにすることができる。
図６Ａは、本開示のいくつかの実施形態による、周期的リフレッシュ動作に関連したデータパターンを示す。例えば、周期的リフレッシュ動作は、専用コマンド１２２に応答して実行することができる。コントローラ１１３は、専用コマンド１２２に応答してコントローラ１０８からメモリ１０６にて任意のホストデータを受信することなく、コマンド１２２においてアドレスを指定することができるセルのターゲットグループに対して図６Ａのリフレッシュ動作を実行することができる。いくつかの実施例では、コマンドは、ターゲットグループのアドレス及びターゲットグループの後の連続グループの数量を含むことができる。以下に説明されるリフレッシュ動作は、ターゲットグループ以外の連続グループのそれぞれについて実行することができる。図６Ａの実施例は、論理１を記憶しているセルのみをリフレッシュすることを示しているが、他の実施例では、論理０を記憶しているセルのみをリフレッシュすることができ、または論理０を記憶しているセル及び論理１を記憶しているセルをリフレッシュすることができる。
図６Ａでは、データパターン６７０（例えば、１０１１１０１０１０１０１０）は、読み出し動作６７２中に、アレイ１１４内の抵抗変化型メモリセル６３５－１～６３５－１４のターゲットグループから、バッファ１１６とすることができるバッファ６１６に読み出される。メモリセル６３５－１～６３５－１４に記憶されたデータ値は、それぞれ、バッファ６１６のセグメント６３７－１～６３７－１４に読み出すことができる。次いで、コントローラ１１３は、論理１に書き込まれている任意のセル６３５をバッファ６１６内の読み出し後のデータパターン６７０から判定することができる。次いで、周期的リフレッシュ動作６７４を実行して、論理１を記憶していると判定されたセル６３５－１～６３５－１４のうちのセルのみをリフレッシュして論理１に戻すことにより、リフレッシュされたデータパターン６７０を得ることができる。
いくつかの実施例では、メモリセルのグループは、データパターン６７０に対応するＥＣＣデータのためにセル６３５－１～６３５－１４以外のセルを含むことができる。例えば、コントローラ１１３は、ＥＣＣデータを使用して、読み出し動作６７２中にデータパターン６７０を訂正することができる。
メモリセル６３５－１～６３５－１４及びバッファセグメント６３７－１～６３７－１４にそれぞれ対応するマスク要素６７８－１～６７８－１４を有する周期的リフレッシュマスク６７６をメモリセル６３５－１～６３５－１４のグループに対して効率的に適用することにより、論理１を記憶しているセルのみに周期的リフレッシュ動作Ｃを適用し、ダッシュ「－」によって示されているように、論理０を記憶しているセルには周期的リフレッシュ動作Ｃを適用しないようにすることができる。
図６Ｂは、本開示のいくつかの実施形態による、周期的リフレッシュ中の書き込みに関連したデータパターンを示す。例えば、図６Ｂは、図６Ａの周期的リフレッシュ６７４中の書き込みの例を示す。周期的リフレッシュ動作６７４は、リセット動作などの書き込み動作６３８を含むことができる。この書き込み動作は、論理１を記憶していると判定されたセル６３５－１～６３５－１４のうちのセルのみにリセット信号Ｒを適用して、それらのセルを論理０に書き込むことにより、セル６３５－１～６３５－１４のそれぞれが論理０を記憶するように全て論理０のデータパターン６４０を作成する。例えば、メモリセル６３５－１～６３５－１４及びバッファセグメント６３７－１～６３７－１４にそれぞれ対応するマスク要素６４４－１～６４４－１４を有するリセットマスク６４２をメモリセル６３５－１～６３５－１４のグループに対して効率的に適用することにより、論理１を記憶しているセルのみにリセット信号Ｒを適用し、ダッシュ「－」によって示されているように、０を記憶しているセルにはリセット信号Ｒを適用しないようにすることができる。
周期的リフレッシュ動作６７４は、リセット動作などの書き込み動作６３８を含むことができる。この書き込み動作は、論理１を記憶していると判定されたセル６３５－１～６３５－１４のうちのセルのみにリセット信号Ｒを適用して、それらのセルを論理０に書き込むことにより、セル６３５－１～６３５－１４のそれぞれが論理０を記憶するように全て論理０のデータパターン６４０を作成する。例えば、メモリセル６３５－１～６３５－１４及びバッファセグメント６３７－１～６３７－１４にそれぞれ対応するマスク要素６４４－１～６４４－１４を有するリセットマスク６４２をメモリセル６３５－１～６３５－１４のグループに対して効率的に適用することにより、論理１にプログラムされるべきセルのみにリセット信号Ｒを適用し、ダッシュ「－」によって示されているように、論理０にプログラムされたセルにはリセット信号Ｒを適用しないようにすることができる。
周期的リフレッシュ動作６７４は、セット動作などの書き込み動作６８０を含むことができる。書き込み動作６８０は、論理１に書き込まれるべきメモリセルのみに書き込むことにより、データパターン６４０上にデータパターン６７０をインプレースで書き込む。図６Ｂでは、セット信号Ｓが、論理１に書き込まれるべきセルのみに適用されて、それらのセルを論理１にセットする一方、ダッシュ「－」によって示されているように論理０のままにすべき残りのセルには電圧パルスが適用されない。例えば、メモリセル６３５－１～６３５－１４及びバッファセグメント６３７－１～６３７－１４にそれぞれ対応するマスク要素６８２－１～６８２－１４を有するセットマスク６８１をメモリセル６３５－１～６３５－１４のグループに対して効率的に適用することにより、論理１にプログラムされるべきセルのみにセット信号Ｓを適用し、ダッシュ「－」によって示されているように、論理０のままにすべきセルにはセット信号Ｓを適用しないようにすることができる。
前述の詳細な説明では、説明の一部を構成し、例示として特定の実施例が示されている添付図面に対して参照がなされる。図面では、類似の数字は、幾つかの図面を通して実質的に類似の構成要素を記述する。本開示の範囲を逸脱することなく、他の実施例が利用されてよく、構造的、論理的、及び／または電気的変更が行われてよい。
本明細書の図は、最初の数字（複数可）が図面の図番に対応し、残りの数字が図面の要素または構成要素を識別する番号付けの慣習に従う。異なる図の間の同様の要素または構成要素は、同様の桁の使用によって識別されてもよい。認識されるように、本明細書における様々な実施形態において示される要素は、本開示のいくつかの追加の実施形態を提供するように、追加、交換、及び／または削除することができる。さらに、認識されるように、図において提供される要素の比率及び相対的大きさは、本開示の実施形態を示すことを意図しており、限定的な意味に取られるべきではない。
本明細書で使用される場合、「いくつかの（ａ ｎｕｍｂｅｒ ｏｆ）」何かは、そのようなもののうちの１つ以上を指すことができる。例えば、いくつかのメモリセルは、１つ以上のメモリセルを指すことができる。「複数の（ｐｌｕｒａｌｉｔｙ）」何かは、２つ以上を意図している。本明細書で使用される場合、同時に実行される複数の行為は、特定の期間にわたって少なくとも部分的に重なる行為を指す。本明細書で使用される場合、用語「結合される（ｃｏｕｐｌｅｄ）」は、電気的に結合されること、介入要素なしに直接結合されること及び／もしくは直接接続されること（例えば、直接の物理的な接触によって）、または介入要素により間接的に結合されること及び／もしくは接続されることを含んでもよい。結合されるという用語はさらに、相互に協働または相互作用する２つ以上の要素を含んでよい（例えば、原因及び結果関係にあるような）。
特定の実施例が本明細書で示され、及び説明されたが、当業者は、同一の結果を達成するよう計算された構成が、示された特定の実施形態の代わりに使用されてよいことを認識するであろう。本開示は、本開示の１つ以上の実施形態の適応または変形を網羅することを意図している。上記説明は、例示的な形式で行われており、限定的なものではないことが理解されよう。本開示の１つ以上の実施例の範囲は、添付の請求項が権利化されるのと同等のものの全範囲に従って、そのような請求項を参照して判定されるべきである。

Claims (14)

  1. 抵抗変化型メモリセルのアレイを含むメモリと、
    コントローラであって、
    前記抵抗変化型メモリセルのいくつかのグループ内の全てのセルを、第１の状態に対応するデータパターンを前記いくつかのグループに転送することなく前記第１の状態に書き込むための第１の専用コマンドを受信し、
    前記第１の専用コマンドに応答して、
    それぞれの各グループ内の前記セルの状態を判定するためにそれぞれの各グループに対して第１の読み出し動作を実行し、
    第２の状態にプログラムされたそれぞれの各グループ内のセルを前記第１の読み出し動作から判定し、
    前記第２の状態にあると判定された前記セルのみを前記第１の状態に書き込み、
    専用リフレッシュコマンドであって、前記抵抗変化型メモリセルにおけるターゲットセルのターゲットグループのリフレッシュを、前記リフレッシュコマンドに応答してターゲットセルの前記ターゲットグループにデータパターンを転送することなく行うための前記リフレッシュコマンドを含む第２の専用コマンドを受信し、
    前記第２の専用コマンドに応答して、
    前記ターゲットセルの状態が高抵抗状態と低抵抗状態とのどちらにあるかを判定するために前記ターゲットグループに対して第２の読み出し動作を実行し、
    前記低抵抗状態にあると判定されたターゲットセルのみを書き換える
    ように構成された前記コントローラと
    を含み、
    前記コントローラが、
    前記低抵抗状態にある前記ターゲットセルにリセット信号を適用することにより、前記低抵抗状態から前記高抵抗状態に前記ターゲットセルを書き込むことと、
    前記高抵抗状態に書き込まれた前記ターゲットセルにセット信号を適用することにより、前記高抵抗状態に書き込まれた前記ターゲットセルを前記低抵抗状態に書き戻すことと
    によって前記ターゲットセルを書き換えるように構成される、
    装置。
  2. 前記コントローラが、第１のコントローラであり、かつ前記メモリの内部にあり、前記第１の専用コマンドと前記第２の専用コマンドとが、メモリインターフェースを介して前記メモリの外部にある第２のコントローラから受信される、請求項１に記載の装置。
  3. 前記第１の状態に対応するデータパターンが、前記第１の専用コマンドに応答して前記第２のコントローラから転送されない、請求項２に記載の装置。
  4. 前記第２のコントローラから読み出しコマンドを受信することなく前記第１の読み出し動作が実行される、請求項２に記載の装置。
  5. 前記第１の読み出し動作に基づいてリセットマスクパターンを生成することをさらに含む、請求項１に記載の装置。
  6. 前記コントローラが、前記第２の状態にあると判定された前記セルのみにリセット信号を適用することにより、前記第２の状態にあると判定された前記セルのみを前記第１の状態に書き込むように構成される、請求項１に記載の装置。
  7. 前記第１の専用コマンドが、前記いくつかのグループのうちの特定のグループのアドレスと、前記特定のグループの後の前記いくつかのグループのうちの連続グループの数量とを含む、請求項１に記載の装置。
  8. メモリの外部にあるコントローラから前記メモリに対し、抵抗変化型メモリセルのいくつかのグループ内の全てのセルを第１の状態に書き込むための第１の専用コマンドを受信したことに応答して、現在第２の状態にあるセルのみを前記第１の状態に変更することであって、前記第１の専用コマンドがユーザデータパターンを含まない、前記変更することと、
    前記いくつかのグループ内の全ての前記セルが前記第１の状態になった後、前記コントローラから前記メモリに対して受信された第２の専用コマンドに応答して、前記いくつかのグループのうちのターゲットグループに、前記ターゲットグループの状態を最初に判定することなくユーザデータパターンを書き込むことと、
    専用リフレッシュコマンドであって、抵抗変化型メモリセルの前記いくつかのグルーブにおけるターゲットセルのターゲットグループのリフレッシュを、前記リフレッシュコマンドに応答してターゲットセルの前記ターゲットグループにデータパターンを転送することなく行うための前記リフレッシュコマンドを受信したことに応答して、
    前記ターゲットセルの状態が高抵抗状態と低抵抗状態とのどちらにあるかを判定するために前記ターゲットグループに対して読み出し動作を実行し、
    前記低抵抗状態にあると判定されたターゲットセルのみを書き換えることであって、
    前記低抵抗状態にある前記ターゲットセルにリセット信号を適用することにより、前記低抵抗状態から前記高抵抗状態に前記ターゲットセルを書き込むことと、
    前記高抵抗状態に書き込まれた前記ターゲットセルにセット信号を適用することにより、前記高抵抗状態に書き込まれた前記ターゲットセルを前記低抵抗状態に書き戻すことと
    によって書き換えが行われる、前記書き換えることと
    を含む方法。
  9. 前記ユーザデータパターンを前記ターゲットグループに書き込むことが、前記第２の状態に書き込まれるべきセルのみに書き込み信号を適用することを含む、請求項８に記載の方法。
  10. ホストデータパターンが、第１のデータ状態よりも第２のデータ状態に対応するデータ値をより多く含むかどうかを判定することと、
    前記ホストデータパターンが、前記第１のデータ状態よりも前記第２のデータ状態に対応するデータ値をより多く含むと判定したことに応答して、前記ホストデータパターンを前記ターゲットグループ内に記憶する前に、前記第２のデータ状態に以前対応したデータ値が前記第１のデータ状態に対応し、前記第１のデータ状態に以前対応したデータ値が前記第２のデータ状態に対応するようにパターン反転を実行することと
    をさらに含む、請求項８～９のいずれか１項に記載の方法。
  11. 抵抗変化型メモリセルのアレイを含むメモリと、
    前記メモリに結合されたコントローラであって、
    専用リフレッシュコマンドを受信して、前記抵抗変化型メモリセルのターゲットセルのターゲットグループを、前記リフレッシュコマンドに応答してセルの前記ターゲットグループにデータパターンを転送することなくリフレッシュし、
    前記専用リフレッシュコマンドに応答して、
    前記ターゲットセルの状態が高抵抗状態と低抵抗状態とのどちらにあるかを判定するために前記ターゲットグループに対して読み出し動作を実行し、
    前記低抵抗状態にあると判定されたターゲットセルのみを書き換えるように構成された前記コントローラと
    を含み、
    前記コントローラが、
    前記低抵抗状態にある前記ターゲットセルにリセット信号を適用することにより、前記低抵抗状態から前記高抵抗状態に前記ターゲットセルを書き込むことと、
    前記高抵抗状態に書き込まれた前記ターゲットセルにセット信号を適用することにより、前記高抵抗状態に書き込まれた前記ターゲットセルを前記低抵抗状態に書き戻すことと
    によって前記ターゲットセルを書き換えるように構成される、
    装置。
  12. 前記コントローラが前記メモリの内部にあり、前記リフレッシュコマンドがメモリインターフェースを介して前記メモリの外部のコントローラから受信される、
    請求項１１に記載の装置。
  13. 第１のコントローラと、
    前記第１のコントローラに結合されたメモリであって、
    抵抗変化型メモリセルのアレイと、
    前記アレイに結合された第２のコントローラであって、
    前記第１のコントローラからの第１の専用コマンドに応答して、第１の状態にある前記抵抗変化型メモリセルのいくつかのグループ内のセルのみを、第２の状態に対応するデータパターンを前記第１のコントローラから前記第２のコントローラに転送することなく前記第２の状態に書き込み、
    前記いくつかのグループ内の全ての前記セルが前記第２の状態になった後、前記第１のコントローラからの専用の第２のコマンドに応答して、前記いくつかのグループのうちのターゲットグループに、前記ターゲットグループの状態を最初に判定することなくデータパターンを書き込み、
    専用リフレッシュコマンドであって、抵抗変化型メモリセルの前記アレイにおけるターゲットセルのターゲットグループのリフレッシュを、前記リフレッシュコマンドに応答してターゲットセルの前記ターゲットグループにデータパターンを転送することなく行うための前記リフレッシュコマンドに応答して、
    前記ターゲットセルの状態が高抵抗状態と低抵抗状態とのどちらにあるかを判定するためにターゲットセルの前記ターゲットグループに対して読み出し動作を実行し、
    前記低抵抗状態にあると判定されたターゲットセルのみを書き換える
    ように構成された前記第２のコントローラと
    を含む前記メモリと
    を含み、
    前記第２のコントローラが、
    前記低抵抗状態にある前記ターゲットセルにリセット信号を適用することにより、前記低抵抗状態から前記高抵抗状態に前記ターゲットセルを書き込むことと、
    前記高抵抗状態に書き込まれた前記ターゲットセルにセット信号を適用することにより、前記高抵抗状態に書き込まれた前記ターゲットセルを前記低抵抗状態に書き戻すことと
    によって前記ターゲットセルを書き換えるように構成される、
    装置。
  14. 前記専用の第２のコマンドが、前記ターゲットグループの状態を最初に判定することなく、前記データパターンを前記ターゲットグループに書き込むべきであることを前記第２のコントローラに指示する、請求項１３に記載の装置。
JP2021513891A 2018-09-12 2019-08-28 メモリ動作のための専用コマンド Active JP7061230B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/128,550 US10622065B2 (en) 2018-09-12 2018-09-12 Dedicated commands for memory operations
US16/128,550 2018-09-12
PCT/US2019/048470 WO2020055583A1 (en) 2018-09-12 2019-08-28 Dedicated commands for memory operations

Publications (2)

Publication Number Publication Date
JP2021527913A JP2021527913A (ja) 2021-10-14
JP7061230B2 true JP7061230B2 (ja) 2022-04-27

Family

ID=69719999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513891A Active JP7061230B2 (ja) 2018-09-12 2019-08-28 メモリ動作のための専用コマンド

Country Status (7)

Country Link
US (1) US10622065B2 (ja)
EP (1) EP3850627A4 (ja)
JP (1) JP7061230B2 (ja)
KR (1) KR102341698B1 (ja)
CN (1) CN112673426B (ja)
TW (1) TWI720607B (ja)
WO (1) WO2020055583A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615249B (zh) * 2015-05-14 2020-11-27 爱德斯托科技有限公司 存储器装置和控制存储器装置的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005537598A (ja) 2002-08-29 2005-12-08 マイクロン テクノロジー インコーポレイテッド ソフトウェアリフレッシュメモリ装置及び方法
JP2007250101A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
JP2010040090A (ja) 2008-08-04 2010-02-18 Fujitsu Ltd 記憶装置及びデータ保持方法
JP2013225368A (ja) 2012-03-23 2013-10-31 Sony Corp 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
JP2013239142A (ja) 2012-04-16 2013-11-28 Sony Corp 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
JP2014041573A (ja) 2012-08-24 2014-03-06 Sony Corp 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604291B2 (ja) * 1998-10-08 2004-12-22 富士通株式会社 ダブルレートの入出力回路を有するメモリデバイス
KR100631923B1 (ko) 2004-10-12 2006-10-04 삼성전자주식회사 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법
MX2007014846A (es) * 2005-05-30 2008-02-21 Seiko Epson Corp Aparato de almacenamiento de semiconductor.
JP4928830B2 (ja) * 2006-05-18 2012-05-09 株式会社東芝 Ｎａｎｄ型フラッシュメモリ装置及びメモリデバイス
KR100827702B1 (ko) 2006-11-01 2008-05-07 삼성전자주식회사 가변저항 반도체 메모리 장치
JP2008146740A (ja) * 2006-12-08 2008-06-26 Sharp Corp 半導体記憶装置
US7633798B2 (en) * 2007-11-21 2009-12-15 Micron Technology, Inc. M+N bit programming and M+L bit read for M bit memory cells
KR101246833B1 (ko) * 2007-12-20 2013-03-28 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7830726B2 (en) * 2008-09-30 2010-11-09 Seagate Technology Llc Data storage using read-mask-write operation
IT1399916B1 (it) * 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato
US9330753B2 (en) 2010-11-29 2016-05-03 Seagate Technology Llc Memory sanitation using bit-inverted data
JP5689569B2 (ja) * 2013-02-01 2015-03-25 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置
JP5989611B2 (ja) 2013-02-05 2016-09-07 株式会社東芝 半導体記憶装置、及びそのデータ制御方法
US9449675B2 (en) * 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
KR20150095360A (ko) * 2014-02-13 2015-08-21 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법
CN106255961B (zh) * 2014-05-09 2020-03-31 索尼公司 存储控制设备、存储设备及存储控制方法
KR102178832B1 (ko) 2014-07-22 2020-11-13 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102251814B1 (ko) 2015-02-06 2021-05-13 삼성전자주식회사 메모리 장치, 그것의 동작 및 제어 방법
KR102354350B1 (ko) * 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9734908B1 (en) 2016-03-22 2017-08-15 Winbond Electronics Corp. Writing method for resistive memory cell and resistive memory
US9721639B1 (en) 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
US10387046B2 (en) * 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US20180025777A1 (en) 2016-07-19 2018-01-25 Sandisk Technologies Llc High-reliability memory read technique
US9940052B2 (en) 2016-09-14 2018-04-10 Micron Technology, Inc. Memory device configuration commands

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005537598A (ja) 2002-08-29 2005-12-08 マイクロン テクノロジー インコーポレイテッド ソフトウェアリフレッシュメモリ装置及び方法
JP2007250101A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
JP2010040090A (ja) 2008-08-04 2010-02-18 Fujitsu Ltd 記憶装置及びデータ保持方法
JP2013225368A (ja) 2012-03-23 2013-10-31 Sony Corp 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
JP2013239142A (ja) 2012-04-16 2013-11-28 Sony Corp 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
JP2014041573A (ja) 2012-08-24 2014-03-06 Sony Corp 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法

Also Published As

Publication number Publication date
US20200082883A1 (en) 2020-03-12
US10622065B2 (en) 2020-04-14
TWI720607B (zh) 2021-03-01
EP3850627A1 (en) 2021-07-21
TW202020657A (zh) 2020-06-01
JP2021527913A (ja) 2021-10-14
KR102341698B1 (ko) 2021-12-21
CN112673426B (zh) 2024-08-13
KR20210043005A (ko) 2021-04-20
CN112673426A (zh) 2021-04-16
WO2020055583A1 (en) 2020-03-19
EP3850627A4 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
JP6869445B1 (ja) メモリセルを検知するための装置及び方法
KR102646907B1 (ko) 쓰기 버퍼 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
CN111145819B (zh) 用于数据结构的专用读取电压
US20220019384A1 (en) Memory management utilzing buffer reset commands
CN111033623B (zh) 数据状态同步
JP7061230B2 (ja) メモリ動作のための専用コマンド
US11456033B2 (en) Dedicated commands for memory operations
US20190332322A1 (en) Memory system including resistive variable memory device and operating method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220415

R150 Certificate of patent or registration of utility model

Ref document number: 7061230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150