JP2008225672A - 半導体メモリ装置 - Google Patents

Abstract

【課題】手間を掛けることなく、データ書き込み領域全体若しくは機密の保持を望む所定の領域のデータの漏洩を防止することができる半導体メモリ装置を提供する。
【解決手段】ＳＤ^ＴＭメモリカード１の一方の側面にはイレーズスイッチ３が設けてあり、ユーザは通常位置３ａからイレーズ設定位置３ｂに移動設定することにより、コントローラ７内のＣＰＵ８は、所定のポートが“Ｌ”から“Ｈ”レベルに設定されたことにより、イレーズ設定が行われたことを検知し、イレーズコマンドをＮＡＮＤ型フラッシュメモリ６に発行して、ユーザデータ領域のデータをブロック単位で消去する制御動作を行う。
【選択図】図２

Description

本発明は、半導体メモリデバイスが搭載された半導体メモリ装置に関する。

従来、フラッシュメモリカードなど、不揮発性の半導体メモリデバイスを搭載した半導体メモリ装置では、不揮発性の半導体メモリデバイスを構成するメモリセルのトランジスタの閾値を制御することによりデータの書込を行っている。
標準的な「２値」と呼ばれているタイプのものでは、メモリセルのトランジスタの閾値が負の場合を“１”、正の場合を“０”として閾値制御し、セル１個に１ビットのデータを格納する。
また「多値」と呼ばれるセル１個に複数データを格納するタイプのメモリセルでは、例えばメモリセル１個に２ビットのデータを格納するタイプがあり、これはメモリセルのトランジスタの閾値を４つの閾値で制御し、それぞれ“０１”、“００”、“１０”、“１１”データとする。

以上のような書込を行ったメモリカードは、データ書き込み領域である不揮発性の半導体メモリデバイスにおけるある領域のメモリセルが“０”または“１”の情報を持った状態となっている。
この情報が不要となった場合、一般には「消去」や「フォーマット」を行うが、実際には、消去したいデータが書き込まれているデータ書き込み領域のメモリセルは操作されない。
一般的な消去操作は、例えばデータが書き込まれているメモリセルの領域のファイルのFAT（ファイル・アロケーション・テーブル）部のフラグを操作することによって、外から見ると「消去」されたように見せているのであり、中のデータはそのまま残ることになる。

このようなメモリカードでは、メモリカードが不要で破棄する、或いは他人に譲るなどする場合、中身のデータが不要となり「消去」操作により消去を行っても、実際にはデータが残っている。このため、特殊な操作をすればその後にデータを復帰させることが可能になる。
従って、そのメモリカードに、機密を保ち、その漏洩を防止すべきデータが書き込まれている場合には、そのデータの漏洩の可能性があり、セキュリティを確保することが困難になる。
現在、データの完全消去を実行するソフト等が市販されているが、実際に使うにはこのソフト以外にパーソナルコンピュータ（ＰＣと略記）等の外部装置が必要となり、コスト面から改善することが望まれる。

一方、特許文献１には、デジタルカメラ等のホスト装置と着脱自在の半導体メモリ装置とを備え、ホスト装置から発行される消去コマンドにより半導体メモリ装置の消去を行うことができる構成が開示されている。
この特許文献１は、ホスト装置の機能に制約され、簡単に消去を行い難い欠点がある。つまり、ホスト装置には半導体メモリ装置以外の種々の操作を行えるように多様な操作項目が設けられている場合が多い。
このため、半導体メモリ装置に対して、消去コマンドを発行させるまでに手間がかかる欠点がある。
また、従来例においては、ユーザがその機密を保持したいと望む所定の領域のみを選択して消去を行うことが簡単にできない欠点があった。つまり、従来例においては、消去を行おうとした場合、ユーザが機密を保持したいと望む所定の領域のみを消去することが簡単にできなかった。
特開２００６−３９９６６号公報

本発明は上述した点に鑑みてなされたもので、手間を掛けることなく、データ書き込み領域全体若しくは機密の保持を望む所定の領域のデータの漏洩を防止することができる半導体メモリ装置を提供することを目的とする。

本発明の一形態に係る半導体メモリ装置は、データの書き込みが可能なデータ書き込み領域が設けられた半導体メモリ部と、外部装置に着脱自在に接続される接点部と、ユーザにより操作可能な操作部と、前記操作部の操作に基づき、前記データ書き込み領域全体、若しくは前記データ書き込み領域中における所定の領域全体に対して、消去若しくは所定のデータの書き込みの制御を行う制御部と、を備えたことを特徴とする。

本発明によれば、操作部の操作により手間を掛けることなく、データ書き込み領域全体若しくは機密の保持を望む所定の領域のデータの漏洩を防止することができる。

以下、図面を参照して本発明の実施形態を説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体メモリ装置としてのＳＤ^ＴＭメモリカード１の外形を示す。このＳＤ^ＴＭメモリカード１は、略長方形の薄板形状であり、外部装置に着脱自在に接続される着脱側となる端部における一方の角部は切り欠かれて斜面部が形成されている。
また、このＳＤ^ＴＭメモリカード１における一方の側面には、ユーザによるスライド移動による設定操作により誤消去等を防止するライトプロテクトスイッチ２が設けられ、かつ他方の側面にもユーザによるスライド移動による設定操作により、データの書き込みが可能となるデータ書き込み領域を消去（イレーズ）する操作部としてのイレーズスイッチ３が設けられている。
可動部材により構成されたライトプロテクトスイッチ２は、図１に示す設定位置ではライトプロテクト（書き込みを禁止）する機能をＯＦＦにした状態であり、２点鎖線で示す位置に移動設定することによりライトプロテクトする機能がＯＮとなる。

また、同様に可動部材により構成されたイレーズスイッチ３も、例えば図１に示す設定位置では消去する機能をＯＦＦにした状態であり、２点鎖線で示す位置に移動設定することにより消去する機能がＯＮとなる。
図２は、ＳＤ^ＴＭメモリカード１の概略の構成を示す。
図２に示すようにこのＳＤ^ＴＭメモリカード１における一方の端部側には、複数の接点ピンＰ１〜Ｐ９からなる接点部４が設けてある。ＳＤ^ＴＭメモリカード１が図３に示すように外部装置としてのホスト装置５のスロットに装着された場合、（図３では省略している）接点部４がホスト装置５側の図示しない接点受け部に着脱自在に接続されて、ＳＤ^ＴＭメモリカード１には、接点部４を介してホスト装置５から電源が供給されると共に、通信を行うことが可能になる。

なお、接点部４における接点ピンＰ１〜Ｐ９は、データ信号用及びカード検出信号用、コマンド用、グランドＶｓｓ用、電源Ｖｄｄ用、クロック信号用、データ信号用等に割り当てられている。
また、このＳＤ^ＴＭメモリカード１は、例えばＰＣＢ (Printed Circuit Board)基板上に実装された、不揮発性の半導体メモリ部を構成する例えばＮＡＮＤ型フラッシュメモリ６と、このＮＡＮＤ型フラッシュメモリ６に対するデータ書き込み及びデータ読み出し等の制御を行う制御部としてのコントローラ７とを備えている。
このコントローラ７は、ＮＡＮＤ 型フラッシュメモリ６内の物理状態を管理するものとして構築されている。例えば、論理ブロックアドレスと物理ブロックアドレスとの対応を示す論理変換テーブルや、各物理ブロックが既にある論理ブロックに割り当てられているかを示すテーブルを保持する。

ＮＡＮＤ 型フラッシュメモリ６ は、例えば、通常の消去（イレーズ）がブロック（ 複数ページ）単位で行われる不揮発性の半導体メモリである。また、このＮＡＮＤ 型フラッシュメモリ６ は、例えば、ページと称する単位で、データの書き込みおよび読み出しが行われるようになっている。
本実施形態に係るＳＤ^ＴＭメモリカード１は、ユーザデータイレーズという機能を備えており、全てのユーザデータ（ 例えば、ユーザデータをファイル本体のデータとした場合のファイル管理情報を含む） を完全に消去することが可能となっている。つまり、ＦＡＴ部分において、見かけ上、ファイルが存在しないように消去を行うだけでなく、後述するユーザデータ領域６ｅ全体のデータを消去する。

なお、ＮＡＮＤ型フラッシュメモリ６の詳細については後述する。
また、本実施形態においては、以下のようにＳＤ^ＴＭメモリカード１側において、ユーザデータイレーズのコマンドを発行することを可能とする構成である。
また、本実施形態に係るコントローラ７は、このコントローラ７内に設けられ、各種の制御を行うＣＰＵ(Central Processing Unit)８における所定のポートが、例えば抵抗Ｒを介してグランド（ＧＮＤ）に接続されている。

また、この所定のポートは、イレーズスイッチ３の移動範囲内における一方の端部寄りの位置に設けられた接点９ａと接続され、この接点９ａに近接して設けられた接点９ｂは電源端子（Ｖｄｄで略記）に接続されている。そして、この図２に示すようにイレーズスイッチ３が実線で示す消去を行わない通常位置３ａから消去の設定指示をするイレーズ設定位置３ｂに移動設定されると、イレーズスイッチ３の導電片が両接点９ａ、９ｂと接触して導通（ＯＮ）する。

これにより、ＣＰＵ８の所定のポートのレベルは“Ｌ”（或いは０）から“Ｈ”（或いは１）となる。そして、ＣＰＵ８は、イレーズ設定位置３ｂに設定が行われていることを、このポートが“Ｈ”のレベルに設定されたことで検知する。
そして、ＣＰＵ８は、ＮＡＮＤ型フラッシュメモリ６に対してユーザデータイレーズコマンドを発行して、ユーザデータイレーズの処理を行うように制御する。そして、ＮＡＮＤ型フラッシュメモリ６におけるデータの書き換えが可能なユーザデータ領域６ｅ全体のデータを消去する。
なお、ライトプロテクトスイッチ２がライトプロテクトする位置に設定された事を検知することは、イレーズスイッチ３がイレーズ設定位置３ｂに設定されたことを検知する手段と同様の構成で実現できる。
図３は、ＳＤ^ＴＭメモリカード１におけるコントローラ７等のより詳細な構成を示す。なお、図３においては、ホスト装置５に接続された状態で示す。また、図３においては、イレーズスイッチ３がイレーズ設定位置３ｂに設定された状態で示している。

図３に示すようにＳＤ^ＴＭメモリカード１がホスト装置５のスロットに挿入（装着）されると、図２に示した接点部４がホスト装置５側の図示しない接点受け部と接続される。
そして、コントローラ７における接点部４に接続された第１のインタフェース（ＩＦと略記）１１と、ホスト装置５に設けられ、接点受け部と接続されたホストコントローラ１２とが接続状態となり、ＳＤ^ＴＭメモリカード１はホスト装置５から電源の供給を受けて通信を行うことが可能な状態になる。
このコントローラ７は、制御を行うＣＰＵ８、第１のインタフェース１１、第２のインタフェースとしてのフラッシュメモリインタフェース（Ｉ／Ｆ）１４、バッファＲＡＭ（ Random Access Memory)１５、及びレジスタとしてのＳＲＡＭ(Static RAM)１６が搭載されている。

フラッシュメモリインタフェース１４は、コントローラ７とＮＡＮＤ型フラッシュメモリ６との間のインタフェース処理を行うものである。フラッシュメモリインタフェース１４とＮＡＮＤ型フラッシュメモリ６とは、各種の信号線（ 例えば、電源Ｖｄｄ 、グランドＶｓｓ 、Ｉ ／ Ｏ 、Ｒｅａｄｙ／Ｂｕｓｙ、コマンドラッチイネーブルＣＬＥ、アドレスラッチイネーブルＡＬＥ、チップイネーブル／ＣＥ、リードイネーブル／ＲＥ、および、ライトイネーブル／ＷＥなど）で接続されている。
また、フラッシュメモリインタフェース１４には、図示しないＥＣＣ(Error Checking & Correction Code)回路が設けられている。なお、信号名の前にスラッシュ（／） が付されているのは、その信号がローアクティブであることを示す。例えば、チップイネーブル／ＣＥはローレベルの時に、ＮＡＮＤ型フラッシュメモリ６をイネーブルにする。

インタフェース１１は、コントローラ７とホストコントローラ１２との間のインタフェース処理を行うものである。このインタフェース１１は、複数の信号ピンを介して、各種の信号（例えば、電源Ｖｄｄ 、グランドＶｓｓ、データ、カード検出、クロック、および、コマンドなど）を入力または出力するようになっている。
バッファＲＡＭ１５は、ホストコントローラ１２から送られてくるデータをＮＡＮＤ型フラッシュメモリ６へ書き込む際に、一定量のデータ（ 例えば、８ページ分）を一時的に記憶したり、ＮＡＮＤ 型フラッシュメモリ６ から読み出されるデータをホストコントローラ１２へ送り出す際に、一定量のデータを一時的に記憶したりするものである。また、バッファＲＡＭ１５は、ＣＰＵ８の作業エリアとしても使用される。
ＣＰＵ８は、ＳＤ^ＴＭメモリカード１の全体的な動作制御を司る。このＣＰＵ８は、例えば、ＳＤ^ＴＭメモリカード１が電源供給を受けた際に、ＮＡＮＤ 型フラッシュメモリ６内に格納されているファームウェア（ ＣＰＵ８を制御するためのプログラム）をＳＲＡＭ１６上にロードする。

そして、ＣＰＵ８は、所定の処理を実行することにより、各種のテーブルをバッファＲＡＭ１５上に作成したり、ホストコントローラ１２からの書き込みコマンド、読み出しコマンド、通常のイレーズコマンドを受けてＮＡＮＤ型フラッシュメモリ６上の所定の処理を実行したり、バッファＲＡＭ１５を介したデータ転送処理を制御したりする。
ＳＲＡＭ１６は、ＣＰＵ８により制御される制御プログラムや初期値などを格納するためのメモリである。
フラッシュメモリインタフェース１４内の図示しないＥＣＣ回路は、ＮＡＮＤ型フラッシュメモリ６に書き込むデータ、および、ＮＡＮＤ型フラッシュメモリ６から読み出したデータに対し、誤り訂正処理を施すものである。
また、本実施形態においては、上述したようにＣＰＵ８は、所定のポートのレベルを監視する。図３のように“Ｈ”レベルを検出した場合には、ホスト装置５からユーザデータイレーズコマンドを受けた場合と同様に、図４で示すようにユーザ用のデータ書き込み領域としてのユーザデータ領域６ｅ内の全てのユーザデータを、ブロック単位で消去する制御動作を行う。

つまり、ユーザデータイレーズコマンドを生成して、このフラッシュメモリインタフェース１４よりＮＡＮＤ型フラッシュメモリ６に出力する。そして、ユーザデータ領域６ｅ内の全てのユーザデータを、ブロック単位で消去させる。
なお、この場合、後述するようにユーザデータ領域６ｅの他に、制御情報格納領域６ｄも含めて消去するようにしても良い。

また、ユーザは、ホスト装置５における図示しない操作メニューを操作することにより、このホスト装置５に装着されたＳＤ^ＴＭメモリカード１のユーザデータ領域６ｅの消去を選択することができる。
そして、ユーザが消去の実行を選択することにより、ホストコントローラ１２からＳＤ^ＴＭメモリカード１のＣＰＵ８にユーザデータイレーズコマンドが発行される。そして、上記の場合と同様に、ＣＰＵ８は、すべてのユーザデータの消去を可能にするためのユーザデータイレーズコマンドをフラッシュメモリインタフェース１４よりＮＡＮＤ型フラッシュメモリ６に出力する。

図４は、上記ＮＡＮＤ型フラッシュメモリ６の領域の構成を示す。例えば、ＮＡＮＤ型フラッシュメモリ６内のメモリセルアレイ（メモリ領域）６ａは、一般に、ＲＯＭ(Read Only Memory)領域６ｂと、不揮発性でかつ書き換え可能な通常領域６ｃとに分けられる。
ＲＯＭ領域６ｂは、ＮＡＮＤ型フラッシュメモリ６を制御するのに必要な情報（ 例えば、データのプログラミングや消去に利用する高電圧のトリミングに関する情報、リダンダンシ処理のためのアドレス情報およびＮＡＮＤ型フラッシュメモリ自体の制御プログラムなど）を記憶するための、ユーザおよびコントローラ７が利用できない領域（ 非ユーザデータ領域）である。これに対して、通常領域６ｃは、ユーザおよびコントローラ７が利用可能なメモリ空間である。

上記通常領域６ｃは、例えば、制御情報格納領域（非ユーザデータ領域）６ｄとユーザデータ領域６ｅとに分けられる。制御情報格納領域６ｄは、機密データ領域６ｇおよび管理データ領域６ｈを含んでいる。
機密データ領域６ｇは機密データを格納するための領域であり、この機密データ領域６ｇには、例えば、暗号化に用いる鍵情報や認証時に使用するカード固有の機密データ（ＳＤ^ＴＭメモリカード１ のセキュリティ情報やメディアＩＤなど）が保存されている。
管理データ領域６ｈは、主にＳＤ^ＴＭメモリカード１に関する管理情報を格納するための領域であり、この管理データ領域６ｈには、例えば、ファームウェア、ファームウェアを制御するための初期値データ、レジスタの初期値データ、ＮＡＮＤ型フラッシュメモリ６の各領域の位置情報など（あるいはその一部）が格納されている。

ユーザデータ領域６ｅは、このＳＤ^ＴＭメモリカード１を使用するユーザが自由にアクセスおよび利用することが可能な、ユーザデータ（ 例えば、ホスト装置５がデジタルカメラであれば、デジタル画像をファイル本体のデータとした場合のファイル管理情報を含む） を格納するための領域であり、例えば、保護データ領域６ｆと一般データ領域６ｉと代替ブロック領域６ｊとを備えている。
保護データ領域６ｆは、重要なデータを格納するための領域であり、例えば、ＳＤ^ＴＭメモリカード１ が装着されるホスト装置５との相互認証により、ホスト装置５の正当性が証明された場合にのみアクセスが可能となる領域である。一般データ領域６ｉには、通常のユーザデータが格納される。
代替ブロック領域６ｊは、一般データ領域６ｉにおける不良セルをブロック単位で置換（リダンダント）するための領域である。
また、代替ブロック領域６ｊは、フラッシュメモリ固有の引越し書き込みなどの際のスペアブロックとしても利用される。

ここで、上記ＮＡＮＤ型フラッシュメモリ６は、データの書き込みおよび読み出しがページ（ 例えば、２１１２ Ｂｙｔｅｓ あるいは５１２Ｂｙｔｅｓ）という単位で行われる。また、通常の消去は、複数のページを含むブロック（ 例えば、１２８ｋＢｙｔｅｓあるいは１６ｋＢｙｔｅｓ）という単位で行われる。
さらに、ホスト装置５からの指示操作によるフォーマット時には、例えば、ユーザデータ領域６ｅの全ブロック領域のデータ、つまり、すべてのユーザデータを完全に消去することが可能となっている（ 所謂、ユーザデータイレーズ機能）。
ＮＡＮＤ型フラッシュメモリ６の容量としては、例えば、１つのチップで２ＧＢ（ギガビット）以上のものを使用することが可能である。なお、ＳＤ^ＴＭメモリカード１に搭載されるＮＡＮＤ型フラッシュメモリ６は、例えば、ＦＡＴファイルシステムにより管理される。
また、上記ＮＡＮＤ 型フラッシュメモリ６としては、一つのメモリセルに１ビットの情報を記憶する２値メモリであってもよいし、一つのメモリセルに２ビット以上の情報を記憶する多値メモリであってもよい。さらに、上記ＮＡＮＤ型フラッシュメモリ６および上記コントローラ７は、同一のＬＳＩ(Large Scale Integrated Circuit) 基板上に実装されていてもよい。

コントローラ７とＮＡＮＤ型フラッシュメモリ６との間の通信について説明する。コントローラ７は、例えば８ビットのＩ／Ｏ線（Ｉ／Ｏ１〜Ｉ／Ｏ８）を介して、ＮＡＮＤ型フラッシュメモリ６との間の通信を行う。例えば、ＮＡＮＤ型フラッシュメモリ６にデータを書き込む場合、コントローラ７は、ＮＡＮＤ型フラッシュメモリ６に対し、フラッシュメモリインタフェース１４から、Ｉ／Ｏ１〜Ｉ／Ｏ８を介して、データ入力コマンド（８０Ｈ）、カラムアドレス、ページアドレス、データ、及びプログラムコマンド（１０Ｈ）を順に入力する。
フラッシュメモリインタフェース１４は、複数ビットにより定義されるコマンドをパラレルに出力する。また、フラッシュメモリインタフェース１４およびＮＡＮＤ型フラッシュメモリ６をつなぐＩ／Ｏ線は、コマンドとデータとで共有されている。

そして、ユーザがイレーズスイッチ３を図２の２点鎖線で示すようにイレーズ設定位置３ｂに設定することにより、コントローラ７のＣＰＵ８は、フラッシュメモリインタフェース１４を介して図５に示すコマンド等を送り、ユーザデータ領域６ｅ内のすべてのユーザデータを、ブロック単位で繰返し消去させる。
例えばＣＰＵ８は、例えば、管理データ領域６ｈに格納されている、ＮＡＮＤ型フラッシュメモリ６の各領域の位置情報を元に、ユーザデータが格納されている各ブロック領域のアドレスを求める。
そして、得たアドレスにより指定される各ブロック領域内のデータを繰り返し消去するためのユーザデータイレーズコマンド、例えば図５に示す、アドレス入力コマンド（６０Ｈ）、ブロックアドレス（Ｂ−Ａｄｄ）、および、イレーズコマンド（Ｄ０Ｈ）からなるユーザデータイレーズコマンドを、ブロックごとに自動的に生成する。

本実施形態において、ユーザデータイレーズコマンドの生成は、ユーザデータが格納されているブロック領域の数（最大で、ユーザデータ領域６ｅ内の全ブロック領域の数（ｎ））に応じて繰り返される。
例えば、消去ブロックサイズが１６ｋＢｙｔｅｓのＮＡＮＤ型フラッシュメモリを利用して、１０２４ブロックのユーザデータ領域に対して連続して消去動作を行った場合、１．６ＧＢｙｔｅｓに相当するユーザデータが消去されることになる。
ユーザデータイレーズコマンドが入力されたＮＡＮＤ型フラッシュメモリ６は、ユーザデータ領域６ｅ内の全てのユーザデータ（上記ファイル管理情報を含む）を、ブロック単位で繰り返し消去する。例えばユーザデータ領域６ｅ内の全てのユーザデータがブロック単位で例えば０（或いは１）のデータにより消去される。

すなわち、ＮＡＮＤ型フラッシュメモリ６は、図５に示すように、コマンドラッチイネーブルＣＬＥが“ハイ（Ｈ）”、アドレスラッチイネーブルＡＬＥが“ロウ（Ｌ）”、チップイネーブル／ＣＥ（０）が“Ｌ”、リードイネーブル／ＲＥが“Ｈ”となっている状態で、ライトイネーブル／ＷＥが“Ｌ”から“Ｈ”に立ち上がる際のエッジに応答して、Ｉ／Ｏ線上のコマンド（６０Ｈ）等をラッチする。
そして、ＮＡＮＤ型フラッシュメモリ６は、イレーズコマンド（Ｄ０Ｈ）を取り込むと、対応するブロック領域内のデータを消去するユーザデータイレーズ動作をスタートし、Ｒｅａｄｙ・／Ｂｕｓｙ（Ｒ・／Ｂと略記）を“Ｌ”にする。
こうして、ＮＡＮＤ型フラッシュメモリ６は、ユーザデータ領域６ｅ内のすべてのユーザデータが消去されるまで、上記の動作を繰り返す。これにより、ＳＤ^ＴＭメモリカード１において、ファイル管理情報の消去（初期化）のみならず、ユーザデータをも簡単に消去することが可能となる。

このように本実施形態に係るＳＤ^ＴＭメモリカード１においては、ユーザによるイレーズスイッチ３に対するイレーズ設定位置３ｂへの移動操作により、ユーザデータ領域６ｅ内のすべてのユーザデータを簡単に（手間を掛ける事なく）、漏洩を防止できるように消去することが可能となる。
したがって、ＳＤ^ＴＭメモリカード１をこのように消去した後においては、たとえ第三者によるユーザデータの復元が試みられたとしても不可能となり、従ってユーザデータが漏洩することを防止できる。つまり機密を保持しようとするデータの漏洩を防止できる。
なお、ＳＤ^ＴＭメモリカード１側でのイレーズスイッチ３の設定により、ユーザデータを消去する動作を説明したが、ホスト装置５側でのユーザにより操作でも従来例と同様にユーザデータの消去やフォーマットを行うことができる。
また、上記の説明では、ユーザデータ領域６ｅのデータを消去する場合で説明したが、さらに制御情報格納領域６ｄも含めた領域としての通常領域６ｃ全体を消去するようにしても良い。
また、ユーザデータ領域６ｅ等の全体を消去する場合、通常の消去を行う場合に限定されるものでなく、所定のデータやランダムデータ等、漏洩に無関係となる所定のデータを書き込むようにしても良い。この場合にも機密を保持しようとするデータの漏洩を防止できる。つまり、機密を保持しようとするデータのセキュリティを確保できる。

（第２の実施形態）
次に本発明の第２の実施形態を説明する。本実施形態に係るＳＤ^ＴＭメモリカード１は、その概略の構成は図１及び図２と同様である。図６は、本実施形態に係るＮＡＮＤ型フラッシュメモリ６のメモリ領域６ａを示す。
本実施形態においては、第１の実施形態におけるユーザデータ領域６ｅを第１のデータ領域６ｍと第２のデータ領域６ｎとに分割できるようにしている。なお、後述するようにユーザデータ領域６ｅの他に制御情報格納領域６ｄも含めた領域としての通常領域６ｃ全体を第１のデータ領域６ｍと第２のデータ領域６ｎとに分割するようにしても良い。
第１のデータ領域６ｍは、ユーザが機密を保持しようとするデータの格納（書き込み）に用いられる。一方、第２のデータ領域６ｎは、この領域内に格納されたデータが漏洩しても問題ないデータの格納に用いられる。
図６の具体例においては、保護データ領域６ｆは、第１のデータ領域６ｍに含まれるようにしている。また、代替ブロック領域６ｊは、第２のデータ領域６ｎ内に含まれるように設定されている。

この場合の代替ブロック領域６ｊは、第２のデータ領域６ｎに格納されるデータの代替に用いられる。第１のデータ領域６ｍにおいても必要に応じて、その第１のデータ領域６ｍ内に代替ブロックが形成される。
なお、このようにユーザデータ領域６ｅを２つのデータ領域６ｍ、６ｎに分割する処理は、ホスト装置５側で行えるようにしても良い。或いは、ＳＤ^ＴＭメモリカード１側にそのような処理を行うコマンドを用意しておいて、ホスト装置５等の外部装置に接続された場合に分割する処理が行われるようにしても良い。また、分割を行うか否か、或いはデータ領域６ｍ、６ｎを形成するか否かを選択できるようにしても良い。

なお、分割でなく、ユーザデータ領域６ｅに対して、ユーザが機密を保持しようと望む第１のデータ領域６ｍを設定若しくは形成するようにしても良い。そして、第１のデータ領域６ｍを形成した場合には、その残りの領域が第２のデータ領域６ｎとなる。

また、これらのデータ領域６ｍ、６ｎのメモリアドレス情報は、コントローラ７のＣＰＵ８により管理される。
そして、ユーザがＳＤ^ＴＭメモリカード１を用いてデータの記録を行う場合には、いずれのデータ領域に書き込むかの選択又は指定を行う。この選択又は指定により、ユーザがセキュリティを保持しようとするデータを第１のデータ領域６ｍに格納することができる。また、漏洩しても問題ないデータを第２のデータ領域６ｎに格納することができる。

また、ＣＰＵ８は、第１の実施形態の場合と同様に所定のポートのレベルを監視する。そして、そのレベルが“Ｈ”の場合には、第１のデータ領域６ｍのデータを消去する制御処理を行う。
このように本実施形態においては、このＳＤ^ＴＭメモリカード１に設けられたイレーズスイッチ３の操作により、第１のデータ領域６ｍのデータ自体を消去することができるようになっている。
従って、ユーザは、このＳＤ^ＴＭメモリカード１を他人に譲渡や廃棄する場合には、図２に示すようにイレーズスイッチ３をイレーズ設定位置３ｂに設定する操作を行えば良い。 本実施形態によれば、ユーザデータ領域６ｅ全体でなく、ユーザにとってセキュリティを保持すべきデータが格納されている第１のデータ領域６ｍのみを完全に消去するため、消去に要する時間を短縮できる。

また、本実施形態においては、図６のようにユーザデータ領域６ｅを２つのデータ領域６ｍ、６ｎに分割しない場合には、ＣＰＵ８は、第１の実施形態と同様の制御動作を行う。その他の構成は、第１の実施形態と同様である。
本実施形態におけるユーザがイレーズスイッチ３をイレーズ設定位置３ｂに設定してコントローラ７のＣＰＵ８等によるＮＡＮＤ型フラッシュメモリ６に対する消去の処理手順は図７のようになる。
最初のステップＳ１において、ＣＰＵ８は、所定ポートが“Ｈ”か否か、つまりイレーズスイッチ３がイレーズ設定位置３ｂに設定されているかの監視を行う。
そして、イレーズ設定位置３ｂに設定されていると、ステップＳ２に示すようにＣＰＵ８は、ユーザデータ領域６ｅが２つのデータ領域６ｍ，６ｎに分割されているか否かの判定を行う。分割されている場合には、ステップＳ３に示すように第１のデータ領域６ｍ全体をイレーズする制御動作を行う。この場合、第１のデータ領域６ｍの全てのデータが０又は１或いは（漏洩しても構わない）所定のパターンデータで書き換えられる。

一方、分割されていない場合には、（第１の実施形態の場合と同様に）ステップＳ４に示すようにユーザデータ領域６ｅ全体をイレーズする制御動作を行う。そして、このイレーズ処理を終了する。
上述したように本実施形態によれば、簡単な操作で、ユーザデータ領域６ｅ全体をイレーズすることができると共に、その一部のセキュリティを確保しようと望むデータ領域のみをイレーズすることもできる。
このように本実施形態は、ユーザが消去しようと望むデータ領域を選択できる選択肢が増し、操作性が向上する。また、この場合にも、セキュリティを確保することができる。なお、本実施形態においては、ユーザデータ領域６ｅを２つのデータ領域６ｍ、６ｎに分割する例で説明したが、通常領域６ｃを２つのデータ領域６ｍ、６ｎに分割するようにしても良い。この場合には、制御情報格納領域６ｄを第１のデータ領域６ｍに含まれるようにすれば、制御情報格納領域６ｄの漏洩も防止できる。

上述した実施形態においては、ユーザは、イレーズスイッチ３の設定により、セキュリティを確保しようと望むデータ領域のデータを簡単にイレーズできる構成にしている。 本実施形態の第１変形例として、イレーズ動作を確認するコマンドをホスト装置５に送信し、ホスト装置５側からＯＫの確認のコマンドを受けて消去の処理を実行する構成にしても良い。

図８は、第１変形例の場合におけるイレーズ動作を示す。図８の処理は、図７において、ステップＳ１とＳ２に以下のステップＳ５とＳ６の処理を行う。
つまり、ステップＳ１においてＣＰＵ８は、所定のポートのレベルからイレーズスイッチ３がイレーズ設定位置３ｂに設定してあることを検知すると、ステップＳ５において（ＣＰＵ８は）ホスト装置５にイレーズ処理の実行の確認を求める処理を行う。
具体的には、ＣＰＵ８は、ホスト装置５にイレーズ処理の実行の確認を求めるコマンドを送信する。これを受けて、ステップＳ６に示すようにホスト装置５は、例えばホスト装置５に設けられた図示しない表示部にイレーズ処理ＯＫかの表示を行い、ユーザに対してイレーズ処理実行に対する確認を求める。

ユーザは、この確認に対して、正しければイレーズＯＫの操作を行う。この場合には、ステップＳ２に進み、ステップＳ２以降は図７と同じ処理となる。
一方、ユーザに対する確認に対して、ユーザがイレーズすることを望まない場合にはイレーズＮＧ等を選択する。この場合には、イレーズを行うことなく終了する。なお、この場合にはステップＳ６の次に「イレーズスイッチがイレーズ設定位置に設定されている」旨をユーザに告知した後に終了するようにしても良い。
本変形例は、イレーズ動作を確認する処理を行うため、イレーズ動作の信頼性を向上できる。
図９は第２変形例のＳＤ^ＴＭメモリカード１を示す。このＳＤ^ＴＭメモリカード１は、例えば図１或いは図２におけるライトプロテクトスイッチ２の近傍にイレーズスイッチ３を設けている。

例えば、ライトプロテクトスイッチ２の可動範囲におけるライトプロテクト機能がＯＮになる端部に隣接して、（実線で示すように）イレーズスイッチ３が設けてある。このイレーズスイッチ３は、実線で示す位置が通常位置３ａであり、この位置からＯＦＦ状態のライトプロテクトスイッチ２に隣接する位置、つまり２点鎖線で示す位置まで移動設定することにより、イレーズ設定位置３ｂに設定することができる。
なお、イレーズスイッチ３のイレーズ設定機能をアクティブにした場合には、ライトプロテクトスイッチ２のライトプロテクト機能をアクティブにすることは出来なくなる。また、ライトプロテクトスイッチ２のライトプロテクト機能をアクティブにすると、イレーズスイッチ３のイレーズ設定機能をアクティブにすることは出来なくなる。

このように本変形例は、ライトプロテクト機能とイレーズ機能とを２者択一で選択設定の操作を可能とする構成にしている。また、本変形例は、イレーズスイッチ３の移動部をライトプロテクトスイッチ２の移動部と兼用する構造とすることにより、低コスト化がし易くなる。
また、この第２変形例のさらに他の変形例として、ライトプロテクトスイッチ２とイレーズスイッチ３とを兼用する構造にすることもできる。例えばライトプロテクトスイッチ２とイレーズスイッチ３とを兼用する兼用スイッチを、例えば図９におけるイレーズ設定位置３ｂ付近の通常設定位置に配置する。この通常設定位置は、ライトプロテクト及びイレーズの機能がＯＦＦに相当する。

そして、この位置からから上方向の所定位置まで移動設定した場合には、ライトプロテクトＯＮとし、逆に下方向の所定位置まで移動設定した場合には、イレーズ設定位置、つまりイレーズＯＮに割り当てるようにしても良い。この場合には、ライトプロテクトスイッチ２とイレーズスイッチ３と別々で設ける場合よりも低コスト化できる。
また、イレーズスイッチ３の設定位置として、例えば図２に示すように通常位置３ａとイレーズ設定位置３ｂとの２箇所の場合から３箇所に増やしても良い。つまり、通常位置３ａから第１のイレーズ設定位置と第２のイレーズ設定位置との何れかに設定し、その設定位置に応じてユーザデータ領域６ｅ全体を消去する場合と、所定の領域としての第１のデータ領域６ｍ全体とのいずれをイレーズするかの選択を行えるようにしても良い。

なお、データ書き込み領域を消去、若しくは（この消去の機能と実質的に同等の機能となる）所定のデータで書き込む指示操作を行う操作部としては、上述したように移動可能な可動部材により構成されるイレーズスイッチ３に限定されるものでなく、ユーザが操作することができるものであれば良い。
また、上述した実施形態及び変形例においては、半導体メモリ装置としてＳＤ^ＴＭメモリカード１の場合で説明したが、本発明はこれに限定されるものでなく、Compact Flash（商標登録）等の他の不揮発性の半導体メモリ部を搭載したメモリカードなどにも適用可能であることは明らかである。
また、上述した実施形態等を部分的に組み合わせる等して構成される実施形態等も本発明に属する。

本発明の第１の実施形態に係るＳＤ^ＴＭメモリカードの上面図。 ＳＤ^ＴＭメモリカードの概略の構成を示す図。 ＳＤ^ＴＭメモリカードのより詳細な構成を示すブロック図。 ＮＡＮＤ型フラッシュメモリのメモリ領域の構成例を示す図。 イレーズ動作の説明用のタイミング図。 本発明の第２の実施形態に係るＮＡＮＤ型フラッシュメモリのメモリ領域の構成例を示す図。 イレーズ動作の処理手順を示すフローチャート。 第１変形例に係るイレーズ動作の処理手順を示すフローチャート。 第２変形例に係るＳＤ^ＴＭメモリカードの概略の構成を示す図。

符号の説明

１…ＳＤ^ＴＭメモリカード
２…ライトプロテクトスイッチ
３…イレーズスイッチ
４…接点部
５…ホスト装置
６…ＮＡＮＤ型フラッシュメモリ
７…コントローラ

Claims (5)

1. データの書き込みが可能なデータ書き込み領域が設けられた半導体メモリ部と、
   外部装置に着脱自在に接続される接点部と、
   ユーザにより操作可能な操作部と、
   前記操作部の操作に基づき、前記データ書き込み領域全体、若しくは前記データ書き込み領域中における所定の領域全体に対して、消去若しくは所定のデータの書き込みの制御を行う制御部と、
   を備えたことを特徴とする半導体メモリ装置。
2. 前記操作部は、前記半導体メモリ装置の外表面上に設けられた移動可能な可動部材により構成されたスイッチであることを特徴とする請求項１に記載の半導体メモリ装置。
3. 前記操作部は、ライトプロテクトの機能を持つライトプロテクトスイッチと２者択一で操作可能としたスイッチであることを特徴とする請求項１に記載の半導体メモリ装置。
4. 前記制御部は、前記操作部の操作に基づき、消去若しくは所定のデータの書き込みの制御を行う場合、前記データ書き込み領域中に前記所定の領域が形成されている場合には、前記所定の領域全体に対して行い、前記データ書き込み領域中に前記所定の領域が形成されていない場合には、前記データ書き込み領域全体に対して行うことを特徴とする請求項１から３の何れかの請求項に記載の半導体メモリ装置。
5. 前記半導体メモリ部は、ＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１から４の何れかの請求項に記載の不揮発性半導体メモリ装置。

Images