TWI506424B - 可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置 - Google Patents

可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置 Download PDF

Info

Publication number
TWI506424B
TWI506424B TW103100405A TW103100405A TWI506424B TW I506424 B TWI506424 B TW I506424B TW 103100405 A TW103100405 A TW 103100405A TW 103100405 A TW103100405 A TW 103100405A TW I506424 B TWI506424 B TW I506424B
Authority
TW
Taiwan
Prior art keywords
memory device
host
background operation
register
automatic background
Prior art date
Application number
TW103100405A
Other languages
English (en)
Other versions
TW201439759A (zh
Inventor
Francesco Falanga
Danilo Caraccio
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201439759A publication Critical patent/TW201439759A/zh
Application granted granted Critical
Publication of TWI506424B publication Critical patent/TWI506424B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Software Systems (AREA)

Description

可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置
本實施例一般而言係關於記憶體且一特定實施例係關於一記憶體裝置中自動背景操作的主機控制之啟用。
記憶體裝置通常經提供作為電腦或其他電子裝置中之內部半導體積體電路。存在諸多不同類型之記憶體，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)及非揮發性(例如，快閃)記憶體。
快閃記憶體裝置已發展成用於一寬廣範圍之電子應用之非揮發性記憶體之一普遍來源。快閃記憶體裝置通常使用允許高記憶體密度、高可靠性及低電力消耗之一單電晶體記憶體單元。透過一電荷儲存結構(諸如浮動閘極、捕獲層)之程式化或其他物理現象，單元之臨限電壓之改變判定每一單元之資料狀態。快閃記憶體之常見用途包含個人電腦、個人數位助理(PDA)、數位相機、數位媒體播放器、數位記錄器、遊戲機、電器、車輛、無線裝置、蜂巢式電話及可抽換記憶體模組。
除執行存取操作(諸如讀取及寫入)之外，一非揮發性記憶體裝置亦執行背景操作。舉例而言，記憶體裝置可藉由在記憶體裝置之記憶體陣列內四處移動資料來執行一耗損均衡操作。另一背景操作可係移 除過時資料以便空出將經抹除且重新使用之記憶體區塊之一內務操作。此等操作通常在不通知主機之情況下在背景中執行且在某些實施例中藉由記憶體裝置自動執行(例如，在主機未命令之情況下起始)。
當在不通知主機之情況下藉由記憶體裝置執行此等背景操作時可發生一問題。主機可藉由將一存取命令發送至記憶體裝置或關斷該記憶體裝置之電源來中斷背景操作。此可導致丟失或毀壞之資料且可需要記憶體裝置重新開始背景操作，因此導致效能之一損失。
101‧‧‧NAND架構記憶體陣列/記憶體陣列
104‧‧‧串聯串
105‧‧‧串聯串
106‧‧‧源極線
112‧‧‧汲極選擇閘極
113‧‧‧汲極選擇閘極
116‧‧‧源極選擇閘極
117‧‧‧源極選擇閘極
118‧‧‧源極選擇閘極控制線
200‧‧‧記憶體裝置
201‧‧‧記憶體裝置控制器/控制器
210‧‧‧外部主機/主機
220‧‧‧系統
230‧‧‧陣列/記憶體陣列
260‧‧‧主機介面電路/主機介面
262‧‧‧命令及資料匯流排
270‧‧‧控制電路
275‧‧‧記憶體介面電路/記憶體介面
290‧‧‧記憶體裝置暫存器/暫存器
400‧‧‧主機
401‧‧‧記憶體裝置
410‧‧‧狀態暫存器
411‧‧‧進行回應
420‧‧‧啟用暫存器
421‧‧‧應答
430‧‧‧時間週期值
431‧‧‧應答訊息
500‧‧‧命令1
501‧‧‧應答
510‧‧‧命令2
511‧‧‧應答
520‧‧‧命令3
524‧‧‧延時週期
525‧‧‧閒置狀態
530‧‧‧執行
BL_O‧‧‧奇數位元線/位元線
BL_E‧‧‧偶數位元線/位元線
SG(D)‧‧‧汲極選擇閘極控制線
SG(S)‧‧‧源極選擇閘極控制線
WL0-WL31‧‧‧存取線
圖1展示一NAND架構記憶體陣列之一部分之一項實施例之一示意圖。
圖2展示可併入使用用於自動背景操作的主機控制之啟用之一方法之一非揮發性記憶體裝置之一系統之一項實施例之一方塊圖。
圖3A及圖3B展示用於自動背景操作的主機控制之啟用之方法之實施例之流程圖。
圖4展示用於自動背景操作的主機控制之啟用之方法之一檢查及組態階段之一圖式。
圖5展示用於自動背景操作的主機控制之啟用之方法之一執行階段之一圖式。
在以下詳細說明中，參考形成其一部分且其中藉由圖解說明方式展示特定實施例之隨附圖式。在圖式中，貫穿數個視圖，相同之編號闡述實質上類似之組件。可利用其他實施例且可在不背離本發明之範疇之情況下做出結構、邏輯及電改變。因此，以下詳細說明不應視為具有一限制意義。
非揮發性記憶體可利用包含NOR及NAND之不同架構。架構設計源自用以讀取裝置之邏輯。在NOR架構中，一邏輯行之記憶體單元與 耦合至一資料線(諸如通常稱為位元線之彼等)之每一記憶體單元並聯耦合。在NAND架構中，一行之記憶體單元僅與耦合至一位元線之行之第一記憶體單元串聯耦合。
圖1圖解說明包括非揮發性記憶體單元串聯串之一NAND架構記憶體陣列101之一部分之一項實施例之一示意圖。此圖僅係出於作為用於一記憶體裝置中自動背景操作的主機控制之啟用之一方法圖解說明一典型記憶體陣列之目的且不限於所圖解說明之NAND架構。
記憶體陣列101包括配置於行(諸如串聯串104、105)中之一非揮發性記憶體單元陣列(例如，浮動閘極)。該等單元中之每一者在每一串聯串104、105中以汲極至源極耦合。橫跨多個串聯串104、105之一存取線(例如，字線)WL0至WL31耦合至一列中之每一記憶體單元之控制閘極以便加偏壓於列中之記憶體單元之控制閘極。資料線(諸如偶數/奇數位元線BL_E、BL_O)耦合至串聯串且最終耦合至感測電路及頁緩衝器，該等感測電路及頁緩衝器藉由感測一選定位元線上之電流或電壓而偵測及儲存每一單元之狀態。
記憶體單元之每一串聯串104、105藉由一源極選擇閘極116、117(例如，電晶體)耦合至一源極線(SL)106，且藉由一汲極選擇閘極112、113(例如，電晶體)耦合至一個別位元線BL_E、BL_O。源極選擇閘極116、117由耦合至其控制閘極之一源極選擇閘極控制線SG(S)118控制。汲極選擇閘極112、113由一汲極選擇閘極控制線SG(D)114控制。
在記憶體陣列之一典型先前技術程式化中，每一記憶體單元作為一單階層單元(SLC)或一多階層單元(MLC)個別地經程式化。一單元之臨限電壓(Vt )可用作儲存於單元中之資料之一指示。舉例而言，在一SLC記憶體裝置中，2.5V之一Vt 可指示一經程式化單元而-0.5V之一Vt 可指示一經抹除單元。在一MLC記憶體裝置中，多個Vt 範圍可 藉由將一位元型樣指派給一特定Vt 範圍而各自指示一不同狀態。
圖2圖解說明可包含諸如圖1中所圖解說明之一記憶體陣列架構之一記憶體裝置200之一功能方塊圖。記憶體裝置200耦合至充當某一類型之控制器之一外部主機210。主機210可經組態以經由連接主機210與記憶體裝置200之一命令及資料匯流排262與記憶體裝置200執行傳遞命令(例如，寫入、讀取)、控制信號及資料。記憶體裝置200及主機210形成一系統220之部分。
記憶體裝置200包含記憶體單元(例如，NAND架構非揮發性記憶體單元)之一或多個陣列230。記憶體陣列230配置成字線列及位元線行之記憶體庫。在一項實施例中，記憶體陣列230之行包括記憶體單元之串聯串。此一陣列之一部分之一項實例圖解說明於圖1中。
主機介面電路260提供記憶體裝置200與主機210之間的一介面。主機介面電路260可包含諸如緩衝器及暫存器之電路。
耦合至主機介面260之控制電路270回應於來自主機210之控制信號而操作。此等信號用以控制記憶體陣列230之操作，包含資料感測(例如，讀取)、資料寫入(例如，程式化)及抹除操作。控制電路270可係一狀態機、一排序器或經組態以控制記憶體控制信號之產生之某一其他類型之控制電路。在一項實施例中，控制電路270經組態以控制用於背景操作的主機控制之啟用之方法之執行。
耦合於控制電路270與記憶體陣列230之間的記憶體介面電路275提供控制電路270與記憶體陣列230之間的雙向資料通信。記憶體介面電路275可包含寫入電路、讀取電路、解碼器及緩衝器。
耦合至主機介面260及控制電路270之記憶體裝置暫存器290可係控制電路270之一部分或與控制電路270分離。暫存器290如隨後所闡述可用以儲存用於背景操作的主機控制之啟用之方法之操作之控制資料。在一項實施例中，控制電路270按照經由命令及資料匯流排262來 自主機210之控制信號之引導而控制寫入至記憶體裝置暫存器290及自記憶體裝置暫存器290讀取，如隨後所闡述。在另一實施例中，主機210可在無控制電路270介入之情況下直接寫入至暫存器290及自暫存器290直接讀取。
在一項實施例中，主機介面260、控制電路270、記憶體介面275、記憶體裝置暫存器290係記憶體裝置控制器201之部分。控制器201之替代實施例可包含僅一子組此等區塊或額外記憶體裝置電路。
主機可使用記憶體裝置中之暫存器來判定記憶體裝置(例如，狀態暫存器)之狀態及能力、啟用/停用記憶體裝置(例如，啟用暫存器)之自動背景操作及/或設定在記憶體裝置可自動執行(例如，進行)或啟用自動背景操作(例如，時間暫存器)之前之一最小時間週期。暫存器可包含用於啟用不同背景操作(例如，允許不同自動背景操作之選擇性啟用)之不同暫存器或一個暫存器中之不同暫存器位元。記憶體裝置之自動背景操作可係在記憶體裝置中執行之不需要主機起始之任何背景操作。舉例而言，此等背景操作可包含耗損均衡、壞或舊資料之收集、未使用之記憶體區塊抹除及/或其他記憶體內務操作。
在操作中，記憶體裝置暫存器可設定為用以指示記憶體裝置不支援自動背景操作的主機控制之啟用之一第一狀態(例如，邏輯0)及用以指示記憶體裝置支援自動背景操作的主機控制之啟用之一第二狀態(例如，邏輯1)。若主機讀取指示記憶體裝置不支援自動背景操作之啟用之狀態，則此可指示隨後所闡述之暫存器(例如，啟用、時間)未經啟動或不存在。若主機讀取指示記憶體裝置支援自動背景操作之啟用之狀態，則此可指示隨後所闡述之暫存器亦經啟動及/或存在。
在一項實施例中，記憶體裝置暫存器係在被使用之前經程式化之一唯讀暫存器。舉例而言，當記憶體裝置經製造時，一特定記憶體裝置之記憶體裝置暫存器可經程式化為支援自動背景操作之啟用。在 一替代實施例中，狀態暫存器可取決於系統之應用在於製造之後一時間處經程式化。
若主機判定記憶體裝置支援自動背景操作之啟用，則主機可將控制資料寫入至一特定記憶體裝置暫存器(例如，啟用暫存器)以啟用/停用記憶體裝置之自動背景操作。舉例而言，主機可將用以向記憶體裝置指示記憶體裝置被允許起始自動背景操作之一第一狀態(例如，邏輯0)寫入至啟用暫存器。在此一實施例中，記憶體裝置可在任何主機閒置時間期間及/或在由主機起始之讀取/寫入操作及/或其他操作之執行期間自動執行背景操作。
主機可將用以向記憶體裝置指示主機將週期性地啟用背景操作之一第二狀態(例如，邏輯1)寫入至啟用暫存器。此向記憶體裝置指示不自動執行背景操作。在此一組態中，僅主機將起始背景操作。
在一項實施例中，啟用暫存器係一寫入/讀取暫存器。此不僅允許主機寫入至暫存器而且允許主機稍後讀取該暫存器以判定其是否已由記憶體裝置控制器重設或寫入。
主機亦可寫入至特定控制暫存器(例如，時間暫存器)以便設定一特定時間週期，該特定時間週期向記憶體裝置(例如，控制器)指示在完成由最後所接收之主機命令所命令之操作之後在自動執行(例如，起始及/或進行)或啟用自動背景操作之前等待之最小時間週期。記憶體裝置亦可決定不考量由主機設定之此時間週期且在無對效能之任何影響之情況下在執行新到達主機命令之前開始其背景活動。時間暫存器可寫入/讀取暫存器以使得(舉例而言)主機可使一個時間暫存器載入有記憶體裝置應在完成由最後所接收之主機命令所命令之操作之後在自動執行或啟用自動背景操作之前等待之一實際時間週期值。一第二時間暫存器可載入有實際時間週期值之量測單位(例如，μs、ms、s)。記憶體控制器可接著以組合方式使用兩個時間暫存器以判定在自 動執行或啟用自動背景操作之前將等待多久。在一替代實施例中，僅使用一個時間週期暫存器且假設其具有一固定量測單位(例如，μs、ms或s)。
在另一替代實施例中，記憶體裝置可不具有一時間暫存器。在此一實施例中，記憶體裝置可具有另一特定暫存器(例如，開始暫存器)。若自動背景操作之主機啟用由記憶體裝置支援，則主機可在每當其期望開始(例如，起始)背景操作時將控制料(例如，開始資料)寫入至開始暫存器。此資料可在背景操作已開始執行之後由記憶體控制器自動清除。
在另一替代實施例中，記憶體裝置可具有時間暫存器及開始暫存器兩者。在此一實施例中，代替在完成由主機命令之最後操作之後在自動執行背景操作之前等待時間暫存器中之時間週期，記憶體裝置將在自主機接收開始資料之後在自動執行背景操作之前等待時間暫存器中之時間週期。
在另一替代實施例中，記憶體裝置可回應於來自主機之一顯式命令而執行自動背景操作亦同時具有在無來自主機之一顯式命令之情況下自動執行自動背景操作之能力。在另一實施例中，代替判定何時開始執行自動背景操作，時間暫存器可用以判定何時啟用自動背景操作。
圖3A及圖3B圖解說明用於一記憶體裝置中自動背景操作的主機啟用之方法之實施例之流程圖。圖3A圖解說明由主機執行之一方法之一流程圖。圖3B圖解說明由記憶體裝置執行之一方法之一流程圖。
如圖3A中所圖解說明，主機首先判定記憶體裝置是否支援自動背景操作301的主機控制之啟用。如先前所闡述，此可藉由讀取記憶體裝置之一暫存器來完成。若記憶體裝置支援自動背景操作的主機控 制之啟用，則主機可接著啟用自動背景操作303。此可藉由將控制資料寫入至記憶體裝置之另一暫存器來完成。若記憶體裝置具有時間週期值之一或多個控制暫存器，則在一項實施例中主機可將時間週期值連同時間週期值之量測單位值一起傳輸至記憶體裝置305。在另一實施例中，主機可在主機完成發送其他命令且希望記憶體裝置開始開始背景操作時將一開始命令305傳輸至記憶體裝置。
如圖3B中所圖解說明，記憶體裝置自主機310接收命令。記憶體裝置接著判定任何更多命令是否已經接收或記憶體裝置是否正經歷在其期間無命令自主機接收之一閒置時間311。若接收到另一命令310，則記憶體裝置執行命令且再次檢查閒置時間311。若記憶體裝置經歷閒置時間311，則其在自動執行背景操作315之前等待儲存於時間暫存器中之時間週期期滿313。
在另一實施例中，記憶體裝置將能夠在與接收主機讀取/寫入命令之相同時間處執行一自動背景操作。此可在不影響讀取/寫入操作之執行之情況下完成。此一記憶體裝置將不考量在完成主機命令之後的任何最小閒置時間但可甚至在讀取/寫入完成之前起始自動背景操作。
若記憶體裝置不支援時間週期值暫存器(例如，其不存在或未經啟動)，則記憶體裝置可判定最後所接收命令是否係一開始命令313。接收此命令向記憶體裝置指示開始背景操作。
圖4及圖5圖解說明作為用於記憶體裝置中自動背景操作的主機啟用之方法之部分之主機400與記憶體裝置401之間的互動之操作之實例。此等圖式僅係出於圖解說明之目的，因為主機與記憶體裝置之間的互動可不同地發生。
圖4圖解說明主機400與記憶體裝置401之間的操作之一檢查及組態階段。主機400讀取記憶體裝置401之狀態暫存器410以判定記憶體 裝置401是否支援自動背景操作的主機控制之啟用。若記憶體裝置401支援此特徵，則記憶體裝置用指示支援此特徵之暫存器資料進行回應411。
若支援特徵，則主機400可接著將控制資料寫入至啟用暫存器420以組態此特徵。記憶體裝置401可接著應答421特徵已經啟動。
一旦自動背景操作已經啟用，主機400便可將儲存於時間暫存器中之一時間週期值430傳輸至記憶體裝置401。如先前所論述，此可係記憶體裝置401應在自動執行背景操作之前等待之最小時間週期。記憶體裝置可接著用一應答訊息431應答此時間週期之接收及設定。
圖5圖解說明作為記憶體裝置401支援自動背景操作的主機控制之啟用之一結果之主機400與記憶體裝置401之間的操作之一執行階段。此操作階段假設，主機400已判定記憶體裝置401支援自動背景操作的主機控制之啟用且記憶體裝置已經經組態以啟用此特徵。舉例而言，圖4之方法可能已經發生。
主機400可將COMMAND1(例如，讀取或寫入命令)500傳輸至記憶體裝置401。記憶體裝置401執行所接收之COMMAND1且在完成後旋即將一應答501傳輸至主機400。舉例而言，記憶體裝置401可在所命令操作已完成時將一完成訊息傳輸至主機400。
主機400可將另一命令COMMAND2(例如，讀取或寫入)510傳輸至記憶體裝置401。記憶體裝置401執行所接收COMMAND2且在完成後旋即將一應答511傳輸至主機400。舉例而言，記憶體裝置401可在所命令之操作已完成時將一完成訊息傳輸至主機400。
可接著在主機400中存在其中主機400不將命令傳輸至記憶體裝置401之一延時週期524。由於已經向記憶體裝置401指示在一特定時間週期(例如，時間週期值)內不自動執行背景操作，因此記憶體裝置401在此時間週期內處於一閒置狀態525。在時間週期已期滿之後，記 憶體裝置可自動執行530背景操作(例如，內務操作)。執行自動背景操作直至其已完成、記憶體裝置損耗電力為止或直至自主機接收中斷背景操作之另一命令為止。舉例而言，主機400可將另一命令3 520傳輸至記憶體裝置401。此一命令將致使記憶體裝置401暫停背景操作之執行以便維護中斷。
在其中不使用一時間暫存器之一替代實施例中，主機400可將一開始命令傳輸至記憶體裝置401。記憶體裝置401將保持在閒置狀態中直至接收開始命令為止。在接收到開始命令之後，記憶體裝置401旋即將開始背景操作。
總結
總而言之，用於一記憶體裝置中自動背景操作的主機控制之啟用之方法之一或多個實施例可提供背景操作之多個可靠執行，此乃因主機現在知悉記憶體裝置何時在執行內務任務。由於主機啟用特徵且通知記憶體裝置何時其可自動執行背景操作，因此主機可知道用一命令中斷記憶體裝置之最佳時間。另外，主機將知道何時不關斷記憶體裝置之電源而執行背景操作。
雖然本文中已圖解說明及闡述特定實施例，但熟習此項技術者將瞭解，任何經計算以達成相同目的之配置皆可替代所展示之特定實施例。熟習此項技術者將明瞭本發明之諸多修改。因此，本申請案意欲涵蓋本發明之任何修改或變化。

Claims (18)

  1. 一種用於一記憶體裝置中一自動背景操作的主機控制之啟用之方法，該方法包括：使用該主機判定該記憶體裝置是否支援該自動背景操作的主機控制之啟用；及回應該主機判定該記憶體裝置支援該自動背景操作的主機控制之啟用而使用該主機以組態該記憶體裝置執行在該記憶體裝置中的該自動背景操作。
  2. 如請求項1之方法，且其進一步包括將一時間週期值寫入至該記憶體裝置之一暫存器。
  3. 如請求項2之方法，其中該時間週期係該記憶體裝置應在啟用該自動背景操作之前等待之一時間。
  4. 如請求項2之方法，其中該時間週期係該記憶體裝置應在自動執行該背景操作之前等待之一時間。
  5. 如請求項1之方法，且其進一步包括：該主機將一時間週期值寫入至該記憶體裝置之一第一暫存器；及該主機將該時間週期值之一量測單位值寫入至該記憶體裝置之一第二暫存器。
  6. 如請求項5之方法，其中該主機寫入包括該主機在無該記憶體裝置之一控制器之介入之情況下直接寫入至該第一暫存器。
  7. 如請求項5之方法，其中該主機寫入包括該主機在該記憶體裝置之一控制器之介入之情況下寫入至該第一暫存器。
  8. 如請求項1之方法，且其進一步包括將一開始命令傳輸至該記憶體裝置，該開始命令經組態以向該記憶體裝置指示開始該自動 背景操作。
  9. 如請求項1之方法，其中使用該主機判定該記憶體裝置是否支援該自動背景操作的主機控制之啟用包括該主機讀取該記憶體裝置之一暫存器。
  10. 如請求項9之方法，其中該主機自該暫存器讀取一第一狀態指示該記憶體裝置支援該自動背景操作的主機控制之啟用且該主機自該暫存器讀取一第二狀態指示該記憶體裝置不支援該自動背景操作的主機控制之啟用。
  11. 如請求項1之方法，其中啟用該自動背景操作包括該主機將控制資料傳輸至該記憶體裝置。
  12. 如請求項1之方法，其中使用該主機以組態該記憶體裝置執行在該記憶體裝置中的該自動背景操作包括該主機將控制資料寫入至該記憶體裝置之一暫存器。
  13. 一種記憶體裝置，其包括：一記憶體單元陣列；一暫存器，其經組態以自一主機接收控制資料，該主機指示該記憶體裝置是否被允許執行一自動背景操作；及一控制器，其耦合至該暫存器及該記憶體單元陣列，該控制器經組態以在該控制資料指示該記憶體裝置被允許執行該自動背景操作時啟用該自動背景操作，且在該控制資料指示該記憶體裝置不被允許執行該自動背景操作時不啟用該自動背景操作。
  14. 如請求項13之記憶體裝置，其中該暫存器係該控制器之部分。
  15. 如請求項13之記憶體裝置，其中該暫存器與該控制器分離。
  16. 如請求項13之記憶體裝置，進一步包括另一暫存器，其經組態以儲存指示該記憶體裝置是否支援該自動背景操作的主機控制 之啟用之資料。
  17. 如請求項16之記憶體裝置，且其進一步包括一時間暫存器，該時間暫存器經組態以儲存指示一時間週期之一時間週期值，其中該控制器經組態以在一最後主機命令之操作完成之後回應於該時間週期期滿而自動執行該背景操作。
  18. 如請求項17之記憶體裝置，其中經組態以儲存該時間週期值之該時間暫存器係一第一時間暫存器且該記憶體裝置進一步包括經組態以儲存與該時間週期值相關聯之一量測單位值之一第二時間暫存器。
TW103100405A 2013-01-11 2014-01-06 可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置 TWI506424B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/739,453 US9329990B2 (en) 2013-01-11 2013-01-11 Host controlled enablement of automatic background operations in a memory device

Publications (2)

Publication Number Publication Date
TW201439759A TW201439759A (zh) 2014-10-16
TWI506424B true TWI506424B (zh) 2015-11-01

Family

ID=51166167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100405A TWI506424B (zh) 2013-01-11 2014-01-06 可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置

Country Status (7)

Country Link
US (5) US9329990B2 (zh)
EP (1) EP2943887B1 (zh)
JP (1) JP6055113B2 (zh)
KR (1) KR101674338B1 (zh)
CN (1) CN104919438B (zh)
TW (1) TWI506424B (zh)
WO (1) WO2014110111A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204073A (ja) * 2014-04-16 2015-11-16 キヤノン株式会社 情報処理装置、情報処理端末、情報処理方法およびプログラム
US9977603B2 (en) 2016-05-02 2018-05-22 Micron Technology, Inc. Memory devices for detecting known initial states and related methods and electronic systems
US10884656B2 (en) * 2017-06-16 2021-01-05 Microsoft Technology Licensing, Llc Performing background functions using logic integrated with a memory
US10521375B2 (en) 2017-06-22 2019-12-31 Macronix International Co., Ltd. Controller for a memory system
KR102505920B1 (ko) * 2018-02-01 2023-03-06 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
TWI688863B (zh) * 2018-11-06 2020-03-21 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
KR102686435B1 (ko) 2019-06-28 2024-07-19 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 저장 방법
US11152054B2 (en) * 2019-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for performing background operations in memory using sensing circuitry
US11194489B2 (en) 2020-04-27 2021-12-07 Western Digital Technologies, Inc. Zone-based device with control level selected by the host
CN117270790A (zh) 2020-04-30 2023-12-22 伊姆西Ip控股有限责任公司 用于处理数据的方法、电子设备和计算机程序产品
JP7512136B2 (ja) 2020-09-10 2024-07-08 キオクシア株式会社 メモリシステム及び情報処理システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080082803A1 (en) * 2005-06-15 2008-04-03 Seiko Epson Corporation Saving/Restoring Task State Data From/To Device Controller Host Interface Upon Command From Host Processor To Handle Task Interruptions
CN101901041A (zh) * 2009-05-26 2010-12-01 C·维拉 用于控制功率损耗的方法和设备
CN101978360A (zh) * 2008-03-19 2011-02-16 株式会社东芝 存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法
US20110258372A1 (en) * 2009-07-29 2011-10-20 Panasonic Corporation Memory device, host device, and memory system
TW201227506A (en) * 2010-12-30 2012-07-01 Sandisk Technologies Inc Controller and method for performing background operations

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453370B1 (en) * 1998-11-16 2002-09-17 Infineion Technologies Ag Using of bank tag registers to avoid a background operation collision in memory systems
US6618314B1 (en) * 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US7945914B2 (en) 2003-12-10 2011-05-17 X1 Technologies, Inc. Methods and systems for performing operations in response to detecting a computer idle condition
US20060184719A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct data file storage implementation techniques in flash memories
US7877539B2 (en) * 2005-02-16 2011-01-25 Sandisk Corporation Direct data file storage in flash memories
US7564721B2 (en) * 2006-05-25 2009-07-21 Micron Technology, Inc. Method and apparatus for improving storage performance using a background erase
US20080294813A1 (en) 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory
US20080294814A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Flash Memory System with Management of Housekeeping Operations
US8504784B2 (en) 2007-06-27 2013-08-06 Sandisk Technologies Inc. Scheduling methods of phased garbage collection and housekeeping operations in a flash memory system
US7904673B2 (en) * 2007-11-20 2011-03-08 Seagate Technology Llc Data storage device with histogram of idle time and scheduling of background and foreground jobs
US8185903B2 (en) 2007-12-13 2012-05-22 International Business Machines Corporation Managing system resources
JP2010123055A (ja) * 2008-11-21 2010-06-03 Fujitsu Ltd データ移行プログラム，データ移行方法及びデータ移行装置
US20100287217A1 (en) * 2009-04-08 2010-11-11 Google Inc. Host control of background garbage collection in a data storage device
US8886976B2 (en) 2011-04-11 2014-11-11 Microsoft Corporation Management of background tasks
JP5481453B2 (ja) * 2011-09-21 2014-04-23 株式会社東芝 メモリデバイス
JP2015507798A (ja) * 2011-12-29 2015-03-12 メモリー テクノロジーズ リミティド ライアビリティ カンパニー メモリ・モジュールにおいてデータ・エンティティを消去するための方法
US9773014B2 (en) * 2014-06-03 2017-09-26 Samsung Electronics Co., Ltd. Heterogeneous distributed file system using different types of storage mediums

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080082803A1 (en) * 2005-06-15 2008-04-03 Seiko Epson Corporation Saving/Restoring Task State Data From/To Device Controller Host Interface Upon Command From Host Processor To Handle Task Interruptions
CN101978360A (zh) * 2008-03-19 2011-02-16 株式会社东芝 存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法
CN101901041A (zh) * 2009-05-26 2010-12-01 C·维拉 用于控制功率损耗的方法和设备
US20110258372A1 (en) * 2009-07-29 2011-10-20 Panasonic Corporation Memory device, host device, and memory system
TW201227506A (en) * 2010-12-30 2012-07-01 Sandisk Technologies Inc Controller and method for performing background operations

Also Published As

Publication number Publication date
EP2943887A4 (en) 2016-11-16
JP2016507095A (ja) 2016-03-07
US12032827B2 (en) 2024-07-09
EP2943887A1 (en) 2015-11-18
US20160231932A1 (en) 2016-08-11
US20190220192A1 (en) 2019-07-18
CN104919438A (zh) 2015-09-16
KR101674338B1 (ko) 2016-11-08
JP6055113B2 (ja) 2016-12-27
US20240311012A1 (en) 2024-09-19
US10282102B2 (en) 2019-05-07
US20140201473A1 (en) 2014-07-17
KR20150095854A (ko) 2015-08-21
US20220197504A1 (en) 2022-06-23
US9329990B2 (en) 2016-05-03
CN104919438B (zh) 2017-05-31
EP2943887B1 (en) 2019-10-30
WO2014110111A1 (en) 2014-07-17
US11275508B2 (en) 2022-03-15
TW201439759A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
TWI506424B (zh) 可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置
KR102508868B1 (ko) 플래시 메모리에 대한 리프레시 관리
KR102198436B1 (ko) 비휘발성 메모리의 리텐션 로직
JP7514658B2 (ja) メモリシステム及びその動作方法
US11656777B2 (en) Memory system and operating method thereof
US11630726B2 (en) Memory system and operating method thereof
TWI524354B (zh) 資料路徑完整性驗證
US20120155171A1 (en) Memory system
TW201631586A (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
CN112652346A (zh) 存储装置和控制存储装置的方法
CN113555052B (zh) 半导体存储装置
US20240062827A1 (en) Low stress refresh erase in a memory device
US20240118839A1 (en) Memory system and operating method of memory system