CN104919438A - 存储器装置中的自动后台操作的主机控制的启用 - Google Patents
存储器装置中的自动后台操作的主机控制的启用 Download PDFInfo
- Publication number
- CN104919438A CN104919438A CN201480004513.8A CN201480004513A CN104919438A CN 104919438 A CN104919438 A CN 104919438A CN 201480004513 A CN201480004513 A CN 201480004513A CN 104919438 A CN104919438 A CN 104919438A
- Authority
- CN
- China
- Prior art keywords
- storage arrangement
- register
- autobackground
- main frame
- enabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Software Systems (AREA)
Abstract
耦合到存储器装置的主机经配置以读取所述存储器装置的状态寄存器以确定所述存储器装置是否支持自动后台操作的主机控制的启用。所述存储器装置关于所述存储器装置是否支持自动后台操作的主机控制的启用而对所述主机做出响应。如果所述存储器装置支持此特征,那么所述主机可启用所述自动后台操作。所述主机可接着在所述存储器装置中设置指示所述存储器装置可何时自动执行所述后台操作的时间周期。
Description
技术领域
本实施例一般来说涉及存储器,且特定实施例涉及存储器装置中的自动后台操作的主机控制的启用。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器,包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及非易失性(例如,快闪)存储器。
快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如浮动栅极、陷获层或其它物理现象)的编程,单元的阈值电压的改变确定每一单元的数据状态。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数字相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、蜂窝式电话及可装卸存储器模块。
除执行存取操作(例如读取及写入)之外,非易失性存储器装置还执行后台操作。举例来说,存储器装置可通过在存储器装置的存储器阵列内四处移动数据来执行耗损均衡操作。另一后台操作可为移除过时数据以便空出待擦除且重新使用的存储器块的内务操作。这些操作通常在主机不知晓的情况下在后台中执行,且在一些实施例中由存储器装置自动执行(例如,在主机未命令的情况下起始)。
当这些后台操作在主机不知晓的情况下由存储器装置执行时,可发生问题。主机可通过将存取命令发送到存储器装置或关断到存储器装置的电力而中断后台操作。此可导致丢失或毁坏的数据且可能需要存储器装置重新启动后台操作,因此导致性能的损失。
附图说明
图1展示NAND架构存储器阵列的一部分的一个实施例的示意图。
图2展示可并入使用用于自动后台操作的主机控制的启用的方法的非易失性存储器装置的系统的一个实施例的框图。
图3A及3B展示用于自动后台操作的主机控制的启用的方法的实施例的流程图。
图4展示用于自动后台操作的主机控制的启用的方法的检查及配置阶段的图式。
图5展示用于自动后台操作的主机控制的启用的方法的实施阶段的图式。
具体实施方式
在以下详细说明中,参考形成特定实施例的一部分且其中通过图解说明方式展示特定实施例的所附图式。在图式中,遍及数个视图,相同的编号描述实质上类似的组件。可利用其它实施例且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此,以下详细说明不应视为具有限制意义。
非易失性存储器可利用包含NOR及NAND的不同架构。架构设计源自于用以读取装置的逻辑。在NOR架构中,一逻辑列的存储器单元与耦合到数据线(例如通常称为位线的那些数据线)的每一存储器单元并联耦合。在NAND架构中,一列存储器单元仅与耦合到位线的列的第一存储器单元串联耦合。
图1图解说明包括非易失性存储器单元串联串的NAND架构存储器阵列101的一部分的一个实施例的示意图。此图仅出于作为用于存储器装置中的自动后台操作的主机控制的启用的方法图解说明典型存储器阵列的目的,且不限于所图解说明的NAND架构。
存储器阵列101包括布置成若干列(例如串联串104、105)的非易失性存储器单元阵列(例如,浮动栅极)。所述单元中的每一者在每一串联串104、105中漏极到源极地耦合。横跨多个串联串104、105的存取线(例如,字线)WL0到WL31耦合到一行中的每一存储器单元的控制栅极以便偏置所述行中的所述存储器单元的所述控制栅极。数据线(例如偶数/奇数位线BL_E、BL_O)耦合到串联串且最终耦合到感测电路及页缓冲器,所述感测电路及页缓冲器通过感测选定位线上的电流或电压而检测及存储每一单元的状态。
存储器单元的每一串联串104、105通过源极选择栅极116、117(例如,晶体管)耦合到源极线106,且通过漏极选择栅极112、113(例如,晶体管)耦合到个别位线BL_E、BL_O。源极选择栅极116、117由耦合到其控制栅极的源极选择栅极控制线SG(S)118控制。漏极选择栅极112、113由漏极选择栅极控制线SG(D)114控制。
在存储器阵列的典型现有技术编程中,将每一存储器单元作为单电平单元(SLC)或多电平单元(MLC)个别地编程。单元的阈值电压(Vt)可用作存储于单元中的数据的指示。举例来说,在SLC存储器装置中,2.5V的Vt可指示经编程单元而-0.5V的Vt可指示经擦除单元。在MLC存储器装置中,多个Vt范围可通过将位样式指派给特定Vt范围而各自指示不同状态。
图2图解说明可包含例如图1中所图解说明的存储器阵列架构的存储器装置200的功能框图。存储器装置200耦合到充当某一类型的控制器的外部主机210。主机210可经配置以经由连接主机210和存储器装置200的命令与数据总线262而与存储器装置200进行命令(例如,写入、读取)、控制信号及数据传递。存储器装置200及主机210形成系统220的部分。
存储器装置200包含存储器单元(例如,NAND架构非易失性存储器单元)的一或多个阵列230。存储器阵列230布置成字线行及位线列的存储体(bank)。在一个实施例中,存储器阵列230的列包括存储器单元的串联串。此阵列的一部分的一个实例图解说明于图1中。
主机接口电路260提供存储器装置200与主机210之间的接口。主机接口电路260可包含例如缓冲器及寄存器的电路。
耦合到主机接口260的控制电路270响应于来自主机210的控制信号而操作。这些信号用以控制存储器阵列230的操作,包含数据感测(例如,读取)、数据写入(例如,编程)及擦除操作。控制电路270可为状态机、排序器或经配置以控制存储器控制信号的产生的某一其它类型的控制电路。在一个实施例中,控制电路270经配置以控制用于后台操作的主机控制的启用的方法的实施。
耦合于控制电路270与存储器阵列230之间的存储器接口电路275提供控制电路270与存储器阵列230之间的双向数据通信。存储器接口电路275可包含写入电路、读取电路、解码器及缓冲器。
耦合到主机接口260及控制电路270的存储器装置寄存器290可为控制电路270的一部分或与控制电路270分离。如随后所描述,寄存器290可用以存储用于后台操作的主机控制的启用的方法的操作的控制数据。在一个实施例中,控制电路270按照经由命令与数据总线262来自主机210的控制信号的引导而控制向存储器装置寄存器290写入及从存储器装置寄存器290读取,如随后所描述。在另一实施例中,主机210可在无控制电路270介入的情况下直接向寄存器290写入及直接从寄存器290读取。
在一个实施例中,主机接口260、控制电路270、存储器接口275及存储器装置寄存器290为存储器装置控制器201的部分。控制器201的替代实施例可仅包含这些块的子组或额外存储器装置电路。
主机可使用存储器装置中的寄存器来确定存储器装置的状态及能力(例如,状态寄存器)、启用/停用存储器装置的自动后台操作(例如,启用寄存器)及/或设置在存储器装置可自动执行(例如,实施)或启用自动后台操作之前的最小时间周期(例如,时间寄存器)。寄存器可包含用于启用不同后台操作(例如,允许不同自动后台操作的选择性启用)的不同寄存器或一个寄存器中的不同寄存器位。存储器装置的自动后台操作可为在存储器装置中执行的不需要主机起始的任何后台操作。举例来说,这些后台操作可包含耗损均衡、坏或旧数据的收集、未使用的存储器块擦除及/或其它存储器内务操作。
在操作中,存储器装置寄存器可设置为用以指示存储器装置不支持自动后台操作的主机控制的启用的第一状态(例如,逻辑0)及用以指示存储器装置支持自动后台操作的主机控制的启用的第二状态(例如,逻辑1)。如果主机读取到指示存储器装置不支持自动后台操作的启用的状态,那么此可指示随后所描述的寄存器(例如,启用、时间)未被激活或不存在。如果主机读取到指示存储器装置支持自动后台操作的启用的状态,那么此可指示随后所描述的寄存器也被激活及/或存在。
在一个实施例中,存储器装置寄存器为在被使用之前经编程的只读寄存器。举例来说,当制造存储器装置时,可将特定存储器装置的存储器装置寄存器编程为支持自动后台操作的启用。在替代实施例中,可取决于系统的应用而在制造之后的一时间将状态寄存器编程。
如果主机确定存储器装置支持自动后台操作的启用,那么主机可将控制数据写入到特定存储器装置寄存器(例如,启用寄存器)以启用/停用存储器装置的自动后台操作。举例来说,主机可将用以向存储器装置指示存储器装置被允许起始自动后台操作的第一状态(例如,逻辑0)写入到启用寄存器。在此实施例中,存储器装置可在任何主机空闲时间期间及/或在由主机起始的读取/写入操作及/或其它操作的实施期间自动执行后台操作。
主机可将用以向存储器装置指示主机将周期性地启用后台操作的第二状态(例如,逻辑1)写入到启用寄存器。此向存储器装置指示不自动执行后台操作。在此配置中,仅主机将起始后台操作。
在一个实施例中,启用寄存器为写入/读取寄存器。此不仅允许主机向寄存器写入而且允许主机稍后读取所述寄存器以确定其是否已由存储器装置控制器复位或写入。
主机还可向特定控制寄存器(例如,时间寄存器)写入以便设置特定时间周期,所述特定时间周期向存储器装置(例如,控制器)指示在完成由最后所接收的主机命令所命令的操作之后在自动执行(例如,起始及/或实施)或启用自动后台操作之前等待的最小时间周期。存储器装置还可决定不考虑由主机设置的此时间周期且在无对性能的任何影响的情况下在实施新到达主机命令之前启动其后台活动。时间寄存器可为写入/读取寄存器以使得(举例来说)主机可使一个时间寄存器加载有存储器装置应在完成由最后所接收的主机命令所命令的操作之后在自动执行或启用自动后台操作之前等待的实际时间周期值。第二时间寄存器可加载有实际时间周期值的度量单位(例如,μs、ms、s)。存储器控制器可接着以组合方式使用两个时间寄存器以确定在自动执行或启用自动后台操作之前将等待多久。在替代实施例中,仅使用一个时间周期寄存器且假设其具有固定度量单位(例如,μs、ms或s)。
在另一替代实施例中,存储器装置可能不具有时间寄存器。在此实施例中,存储器装置可具有另一特定寄存器(例如,启动寄存器)。如果自动后台操作的主机启用由存储器装置支持,那么主机可在每当其期望启动(例如,起始)后台操作时将控制数据(例如,启动数据)写入到启动寄存器。此数据可在后台操作已开始实施之后由存储器控制器自动清除。
在另一替代实施例中,存储器装置可能具有时间寄存器及启动寄存器两者。在此实施例中,代替在完成由主机命令的最后操作之后在自动执行后台操作之前等待时间寄存器中的时间周期,存储器装置将在从主机接收到启动数据之后在自动执行后台操作之前等待时间寄存器中的时间周期。
在另一替代实施例中,存储器装置可响应于来自主机的显式命令而执行自动后台操作还同时具有在无来自主机的显式命令的情况下自动执行自动后台操作的能力。在另一实施例中,时间寄存器可用以确定何时启用自动后台操作而不是何时开始执行自动后台操作。
图3A及3B图解说明用于存储器装置中的自动后台操作的主机启用的方法的实施例的流程图。图3A图解说明由主机实施的方法的流程图。图3B图解说明由存储器装置实施的方法的流程图。
如图3A中所图解说明,主机首先确定存储器装置是否支持自动后台操作的主机控制的启用301。如先前所描述,此可通过读取存储器装置的寄存器来实现。如果存储器装置支持自动后台操作的主机控制的启用,那么主机可接着启用自动后台操作303。此可通过将控制数据写入到存储器装置的另一寄存器来实现。如果存储器装置具有时间周期值一的或多个控制寄存器,那么在一个实施例中主机可将时间周期值连同时间周期值的度量单位值一起发射到存储器装置305。在另一实施例中,主机可在主机完成发送其它命令且希望存储器装置开始启动后台操作时将启动命令发射到存储器装置305。
如图3B中所图解说明,存储器装置从主机接收命令310。存储器装置接着确定任何更多命令是否已经接收或存储器装置是否正经历在其期间无命令从主机接收的空闲时间311。如果接收到另一命令310,那么存储器装置实施命令且再次检查空闲时间311。如果存储器装置正经历空闲时间311,那么其在自动执行后台操作315之前等待存储于时间寄存器中的时间周期到期313。
在另一实施例中,存储器装置将能够在与接收主机读取/写入命令的相同时间实施自动后台操作。此可在不影响读取/写入操作的执行的情况下实现。此存储器装置将不考虑在完成主机命令之后的任何最小空闲时间但可甚至在读取/写入完成之前起始自动后台操作。
如果存储器装置不支持时间周期值寄存器(例如,其不存在或未被激活),那么存储器装置可确定最后所接收命令是否为启动命令313。接收此命令向存储器装置指示启动后台操作。
图4及5图解说明作为用于存储器装置中的自动后台操作的主机启用的方法的部分的主机400与存储器装置401之间的交互的操作的实例。这些图式仅出于图解说明的目的,这是因为主机与存储器装置之间的交互可以不同方式发生。
图4图解说明主机400与存储器装置401之间的操作的检查及配置阶段。主机400读取存储器装置401的状态寄存器410以确定存储器装置401是否支持自动后台操作的主机控制的启用。如果存储器装置401支持此特征,那么存储器装置用指示支持此特征的寄存器数据做出响应411。
如果所述特征被支持,那么主机400可接着将控制数据写入到启用寄存器420以配置此特征。存储器装置401可接着确认421所述特征已被激活。
一旦自动后台操作已经启用,主机400便可将时间周期值430发射到存储器装置401以存储于时间寄存器中。如先前所论述,此可为存储器装置401应在自动执行后台操作之前等待的最小时间周期。存储器装置可接着用确认消息431确认此时间周期的接收及设置。
图5图解说明作为存储器装置401支持自动后台操作的主机控制的启用的结果的主机400与存储器装置401之间的操作的实施阶段。此操作阶段假设,主机400已确定存储器装置501支持自动后台操作的主机控制的启用且所述存储器装置已经配置以启用此特征。举例来说,图4的方法可能已经发生。
主机400可将COMMAND1(例如,读取或写入命令)500发射到存储器装置401。存储器装置401实施所接收的COMMAND1且在完成后即刻将确认501发射到主机400。举例来说,存储器装置401可在所命令的操作已完成时将完成消息发射到主机400。
主机400可将另一命令COMMAND2(例如,读取或写入)510发射到存储器装置401。存储器装置401实施所接收COMMAND2且在完成后即刻将确认511发射到主机400。举例来说,存储器装置401可在所命令的操作已完成时将完成消息发射到主机400。
可接着在主机400中存在其中主机400不将命令发射到存储器装置401的等待时间周期524。由于已指令存储器装置401在特定时间周期(例如,时间周期值)内不自动执行后台操作,因此存储器装置401在此时间周期内处于空闲状态525。在时间周期已到期之后,存储器装置可自动执行530后台操作(例如,内务操作)。执行自动后台操作直到其已完成、存储器装置失去电力为止或直到从主机接收到中断后台操作的另一命令为止。举例来说,主机400可将另一命令COMMAND3 520发射到存储器装置401。此命令将致使存储器装置401暂停后台操作的执行以便维护中断。
在其中不使用时间寄存器的替代实施例中,主机400可将启动命令发射到存储器装置401。存储器装置401将保持在空闲状态中直到接收到启动命令为止。在接收到启动命令后,存储器装置401将即刻启动后台操作。
总结
总而言之,用于存储器装置中的自动后台操作的主机控制的启用的方法的一或多个实施例可提供后台操作的多个可靠实施,这是因为主机现在知悉存储器装置何时在执行内务任务。由于主机启用特征且通知存储器装置何时其可自动执行后台操作,因此主机可知晓用命令中断存储器装置的最佳时间。另外,主机将知晓何时在执行后台操作时不关断存储器装置的电力。
虽然本文中已图解说明及描述特定实施例,但所属领域的技术人员将了解,经计算以达成相同目的的任何布置均可替代所展示的特定实施例。所属领域的技术人员将明了本发明的许多更改。因此,本申请案打算涵盖本发明的任何更改或变化。
Claims (18)
1.一种用于存储器装置中的自动后台操作的主机控制的启用的方法,所述方法包括:
确定所述存储器装置是否支持所述自动后台操作的主机控制的启用;及
至少部分地基于确定所述存储器装置支持所述自动后台操作的主机控制的启用而在所述存储器装置中启用所述自动后台操作。
2.根据权利要求1所述的方法,且其进一步包括将时间周期值写入到所述存储器装置的寄存器。
3.根据权利要求2所述的方法,其中所述时间周期为所述存储器装置应在启用所述自动后台操作之前等待的时间。
4.根据权利要求2所述的方法,其中所述时间周期为所述存储器装置应在自动执行所述后台操作之前等待的时间。
5.根据权利要求1所述的方法,且其进一步包括:
所述主机将时间周期值写入到所述存储器装置的第一寄存器;及
所述主机将所述时间周期值的度量单位值写入到所述存储器装置的第二寄存器。
6.根据权利要求5所述的方法,其中所述主机写入包括:所述主机在无所述存储器装置的控制器介入的情况下直接向所述第一寄存器写入。
7.根据权利要求5所述的方法,其中所述主机写入包括:所述主机在所述存储器装置的控制器介入的情况下向所述第一寄存器写入。
8.根据权利要求1所述的方法,且其进一步包括将启动命令发射到所述存储器装置,所述启动命令经配置以向所述存储器装置指示启动所述自动后台操作。
9.根据权利要求1所述的方法,其中确定所述存储器装置是否支持所述自动后台操作的主机控制的启用包括:所述主机读取所述存储器装置的寄存器。
10.根据权利要求9所述的方法,其中所述主机从所述寄存器读取第一状态指示所述存储器装置支持所述自动后台操作的主机控制的启用,且所述主机从所述寄存器读取第二状态指示所述存储器装置不支持所述自动后台操作的主机控制的启用。
11.根据权利要求1所述的方法,其中启用所述自动后台操作包括:所述主机将控制数据发射到所述存储器装置。
12.根据权利要求1所述的方法,其中启用所述自动后台操作包括:所述主机将控制数据写入到所述存储器装置的寄存器。
13.一种存储器装置,其包括:
存储器单元阵列;
寄存器,其经配置以存储指示自动后台操作的启用的控制数据;及
控制器,其耦合到所述寄存器及所述存储器单元阵列,所述控制器经配置以响应于所述控制数据而启用所述自动后台操作。
14.根据权利要求13所述的存储器装置,其中所述寄存器为所述控制器的部分。
15.根据权利要求13所述的存储器装置,其中所述寄存器与所述控制器分离。
16.根据权利要求13所述的存储器装置,其中所述寄存器包括:
状态寄存器,其经配置以存储指示所述存储器装置是否支持所述自动后台操作的主机控制的启用的数据;及
启用寄存器,其经配置以存储指示所述自动后台操作是否被启用的数据。
17.根据权利要求16所述的存储器装置,且其进一步包括时间寄存器,所述时间寄存器经配置以存储指示时间周期的时间周期值,其中所述控制器经配置以在最后主机命令的操作完成之后响应于所述时间周期到期而自动执行所述后台操作。
18.根据权利要求17所述的存储器装置,其中经配置以存储所述时间周期值的所述时间寄存器为第一时间寄存器,且所述存储器装置进一步包括经配置以存储与所述时间周期值相关联的度量单位值的第二时间寄存器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/739,453 | 2013-01-11 | ||
US13/739,453 US9329990B2 (en) | 2013-01-11 | 2013-01-11 | Host controlled enablement of automatic background operations in a memory device |
PCT/US2014/010646 WO2014110111A1 (en) | 2013-01-11 | 2014-01-08 | Host controlled enablement of automatic background operations in a memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104919438A true CN104919438A (zh) | 2015-09-16 |
CN104919438B CN104919438B (zh) | 2017-05-31 |
Family
ID=51166167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480004513.8A Active CN104919438B (zh) | 2013-01-11 | 2014-01-08 | 存储器装置中的自动后台操作的主机控制的启用 |
Country Status (7)
Country | Link |
---|---|
US (4) | US9329990B2 (zh) |
EP (1) | EP2943887B1 (zh) |
JP (1) | JP6055113B2 (zh) |
KR (1) | KR101674338B1 (zh) |
CN (1) | CN104919438B (zh) |
TW (1) | TWI506424B (zh) |
WO (1) | WO2014110111A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015204073A (ja) * | 2014-04-16 | 2015-11-16 | キヤノン株式会社 | 情報処理装置、情報処理端末、情報処理方法およびプログラム |
US9977603B2 (en) | 2016-05-02 | 2018-05-22 | Micron Technology, Inc. | Memory devices for detecting known initial states and related methods and electronic systems |
US10884656B2 (en) * | 2017-06-16 | 2021-01-05 | Microsoft Technology Licensing, Llc | Performing background functions using logic integrated with a memory |
US10521375B2 (en) | 2017-06-22 | 2019-12-31 | Macronix International Co., Ltd. | Controller for a memory system |
KR102505920B1 (ko) * | 2018-02-01 | 2023-03-06 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
TWI688863B (zh) * | 2018-11-06 | 2020-03-21 | 慧榮科技股份有限公司 | 資料儲存裝置與資料處理方法 |
KR20210001414A (ko) | 2019-06-28 | 2021-01-06 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 그 저장 방법 |
US11152054B2 (en) * | 2019-08-28 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for performing background operations in memory using sensing circuitry |
US11194489B2 (en) | 2020-04-27 | 2021-12-07 | Western Digital Technologies, Inc. | Zone-based device with control level selected by the host |
CN117270790A (zh) * | 2020-04-30 | 2023-12-22 | 伊姆西Ip控股有限责任公司 | 用于处理数据的方法、电子设备和计算机程序产品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618314B1 (en) * | 2002-03-04 | 2003-09-09 | Cypress Semiconductor Corp. | Method and architecture for reducing the power consumption for memory devices in refresh operations |
US20090132754A1 (en) * | 2007-11-20 | 2009-05-21 | Seagate Technology Llc | Data storage device with histogram of idle time and scheduling of background and foreground jobs |
CN101479806A (zh) * | 2006-05-25 | 2009-07-08 | 美光科技公司 | 用于使用后台擦除改善存储性能的方法及设备 |
US20100287217A1 (en) * | 2009-04-08 | 2010-11-11 | Google Inc. | Host control of background garbage collection in a data storage device |
US20130073797A1 (en) * | 2011-09-21 | 2013-03-21 | Rafat CHOWDHURY | Memory device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6453370B1 (en) * | 1998-11-16 | 2002-09-17 | Infineion Technologies Ag | Using of bank tag registers to avoid a background operation collision in memory systems |
WO2005060575A2 (en) | 2003-12-10 | 2005-07-07 | X1 Technologies, Inc. | Performing operations in response to detecting a computer idle condition |
US20060184719A1 (en) * | 2005-02-16 | 2006-08-17 | Sinclair Alan W | Direct data file storage implementation techniques in flash memories |
US7877539B2 (en) * | 2005-02-16 | 2011-01-25 | Sandisk Corporation | Direct data file storage in flash memories |
US7308565B2 (en) * | 2005-06-15 | 2007-12-11 | Seiko Epson Corporation | Saving/restoring task state data from/to device controller host interface upon command from host processor to handle task interruptions |
US20080294813A1 (en) | 2007-05-24 | 2008-11-27 | Sergey Anatolievich Gorobets | Managing Housekeeping Operations in Flash Memory |
US20080294814A1 (en) * | 2007-05-24 | 2008-11-27 | Sergey Anatolievich Gorobets | Flash Memory System with Management of Housekeeping Operations |
US8504784B2 (en) | 2007-06-27 | 2013-08-06 | Sandisk Technologies Inc. | Scheduling methods of phased garbage collection and housekeeping operations in a flash memory system |
US8185903B2 (en) | 2007-12-13 | 2012-05-22 | International Business Machines Corporation | Managing system resources |
JP5106219B2 (ja) * | 2008-03-19 | 2012-12-26 | 株式会社東芝 | メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法 |
JP2010123055A (ja) * | 2008-11-21 | 2010-06-03 | Fujitsu Ltd | データ移行プログラム,データ移行方法及びデータ移行装置 |
US8504759B2 (en) | 2009-05-26 | 2013-08-06 | Micron Technology, Inc. | Method and devices for controlling power loss |
WO2011013350A1 (ja) * | 2009-07-29 | 2011-02-03 | パナソニック株式会社 | メモリ装置、ホスト装置およびメモリシステム |
US8819328B2 (en) * | 2010-12-30 | 2014-08-26 | Sandisk Technologies Inc. | Controller and method for performing background operations |
US8886976B2 (en) | 2011-04-11 | 2014-11-11 | Microsoft Corporation | Management of background tasks |
WO2013098463A1 (en) * | 2011-12-29 | 2013-07-04 | Nokia Corporation | Method for erasing data entity in memory module |
US9773014B2 (en) * | 2014-06-03 | 2017-09-26 | Samsung Electronics Co., Ltd. | Heterogeneous distributed file system using different types of storage mediums |
-
2013
- 2013-01-11 US US13/739,453 patent/US9329990B2/en active Active
-
2014
- 2014-01-06 TW TW103100405A patent/TWI506424B/zh active
- 2014-01-08 JP JP2015552740A patent/JP6055113B2/ja active Active
- 2014-01-08 WO PCT/US2014/010646 patent/WO2014110111A1/en active Application Filing
- 2014-01-08 KR KR1020157018756A patent/KR101674338B1/ko active IP Right Grant
- 2014-01-08 CN CN201480004513.8A patent/CN104919438B/zh active Active
- 2014-01-08 EP EP14737999.4A patent/EP2943887B1/en active Active
-
2016
- 2016-04-18 US US15/131,447 patent/US10282102B2/en active Active
-
2019
- 2019-03-22 US US16/361,445 patent/US11275508B2/en active Active
-
2022
- 2022-03-11 US US17/692,241 patent/US20220197504A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618314B1 (en) * | 2002-03-04 | 2003-09-09 | Cypress Semiconductor Corp. | Method and architecture for reducing the power consumption for memory devices in refresh operations |
CN101479806A (zh) * | 2006-05-25 | 2009-07-08 | 美光科技公司 | 用于使用后台擦除改善存储性能的方法及设备 |
US20090132754A1 (en) * | 2007-11-20 | 2009-05-21 | Seagate Technology Llc | Data storage device with histogram of idle time and scheduling of background and foreground jobs |
US20100287217A1 (en) * | 2009-04-08 | 2010-11-11 | Google Inc. | Host control of background garbage collection in a data storage device |
CN102428449A (zh) * | 2009-04-08 | 2012-04-25 | 谷歌公司 | 数据存储装置中的后台无用单元收集的主机控制 |
US20130073797A1 (en) * | 2011-09-21 | 2013-03-21 | Rafat CHOWDHURY | Memory device |
Also Published As
Publication number | Publication date |
---|---|
JP2016507095A (ja) | 2016-03-07 |
EP2943887A4 (en) | 2016-11-16 |
US9329990B2 (en) | 2016-05-03 |
US20220197504A1 (en) | 2022-06-23 |
TW201439759A (zh) | 2014-10-16 |
KR20150095854A (ko) | 2015-08-21 |
TWI506424B (zh) | 2015-11-01 |
US20140201473A1 (en) | 2014-07-17 |
US10282102B2 (en) | 2019-05-07 |
CN104919438B (zh) | 2017-05-31 |
KR101674338B1 (ko) | 2016-11-08 |
JP6055113B2 (ja) | 2016-12-27 |
EP2943887B1 (en) | 2019-10-30 |
US20190220192A1 (en) | 2019-07-18 |
WO2014110111A1 (en) | 2014-07-17 |
EP2943887A1 (en) | 2015-11-18 |
US11275508B2 (en) | 2022-03-15 |
US20160231932A1 (en) | 2016-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104919438A (zh) | 存储器装置中的自动后台操作的主机控制的启用 | |
CN103562883B (zh) | 存储器装置中的动态存储器高速缓存大小调整 | |
US10942796B2 (en) | Identifying asynchronous power loss | |
JP5728672B2 (ja) | ハイブリッドメモリ管理 | |
US20130262901A1 (en) | Memory system and server system | |
US9747045B2 (en) | Sub-sector wear leveling in memories | |
US10490290B2 (en) | Memory system updating suspend prohibiting period | |
CN103765392A (zh) | 存储器装置的损耗均衡 | |
US20100191900A1 (en) | Nonvolatile memory device and method of operating the same | |
JP2014186787A (ja) | 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム | |
KR20160024962A (ko) | 온-디맨드 블록 관리 | |
CN110413534B (zh) | 存储器控制器及其操作方法 | |
KR20210012123A (ko) | 메모리 시스템, 메모리 컨트롤러 및 동작 방법 | |
US10217524B2 (en) | Autorecovery after manufacturing/system integration | |
US11544204B2 (en) | Memory system, memory controller and method for operating memory controller | |
US11404137B1 (en) | Memory system and operating method of memory system | |
US8037231B2 (en) | Memory architecture for separation of code and data in a memory device | |
KR20220046221A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
KR20100076692A (ko) | 낸드 플래시 메모리소자 및 쓰기 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |