WO2011013350A1 - メモリ装置、ホスト装置およびメモリシステム - Google Patents

メモリ装置、ホスト装置およびメモリシステム Download PDF

Info

Publication number
WO2011013350A1
WO2011013350A1 PCT/JP2010/004758 JP2010004758W WO2011013350A1 WO 2011013350 A1 WO2011013350 A1 WO 2011013350A1 JP 2010004758 W JP2010004758 W JP 2010004758W WO 2011013350 A1 WO2011013350 A1 WO 2011013350A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
memory
write mode
file system
memory device
Prior art date
Application number
PCT/JP2010/004758
Other languages
English (en)
French (fr)
Inventor
昌之 外山
広和 宗
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011524658A priority Critical patent/JP5362010B2/ja
Priority to US13/140,887 priority patent/US20110258372A1/en
Publication of WO2011013350A1 publication Critical patent/WO2011013350A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/034—Electronic editing of digitised analogue information signals, e.g. audio or video signals on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
    • G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4147—PVR [Personal Video Recorder]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/418—External card to be used in combination with the client device, e.g. for conditional access
    • H04N21/4184—External card to be used in combination with the client device, e.g. for conditional access providing storage capabilities, e.g. memory stick
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/60—Solid state media
    • G11B2220/61—Solid state media wherein solid state memory is used for storing A/V content

Definitions

  • the present invention relates to a memory device including a nonvolatile memory that performs writing and reading of data to and from the nonvolatile memory in accordance with instructions from a host device, and writing and reading data to and from the nonvolatile memory by connecting to the memory device. And a memory system including the host device and the memory device.
  • a nonvolatile memory such as a NAND flash memory is often used as a storage device that holds digital information.
  • memory devices equipped with a non-volatile memory and a memory controller unit have been increasingly used.
  • Such memory devices include a removable card that is detachable from the host device, and an embedded type that is directly attached to a substrate of the host device.
  • the capacity of the built-in nonvolatile memory has increased, and its application to video recording applications has expanded.
  • Patent Document 1 discloses a method for performing real-time recording in a memory device using such a nonvolatile memory.
  • Patent Document 1 discloses a technique for realizing real-time recording under a predetermined condition. Specifically, in a non-volatile storage system (non-volatile storage system including a host device and a memory device) using the technique of Patent Document 1, in a memory device, a storage area on the non-volatile memory is assigned to a predetermined allocation unit unit. The performance of the memory device as a storage device is defined as the performance when data is continuously recorded in the allocation unit with a predetermined data size. Then, the memory device notifies the host device of the performance as the recording device of the memory device thus defined.
  • the host device performs a data write process on the memory device so as to satisfy the performance as the recording device of the memory device, and under a predetermined condition (a condition satisfying the performance as the recording device of the memory device).
  • Real-time recording can be performed.
  • the technique of Patent Document 1 guarantees the minimum speed in the data writing process based on the performance when data is continuously recorded in the allocation unit with a predetermined data size in the nonvolatile memory of the memory device. Real-time recording at the lowest possible speed.
  • real-time recording in practice, normal data and file system information are alternately recorded.
  • real-time recording is realized by defining normal data writing performance and file system information writing performance separately, and preventing the writing of file system information from affecting normal data writing performance.
  • the performance of the storage device is determined based on the performance when data is continuously written to the allocation unit (AU), and the instantaneous performance when data is written in the allocation unit. (For example, a change in data writing speed) is not defined.
  • AU allocation unit
  • a change in data writing speed is not defined.
  • performance is guaranteed when data writing for the size of the allocation unit is completed, how the data writing speed when data is written in the allocation unit will change. May be.
  • performance is not guaranteed unless data is written in the nonvolatile memory of the memory device by the size of the allocation unit.
  • the host device needs to be equipped with a buffer corresponding to the size of the allocation unit to absorb an instantaneous performance change (for example, a data write speed change). Further, since the normal data and the file system information are written from the host device to the storage device through the same interface, the writing of the normal data is awaited while the file system information is written. For this reason, the host device needs to be provided with a buffer for holding data while the file system information is written.
  • an instantaneous performance change for example, a data write speed change
  • An object of the present invention is to solve the above problems and provide a memory device, a host device, and a memory system capable of recording a plurality of moving image data in real time while suppressing an increase in the buffer size of the host device. To do.
  • a first invention is a memory device that is connected so as to be able to communicate with a host device and performs data writing and / or data reading in accordance with a command from the host device. And a memory controller unit.
  • the nonvolatile memory stores data.
  • the memory controller unit controls data writing processing to the nonvolatile memory and data reading processing from the nonvolatile memory in accordance with the logical address included in the command issued by the host device.
  • the area is managed in units of memory allocation units, and control is performed so that data and file system information of the data are written to different memory allocation units.
  • the memory controller unit switches the data write mode to either the first data write mode or the second data write mode in accordance with an instruction from the host device, and controls data write processing to the nonvolatile memory. be able to.
  • the memory controller unit performs the following processes (1) and (2).
  • a memory allocation unit for writing data In the physical address space of the nonvolatile memory, a memory allocation unit for writing data is selected, and data writing processing is performed on the selected memory allocation unit.
  • the memory allocation unit for writing data is selected as the memory allocation unit for the second data write mode in the physical address space of the nonvolatile memory, and the host Write data received from the device is continuously written to the selected second data write mode memory allocation unit regardless of the logical address included in the data write command issued from the host device.
  • nonvolatile memory for example, when data of a plurality of files arranged in different MAUs (memory allocation units) in the logical address space is recorded, data to be written is performed by performing data write processing in the second data write mode. Even when the logical addresses are discontinuous, data can be continuously written in the memory area of the nonvolatile memory. Therefore, this memory device can efficiently write data in a short time. Therefore, the buffer size of the host device connected to the memory device can be small. As a result, by using this memory device together with the host device, for example, a plurality of moving image data is recorded in real time while suppressing an increase in the buffer size of the host device (data writing processing guaranteeing a constant writing speed is performed). It becomes possible.
  • the “nonvolatile memory” may be a plurality of nonvolatile memories.
  • Continuous writing means that, for example, data continuously transmitted from the host device is continuously received by the memory device, and the received data is continuously stored in the nonvolatile memory in the order received.
  • the “memory allocation unit” is a unit for dividing and managing the memory area of the nonvolatile memory, and preferably has a size that is N times the physical management unit (N is a natural number).
  • N is a natural number.
  • the “physical management unit” for example, in the NAND flash, a physical block which is an erase unit can be used as a unit.
  • the second invention is the first invention, wherein the memory controller unit performs data write processing in the first data write mode at the time of power-on and in an initial state after reset, and the data issued from the host device According to the write mode instruction command, the data write mode is switched to the second data write mode.
  • a third invention is the first invention, wherein the memory controller switches the data write mode to the first write mode in accordance with a data write mode instruction command issued from the host device. Thereby, even when the memory device is in the second write mode, the write mode of the memory device can be changed to the first write mode by the data write mode instruction command issued from the host device.
  • the fourth invention is the first invention, wherein the memory controller switches the data write mode to the first write mode in accordance with a second data write mode end command issued from the host device.
  • a fifth invention is any one of the first to fourth inventions, wherein the memory controller unit stores data written in the second data write mode in accordance with a data rearrangement command issued from the host device. Relocation is performed in the physical address space of the nonvolatile memory so that the logical address and the physical address correspond to each other in units of allocation units.
  • a sixth invention is the first to fourth inventions, wherein the memory controller unit erases a part of the data written in the second data write mode by a data erase command issued from the host device. In this case, the remaining data is rearranged in the physical address space of the nonvolatile memory so as to be the same as the data arrangement when the data writing process is performed in the first data writing mode.
  • the seventh invention is any one of the first to sixth inventions, wherein the memory controller unit sets the file system information write mode, the first file system information write mode, and the second file according to an instruction from the host device. By switching to one of the file system information writing modes, the file system information writing process to the nonvolatile memory can be controlled.
  • the memory controller unit performs the following processes (1) and (2). (1) When performing file system information write processing in the first file system information write mode, a write command is received for file system information of different data instructed to be written by a different write command issued from the host device. Each time, control is performed so that data is sequentially written into the nonvolatile memory. (2) When performing file system information write processing in the second file system information write mode, data of a plurality of different file system information instructed to be written by different write commands issued from the host device are collectively , Control to write to the same page of the non-volatile memory.
  • this memory device for example, when data of different file system information of a plurality of files is recorded, the data is written in the same page in the same MAU of the non-volatile memory by performing the writing process in the second file system information writing mode. be able to. For this reason, the total time for writing a plurality of different file system information can be shortened. As a result, since the amount of data to be held when the host device used with the memory device is in a transmission waiting state is small, an increase in the buffer size of the host device can be suppressed. In addition, since the transmission waiting time of the host device is shortened, real-time recording of a plurality of files can be easily realized by using this memory device.
  • the eighth invention is the seventh invention, wherein the memory controller unit performs file system information write processing in the first file system information write mode at power-on and in an initial state after reset, and the host device The file system information write mode is switched to the second file system information write mode in accordance with the file system information write mode instruction command issued from
  • a ninth invention is the seventh invention, wherein the memory controller unit changes the file system information write mode to the first file system information write mode in accordance with a file system information write mode instruction command issued from the host device.
  • the tenth invention is the seventh invention, wherein the memory controller unit sets the file system information write mode to the first file system information in accordance with a second file system information write mode end command issued from the host device. Switch to writing mode.
  • the eleventh invention is any one of the eighth to tenth inventions, wherein the memory controller section writes in the second file system information write mode in accordance with a file system information relocation command issued from the host device.
  • the file system information is rearranged in the physical address space of the nonvolatile memory so that it is stored in a different physical page.
  • a twelfth aspect of the invention is a host device that issues a command to a memory device, writes data to the memory device, and reads data from the memory device, and includes a memory device control unit.
  • the memory device control unit performs command issuance to the memory device and data input / output control for data write processing or data read processing with respect to the memory device, and the logical address space is assigned to each memory allocation unit. To control the memory device to write the data and the file system information of the data to different memory allocation units.
  • the memory device control unit can control to switch the data write mode of the memory device to either the first data write mode or the second data write mode by instructing the memory device.
  • the data write mode of the memory device is controlled to be switched to either the first data write mode or the second data write mode. be able to. Therefore, for example, when performing data writing processing of a single file, the data writing processing in the first data writing mode is instructed. When recording a plurality of files in real time, the data writing processing in the second data writing mode is performed. By instructing, an optimal process can be instructed to the memory device according to the application.
  • a thirteenth invention is the twelfth invention, wherein the memory device controller operates the memory device in the first data write mode when the memory device is powered on or in an initial state after reset, and then the memory device A data write mode instruction command is issued to the device to switch the data write mode of the memory device to the second data write mode.
  • the fourteenth invention is the twelfth or thirteenth invention, in which the memory device controller issues a data write mode instruction command to the memory device to change the data write mode of the memory device to the first write mode. Let them switch.
  • the fifteenth invention is the twelfth or thirteenth invention, in which the memory device controller issues a second data write mode end command to the memory device, and sets the data write mode of the memory device to the first Switch to writing mode.
  • a sixteenth aspect of the invention is the twelfth to fifteenth aspect of the invention, in which the memory device control unit issues a data relocation command to the memory device and writes the second data to the memory device by the memory device.
  • the data written in the mode is rearranged in the physical address space of the nonvolatile memory so as to be the same as the data arrangement when the data writing process is performed in the first data writing mode.
  • the seventeenth invention is the sixteenth invention, wherein the memory device controller updates part of the data written to the memory device in the second data write mode and erases the file system information on the file system.
  • the data written to the memory device in the second data write mode by the memory device is non-volatile so as to be the same as the data arrangement when the data write processing is performed in the first data write mode. Relocation within the physical address space of the memory.
  • the eighteenth aspect of the invention is the twelfth to seventeenth aspect of the invention, in which the memory device control unit instructs the memory device to change the file system information write mode of the memory device to the first file system information. It is possible to control to switch to either the writing mode or the second file system information writing mode.
  • the memory device control unit operates the memory device in the first file system information writing mode when the memory device is powered on and in an initial state after reset, and thereafter Then, a file system information write mode instruction command is issued to the memory device to switch the file system information write mode of the memory device to the second file system information write mode.
  • the twentieth invention is the eighteenth invention, wherein the memory device controller issues a file system information write mode instruction command to the memory device to set the file system information write mode of the memory device to the first file system. Switch to the information writing mode.
  • the twenty-first invention is the eighteenth invention, wherein the memory device controller issues a second file system information write mode end command to the memory device, and sets the file system information write mode of the memory device to the first Switch to the file system information writing mode.
  • the twenty-second invention is the invention of any one of the eighteenth to twenty-first inventions, wherein the memory device control unit issues a file system information relocation command to the memory device, and the memory device sends The data written in the data write mode is rearranged in the physical address space of the nonvolatile memory so as to be the same as the data arrangement when the data write process is performed in the first data write mode.
  • a twenty-third invention is a memory system including a memory device according to any one of the first to eleventh inventions and a host device according to any of the twelfth to twenty-second inventions.
  • the present invention it is possible to provide a memory device, a host device, and a memory system capable of recording a plurality of moving image data in real time while suppressing an increase in the buffer size of the host device.
  • FIG. 1 is a block diagram of a nonvolatile memory system 1000 according to a first embodiment.
  • FIG. It is a figure explaining the 1st data writing mode. It is a figure explaining the 2nd data writing mode. It is a figure explaining the state transition of data write mode. It is a figure explaining the command sequence of data write mode switching. It is a figure explaining the 1st file system information writing mode. It is a figure explaining the 2nd file system information writing mode. It is a figure explaining the state transition of file system information write mode. It is a figure explaining the command sequence of file system information writing mode switching. It is a figure explaining the rearrangement process of data. It is a figure explaining rearrangement of file system information.
  • FIG. 3 is a diagram for explaining a bus 3 transaction. It is a figure explaining the structure of CMD, RES, and DAT.
  • FIG. 1 is a block diagram showing a configuration of a nonvolatile memory system (memory system) 1000 according to the first embodiment of the present invention.
  • a nonvolatile memory system 1000 according to the present embodiment includes a memory device 1 and a host device 2, and the memory device 1 and the host device 2 are connected via a bus 3 to perform bidirectional communication. It can be carried out.
  • the components not related to the present invention are not shown. Moreover, it cannot be overemphasized that this invention is not limited to embodiment shown below.
  • the memory device 1 includes a memory controller unit 11 and one or more nonvolatile memories 12.
  • the memory controller unit 11 includes a host IF unit 110, a command processing unit 111, a memory management unit 112, and a data control unit 113.
  • the host IF unit 110 is connected to the host device 2 via the bus 3 and can communicate with the host device 2.
  • the host IF unit 110 receives a command from the host apparatus 2 and transmits a response to the host apparatus 2 via the bus 3.
  • the host IF unit 110 transmits and receives data to and from the host device 2 via the bus 3.
  • the host IF unit 110 outputs a command received from the host device 2 to the command processing unit 111 and outputs data received from the host device 2 to the data control unit 113.
  • the host IF unit 110 receives a response output from the command processing unit 111 and transmits the response to the host device 2 via the bus 3.
  • the command processing unit 111 interprets the command issued by the host device 2 and received by the host IF unit 110, generates a response to be sent back to the host device 2, and outputs the response to the host IF unit 110. In addition, the command processing unit 111 outputs a command interpretation result, data acquired from command arguments, and the like to the memory management unit 112.
  • the memory management unit 112 performs data input / output of the nonvolatile memory 12 and memory area management of the nonvolatile memory 12.
  • the memory management unit 112 controls the overall processing of the memory device 1, and the address management unit 1122 manages the association between the logical address included in the command issued by the host device 2 and the physical address on the nonvolatile memory 12. And comprising.
  • the memory management unit 112 includes a data write management unit 1123 that manages a write mode when data is written to the nonvolatile memory 12, and file system information that manages a write mode when file system information is written to the nonvolatile memory 12.
  • a write management unit 1124 is included in the memory management unit 112 .
  • the data control unit 113 includes a buffer RAM for inputting / outputting data between the host IF unit 110 and the nonvolatile memory 12, and the data control unit 113 uses the buffer RAM to perform a memory management unit. In accordance with the instruction 112, data writing / reading processing is performed on the nonvolatile memory 12. Note that all or a part of the functional units of the memory controller unit 11 may be individually connected or may be connected by an internal bus. (1.1.2: Host device) As shown in FIG. 1, the host device 2 includes a CPU 21 that controls the entire host device 2, a ROM 22, a RAM 23, a buffer RAM 24 that transmits and receives data to and from the memory device 1, a memory device 1, and a bus 3. And a memory device control unit 25 for transmitting and receiving commands / responses and data.
  • the bus 3 is composed of, for example, a set of one or more signal lines for the memory device 1 and the host device 2 to transmit / receive commands / responses and data.
  • the bus 3 includes a clock line for transmitting the clock signal CLK, a command line for transmitting the command / response signal CMD, and a data signal DAT. And a data signal line.
  • the number of data signal lines on the bus 3 is not necessarily one, and the bus 3 may include a plurality of data signal lines.
  • FIG. 14 is a diagram for explaining a bus transaction between the memory device 1 and the host device 2 that is performed via the bus 3 in the nonvolatile memory system 1000.
  • a command CMD is a signal that the host device 2 transmits to instruct the memory device 1 to read or write data.
  • the response RES is a signal that the memory device 1 that has received the command CMD transmits to respond various status information and the like.
  • the data DAT is transmitted from the host device 2 to the memory device 1 when writing to the memory device 1, and is transmitted from the memory device 1 to the host device 2 when reading from the memory device 1. To do.
  • a Busy signal which is a status signal indicating that the memory device 1 is performing internal processing, is transmitted to the host device 2 using the data signal DAT. If the bus transaction.
  • the bus transaction shown in FIG. 14D is a bus transaction in which the memory device 1 transmits the status signal Busy (Busy signal) to the host device 2 following the command CMD, the response RES, and the data DATA.
  • the memory device 1 transmits the state signal Busy (Busy signal) without performing data input / output with the host device 2. This is because the memory controller unit 11 inputs and outputs data of the nonvolatile memory 12.
  • the non-volatile memory system 1000 uses the bus transactions shown in FIGS. 14 (c) and 14 (d). ⁇ Data format ⁇ FIG.
  • CMD, RES, and DAT are diagram illustrating a configuration of a command CMD, a response RES, and data DAT transmitted / received between the memory device 1 and the host device 2.
  • CMD, RES, and DAT all include a start bit and an end bit, and a CRC for error detection on the bus 3.
  • Other components are different for CMD, RES, and DAT.
  • the CMD includes an identifier and an argument for identifying the processing content instructed by the host device 2.
  • the arguments of the CMD include various control flags and address information for reading and writing data, and the contents differ depending on the identifier.
  • the RES includes an identifier and a status.
  • the identifier of the RES is the same value as the identifier of the command CMD issued by the host device 2.
  • the status is a state signal indicating the internal state of the memory device 1 and includes, for example, information indicating the presence / absence of an error and the state transition of the memory device 1.
  • the DAT includes a payload. The payload differs depending on the identifier of the command CMD issued by the host device 2.
  • the payload is data read from the nonvolatile memory 12 or nonvolatile memory.
  • the payload is a register value.
  • FIG. 2 is a diagram for explaining a first data write mode of the memory device 1 according to the present embodiment.
  • the logical address space managed by the host device 2 and the storage area (memory area) of the nonvolatile memory managed by the memory device 1 are divided and managed in units of memory allocation units (MAU).
  • the address management unit 1122 manages the association between the MAU in the logical address space and the MAU in the memory area of the nonvolatile memory.
  • the size of the MAU is a value unique to the memory device 1. For example, when a NAND flash is used as the nonvolatile memory, the size of the MAU is an integral multiple of a physical block that is an erase unit of the memory area of the NAND flash memory.
  • the address management unit 1122 When the host device 2 issues a data write command to the memory device 1 and writes data using the first data write mode, the address management unit 1122 includes a logical address included in the command.
  • the MAU is associated with any MAU on the memory area of the nonvolatile memory, and the data (write data) instructed to be written by the host device 2 by the write command is written in the associated area.
  • MAU 201 and MAU 202 on the logical address space are associated with MAU 211 and MAU 212 on the memory area of the nonvolatile memory, respectively.
  • data is continuously arranged. If the size of the MAU is S MAU bytes, for example, the data of byte addresses N to N + S MAU ⁇ 1 included in the MAU 202 in the logical address space are , Recorded at byte addresses M to M + S MAU ⁇ 1 included in the MAU 212 on the memory area of the nonvolatile memory. That is, the data arrangement in the MAU 202 and the data arrangement in the MAU 212 are the same.
  • the first data write mode is used to continuously add data on the memory area of the nonvolatile memory 12. Data can be written to the area to be written, and data can be written efficiently and in a short time.
  • FIG. 3 is a diagram for explaining the second data write mode of the memory device 1 according to the present embodiment.
  • the logical address space managed by the host device 2 and the storage area of the nonvolatile memory managed by the memory device 1 are divided and managed in units of memory allocation units (MAU), and address management of the memory device 1 is performed.
  • the unit 1122 manages the association between the logical address space and the memory area of the nonvolatile memory 12, but the difference from the first data write mode is that data belonging to different MAUs in the logical address space is stored in the nonvolatile memory 12. This is a point recorded continuously in the same MAU on the memory area.
  • the address management unit 1122 One of the MAUs in the memory area of the nonvolatile memory 12 is selected, and data (write data) instructed to be written by the host device 2 using a write command is written into the selected area. Thereafter, in the nonvolatile memory system 1000, when the host device 2 writes data in the second data write mode, the same MAU on the memory area of the nonvolatile memory 12 (see FIG. The MAU-1 shown in FIG. 3 corresponds to this). As shown in FIG.
  • the memory management unit 112 continuously writes data to a writable MAU (MAU-1 in FIG. 3) on the memory area of the nonvolatile memory as follows. (1) Write data in area 301 to area 311. (2) Write the data in area 302 to area 312. (3) Write the data in area 303 to area 313. (4) Write the data in area 304 to area 314.
  • MAU-1 writable MAU
  • the nonvolatile memory system 1000 data is continuously recorded on the memory area of the nonvolatile memory 12 in the second data write mode.
  • the address management unit 1122 manages the association between the logical addresses 301 to 304 and the physical addresses on the memory area of the nonvolatile memory 12 in which 311 to 314 are recorded.
  • the logical address of the data to be written is not obtained by using the second data write mode. Even in a continuous case, data can be continuously written in the memory area of the nonvolatile memory 12. Therefore, the nonvolatile memory system 1000 can write data efficiently and in a short time.
  • nonvolatile memory system 1000 data of a plurality of files arranged in different MAUs in the logical address space is recorded in the memory device 1 that defines performance when data is written in the size of MAU.
  • the size of the buffer provided in the host device 2 may be the same as that for recording one file. Therefore, in the nonvolatile memory system 1000, real-time recording of data of a plurality of files is possible without increasing the buffer amount that the host device 2 must have (the same buffer amount as that for recording one file). (Data writing process guaranteeing a constant writing speed) can be performed.
  • FIG. 4 is a diagram for explaining a state transition diagram of the data write mode of the memory device 1 according to the present embodiment. As shown in FIG.
  • the memory device 1 enters the IDLE state 41 when the power is turned on or reset, and shifts to the first data write mode 42 when the initialization process is performed by the host device 2. Thereafter, the mode is switched between the first data write mode 42 and the second data write mode 43 in accordance with the command of the host device 2, and the data write processing to the nonvolatile memory 12 is performed according to the selected mode. Do.
  • FIG. 5 is a diagram for explaining a command sequence for switching between the first data write mode 42 and the second data write mode 43 in FIG. 5A to 5C schematically show commands transmitted from the host apparatus 2 to the memory device 1 via the bus 3 in the upper stage, and the host apparatus 2 via the bus 3 in the middle stage.
  • the data transmitted from the memory device 1 to the memory device 1 is schematically shown, and the lower part shows the data write mode.
  • the horizontal axis is the time axis.
  • D-MOD1 and D-MOD2 shown in FIGS. 5 (a) to 5 (c) take one of the sequences shown in FIGS. 14 (a) to 14 (d), and FIGS. In c), for convenience of explanation, detailed sequences in D-MOD1, D-MOD2, etc. are omitted.
  • the memory device 1 when the memory device 1 receives the data write mode switching command D-MOD2 issued by the host device 2, the memory device 1 changes the data write mode to the first data. A transition is made from the write mode 42 to the second data write mode 43. Then, the data write management unit 1123 controls to write data to the nonvolatile memory 12 in the second data write mode when a write command is received from the host device 2 after the time point when the mode is shifted to the second data write mode. I do. 5A, when the memory device 1 receives the data write mode switching command D-MOD1 issued by the host device 2, the memory device 1 changes the data write mode to the second data write mode. Transition from 43 to the first data write mode 42 is made. Then, the data write management unit 1123 controls to write data to the nonvolatile memory 12 in the first data write mode when a write command is received from the host device 2 after the time point when the mode is shifted to the first data write mode. I do.
  • the memory device 1 can change the data write mode from the second data write mode 43 to the first data write mode 42. That is, as shown in FIG. 5B, when the memory device 1 receives the second data write mode end command D-END2 issued by the host device 2, the memory device 1 changes the data write mode to the first data write mode. Transition to the data write mode 42. Further, as illustrated in FIG. 5C, after the memory device 1 has written data to the nonvolatile memory 12 a predetermined number of times in the second data write mode, the memory device 1 The write mode is changed to the first data write mode 42.
  • the “predetermined number of times” may be set as an argument of a command when the host device 2 issues a data write mode switching command D-MOD2 to the memory device 1, or the memory device 1 A value indicating the “predetermined number of times” may be held in advance in the register of the.
  • the host device 2 and the memory device 1 allow the memory device 1 to change the data write mode to the first data write mode or the second data write by the command issued by the host device 2. Switching to one of the modes, data writing processing to the nonvolatile memory is performed.
  • the command D-MOD2 preferably includes the number of files to be written in the second data write mode and information for identifying the files.
  • FIG. 6 is a diagram for explaining the first file system information write mode of the memory device 1 according to the present embodiment.
  • the storage area of the nonvolatile memory managed by the memory device 1 is divided and managed in units of memory allocation units (MAU), and the file system information written by the host device 2 by the address management unit 1122 of the memory device 1 is managed.
  • MAU memory allocation units
  • FIG. 6A is a diagram for explaining a command sequence when the host device 2 writes the file system information DIR1 and DIR2 with different write commands WCMD.
  • the memory device 1 when the memory device 1 receives the file system information DIR1 or DIR2 following the write command WCMD, the memory device 1 issues a BUSY signal to the host device 2 and from the host device 2. The received file system information is written into the nonvolatile memory 12.
  • the file system information DIR1 and DIR2 may be written in different MAUs 61 and 62 as shown in FIG. 6B, or written in the same MAU 63 as shown in FIG. 6C. May be.
  • DIR1 and DIR2 are usually file system information of different data
  • the logical address of DIR1 and the logical address of DIR2 are usually not continuous addresses, and either of FIGS. 6B and 6C.
  • DIR1 and DIR2 are written on different pages.
  • “page” means a unit of writing in the nonvolatile memory 12 and corresponds to, for example, a page in the NAND flash memory.
  • FIG. 7 is a diagram for explaining a second file system information write mode of the memory device 1 according to the present embodiment.
  • FIG. 7A is a diagram for explaining a command sequence when the host apparatus 2 writes the file system information DIR1 and DIR2 with different write commands WCMD.
  • the host device 2 first issues a file system information write mode switching command FS-MOD2 to the memory device 1, and then the host device 2 writes to the memory device 1.
  • a command WCMD is issued, and the memory device 1 executes DIR1 and DIR2 write processing.
  • the write command WCMD issued following the command FS-MOD2 is the WCMD that writes DIR1 (the write command WCMD indicated by C1 in FIG. 7A).
  • the process of writing the received DIR1 to the nonvolatile memory 12 is not executed, and the next command WCMD is made receivable. Therefore, at this time, the output period of the BUSY signal output from the memory device 1 to the host device 2 is also short.
  • the memory device 1 holds the file system information DIR1 in, for example, a buffer RAM in the data control unit 113.
  • the memory device 1 receives the subsequent file system information DIR2, collects the file system information DIR1 held therein, The system information DIR2 is written into the nonvolatile memory 12. The memory device 1 continues to output the BUSY signal to the host device 2 until the writing processing of the file system information DIR1 and DIR2 is completed.
  • FIG. 7B is a diagram for explaining the state of the MAU in the nonvolatile memory in which the file system information DIR1 and DIR2 are written.
  • the file system information DIR1 and DIR2 are written on the same page in the MAU 71. Therefore, in the nonvolatile memory system 1000, the total time for writing the file system information DIR1 and DIR2 can be shortened as compared with the first file system information writing mode described with reference to FIG.
  • the command FS-MOD2 preferably includes information for identifying the number of files to be written in the second file system information writing mode and the files.
  • the total time required for the file system information writing process when writing a plurality of files can be reduced. For this reason, the total output period of the BUSY signal output from the memory device 1 to the host device 2 is shortened. That is, the host device 2 cannot transmit data to the memory device 1 and waits for transmission. As a result, in the nonvolatile memory system 1000, since the amount of data to be held when the host apparatus 2 is in a transmission waiting state is small, an increase in the buffer size of the host apparatus 2 can be suppressed.
  • FIG. 8 is a diagram illustrating a state transition diagram of the file system information write mode of the memory device 1 according to the present embodiment.
  • the memory device 1 is in the IDLE state 81 when the power is turned on or reset, and when the initialization processing is performed by the host device 2, the memory device 1 shifts to the first file system information writing mode 82. Thereafter, the memory device 1 switches the mode between the first file system information write mode 82 and the second file system information write mode 83 in accordance with the command from the host device 2, and according to the selected mode. Then, the file system information is written into the nonvolatile memory 12.
  • FIG. 9 is a diagram for explaining a command sequence for switching between the first file system information write mode 82 and the second file system information write mode 83 in FIG.
  • FS-MOD1 and FS-MOD2 shown in FIGS. 9A to 9C take one of the sequences shown in FIGS. 14A to 14D, and FIGS. In c), for convenience of explanation, detailed sequences in FS-MOD1, FS-MOD2, etc. are omitted.
  • FIG. 9 when the memory device 1 receives the file system information write mode switching command FS-MOD2 issued by the host device 2, the memory device 1 changes the file system information write mode from the first file system information write mode 82 to the first file system information write mode 82. 2 to the file system information writing mode 83 of FIG.
  • the file system information write management unit 1124 When the file system information write management unit 1124 receives a write command instructing to write file system information from the host device 2 after the transition to the second file system information write mode, the second file system information Control is performed so that file system information is written to the nonvolatile memory 12 in the information writing mode.
  • the memory device 1 when the memory device 1 receives the file system information write mode switching command D-MOD1 issued by the host device 2, the memory device 1 sets the file system information write mode to the second file system information. A transition is made from the write mode 83 to the first file system information write mode 82.
  • the file system information write management unit 1124 receives a write command instructing to write file system information from the host device 2 after the transition to the first file system information write mode, the first file system Control is performed so that file system information is written to the nonvolatile memory 12 in the information writing mode.
  • the memory device 1 causes the file system information write mode to transition from the second file system information write mode 83 to the first file system information write mode 82. Is also possible.
  • the memory device 1 when the memory device 1 receives the second file system information write mode end command FS-END issued by the host device 2, it changes the file system information write mode to the first mode. Transition to the file system information writing mode 82 is made. Further, as shown in FIG. 9C, after the memory device 1 has written the predetermined number of times of data in the second file system information write mode to the nonvolatile memory 12, the memory device 1 The file system information write mode is changed to the first file system information write mode 82.
  • the “predetermined number of times” may be set as an argument of the command when the host device 2 issues the file system information write mode switching command FS-MOD2 to the memory device 1, or the memory device 1 A value indicating the “predetermined number of times” may be stored in advance in the register of the device 1.
  • the memory device 1 changes the file system information write mode to the first file system information write mode and the second file system information according to the command issued by the host device 2.
  • the writing mode is switched to the writing mode and the file system information is written into the nonvolatile memory 12.
  • the total time for writing file system information of a plurality of files to the nonvolatile memory 12 can be shortened, so that an increase in the buffer size of the host device 2 can be suppressed.
  • FIG. 10 is a diagram for explaining processing for rearranging data written in the second data write mode to a state written in the first data write mode in the nonvolatile memory system 1000.
  • FIG. 10A is a diagram for explaining a command sequence of a series of processes.
  • FIG. 10A is a diagram schematically illustrating a process of rearranging the data of the MAU 100 in which the data has been written in the second data write mode in the MAU 101 and the MAU 102 in the nonvolatile memory system 1000.
  • the memory controller unit 11 rearranges the data of the MAU 100 in the MAU 101 and the MAU 102 according to the logical address. Specifically, the memory controller unit 11 rearranges the data DAT1-n to the MAU 101 and the data DAT2-m to the MAU 102, respectively.
  • the logical address of each data is managed on the RAM (not shown) or the nonvolatile memory 12 of the memory device 1 by the address management unit 1122 in the memory controller unit 11.
  • FIG. 11 is a diagram for explaining processing of rearranging the file system information written in the second file system information writing mode in the nonvolatile memory system 1000 to the state written in the first file system writing mode. is there.
  • FIG. 11A is a diagram for explaining a command sequence of a series of processes.
  • the host device 2 issues a file system information write mode switching command FS-MOD2 to the memory device 1, and the memory device 1 stores the file system information in the second file system information write mode.
  • the host device 2 issues a file system information relocation command FS-Unpack to the memory device 1
  • the memory controller unit 11 of the memory device 1 has written data in the second file system information writing mode. Data within the MAU is relocated to a different MAU based on the logical address.
  • FIG. 11B is a diagram schematically showing a process of rearranging the data of the MAU 110 in which the file system information is written in the second file system information writing mode in the nonvolatile memory system 1000 in the MAU 111 and the MAU 112. is there.
  • the MAU 110 holds file system information DIR1 and DIR2 of different files in the same page (in the page indicated by # P00 in FIG. 11B), and the memory device 1 stores the file system information.
  • the memory controller unit 11 rearranges the file system information of the MAU 110 in the MAU 111 and the MAU 112 according to the logical address.
  • the memory controller unit 11 rearranges the file system information DIR1 to the MAU 111 and the file system information DIR2 to the MAU 112, respectively. At this time, the logical address of each file system information is managed on the RAM (not shown) or the nonvolatile memory 12 of the memory device 1 by the address management unit 1122 in the memory controller unit 11.
  • the memory device 1 when the host device 2 issues the data relocation command D-Unpack and the file system information relocation command FS-Unpack at an arbitrary timing, the memory device 1 The MAU data and file system information written in the second data write mode or the second file system information write mode are rearranged. Thereby, in the nonvolatile memory system 1000, data and file system information can be managed in the same manner as in the case of writing in the first data writing mode or the first file system information writing mode. In the non-volatile memory system 1000, the rearrangement process described above can also be performed in combination with other processes.
  • FIG. 12 is a diagram for explaining processing when the rearrangement processing is performed in combination with the data erasure processing in the nonvolatile memory system 1000. That is, FIG. 12 is a diagram for explaining processing for rearranging data when the host device 2 issues an erase command to the memory device 1.
  • FIG. 12A is a diagram for explaining a command sequence of a series of processes.
  • the host device 2 issues a data write mode switching command D-MOD2 to the memory device 1, and the memory device 1 receives the data write mode switching command D-MOD2, Write data in the data write mode.
  • the host device 2 sends an erase command Erase to the memory device 1.
  • -2 is issued.
  • the memory device 1 receives the erase command Erase-2, the memory device 1 erases the data DAT2-m to be erased by the erase command Erase-2 and rearranges the data DAT1-n.
  • FIG. 12B is a diagram for explaining processing for rearranging DAT1-n when DAT2-m is erased.
  • the memory controller unit 11 erases the data DAT2-m and receives the data DAT2-m.
  • DAT1-n is relocated to MAU121.
  • the data to be deleted and the data to be rearranged in the MAU 120 are managed on the RAM (not shown) or the nonvolatile memory 12 of the memory device 1 by the address management unit 1122 in the memory controller unit 11. .
  • FIG. 13 is a diagram for explaining processing in the nonvolatile memory system 1000 when relocation processing is performed in combination with processing for deleting data by an operation on the file system. That is, FIG. 13 is a diagram for explaining processing for rearranging data when the host device 2 deletes data from the memory device 1 by an operation on the file system.
  • FIG. 13A illustrates a command sequence for a series of processes.
  • the host device 2 issues a data write mode switching command D-MOD2 to the memory device 1, and when the memory device 1 receives the data write mode switching command D-MOD2, Write data in the data write mode. Thereafter, the host device 2 issues a write command WFS to the memory device 1, and when the memory device 1 receives the write command WFS, the corresponding data file file data (for example, File Allocation Table) is updated. Then, one of the written data (here, the data DAT2-m is deleted) is deleted (the data is deleted by an operation on the file system).
  • D-MOD2 data write mode switching command
  • WFS data file file data
  • the host device 2 issues a data relocation command D-Unpack1 for the remaining data DAT1-m to the memory device 1, and the memory device 1 issues a data relocation command D-Unpack1 for the data DAT1-m.
  • the data DAT1-m is relocated.
  • FIG. 13B is a diagram for explaining processing of rearranging DAT1-n after erasing data DAT2-m by file system operation in the nonvolatile memory system 1000.
  • the host device 2 deletes DAT2-m by the file system operation, the MAU 130 is in the state of the MAU 131 on the file system as shown in FIG.
  • a portion (page) marked with a cross indicates a state where data exists on the nonvolatile memory 12 but is deleted on the file system.
  • the host device 2 issues a data rearrangement command D-Unpack1 to the memory device 1 in order to rearrange DAT1-n
  • the memory controller unit 11 among the data included in the MAU 131, DAT1-n. Are rearranged in the MAU 131.
  • the data to be deleted and the data to be rearranged in the MAU 131 are managed by the address management unit 1122 in the memory controller unit 11 on the RAM (not shown) or the nonvolatile memory of the memory device 1.
  • the data erasure process by the erasure command or the data erasure process by the file system operation is performed by the file recorded by the host device 2 (in the case of FIGS. 12 and 13, DAT1-n and DAT1-n). (Corresponding to DAT1-m)). Therefore, in the nonvolatile memory system 1000, the data rearrangement process can be performed efficiently by performing the data rearrangement process at the timing of performing the data erase process by the erase command or the data erase process by the file system operation. Is possible. That is, in the nonvolatile memory system 1000, when data erasure processing with a relatively long processing time is being executed, data relocation processing is executed together with the data erasure processing. Data relocation processing can be executed without being aware of the time taken.
  • the nonvolatile memory system 1000 when the host device 2 records the data of a plurality of files and the plurality of file system information in the memory device 1, the memory device 1 transfers the data to the host device 2.
  • data or file system information is recorded by switching the data write mode and the file system information write mode so that the output period of the BUSY signal output is shortened.
  • the non-volatile memory system 1000 since the period during which the host apparatus 2 is waiting for transmission can be shortened, the amount of data to be held when the host apparatus 2 is in a transmission waiting state can also be reduced.
  • the nonvolatile memory system 1000 real-time recording of a plurality of files can be easily performed without increasing the buffer size of the host device 2.
  • the recorded data and file system information are rearranged without making the user aware of the execution of the data rearrangement process, and the first data writing mode or the first file system information writing is performed.
  • Data and file system information can be arranged as in the case of writing in the mode.
  • data rearrangement and file system information rearrangement may be performed by separate commands, and data rearrangement processing and file system information rearrangement by the same command. Processing may be performed collectively.
  • data and file system information are associated with each other when data and file system information are written. It is preferable to set a file number in the command argument as described above. For example, in the nonvolatile memory system, when data of file number “1” and data of file number “2” are recorded, the following may be performed. (1) The write command for writing the data of the file number “1” includes the file number “1” in the argument.
  • the write command for writing the file system information of the file number “1” includes the file number “1” in the argument.
  • the write command for writing the data of the file number “2” includes the file number “2” in the argument.
  • the write command for writing the file system information of the file number “2” includes the file number “2” in the argument.
  • a command including information associating the file number with the MAU to be written is issued from the host device 2 to the memory device 1. Also good. By doing so, it is easy to know which data should be the target of the relocation process when performing the data relocation process or the file system information relocation process in the nonvolatile memory system. Therefore, it is preferable.
  • a flash memory is used as the nonvolatile memory 12, but the present invention is not limited to this, and other nonvolatile memories such as a hard disk and a nonvolatile RAM are used.
  • a non-volatile memory system may be configured.
  • each block may be individually integrated into one chip by a semiconductor device such as an LSI, or one block may be included so as to include a part or all of the blocks. It may be chipped.
  • LSI LSI
  • IC system LSI
  • super LSI ultra LSI depending on the degree of integration
  • the method of circuit integration is not limited to LSI, and implementation with a dedicated circuit or a general-purpose processor is also possible.
  • An FPGA Field Programmable Gate Array
  • a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • integrated circuit technology comes out to replace LSI's as a result of the advancement of semiconductor technology or a derivative other technology, it is naturally also possible to carry out function block integration using this technology. Biotechnology can be applied as a possibility.
  • each process of the said embodiment may be implement
  • a memory device capable of recording a plurality of files in real time while suppressing an increase in the buffer size of the host device, and in particular, a television that records moving images in a large-capacity nonvolatile memory. It is useful for a memory device having a non-volatile memory such as a host device such as a DVR and a removable memory card or an embedded device.
  • Nonvolatile memory system (memory system) 1 memory device 11 memory controller unit 110 host IF unit 111 command processing unit 112 memory management unit 1121 CPU 1122 Register 1123 Data write management unit 1124 File system information write unit 113 Data control unit 12 Non-volatile memory 2 Host device 21 CPU 22 ROM 23 RAM 24 buffer RAM 25 Memory Device Control Unit 3 Bus

Abstract

　ホスト装置のバッファサイズの増加を抑えながら複数ファイルのデータをリアルタイムに記録することが可能なメモリ装置、ホスト装置およびメモリシステムを提供する。メモリ装置（１）は、第１および第２のデータ書き込みモードと、を備え、ホスト装置（２）は、複数ファイルのデータを記録する場合、第２のデータ書き込みモードを用いて書き込みを行う。また、メモリ装置（１）は、ホスト装置（２）からのコマンドに従い、第２のデータ書き込みモードで書き込んだデータを第１のデータ書き込みモードで書き込んだ状態に再配置する。

Description

メモリ装置、ホスト装置およびメモリシステム
　本発明は、ホスト装置の命令に応じて不揮発性メモリへのデータの書き込みおよび読み出しを行う、不揮発性メモリを備えたメモリ装置、該メモリ装置と接続して不揮発性メモリへのデータの書き込みおよび読み出しを行うホスト装置および、該ホスト装置とメモリ装置を含んで構成されるメモリシステムに関する。
　デジタルカメラ、ムービー、携帯電話などのデジタル情報を制御する機器(以下、「ホスト装置」という)において，デジタル情報を保持する記憶装置としてＮＡＮＤフラッシュメモリなどの不揮発性メモリが多く使われている。近年では、微細化による不揮発性メモリの仕様変更頻度が高くなっているため、不揮発性メモリとメモリコントローラ部とを搭載したメモリ装置が使われることが多くなってきている。このようなメモリ装置には、ホスト装置と着脱可能なリムーバブルカードや、ホスト装置の基板に直付けして使用するエンベデッドタイプのものがある。
　また、近年、内蔵する不揮発性メモリの容量が増加し動画記録用途への応用が広がっている。メモリ装置に動画データを記録する場合、一定の書き込み速度を保証しながら書き込みを行う、いわゆるリアルタイム記録を行う必要がある。特許文献１には、このような不揮発性メモリを用いたメモリ装置へリアルタイム記録を行う方法が開示されている。
　特許文献１には、所定の条件下でリアルタイム記録を実現する技術が開示されている。具体的には、特許文献１の技術を用いた不揮発性記憶システム（ホスト装置とメモリ装置とを備える不揮発性記憶システム）では、メモリ装置において、不揮発性メモリ上の記憶領域を所定のアロケーションユニット単位（ＡＵ単位）に分割して管理し、メモリ装置の記憶デバイスとしての性能を、所定のデータサイズでアロケーションユニットに連続的にデータを記録した場合の性能として規定する。そして、このように規定されたメモリ装置の記録デバイスとしての性能を、メモリ装置からホスト装置に通知する。ホスト装置は、メモリ装置の記録デバイスとしての当該性能を満たすように、メモリ装置に対してデータ書き込み処理を行うことで、所定の条件下（メモリ装置の記録デバイスとしての性能を満たす条件下）において、リアルタイム記録を行うことができる。つまり、特許文献１の技術では、メモリ装置の不揮発性メモリに、所定のデータサイズでアロケーションユニットに連続的にデータを記録した場合の性能を基準として、データ書き込み処理における最低速度保証を行い、保証される最低速度でのリアルタイム記録を実現させる。
　また、リアルタイム記録では、実際には、通常のデータとファイルシステム情報とが交互に記録される。特許文献１の技術では、通常データの書き込み性能とファイルシステム情報の書込み性能とを別個に規定し、ファイルシステム情報の書き込みが通常のデータ書き込み性能に影響しないようにすることで、リアルタイム記録を実現するようにしている。
　このように従来技術では、記憶デバイスの性能がアロケーションユニット（ＡＵ）にデータを連続的に書き込んだ場合の性能を基準として決められており、アロケーションユニット内においてデータ書き込みを行う際の瞬間的な性能の変化（例えば、データ書き込み速度の変化）については規定されていない。つまり、従来技術では、最終的に、アロケーションユニットのサイズ分のデータの書き込みが完了した時点で性能が保証されていれば、アロケーションユニット内においてデータ書き込みを行う際のデータ書き込み速度がどのように変化してもよい。言い換えれば、従来技術では、メモリ装置の不揮発性メモリに、アロケーションユニットのサイズだけデータを書き込まないと性能が保証されない。
　このため、ホスト装置は、アロケーションユニットのサイズ相当のバッファを備えて、瞬間的な性能の変化（例えば、データ書き込み速度の変化）を吸収する必要がある。
　また、通常データとファイルシステム情報とは、同一のインタフェースを通じて、ホスト装置から記憶デバイスに書き込まれるため、ファイルシステム情報を書き込む間は、通常データの書き込みは、待たされることになる。このため、ホスト装置は、ファイルシステム情報を書き込む間データを保持するためのバッファをホスト装置に備える必要がある。
特開２００６－１７８９２３
　近年、テレビやＤＶＲ（Ｄｉｇｉｔａｌ　Ｖｉｄｅｏ　Ｒｅｃｏｒｄｅｒ）などで不揮発性メモリを備えたメモリ装置へ動画を記録する機能を備えるものが出現している。このような機器のうち複数のチューナを持つものでは、メモリ装置に対して複数のチャネルの動画データを複数ファイルとして記録することが考えられる。このような複数ファイルのデータをメモリ装置に記録する場合、メモリ装置において、データは、通常異なるアロケーションユニットに記録されるが、前述したように従来技術では、アロケーションユニットのサイズだけデータを書き込まないと性能が保証されない。このため、従来技術では、複数ファイルのデータを複数のアロケーションユニットにリアルタイム記録するには、ファイル毎にアロケーションユニットサイズ相当のバッファをホスト装置に備える必要がある。
　また、メモリ装置に記録するファイル数が増えると、ファイルシステム情報の更新もファイル数だけ必要になるが、前述したようにファイルシステム情報を書き込む間は、通常データの書き込み処理を実行することができず、書き込み処理を待ち状態にする必要があるため、記録するファイル数の増加に伴いファイルシステム情報書き込みの頻度が増加すると、その分必要なバッファのサイズも増加する。
　すなわち、従来技術では、複数の動画データをリアルタイムに記録することが想定されておらず、記録するチャネル数に比例してホスト装置に必要なバッファのサイズが増大するという課題がある。
　本発明は、以上の問題点を解決し、ホスト装置のバッファサイズの増加を抑えながら複数の動画データをリアルタイムに記録することが可能なメモリ装置、ホスト装置およびメモリシステムを提供することを目的とする。
　第１の発明は、ホスト装置と通信することができるように接続されており、ホスト装置からのコマンドに従って、データの書き込みおよび／またはデータの読み出しを行うメモリ装置であって、不揮発性メモリと、メモリコントローラ部と、を備えるメモリ装置である。
　不揮発性メモリは、データを記憶する。メモリコントローラ部は、ホスト装置の発行するコマンドに含まれる論理アドレスに応じて、不揮発性メモリにデータの書き込み処理および不揮発性メモリからのデータの読み出し処理の制御を行い、また、不揮発性メモリのメモリ領域をメモリアロケーションユニット単位で管理し、データと、データのファイルシステム情報とを、それぞれ別のメモリアロケーションユニットに書き込むように制御する。
　そして、メモリコントローラ部は、ホスト装置からの指示に従い、データ書き込みモードを、第１のデータ書き込みモードおよび第２のデータ書き込みモードのいずれかに切り換えて、不揮発性メモリへのデータ書き込み処理を制御することができる。また、メモリコントローラ部は、以下の（１）、（２）の処理を行う。
（１）第１のデータ書き込みモードによるデータ書き込み処理を行う場合、メモリアロケーションユニット単位で、ホスト装置の論理アドレスと不揮発性メモリの物理アドレスとを対応させ、ホスト装置が管理する論理アドレス空間におけるメモリアロケーションユニット内でのデータ配置と、不揮発性メモリの物理アドレス空間におけるメモリアロケーションユニット内でのデータ配置とが同一になるように、ホスト装置から発行されるデータ書き込みコマンドに含まれる論理アドレスに応じて、不揮発性メモリの物理アドレス空間内において、データを書き込むためのメモリアロケーションユニットを選択し、選択したメモリアロケーションユニットに対して、データ書き込み処理を行う。
（２）第２のデータ書き込みモードによるデータ書き込み処理を行う場合、不揮発性メモリの物理アドレス空間内において、データを書き込むためのメモリアロケーションユニットを第２データ書き込みモード用メモリアロケーションユニットとして選択し、ホスト装置から受信した書き込みデータを、ホスト装置から発行されるデータ書き込みコマンドに含まれる論理アドレスによらず、選択した第２データ書き込みモード用メモリアロケーションユニットに、連続して書き込む。
　このメモリ装置では、例えば、論理アドレス空間上で異なるＭＡＵ（メモリアロケーションユニット）に配置される複数ファイルのデータを記録する場合に、第２のデータ書き込みモードによりデータ書き込み処理を行うことで、書き込むデータの論理アドレスが不連続な場合でも、不揮発性メモリのメモリ領域に連続的にデータを書き込むことができる。このため、このメモリ装置では、効率よく短時間でデータを書き込むことが可能である。したがって、このメモリ装置と接続されるホスト装置の備えるバッファサイズも少なくて済む。その結果、このメモリ装置をホスト装置とともに用いることで、ホスト装置のバッファサイズの増加を抑えながら、例えば、複数の動画データをリアルタイムに記録する（一定の書き込み速度を保証したデータ書き込み処理を行う）ことが可能となる。
　なお、「不揮発性メモリ」は、複数の不揮発性メモリであってもよい。
　また、「連続して書き込む」とは、例えば、ホスト装置から連続して送信されるデータを、メモリ装置が連続的に受信し、受信したデータを、受信した順に、連続的に不揮発性メモリに書き込むことをいう。
　また、「メモリアロケーションユニット」とは、不揮発性メモリのメモリ領域を分割して管理するための単位であり、物理的な管理単位のＮ倍（Ｎは自然数）のサイズとなることが好ましい。なお、「物理的な管理単位」は、例えばＮＡＮＤフラッシュでは消去単位である物理ブロックを単位として用いることができる。
　第２の発明は、第１の発明であって、メモリコントローラ部は、電源投入時およびリセット後の初期状態では、第１のデータ書き込みモードでデータ書き込み処理を行い、ホスト装置から発行されるデータ書き込みモード指示コマンドに従って、データ書き込みモードを、第２のデータ書き込みモードに切り替える。
　第３の発明は、第１の発明であって、メモリコントローラ部は、ホスト装置から発行されるデータ書き込みモード指示コマンドに従って、データ書き込みモードを、第１の書き込みモードに切り替える。
　これにより、メモリ装置が第２の書き込みモードであっても、ホスト装置から発行されるデータ書き込みモード指示コマンドにより、メモリ装置の書き込みモードを、第１の書き込みモードにすることができる。
　第４の発明は、第１の発明であって、メモリコントローラ部は、ホスト装置から発行される第２のデータ書き込みモード終了コマンドに従って、データ書き込みモードを、第１の書き込みモードに切り替える。
　第５の発明は、第１から第４のいずれかの発明であって、メモリコントローラ部は、ホスト装置から発行されるデータ再配置コマンドに従って、第２のデータ書き込みモードで書き込んだデータを、メモリアロケーションユニット単位で論理アドレスと物理アドレスが対応するよう、不揮発性メモリの物理アドレス空間内において再配置する。
　このメモリ装置では、ホスト装置から発行されるデータ再配置コマンドに従って、第２のデータ書き込みモードで書き込まれたＭＡＵ内のデータの再配置を行うため、データの再配置後は、第１のデータ書き込みモードで書き込んだ場合と同様にデータを管理することができるようになる。その結果、このメモリ装置では、いわゆるフラグメント状態が発生することを抑制し、効率のよいデータ管理をすることが可能となる。
　第６の発明は、第１から第４の発明であって、メモリコントローラ部は、ホスト装置から発行されるデータ消去コマンドにより、第２のデータ書き込みモードで書き込んだデータの一部が消去された場合、残りのデータを、第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、不揮発性メモリの物理アドレス空間内において再配置する。
　これにより、このメモリ装置では、消去コマンドによる消去処理とともに、再配置処理を行うことができる。
　第７の発明は、第１から第６のいずれかの発明であって、メモリコントローラ部は、ホスト装置からの指示に従い、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードおよび第２のファイルシステム情報書き込みモードのいずれかに切り換えて、不揮発性メモリへのファイルシステム情報の書き込み処理を制御することができる。また、メモリコントローラ部は、以下の（１）、（２）の処理を行う。
（１）第１のファイルシステム情報書き込みモードによるファイルシステム情報書き込み処理を行う場合、ホスト装置から発行される異なる書き込みコマンドで書き込みを指示される、異なるデータのファイルシステム情報を、書き込みコマンドを受信するごとに、逐次、不揮発性メモリに書き込むよう制御する。
（２）第２のファイルシステム情報書き込みモードによるファイルシステム情報書き込み処理を行う場合、ホスト装置から発行される異なる書き込みコマンドで書き込みを指示される、複数の異なるファイルシステム情報のデータを、一括して、不揮発性メモリの同じページに書き込むよう制御する。
　このメモリ装置では、例えば、複数ファイルの異なるファイルシステム情報のデータを記録する場合に、第２のファイルシステム情報書き込みモードにより書き込み処理を行うことで、不揮発性メモリの同一ＭＡＵ内の同じページに書き込むことができる。このため、複数の異なるファイルシステム情報を書き込む場合のトータル時間を短縮することができる。その結果、このメモリ装置とともに用いられるホスト装置が送信待ち状態のときに保持すべきデータ量が少なくて済むので、ホスト装置の持つバッファサイズの増大を抑えることができる。また、ホスト装置の送信待ち時間も短くなるので、このメモリ装置を用いることで、複数ファイルのリアルタイム記録も実現させやすい。
　第８の発明は、第７の発明であって、メモリコントローラ部は、電源投入時およびリセット後の初期状態では、第１のファイルシステム情報書き込みモードでファイルシステム情報の書き込み処理を行い、ホスト装置から発行されるファイルシステム情報書き込みモード指示コマンドに従って、ファイルシステム情報書き込みモードを、第２のファイルシステム情報書き込みモードに切り替える。
　第９の発明は、第７の発明であって、メモリコントローラ部は、ホスト装置から発行されるファイルシステム情報書き込みモード指示コマンドに従って、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードに切り替える。
　第１０の発明は、第７の発明であって、メモリコントローラ部は、ホスト装置から発行される第２のファイルシステム情報書き込みモード終了コマンドに従って、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードに切り替える。
　第１１の発明は、第８から第１０のいずれかの発明であって、メモリコントローラ部は、ホスト装置から発行されるファイルシステム情報再配置コマンドに従って、第２のファイルシステム情報書き込みモードで書き込んだファイルシステム情報を、異なる物理ページに格納されるように、不揮発性メモリの物理アドレス空間内において再配置する。
　このメモリ装置では、ホスト装置から発行されるファイルシステム情報再配置コマンドに従って、第２のファイルシステム情報書き込みモードで書き込まれたＭＡＵ内のファイルシステム情報の再配置を行うため、再配置処理後は、第１のファイルシステム情報書き込みモードで書き込んだ場合と同様にファイルシステム情報を管理することができるようになる。その結果、このメモリ装置では、いわゆるフラグメント状態が発生することを抑制し、効率のよく、ファイルシステム情報を管理することができる。
　第１２の発明は、メモリ装置にコマンドを発行して、メモリ装置にデータの書き込みおよびメモリ装置からデータの読み出しを行うホスト装置であって、メモリ装置制御部を備える。
　メモリ装置制御部は、メモリ装置へのコマンド発行と、メモリ装置に対してデータ書き込み処理あるいはデータ読み出し処理の対象となるデータの入出力制御と、を行い、また、論理アドレス空間をメモリアロケーションユニット単位で管理して、データと、データのファイルシステム情報とを、それぞれ別のメモリアロケーションユニットに書き込むようメモリ装置を制御する。
　メモリ装置制御部は、メモリ装置に指示することで、メモリ装置のデータ書き込みモードを、第１のデータ書き込みモードおよび第２のデータ書き込みモードのいずれかに切り換えるよう制御することができる。
　このホスト装置では、メモリ装置に対して、例えば、コマンド等により指示することで、メモリ装置のデータ書き込みモードを、第１のデータ書き込みモードおよび第２のデータ書き込みモードのいずれかに切り換えるよう制御することができる。したがって、例えば、単一ファイルのデータ書き込み処理を行う場合は、第１のデータ書き込みモードによるデータ書き込み処理を指示し、複数ファイルをリアルタイム記録する場合は、第２のデータ書き込みモードによるデータ書き込み処理を指示することで、用途に応じて、最適な処理を、メモリ装置に対して指示することができる。
　第１３の発明は、第１２の発明であって、メモリ装置制御部は、メモリ装置の電源投入時又はリセット後の初期状態では、メモリ装置を第１のデータ書き込みモードで動作させ、その後、メモリ装置へデータ書き込みモード指示コマンドを発行して、メモリ装置のデータ書き込みモードを、第２のデータ書き込みモードに切り替えさせる。
　第１４の発明は、第１２または第１３の発明であって、メモリ装置制御部は、メモリ装置へデータ書き込みモード指示コマンドを発行して、メモリ装置のデータ書き込みモードを、第１の書き込みモードに切り替えさせる。
　第１５の発明は、第１２または第１３の発明であって、メモリ装置制御部は、メモリ装置へ第２のデータ書き込みモード終了コマンドを発行して、メモリ装置のデータ書き込みモードを、第１の書き込みモードに切り替えさせる。
　第１６の発明は、第１２から第１５のいずれかの発明であって、メモリ装置制御部は、メモリ装置へデータ再配置コマンドを発行して、メモリ装置に、メモリ装置により第２のデータ書き込みモードで書き込まれたデータを、第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、不揮発性メモリの物理アドレス空間内において再配置させる。
　第１７の発明は、第１６の発明であって、メモリ装置制御部は、メモリ装置へ第２のデータ書き込みモードで書き込んだデータの一部を、ファイルシステム情報を更新してファイルシステム上で消去する際に、メモリ装置に、メモリ装置により第２のデータ書き込みモードで書き込まれたデータを、第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、不揮発性メモリの物理アドレス空間内において再配置させる。
　第１８の発明は、第１２から第１７のいずれかの発明であって、メモリ装置制御部は、メモリ装置に指示することで、メモリ装置のファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードおよび第２のファイルシステム情報書き込みモードのいずれかに切り換えるよう制御することができる。
　第１９の発明は、第１８の発明であって、メモリ装置制御部は、メモリ装置の電源投入時およびリセット後の初期状態では、メモリ装置を第１のファイルシステム情報書き込みモードで動作させ、その後、メモリ装置に対してファイルシステム情報書き込みモード指示コマンドを発行して、メモリ装置のファイルシステム情報書き込みモードを、第２のファイルシステム情報書き込みモードに切り替えさせる。
　第２０の発明は、第１８の発明であって、メモリ装置制御部は、メモリ装置にファイルシステム情報書き込みモード指示コマンドを発行して、メモリ装置のファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードに切り替えさせる。
　第２１の発明は、第１８の発明であって、メモリ装置制御部は、メモリ装置に第２のファイルシステム情報書き込みモード終了コマンドを発行して、メモリ装置のファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードに切り替えさせる。
　第２２の発明は、第１８から第２１のいずれかの発明であって、メモリ装置制御部は、メモリ装置へファイルシステム情報再配置コマンドを発行して、メモリ装置に、メモリ装置により第２のデータ書き込みモードで書き込まれたデータを、第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、不揮発性メモリの物理アドレス空間内において再配置させる。
　第２３の発明は、第１から第１１のいずれかの発明であるメモリ装置と、第１２から第２２のいずれかの発明であるホスト装置と、を備えるメモリシステムである。
　本発明によれば、ホスト装置のバッファサイズの増加を抑えながら複数の動画データをリアルタイムに記録することが可能なメモリ装置、ホスト装置およびメモリシステムを提供することができる。
第１実施形態に係る不揮発性メモリシステム１０００のブロック図である。 第１のデータ書き込みモードを説明する図である。 第２のデータ書き込みモードを説明する図である。 データ書き込みモードの状態遷移を説明する図である。 データ書き込みモード切り替えのコマンドシーケンスを説明する図である。 第１のファイルシステム情報書き込みモードを説明する図である。 第２のファイルシステム情報書き込みモードを説明する図である。 ファイルシステム情報書き込みモードの状態遷移を説明する図である。 ファイルシステム情報書き込みモード切り替えのコマンドシーケンスを説明する図である。 データの再配置処理を説明する図である。 ファイルシステム情報の再配置を説明する図である。 消去コマンド発行時にデータの再配置を行う処理を説明する図である。 ファイルシステム操作後にデータの再配置を行う処理を説明する図である。 バス３のトランザクションを説明する図である。 ＣＭＤ、ＲＥＳ、ＤＡＴの構成を説明する図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。
　［第１実施形態］
　＜１．１：不揮発性メモリシステムの構成＞
　図１は、本発明の第１実施形態に係る不揮発性メモリシステム（メモリシステム）１０００の構成を示すブロック図である。
　図１において、本実施形態に係る不揮発性メモリシステム１０００は、メモリ装置１とホスト装置２と、を備え、メモリ装置１とホスト装置２とは、バス３により接続されて、双方向に通信を行うことができる。
　なお、以降の説明に用いる図面においては、本発明に関連しない構成要素については図示を省略している。また、本発明は、以下に示す実施形態に限定されないことは言うまでもない。
　（１．１．１：メモリ装置）
　メモリ装置１は、図１に示すように、メモリコントローラ部１１と、１以上の不揮発性メモリ１２と、を備える。
　メモリコントローラ部１１は、図１に示すように、ホストＩＦ部１１０と、コマンド処理部１１１と、メモリ管理部１１２と、データ制御部１１３と、を備える。
　ホストＩＦ部１１０は、ホスト装置２とバス３を介して接続されており、ホスト装置２と通信を行うことが可能である。ホストＩＦ部１１０は、バス３を介して、ホスト装置２からコマンド受信したり、ホスト装置２に対して応答（レスポンス）を送信したりする。また、ホストＩＦ部１１０は、バス３を介して、ホスト装置２とデータの送受信を行う。また、ホストＩＦ部１１０は、ホスト装置２から受信したコマンドをコマンド処理部１１１に出力し、ホスト装置２から受信したデータをデータ制御部１１３に出力する。また、ホストＩＦ部１１０は、コマンド処理部１１１から出力される応答（レスポンス）等を入力し、当該応答（レスポンス）等を、バス３を介して、ホスト装置２に送信する。
　コマンド処理部１１１は、ホスト装置２が発行し、ホストＩＦ部１１０が受信したコマンドを解釈して、ホスト装置２に返信する応答（レスポンス）を生成し、ホストＩＦ部１１０に出力する。また、コマンド処理部１１１は、コマンドの解釈結果や、コマンドの引数等から取得したデータ等を、メモリ管理部１１２に出力する。
　メモリ管理部１１２は、不揮発性メモリ１２のデータの入出力や不揮発性メモリ１２のメモリ領域管理を行う。
　メモリ管理部１１２は、メモリ装置１の処理全般を制御するＣＰＵ１１２１と、ホスト装置２の発行するコマンドに含まれる論理アドレスと不揮発性メモリ１２上の物理アドレスとの対応付けを管理するアドレス管理部１１２２と、を備える。また、メモリ管理部１１２は、不揮発性メモリ１２にデータを書き込む場合の書き込みモードを管理するデータ書き込み管理部１１２３と、不揮発性メモリ１２にファイルシステム情報を書き込む場合の書き込みモードを管理するファイルシステム情報書き込み管理部１１２４と、を備える。
　データ制御部１１３は、ホストＩＦ部１１０と不揮発性メモリ１２との間のデータの入出力を行うためのバッファＲＡＭを備えており、データ制御部１１３は、当該バッファＲＡＭを用いて、メモリ管理部１１２の指示に従い、不揮発性メモリ１２に対してデータの書き込み処理／読み出し処理を行う。
　なお、メモリコントローラ部１１の各機能部は、その全部または一部を、個別に接続してもよいし、内部バスにより接続してもよい。
　（１．１．２：ホスト装置）
　ホスト装置２は、図１に示すように、ホスト装置２全体の制御を行うＣＰＵ２１と、ＲＯＭ２２と、ＲＡＭ２３と、メモリ装置１とデータの送受信を行うためのバッファＲＡＭ２４と、メモリ装置１とバス３を介してコマンド・応答やデータの送受信を行うメモリ装置制御部２５と、を備える。
　なお、ホスト装置２の各機能部は、その全部または一部を、個別に接続してもよいし、内部バス（例えば、図１のバスＢ１）により接続してもよい。
　（１．１．３：バス）
　バス３は、例えば、メモリ装置１とホスト装置２とがコマンド・応答、データの送受信を行うための１以上の信号線の組により構成される。本実施形態に係る不揮発性メモリシステム１０００において、バス３は、クロック信号ＣＬＫを伝送するためのクロックラインと、コマンド・応答信号ＣＭＤを伝送するためのコマンドラインと、データ信号ＤＡＴを伝送するためのデータ信号ラインと、を含んで構成される。なお、バス３のデータ信号ラインは、必ずしも１本である必要はなく、バス３が、複数のデータ信号ラインを含むものであってもよい。
　≪バストランザクション≫
　図１４は、不揮発性メモリシステム１０００において、バス３を介して行われるメモリ装置１とホスト装置２とのバストランザクションを説明する図である。
　図１４において、コマンドＣＭＤは、ホスト装置２がメモリ装置１に対してデータの読み出しや書き込みなどの指示を行うために送信する信号である。
　応答ＲＥＳは、コマンドＣＭＤを受信したメモリ装置１が各種ステータス情報などを応答するために送信する信号である。
　データＤＡＴは、メモリ装置１への書き込みの場合はホスト装置２がメモリ装置１に対して送信するものであり、メモリ装置１からの読み出しの場合は、メモリ装置１がホスト装置２に対して送信するものである。
　これらのトランザクションは、主にメモリ装置１のコマンド処理部１１１およびホストＩＦ部１１０と、ホスト装置２のメモリ装置制御部２５とで処理が行われることが多く、必要に応じてメモリ装置１では、メモリ管理部１１２も処理を行う。
　ホスト装置２が発行するコマンドの内容によって、複数種類のバストランザクションが存在し、図１４（ａ）では、コマンドＣＭＤと応答ＲＥＳのみで完結する。これは、主に不揮発性メモリ１２のデータ入出力を行わないコマンドの場合に使われる。
　図１４（ｂ）では、コマンドＣＭＤと応答ＲＥＳに加えて、データＤＡＴＡの転送が行われる。このバストランザクションは、主に不揮発性メモリ１２へのデータの書き込みおよび不揮発性メモリ１２からのデータの読み出しの場合のバストランザクションである。
　図１４（ｃ）に示すバストランザクションは、コマンドＣＭＤと応答ＲＥＳに加えて、データ信号ＤＡＴを使ってメモリ装置１が内部処理中であることを示す状態信号であるＢｕｓｙ信号をホスト装置２へ伝える場合のバストランザクションである。
　図１４（ｄ）に示すバストランザクションは、コマンドＣＭＤと応答ＲＥＳ、データＤＡＴＡに続いて、状態信号Ｂｕｓｙ（Ｂｕｓｙ信号）をメモリ装置１がホスト装置２に対して送信するバストランザクションである。
　図１４（ｃ）および（ｄ）のように、状態信号Ｂｕｓｙ（Ｂｕｓｙ信号）をメモリ装置１が送信するのは、ホスト装置２との間でデータの入出力は行わず、メモリ装置１の内部でメモリコントローラ部１１が不揮発性メモリ１２のデータの入出力を行うためである。このような場合、不揮発性メモリシステム１０００では、図１４（ｃ）および（ｄ）に示したバストランザクションが使われる。
　≪データフォーマット≫
　図１５は、メモリ装置１とホスト装置２との間で送受信されるコマンドＣＭＤ、応答ＲＥＳ、データＤＡＴの構成を示す図である。図１５において、ＣＭＤ、ＲＥＳ、ＤＡＴは、全て開始ビットと終了ビットと、バス３上での誤り検出のためのＣＲＣと、を含んで構成される。その他の構成要素は、ＣＭＤ、ＲＥＳ、ＤＡＴで異なる。
　ＣＭＤは、ホスト装置２の指示する処理内容を識別するための識別子と引数とを含む。ＣＭＤの引数には、各種制御用のフラグやデータの読み出しおよびデータの書き込みを行うためのアドレス情報が含まれ、その内容は識別子により異なる。
　ＲＥＳは、識別子とステータスとを含む。ＲＥＳの識別子は、ホスト装置２が発行したコマンドＣＭＤの識別子と同じ値である。また、ステータスは、メモリ装置１の内部状態を示す状態信号であり、例えば、エラーの有無やメモリ装置１の状態遷移を示す情報が含まれる。
　ＤＡＴは、ペイロードを含む。ペイロードは、ホスト装置２が発行したコマンドＣＭＤの識別子により異なり、例えば、不揮発性メモリ１２のデータの読み出しコマンドまたはデータの書き込みコマンドの場合、ペイロードは、不揮発性メモリ１２から読み出したデータまたは不揮発性メモリ１２に書き込むデータであり、レジスタの読み出しコマンドの場合、ペイロードは、レジスタの値である。
　＜１．２：不揮発性メモリシステムの動作＞
　次に、不揮発性メモリシステム１０００の動作について、図面を参照しながら、以下、説明する。具体的には、不揮発性メモリシステム１０００において、ホスト装置２がメモリ装置１に２つのファイルのデータと、そのファイルシステム管理情報とを書き込む場合を例にとって説明する。
　（１．２．１：データ書き込みモード）
　不揮発性メモリシステム１０００のデータ書き込みモードについて、第１のデータ書き込みモードと、第２のデータ書き込みモードに分けて、以下説明する。
　（１．２．１．１：第１のデータ書き込みモード）
　まず、不揮発性メモリシステム１０００における第１のデータ書き込みモードについて、説明する。
　図２は、本実施形態に係るメモリ装置１の、第１のデータ書き込みモードを説明する図である。
　図２において、ホスト装置２の管理する論理アドレス空間とメモリ装置１の管理する不揮発性メモリの記憶領域（メモリ領域）とは、メモリアロケーションユニット（ＭＡＵ）単位に分割して管理され、メモリ装置１のアドレス管理部１１２２が論理アドレス空間上のＭＡＵと不揮発性メモリのメモリ領域上のＭＡＵとの対応付けを管理する。ＭＡＵのサイズは、メモリ装置１に固有の値であり、例えば、不揮発性メモリとしてＮＡＮＤフラッシュを使う場合には、ＮＡＮＤフラッシュメモリのメモリ領域の消去単位である物理ブロックの整数倍となる。
　ホスト装置２がメモリ装置１に対してデータの書き込みコマンドを発行して、第１のデータ書き込みモードを使用してデータの書き込みを行う場合、アドレス管理部１１２２は、コマンドに含まれる論理アドレスを含むＭＡＵを、不揮発性メモリのメモリ領域上のいずれかのＭＡＵと対応付けし、対応付けした領域にホスト装置２が書き込みコマンドにより書き込みを指示したデータ（書き込みデータ）を書き込む。
　図２においては、論理アドレス空間上のＭＡＵ２０１およびＭＡＵ２０２が、それぞれ、不揮発性メモリのメモリ領域上のＭＡＵ２１１およびＭＡＵ２１２に対応付けられている。
　なお、各ＭＡＵ内では、データは、連続的に配置されており、ＭＡＵのサイズをＳMAUバイトとすると、例えば、論理アドレス空間上のＭＡＵ２０２に含まれるバイトアドレスＮ～Ｎ＋ＳMAU－１のデータは、不揮発性メモリのメモリ領域上のＭＡＵ２１２に含まれるバイトアドレスＭ～Ｍ＋ＳMAU－１に記録されている。つまり、ＭＡＵ２０２内におけるデータ配置と、ＭＡＵ２１２内におけるデータ配置とが、同一である。
　従って、不揮発性メモリシステム１０００において、ホスト装置２がメモリ装置１に対して、連続的にデータを書き込む場合、第１のデータ書き込みモードを使用することで、不揮発性メモリ１２のメモリ領域上の連続する領域にデータを書き込むことができ、効率よく短時間でデータを書き込むことが可能となる。
　（１．２．１．２：第２のデータ書き込みモード）
　次に、不揮発性メモリシステム１０００における第２のデータ書き込みモードについて、説明する。
　図３は、本実施形態に係るメモリ装置１の、第２のデータ書き込みモードを説明する図である。
　図３においても、ホスト装置２の管理する論理アドレス空間とメモリ装置１の管理する不揮発性メモリの記憶領域とは、メモリアロケーションユニット（ＭＡＵ）単位に分割して管理され、メモリ装置１のアドレス管理部１１２２が論理アドレス空間と不揮発性メモリ１２のメモリ領域との対応付けを管理するが、第１のデータ書き込みモードとの違いは、論理アドレス空間上の異なるＭＡＵに属するデータが、不揮発性メモリ１２のメモリ領域上の同じＭＡＵに連続的に記録される点である。
　図３に示すように、ホスト装置２がメモリ装置１に対して、データの書き込みコマンドを発行して、第２のデータ書き込みモードを使用してデータの書き込みを行う場合、アドレス管理部１１２２は、不揮発性メモリ１２のメモリ領域上のいずれかのＭＡＵを選択し、選択した領域に、ホスト装置２が書き込みコマンドにより書き込みを指示したデータ（書き込みデータ）を書き込む。以降、不揮発性メモリシステム１０００において、ホスト装置２が第２のデータ書き込みモードでデータを書き込む場合には、コマンドに含まれる論理アドレスによらず、不揮発性メモリ１２のメモリ領域上の同じＭＡＵ（図３に示すＭＡＵ－１がこれに相当。）に連続的にデータを書き込んでいく。
　図３に示すように、不揮発性メモリシステム１０００では、ホスト装置２が異なる２つのＭＡＵに属するデータ３０１～３０４を、３０１、３０２、３０３、３０４の順に、第２のデータ書き込みモードで書き込む場合、メモリ管理部１１２は、不揮発性メモリのメモリ領域上の書き込み可能なＭＡＵ（図３のＭＡＵ－１）へ、以下のようにして、データを連続的に書き込む。
（１）領域３０１のデータを領域３１１へ書き込む。
（２）領域３０２のデータを領域３１２へ書き込む。
（３）領域３０３のデータを領域３１３へ書き込む。
（４）領域３０４のデータを領域３１４へ書き込む。
　このようにして、不揮発性メモリシステム１０００では、第２のデータ書き込みモードにより、不揮発性メモリ１２のメモリ領域上で連続的にデータを記録する。
　なお、３０１～３０４の論理アドレスと３１１～３１４の記録される不揮発性メモリ１２のメモリ領域上の物理アドレスとの対応付けは、アドレス管理部１１２２が管理する。
　以上のように、不揮発性メモリシステム１０００では、ホスト装置２が異なるＭＡＵに属するデータを交互にメモリ装置１に書き込む場合、第２のデータ書き込みモードを使用することで、書き込むデータの論理アドレスが不連続な場合でも、不揮発性メモリ１２のメモリ領域に連続的にデータを書き込むことができる。このため、不揮発性メモリシステム１０００では、効率よく短時間でデータを書き込むことが可能である。
　特に、不揮発性メモリシステム１０００において、データをＭＡＵのサイズだけ書き込んだ場合の性能を規定しているメモリ装置１に対して、論理アドレス空間上で異なるＭＡＵに配置される複数ファイルのデータを記録する場合には、ホスト装置２の備えるバッファのサイズは１ファイルを記録する場合と同じでよい。したがって、不揮発性メモリシステム１０００では、ホスト装置２が備えなければならないバッファ量を増大させることなく（１ファイルを記録する場合と同じバッファ量を備えていればよく）、複数ファイルのデータのリアルタイム記録（一定の書き込み速度を保証したデータ書き込み処理）を行うことが可能である。
　なお、論理アドレス空間と不揮発性メモリ上のメモリ領域との対応付け（論理アドレス空間内の所定の分割領域（例えば、ＭＡＵ）内でのデータ配置と、不揮発性メモリ上のメモリ領域（物理アドレス空間）内の所定の分割領域（例えば、ＭＡＵ）内でのデータ配置との対応付け）をアドレス管理部１１２２が管理するための様々な手段が従来から開示されているが、本発明の本旨とは直接的には関係がないので、説明は省略する。
　（１．２．１．３：データ書き込みモードの状態遷移図）
　図４は、本実施形態に係るメモリ装置１のデータ書き込みモードの状態遷移図を説明する図である。
　図４に示すように、メモリ装置１は、電源ＯＮ時またはリセット時には、ＩＤＬＥ状態４１となり、ホスト装置２による初期化処理が行われると第1のデータ書き込みモード４２に移行する。その後、ホスト装置２のコマンドに従って第１のデータ書き込みモード４２と第２のデータ書き込みモード４３との間でモードの切り替えを行い、選択されたモードに応じて不揮発性メモリ１２へのデータ書き込み処理を行う。
　（１．２．１．４：データ書き込みモードのコマンドシーケンス）
　図５は、図４における第１のデータ書き込みモード４２と第２のデータ書き込みモード４３との間の切り替えを行うためのコマンドシーケンスを説明する図である。
　図５（ａ）～（ｃ）は、それぞれ、上段がバス３を介してホスト装置２からメモリ装置１に送信されるコマンドを模式的に示しており、中段がバス３を介してホスト装置２からメモリ装置１に送信されるデータを模式的に示しており、下段がデータ書き込みモードを示している。なお、図５（ａ）～（ｃ）において、横軸は時間軸である。
　なお、図５（ａ）～（ｃ）に示すＤ－ＭＯＤ１およびＤ－ＭＯＤ２は、図１４（ａ）～（ｄ）に示すいずれかのシーケンスをとるものであり、図５（ａ）～（ｃ）では、説明便宜のため、Ｄ－ＭＯＤ１およびＤ－ＭＯＤ２等における詳細なシーケンスは省略して図示している。
　図５（ａ）～（ｃ）に示すように、ホスト装置２が発行したデータ書き込みモード切り替えコマンドＤ－ＭＯＤ２をメモリ装置１が受信すると、メモリ装置１は、データ書き込みモードを、第１のデータ書き込みモード４２から第２のデータ書き込みモード４３へ遷移させる。そして、データ書き込み管理部１１２３は、第２のデータ書き込みモードに移行した時点以降、ホスト装置２から書き込みコマンドを受信した場合、第２のデータ書き込みモードでデータを不揮発性メモリ１２に書き込むように制御を行う。
　また、図５（ａ）に示すように、ホスト装置２が発行したデータ書き込みモード切り替えコマンドＤ－ＭＯＤ１をメモリ装置１が受信すると、メモリ装置１は、データ書き込みモードを、第２のデータ書き込みモード４３から第１のデータ書き込みモード４２に遷移させる。そして、データ書き込み管理部１１２３は、第１のデータ書き込みモードに移行した時点以降、ホスト装置２から書き込みコマンドを受信した場合、第１のデータ書き込みモードでデータを不揮発性メモリ１２に書き込むように制御を行う。
　図５（ｂ）および図５（ｃ）に示すように、メモリ装置１が、データ書き込みモードを、第２のデータ書き込みモード４３から第１のデータ書き込みモード４２に遷移させることも可能である。
　すなわち、図５（ｂ）に示すように、ホスト装置２が発行した第２のデータ書き込みモード終了コマンドＤ－ＥＮＤ２を、メモリ装置１が受信すると、メモリ装置１は、データ書き込みモードを、第１のデータ書き込みモード４２へ遷移させる。
　また、図５（ｃ）に示すように、メモリ装置１が、不揮発性メモリ１２に対して、第２のデータ書き込みモードで所定の回数のデータの書き込みを行った後、メモリ装置１は、データ書き込みモードを、第１のデータ書き込みモード４２へ遷移させる。なお、「所定の回数」は、ホスト装置２が、メモリ装置１に対して、データ書き込みモード切り替えコマンドＤ－ＭＯＤ２を発行するときにコマンドの引数として設定してもよいし、あるいは、メモリ装置１の持つレジスタに、予め「所定の回数」を示す値を保持させておくようにしてもよい。
　このように、本実施形態に係るホスト装置２とメモリ装置１とは、ホスト装置２の発行するコマンドによって、メモリ装置１が、データ書き込みモードを、第１のデータ書き込みモードまたは第２のデータ書き込みモードのいずれかに切り替えて、不揮発性メモリへのデータ書き込み処理を行う。なお、コマンドＤ－ＭＯＤ２には、第２のデータ書き込みモードで書き込み処理がなされるファイル数およびファイルを識別する情報を含ませるようにすることが好ましい。
　これによって、不揮発性メモリシステム１０００では、複数のファイルのデータを不揮発性メモリの同一のＭＡＵに書き込むことができる。このため、不揮発性メモリシステム１０００において複数のファイルを記録する場合であっても、ホスト装置２のバッファサイズを、１つのファイルを記録する場合と同じサイズに抑えることができる。
　（１．２．２：ファイルシステム情報書き込みモード）
　次に、不揮発性メモリシステム１０００のファイルシステム情報書き込みモードについて、第１のファイルシステム情報書き込みモードと、第２のファイルシステム情報書き込みモードに分けて、以下説明する。
　（１．２．２．１：第１のファイルシステム情報書き込みモード）
　まず、不揮発性メモリシステム１０００における第１のファイルシステム情報書き込みモードについて説明する。
　図６は、本実施形態に係るメモリ装置１の、第１のファイルシステム情報書き込みモードを説明する図である。
　図６において、メモリ装置１の管理する不揮発性メモリの記憶領域は、メモリアロケーションユニット（ＭＡＵ）単位に分割して管理され、メモリ装置１のアドレス管理部１１２２がホスト装置２の書き込むファイルシステム情報の論理アドレスと不揮発性メモリ上の物理アドレスとの対応付けを管理している。
　図６（ａ）は、ホスト装置２がファイルシステム情報ＤＩＲ１、ＤＩＲ２を、それぞれ別の書き込みコマンドＷＣＭＤで書き込む場合のコマンドシーケンスを説明する図である。
　図６（ａ）において、メモリ装置１は、書き込みコマンドＷＣＭＤに続いてファイルシステム情報ＤＩＲ１またはＤＩＲ２を受信すると、メモリ装置１は、ホスト装置２に対して、ＢＵＳＹ信号を出すとともに、ホスト装置２から受信したファイルシステム情報を不揮発性メモリ１２へ書き込む。このとき、図６（ｂ）に示すように、ファイルシステム情報ＤＩＲ１とＤＩＲ２とを異なるＭＡＵ６１および６２に書き込むようにしてもよいし、図６（ｃ）に示すように、同じＭＡＵ６３に書き込むようにしてもよい。ＤＩＲ１とＤＩＲ２とは、通常、異なるデータのファイルシステム情報であるため、ＤＩＲ１の論理アドレスとＤＩＲ２の論理アドレスとは、通常、連続するアドレスではなく、図６（ｂ）、（ｃ）のいずれの場合においても、ＤＩＲ１とＤＩＲ２は、異なるページに書き込まれる。ここで、「ページ」とは、不揮発性メモリ１２の書き込み単位を意味し、例えば、ＮＡＮＤフラッシュメモリにおけるページが該当する。
　（１．２．２．２：第２のファイルシステム情報書き込みモード）
　次に、不揮発性メモリシステム１０００における第２のファイルシステム情報書き込みモードについて説明する。
　図７は、本実施形態に係るメモリ装置１の、第２のファイルシステム情報書き込みモードを説明する図である。
　図７（ａ）は、ホスト装置２がファイルシステム情報ＤＩＲ１、ＤＩＲ２を、それぞれ別の書き込みコマンドＷＣＭＤで書き込む場合のコマンドシーケンスを説明する図である。
　図７（ａ）において、ホスト装置２は、メモリ装置１に対して、まず、ファイルシステム情報書き込みモード切り替えコマンドＦＳ－ＭＯＤ２を発行し、その後、ホスト装置２は、メモリ装置１に対して、書き込みコマンドＷＣＭＤを発行して、メモリ装置１により、ＤＩＲ１、ＤＩＲ２の書き込み処理が実行される。
　メモリ装置１は、ホスト装置２からＦＳ－ＭＯＤ２を受信すると、コマンドＦＳ－ＭＯＤ２に続いて発行される書き込みコマンドＷＣＭＤのうち、ＤＩＲ１を書き込むＷＣＭＤ（図７（ａ）にＣ１で示した書き込みコマンドＷＣＭＤ）を受信したときは、ファイルシステム情報ＤＩＲ１を受信し、受信したＤＩＲ１を不揮発性メモリ１２に書き込む処理を実行せず、次のコマンドＷＣＭＤを受信可能な状態にする。したがって、このとき、メモリ装置１からホスト装置２に対して出力されるＢＵＳＹ信号の出力期間も短時間となる。また、このとき、メモリ装置１は、ファイルシステム情報ＤＩＲ１を、例えば、データ制御部１１３内のバッファＲＡＭに保持しておく。
　メモリ装置１は、続くＷＣＭＤ（図７（ａ）にＣ２で示した書き込みコマンドＷＣＭＤ）を受信したときは、続くファイルシステム情報ＤＩＲ２を受信し、保持しているファイルシステム情報ＤＩＲ１とまとめて、ファイルシステム情報ＤＩＲ２を不揮発性メモリ１２へ書き込む。メモリ装置１は、ファイルシステム情報ＤＩＲ１およびＤＩＲ２の書き込み処理が完了するまで、ホスト装置２に対してＢＵＳＹ信号を出力し続ける。
　図７（ｂ）は、ファイルシステム情報ＤＩＲ１およびＤＩＲ２が書き込まれる不揮発性メモリ内のＭＡＵの状態を説明する図である。
　図７（ｂ）において、ファイルシステム情報ＤＩＲ１およびＤＩＲ２は、ＭＡＵ７１内の同じページに書き込まれる。このため、不揮発性メモリシステム１０００では、図６で説明した第１のファイルシステム情報書き込みモードに比べて、ファイルシステム情報ＤＩＲ１、ＤＩＲ２を書き込むトータル時間を短縮することができる。なお、コマンドＦＳ－ＭＯＤ２には、第２のファイルシステム情報書き込みモードで書き込み処理の対象となるファイル数およびファイルを識別する情報を含ませるようにすることが好ましい。
　このように、不揮発性メモリシステム１０００の第２のファイルシステム情報書き込みモードでは、複数のファイルを書き込む際のファイルシステム情報の書き込み処理に要するトータル時間を減らすことができる。このため、メモリ装置１からホスト装置２に出力されるＢＵＳＹ信号のトータルの出力期間が短くなる、すなわち、ホスト装置２がメモリ装置１にデータ送信できずに送信待ちとなる時間が少なくなる。その結果、不揮発性メモリシステム１０００では、ホスト装置２が送信待ち状態のときに保持すべきデータ量が少なくて済むので、ホスト装置２の持つバッファサイズの増大を抑えることができる。
　（１．２．２．３：ファイルシステム情報書き込みモードの状態遷移図）
　図８は、本実施形態に係るメモリ装置１のファイルシステム情報書き込みモードの状態遷移図を説明する図である。
　図８において、メモリ装置１は、電源ＯＮ時またはリセット時にはＩＤＬＥ状態８１となり、ホスト装置２による初期化処理が行われると、第1のファイルシステム情報書き込みモード８２に移行する。その後、メモリ装置１は、ホスト装置２からのコマンドに従って、第１のファイルシステム情報書き込みモード８２と第２のファイルシステム情報書き込みモード８３との間でモードの切り替えを行い、選択されたモードに応じて不揮発性メモリ１２へのファイルシステム情報の書き込みを行う。
　（１．２．２．４：ファイルシステム情報書き込みモードのコマンドシーケンス）
　図９は、図８における第１のファイルシステム情報書き込みモード８２と第２のファイルシステム情報書き込みモード８３との間の切り替えを行うためのコマンドシーケンスを説明する図である。
　なお、図９（ａ）～（ｃ）に示すＦＳ－ＭＯＤ１およびＦＳ－ＭＯＤ２は、図１４（ａ）～（ｄ）に示すいずれかのシーケンスをとるものであり、図９（ａ）～（ｃ）では、説明便宜のため、ＦＳ－ＭＯＤ１およびＦＳ－ＭＯＤ２等における詳細なシーケンスは省略して図示している。
　図９に示すように、メモリ装置１は、ホスト装置２が発行したファイルシステム情報書き込みモード切り替えコマンドＦＳ－ＭＯＤ２を受信すると、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモード８２から第２のファイルシステム情報書き込みモード８３へ遷移させる。そして、ファイルシステム情報書き込み管理部１１２４は、第２のファイルシステム情報書き込みモードに移行した時点以降、ホスト装置２から、ファイルシステム情報の書き込みを指示する書き込みコマンドを受信した場合、第２のファイルシステム情報書き込みモードで、ファイルシステム情報を不揮発性メモリ１２に書き込むように制御を行う。
　また、図９（ａ）に示すように、メモリ装置１は、ホスト装置２が発行したファイルシステム情報書き込みモード切り替えコマンドＤ－ＭＯＤ１を受信すると、ファイルシステム情報書き込みモードを、第２のファイルシステム情報書き込みモード８３から第１のファイルシステム情報書き込みモード８２に遷移させる。そして、ファイルシステム情報書き込み管理部１１２４は、第１のファイルシステム情報書き込みモードに移行した時点以降、ホスト装置２から、ファイルシステム情報の書き込みを指示する書き込みコマンドを受信した場合、第１のファイルシステム情報書き込みモードで、ファイルシステム情報を不揮発性メモリ１２に書き込むように制御を行う。
　図９（ｂ）および図９（ｃ）のように、メモリ装置１は、ファイルシステム情報書き込みモードを、第２のファイルシステム情報書き込みモード８３から第１のファイルシステム情報書き込みモード８２に遷移させることも可能である。
　すなわち、図９（ｂ）に示すように、メモリ装置１は、ホスト装置２が発行した第２のファイルシステム情報書き込みモード終了コマンドＦＳ－ＥＮＤを受信すると、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモード８２へ遷移させる。
　また、図９（ｃ）に示すように、メモリ装置１が、不揮発性メモリ１２に対して、第２のファイルシステム情報書き込みモードで所定の回数のデータの書き込みを行った後、メモリ装置１は、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモード８２へ遷移させる。なお、「所定の回数」は、ホスト装置２が、メモリ装置１に対して、ファイルシステム情報書き込みモード切り替えコマンドＦＳ－ＭＯＤ２を発行するときにコマンドの引数として設定してもよいし、あるいは、メモリ装置１の持つレジスタに、予め「所定の回数」を示す値を保持させておくようにしてもよい。
　このように、本実施形態の不揮発性メモリシステム１０００では、メモリ装置１が、ホスト装置２の発行するコマンドによって、ファイルシステム情報書き込みモードを第１のファイルシステム情報書き込みモードと第２のファイルシステム情報書き込みモードとを切り替えて不揮発性メモリ１２へのファイルシステム情報の書き込み処理を行う。
　これによって、不揮発性メモリシステム１０００では、複数ファイルのファイルシステム情報を不揮発性メモリ１２に書き込むトータル時間を短縮することができるので、ホスト装置２のバッファサイズの増大を抑えることが可能となる。
　（１．２．３：書き込みデータの再配置）
　ここまで説明したように、不揮発性メモリシステム１０００において、第２のデータ書き込みモード或いは第２のファイルシステム情報書き込みモードで、複数ファイルのデータやファイルシステム情報を書き込んだ場合、不揮発性メモリ１２上の同じＭＡＵ内に、異なるファイルのデータやファイルシステム情報が混在することになる。このような状態で、不揮発性メモリシステム１０００において、データやファイルシステム情報の管理を行う場合、第１のデータ書き込みモード或いは第１のファイルシステム情報書き込みモードで書き込んだ場合に比べて制御が複雑になる。例えば、不揮発性メモリシステム１０００において、記録したファイルのうち、特定のファイルのデータやファイルシステム情報を削除する処理を行う場合、同一のＭＡＵ内に有効なデータと無効なデータが混在する、いわゆるフラグメント状態を管理する必要がある。
　従って、第２のデータ書き込みモードで書き込んだデータおよび第２のファイルシステム情報書き込みモードで書き込んだファイルシステム情報を、第１のデータ書き込みモードおよび第１のファイルシステム書き込みモードで書き込んだ状態に再配置する処理が必要となる。
　（１．２．３．１：再配置処理（データ再配置コマンド、ファイルシステム情報再配置コマンドによる場合））
　図１０は、不揮発性メモリシステム１０００において、第２のデータ書き込みモードで書き込んだデータを、第１のデータ書き込みモードで書き込んだ状態に再配置する処理を説明するための図である。
　図１０（ａ）は、一連の処理のコマンドシーケンスを説明する図である。
　図１０（ａ）に示すように、ホスト装置２がメモリ装置１にデータ書き込みモード切り替えコマンドＤ－ＭＯＤ２を発行して、メモリ装置１が第２のデータ書き込みモードでデータを書き込んだ後、ホスト装置２がメモリ装置１に、データ再配置コマンドＤ－Ｕｎｐａｃｋを発行すると、メモリ装置１のメモリコントローラ部１１は、第２のデータ書き込みモードで書き込まれたＭＡＵ内のデータを、論理アドレスに基づいて異なるＭＡＵに再配置する。
　図１０（ｂ）は、不揮発性メモリシステム１０００において、第２のデータ書き込みモードでデータを書き込まれたＭＡＵ１００のデータを、ＭＡＵ１０１およびＭＡＵ１０２に再配置する処理を模式的に示す図である。
　図１０（ｂ）において、ＭＡＵ１００には、論理アドレス空間上で２つのＭＡＵに属するデータＤＡＴ１－ｎ（ｎ＝１、２・・・）、ＤＡＴ２－ｍ（ｍ＝１、２・・・）が書き込まれており、メモリ装置１がデータ再配置コマンドＤ－Ｕｎｐａｃｋを受信した場合、メモリコントローラ部１１は、ＭＡＵ１００のデータを論理アドレスに応じてＭＡＵ１０１およびＭＡＵ１０２に再配置する。具体的には、メモリコントローラ部１１は、データＤＡＴ１－ｎをＭＡＵ１０１へ、データＤＡＴ２－ｍをＭＡＵ１０２へ、それぞれ、再配置する。このとき、各データの論理アドレスは、メモリコントローラ部１１内のアドレス管理部１１２２が、メモリ装置１のＲＡＭ（不図示）または不揮発性メモリ１２上で管理している。
　図１１は、不揮発性メモリシステム１０００において、第２のファイルシステム情報書き込みモードで書き込んだファイルシステム情報を、第１のファイルシステム書き込みモードで書き込んだ状態に再配置する処理を説明するための図である。
　図１１（ａ）は、一連の処理のコマンドシーケンスを説明する図である。
　図１１（ａ）に示すように、ホスト装置２がメモリ装置１にファイルシステム情報書き込みモード切り替えコマンドＦＳ－ＭＯＤ２を発行して、メモリ装置１が第２のファイルシステム情報書き込みモードでファイルシステム情報を書き込んだ後、ホスト装置２がメモリ装置１に、ファイルシステム情報再配置コマンドＦＳ－Ｕｎｐａｃｋを発行すると、メモリ装置１のメモリコントローラ部１１は、第２のファイルシステム情報書き込みモードでデータを書き込まれたＭＡＵ内のデータを、論理アドレスに基づいて異なるＭＡＵに再配置する。
　図１１（ｂ）は、不揮発性メモリシステム１０００において、第２のファイルシステム情報書き込みモードでファイルシステム情報を書き込まれたＭＡＵ１１０のデータを、ＭＡＵ１１１およびＭＡＵ１１２に再配置する処理を模式的に示す図である。
　図１１（ｂ）において、ＭＡＵ１１０には異なるファイルのファイルシステム情報ＤＩＲ１およびＤＩＲ２が同一ページ内（図１１（ｂ）に＃Ｐ００で示すページ内）に保持されており、メモリ装置１がファイルシステム情報再配置コマンドＦＳ－Ｕｎｐａｃｋを受信した場合、メモリコントローラ部１１は、ＭＡＵ１１０のファイルシステム情報を論理アドレスに応じてＭＡＵ１１１およびＭＡＵ１１２に再配置する。具体的には、メモリコントローラ部１１は、ファイルシステム情報ＤＩＲ１をＭＡＵ１１１へ、ファイルシステム情報ＤＩＲ２をＭＡＵ１１２へ、それぞれ、再配置する。このとき、各ファイルシステム情報の論理アドレスは、メモリコントローラ部１１内のアドレス管理部１１２２が、メモリ装置１のＲＡＭ（不図示）または不揮発性メモリ１２上で管理している。
　以上説明したように、不揮発性メモリシステム１０００では、任意のタイミングでホスト装置２がデータ再配置コマンドＤ－Ｕｎｐａｃｋ、ファイルシステム情報再配置コマンドＦＳ－Ｕｎｐａｃｋを発行すると、メモリ装置１は、コマンドに従って、第２のデータ書き込みモードあるいは第２のファイルシステム情報書き込みモードで書き込まれたＭＡＵ内のデータ、ファイルシステム情報の再配置を行う。これにより、不揮発性メモリシステム１０００では、第１のデータ書き込みモード或いは第１のファイルシステム情報書き込みモードで書き込んだ場合と同様にデータおよびファイルシステム情報を管理することができるようになる。
　また、不揮発性メモリシステム１０００において、上記で説明した再配置処理は、他の処理と組み合わせて行うことも可能である。
　（１．２．３．２：再配置処理（他の処理と組み合わせる場合））
　図１２および図１３は、不揮発性メモリシステム１０００において、上記で説明した再配置処理を他の処理と組み合わせて行うタイミングの一例を説明する図である。
　≪データ消去処理と組み合わせる場合≫
　まず、不揮発性メモリシステム１０００において、再配置処理をデータ消去処理と組み合わせて行う場合について、説明する。
　図１２は、不揮発性メモリシステム１０００において、再配置処理をデータ消去処理と組み合わせて行う場合の処理を説明するための図である。つまり、図１２は、ホスト装置２がメモリ装置１に対して、消去コマンドを発行した際にデータの再配置を行う処理を説明するための図である。
　なお、図１２に示すＥｒａｓｅ－２は、図１４（ｃ）または図１４（ｄ）に示すシーケンスをとるものであり、図１２では、説明便宜のため、Ｅｒａｓｅ－２等における詳細なシーケンスは省略して図示している。
　図１２（ａ）は、一連の処理のコマンドシーケンスを説明する図である。
　図１２（ａ）において、ホスト装置２は、メモリ装置１に対して、データ書き込みモード切り替えコマンドＤ－ＭＯＤ２を発行し、メモリ装置１は、データ書き込みモード切り替えコマンドＤ－ＭＯＤ２を受信し、第２のデータ書き込みモードでデータを書き込む。その後、不揮発性メモリシステム１０００において、書き込んだデータのうち、一方のデータを削除する場合（ここでは、ＤＡＴ２－ｍを削除するものとする。）、ホスト装置２は、メモリ装置１に消去コマンドＥｒａｓｅ－２を発行する。メモリ装置１は、消去コマンドＥｒａｓｅ－２を受信すると、消去コマンドＥｒａｓｅ－２により消去対象とされたデータＤＡＴ２－ｍを消去すると共に、データＤＡＴ１－ｎの再配置を行う。
　図１２（ｂ）は、ＤＡＴ２－ｍの消去時に、ＤＡＴ１－ｎの再配置を行う処理を説明する図である。
　図１２（ｂ）において、ＭＡＵ１２０には、論理アドレス空間上で２つのＭＡＵに属するデータＤＡＴ１－ｎ（ｎ＝１、２・・・）、ＤＡＴ２－ｍ（ｍ＝１、２・・・）が書き込まれており、メモリ装置１が、ホスト装置２から、ＭＡＵ１２０のデータのうちＤＡＴ２－ｍを消去するコマンドＥｒａｓｅ－２を受信すると、メモリコントローラ部１１は、データＤＡＴ２－ｍを消去すると共に、データＤＡＴ１－ｎをＭＡＵ１２１へ再配置する。このとき、ＭＡＵ１２０内のうち消去するデータと再配置するデータとは、メモリコントローラ部１１内のアドレス管理部１１２２が、メモリ装置１のＲＡＭ（不図示）または不揮発性メモリ１２上で管理している。
　≪ファイルシステム上の操作でデータを消去する処理と組み合わせる場合≫
　次に、不揮発性メモリシステム１０００において、再配置処理をファイルシステム上の操作でデータを消去する処理と組み合わせて行う場合について、説明する。
　図１３は、不揮発性メモリシステム１０００において、再配置処理をファイルシステム上の操作でデータを消去する処理と組み合わせて行う場合の処理を説明するための図である。つまり、図１３は、ホスト装置２がメモリ装置１に対して、ファイルシステム上の操作でデータを消去する際に、データの再配置を行う処理を説明するための図である。
　図１３（ａ）は、一連の処理のコマンドシーケンスを説明する図である。
　図１３（ａ）において、ホスト装置２は、メモリ装置１に対して、データ書き込みモード切り替えコマンドＤ－ＭＯＤ２を発行し、メモリ装置１は、データ書き込みモード切り替えコマンドＤ－ＭＯＤ２を受信すると、第２のデータ書き込みモードでデータを書き込む。その後、ホスト装置２は、メモリ装置１に対して、書き込みコマンドＷＦＳを発行し、メモリ装置１は、書き込みコマンドＷＦＳを受信すると、ファイルシステムのデータ(例えば、Ｆｉｌｅ　Ａｌｌｏｃａｔｉｏｎ　Ｔａｂｌｅ)の該当するデータを更新し、書き込んだデータのうち一方のデータ（ここでは、データＤＡＴ２－ｍを削除するものとする。）を削除する（ファイルシステム上の操作でデータを消去する）。その後、ホスト装置２は、メモリ装置１に対して、残ったデータＤＡＴ１－ｍについてデータ再配置コマンドＤ－Ｕｎｐａｃｋ１を発行し、メモリ装置１は、データＤＡＴ１－ｍについてデータ再配置コマンドＤ－Ｕｎｐａｃｋ１を受信すると、データＤＡＴ１－ｍについて再配置処理を行う。
　なお、図１３に示すＷＦＳは、図１４（ｂ）または図１４（ｄ）に示すシーケンスをとるものであり、図１３では、説明便宜のため、ＷＦＳ等における詳細なシーケンスは省略して図示している。
　図１３（ｂ）は、不揮発性メモリシステム１０００において、データＤＡＴ２－ｍをファイルシステム操作で消去した後に、ＤＡＴ１－ｎの再配置を行う処理を説明するための図である。
　図１３（ｂ）において、ＭＡＵ１３０には、論理アドレス空間上で２つのＭＡＵに属するデータＤＡＴ１－ｎ（ｎ＝１、２・・・）、ＤＡＴ２－ｍ（ｍ＝１、２・・・）が書き込まれている。ホスト装置２がファイルシステム操作でＤＡＴ２－ｍを消去すると、図１３（ｂ）に示すように、ＭＡＵ１３０は、ファイルシステム上ではＭＡＵ１３１の状態となる。図１３（ｂ）において、バツ印を付している部分（ページ）は、不揮発性メモリ１２上にはデータが存在するが、ファイルシステム上では、削除されている状態を示している。この状態で、ホスト装置２が、ＤＡＴ１－ｎを再配置するためにデータ再配置コマンドＤ－Ｕｎｐａｃｋ１をメモリ装置１へ発行すると、メモリコントローラ部１１は、ＭＡＵ１３１に含まれるデータのうち、ＤＡＴ１－ｎをＭＡＵ１３１へ再配置する。このとき、ＭＡＵ１３１内のうち消去するデータと再配置するデータとは、メモリコントローラ部１１内のアドレス管理部１１２２が、メモリ装置１のＲＡＭ（不図示）または不揮発性メモリ上で管理している。
　このように、不揮発性メモリシステム１０００では、消去コマンドによるデータ消去処理、或いはファイルシステム操作によるデータの消去処理は、ホスト装置２が記録したファイル（図１２、図１３の場合では、ＤＡＴ１－ｎおよびＤＡＴ１－ｍに相当。）のうちのいずれかを消去する場合に行われる。このため、不揮発性メモリシステム１０００において、消去コマンドによるデータ消去処理、或いはファイルシステム操作によるデータの消去処理を行うタイミングで、データの再配置処理を行うことで、再配置処理を効率的に行うことが可能である。つまり、不揮発性メモリシステム１０００では、比較的処理時間の長いデータ消去処理が実行されているときに、データ消去処理とともにデータの再配置処理が実行されるため、ユーザに、データの再配置処理に時間がかかっている意識をさせることなく、データの再配置処理を実行することができる。
　このように、本実施形態に係る不揮発性メモリシステム１０００では、複数のファイルのデータおよび複数のファイルシステム情報を、ホスト装置２がメモリ装置１に記録する場合に、メモリ装置１からホスト装置２に対して出力されるＢＵＳＹ信号の出力期間が短くなるように、データ書き込みモードおよびファイルシステム情報書き込みモードを切替えて、データあるいはファイルシステム情報を記録する。このため、不揮発性メモリシステム１０００では、ホスト装置２が送信待ちとなる期間を短くすることできるので、ホスト装置２が送信待ち状態のときに保持すべきデータ量も少なくすることができる。
　これにより、不揮発性メモリシステム１０００では、ホスト装置２のバッファサイズを増やすことなく、複数ファイルのリアルタイム記録を容易に行うことが可能となる。
　また、不揮発性メモリシステム１０００では、ユーザにデータの再配置処理の実行を意識させずに、記録したデータやファイルシステム情報を再配置し、第１のデータ書き込みモード或いは第１のファイルシステム情報書き込みモードで書き込んだ場合と同様にデータやファイルシステム情報を配置することができる。これにより、不揮発性メモリシステム１０００では、不揮発性メモリ１２上のデータ管理が複雑になることを防ぐことも可能である。
　［他の実施形態］
　上記実施形態では、不揮発性メモリシステム１０００において、記録するファイルの数が「２」である場合について説明したが、本発明の適用範囲は、これに限定されるものではなく、例えば、記録するファイルの数は３以上であってもよい。
　また、データ書き込みモード切り替えコマンド、ファイルシステム情報書き込みモード切り替えコマンド、第２のデータ書き込みモード終了コマンド、第２のファイルシステム情報書き込みモード終了コマンド、データ再配置コマンド、ファイルシステム情報再配置コマンドは、異なる識別子を有する、それぞれ別個のコマンドであってもよく、あるいは、同じ識別子のコマンドにおいて、その引数を変えることで、これら複数の機能を実現させるための単一コマンドであってもよい。
　また、不揮発性メモリシステムにおいて、データの再配置とファイルシステム情報の再配置とを個別のコマンドで実施してもよく、また、同一のコマンドにより、データの再配置処理とファイルシステム情報の再配置処理とをまとめて実施してもよい。
　また、不揮発性メモリシステムにおいて、データの再配置処理とファイルシステム情報の再配置処理を容易に実現させるために、データやファイルシステム情報を書き込む際に、同一ファイルのデータとファイルシステム情報とを対応付けるようにコマンドの引数にファイル番号を設定する等することが好ましい。例えば、不揮発性メモリシステムにおいて、ファイル番号「１」のデータと、ファイル番号「２」のデータと、を記録する場合、以下のようにすればよい。
（１）ファイル番号「１」のデータを書き込むための書き込みコマンドには、その引数に、ファイル番号「１」を含ませる。
（２）ファイル番号「１」のファイルシステム情報を書き込むための書き込みコマンドには、その引数に、ファイル番号「１」を含ませる。
（３）ファイル番号「２」のデータを書き込むための書き込みコマンドには、その引数に、ファイル番号「２」を含ませる。
（４）ファイル番号「２」のファイルシステム情報を書き込むための書き込みコマンドには、その引数に、ファイル番号「２」を含ませる。
　また、第２のデータ書き込みモードあるいは第のファイルシステム情報書き込みモードに移行する前に、ファイル番号と書き込むＭＡＵを対応付ける情報を含むコマンドを、ホスト装置２からメモリ装置１に対して発行するようにしてもよい。
　上記のようにすることで、不揮発性メモリシステムにおいて、データの再配置処理、あるいはファイルシステム情報の再配置処理を実行するときに、どのデータを再配置処理の対象とすればよいかが容易に分かるので、好ましい。
　また、上記実施形態では、不揮発性メモリ１２には、フラッシュメモリが用いられることを想定しているが、これに限定されることはなく、ハードディスクや不揮発性ＲＡＭなど他の不揮発性メモリを用いて、不揮発性メモリシステムを構成してもよい。
　なお、上記実施形態で説明した不揮発性メモリシステム、ホスト装置およびメモリ装置において、各ブロックは、ＬＳＩなどの半導体装置により個別に１チップ化されても良いし、一部又は全部を含むように１チップ化されても良い。
　なお、ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
　また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
　さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてあり得る。
　また、上記実施形態の各処理をハードウェアにより実現してもよいし、ソフトウェアにより実現してもよい。さらに、ソフトウェアおよびハードウェアの混在処理により実現しても良い。なお、上記実施形態に係る不揮発性メモリシステム、ホスト装置およびメモリ装置をハードウェアにより実現する場合、各処理を行うためのタイミング調整を行う必要があるのは言うまでもない。上記実施形態においては、説明便宜のため、実際のハードウェア設計で生じる各種信号のタイミング調整の詳細については省略している。
　なお、本発明の具体的な構成は、前述の実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で種々の変更および修正が可能である。
　本発明によると、ホスト装置のバッファサイズ増大を抑えながら複数ファイルのリアルタイム記録が可能なメモリ装置、ホスト装置およびメモリシステムを提供することができ、特に大容量の不揮発性メモリに動画を記録するテレビやＤＶＲなどのホスト装置と、リムーバブルなメモリカードやエンベデッドデバイスなど不揮発性メモリを有するメモリ装置に有用である。
１０００　不揮発性メモリシステム（メモリシステム）
１　メモリ装置
１１　メモリコントローラ部
１１０　ホストＩＦ部
１１１　コマンド処理部
１１２　メモリ管理部
１１２１　ＣＰＵ
１１２２　レジスタ
１１２３　データ書き込み管理部
１１２４　ファイルシステム情報書き込み部
１１３　データ制御部
１２　不揮発性メモリ
２　　ホスト装置
２１　ＣＰＵ
２２　ＲＯＭ
２３　ＲＡＭ
２４　バッファＲＡＭ
２５　メモリ装置制御部
３　　バス

Claims (23)

  1. 　ホスト装置と通信することができるように接続されており、前記ホスト装置からのコマンドに従って、データの書き込みおよび／またはデータの読み出しを行うメモリ装置であって、
    　データを記憶する不揮発性メモリと、
    　前記ホスト装置の発行するコマンドに含まれる論理アドレスに応じて、前記不揮発性メモリへのデータの書き込み処理および前記不揮発性メモリからのデータの読み出し処理の制御を行い、また、前記不揮発性メモリのメモリ領域をメモリアロケーションユニット単位で管理し、データと、データのファイルシステム情報とを、それぞれ別のメモリアロケーションユニットに書き込むように制御するメモリコントローラ部と、
    を備え、
    　前記メモリコントローラ部は、
    　前記ホスト装置からの指示に従い、データ書き込みモードを、第１のデータ書き込みモードおよび第２のデータ書き込みモードのいずれかに切り換えて、前記不揮発性メモリへのデータ書き込み処理を制御することができ、
    （１）前記第１のデータ書き込みモードによるデータ書き込み処理を行う場合、メモリアロケーションユニット単位で、前記ホスト装置の論理アドレスと前記不揮発性メモリの物理アドレスとを対応させ、前記ホスト装置が管理する論理アドレス空間における前記メモリアロケーションユニット内でのデータ配置と、前記不揮発性メモリの物理アドレス空間における前記メモリアロケーションユニット内でのデータ配置とが同一になるように、前記ホスト装置から発行されるデータ書き込みコマンドに含まれる論理アドレスに応じて、前記不揮発性メモリの物理アドレス空間内において、データを書き込むためのメモリアロケーションユニットを選択し、選択した前記メモリアロケーションユニットに対して、データ書き込み処理を行い、
    （２）前記第２のデータ書き込みモードによるデータ書き込み処理を行う場合、前記不揮発性メモリの物理アドレス空間内において、データを書き込むためのメモリアロケーションユニットを第２データ書き込みモード用メモリアロケーションユニットとして選択し、前記ホスト装置から受信した書き込みデータを、前記ホスト装置から発行されるデータ書き込みコマンドに含まれる論理アドレスによらず、選択した前記第２データ書き込みモード用メモリアロケーションユニットに、連続して書き込む、
    　メモリ装置。
  2. 　前記メモリコントローラ部は、電源投入時およびリセット後の初期状態では、前記第１のデータ書き込みモードでデータ書き込み処理を行い、前記ホスト装置から発行されるデータ書き込みモード指示コマンドに従って、データ書き込みモードを、前記第２のデータ書き込みモードに切り替える、
    　請求項１に記載のメモリ装置。
  3. 　前記メモリコントローラ部は、前記ホスト装置から発行されるデータ書き込みモード指示コマンドに従って、データ書き込みモードを、前記第１の書き込みモードに切り替える、
    　請求項１に記載のメモリ装置。
  4. 　前記メモリコントローラ部は、前記ホスト装置から発行される第２のデータ書き込みモード終了コマンドに従って、データ書き込みモードを、前記第１の書き込みモードに切り替える、
    　請求項１に記載のメモリ装置。
  5. 　前記メモリコントローラ部は、前記ホスト装置から発行されるデータ再配置コマンドに従って、前記第２のデータ書き込みモードで書き込んだデータを、メモリアロケーションユニット単位で論理アドレスと物理アドレスが対応するよう、前記不揮発性メモリの物理アドレス空間内において再配置する、
    　請求項１から４のいずれかに記載のメモリ装置。
  6. 　前記メモリコントローラ部は、前記ホスト装置から発行されるデータ消去コマンドにより、前記第２のデータ書き込みモードで書き込んだデータの一部が消去された場合、残りのデータを、前記第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、前記不揮発性メモリの物理アドレス空間内において再配置する、
    　請求項１～４に記載のメモリ装置。
  7. 　前記メモリコントローラ部は、
    　前記ホスト装置からの指示に従い、ファイルシステム情報書き込みモードを、第１のファイルシステム情報書き込みモードおよび第２のファイルシステム情報書き込みモードのいずれかに切り換えて、前記不揮発性メモリへのファイルシステム情報の書き込み処理を制御することができ、
    （１）前記第１のファイルシステム情報書き込みモードによるファイルシステム情報書き込み処理を行う場合、前記ホスト装置から発行される異なる書き込みコマンドで書き込みを指示される、異なるデータのファイルシステム情報を、前記書き込みコマンドを受信するごとに、逐次、前記不揮発性メモリに書き込むよう制御し、
    （２）前記第２のファイルシステム情報書き込みモードによるファイルシステム情報書き込み処理を行う場合、前記ホスト装置から発行される異なる書き込みコマンドで書き込みを指示される、複数の異なるファイルシステム情報のデータを、一括して前記不揮発性メモリの同じページに書き込むよう制御する、
    　請求項１から６のいずれかに記載のメモリ装置。
  8. 　前記メモリコントローラ部は、電源投入時およびリセット後の初期状態では、前記第１のファイルシステム情報書き込みモードでファイルシステム情報の書き込み処理を行い、前記ホスト装置から発行されるファイルシステム情報書き込みモード指示コマンドに従って、ファイルシステム情報書き込みモードを、前記第２のファイルシステム情報書き込みモードに切り替える、
    　請求項７に記載のメモリ装置。
  9. 　前記メモリコントローラ部は、前記ホスト装置から発行されるファイルシステム情報書き込みモード指示コマンドに従って、ファイルシステム情報書き込みモードを、前記第１のファイルシステム情報書き込みモードに切り替える、
    　請求項７に記載のメモリ装置。
  10. 　前記メモリコントローラ部は、前記ホスト装置から発行される第２のファイルシステム情報書き込みモード終了コマンドに従って、ファイルシステム情報書き込みモードを、前記第１のファイルシステム情報書き込みモードに切り替える、
    　請求項７に記載のメモリ装置。
  11. 　前記メモリコントローラ部は、前記ホスト装置から発行されるファイルシステム情報再配置コマンドに従って、第２のファイルシステム情報書き込みモードで書き込んだファイルシステム情報を、異なる物理ページに格納されるように、前記不揮発性メモリの物理アドレス空間内において再配置する、
    　請求項８から１０のいずれかに記載のメモリ装置。
  12. 　メモリ装置にデータの書き込みおよび前記メモリ装置からデータの読み出しを行うホスト装置であって、
    　前記メモリ装置へのコマンド発行と、前記メモリ装置に対してデータ書き込み処理あるいはデータ読み出し処理の対象となるデータの入出力制御と、を行い、また、論理アドレス空間をメモリアロケーションユニット単位で管理して、データと、データのファイルシステム情報とを、それぞれ別のメモリアロケーションユニットに書き込むよう前記メモリ装置を制御するメモリ装置制御部を備え、
    　前記メモリ装置制御部は、
    　前記メモリ装置に指示することで、前記メモリ装置のデータ書き込みモードを、前記第１のデータ書き込みモードおよび前記第２のデータ書き込みモードのいずれかに切り換えるよう制御することができる、
    　ホスト装置。
  13. 　前記メモリ装置制御部は、前記メモリ装置の電源投入時又はリセット後の初期状態では、前記メモリ装置を前記第１のデータ書き込みモードで動作させ、その後、前記メモリ装置へデータ書き込みモード指示コマンドを発行して、前記メモリ装置のデータ書き込みモードを、前記第２のデータ書き込みモードに切り替えさせる、
    　請求項１２記載のホスト装置。
  14. 　前記メモリ装置制御部は、前記メモリ装置へデータ書き込みモード指示コマンドを発行して、前記メモリ装置のデータ書き込みモードを、前記第１の書き込みモードに切り替えさせる、
    　請求項１２から１３のいずれかに記載のホスト装置。
  15. 　前記メモリ装置制御部は、前記メモリ装置へ第２のデータ書き込みモード終了コマンドを発行して、前記メモリ装置のデータ書き込みモードを、前記第１の書き込みモードに切り替えさせる、
    　請求項１２または１３に記載のホスト装置。
  16. 　前記メモリ装置制御部は、前記メモリ装置へデータ再配置コマンドを発行して、前記メモリ装置に、前記メモリ装置により前記第２のデータ書き込みモードで書き込まれたデータを、前記第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、前記不揮発性メモリの物理アドレス空間内において再配置させる、
    　請求項１２から１５のいずれかに記載のホスト装置。
  17. 　前記メモリ装置制御部は、前記メモリ装置へ第２のデータ書き込みモードで書き込んだデータの一部を、ファイルシステム情報を更新してファイルシステム上で消去する際に、前記メモリ装置に、前記メモリ装置により前記第２のデータ書き込みモードで書き込まれたデータを、前記第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、前記不揮発性メモリの物理アドレス空間内において再配置させる、
    　請求項１６に記載のホスト装置。
  18. 　前記メモリ装置制御部は、
    　前記メモリ装置に指示することで、前記メモリ装置のファイルシステム情報書き込みモードを、前記第１のファイルシステム情報書き込みモードおよび前記第２のファイルシステム情報書き込みモードのいずれかに切り換えるよう制御することができる、
    　請求項１２から１７のいずれかに記載のホスト装置。
  19. 　前記メモリ装置制御部は、前記メモリ装置の電源投入時およびリセット後の初期状態では、前記メモリ装置を前記第１のファイルシステム情報書き込みモードで動作させ、その後、前記メモリ装置に対してファイルシステム情報書き込みモード指示コマンドを発行して、前記メモリ装置のファイルシステム情報書き込みモードを、前記第２のファイルシステム情報書き込みモードに切り替えさせる、
    　請求項１８に記載のホスト装置。
  20. 　前記メモリ装置制御部は、前記メモリ装置にファイルシステム情報書き込みモード指示コマンドを発行して、前記メモリ装置のファイルシステム情報書き込みモードを、前記第１のファイルシステム情報書き込みモードに切り替えさせる、
    　請求項１８に記載のホスト装置。
  21. 　前記メモリ装置制御部は、前記メモリ装置に第２のファイルシステム情報書き込みモード終了コマンドを発行して、前記メモリ装置のファイルシステム情報書き込みモードを、前記第１のファイルシステム情報書き込みモードに切り替えさせる、
    　請求項１８に記載のホスト装置。
  22. 　前記メモリ装置制御部は、前記メモリ装置へファイルシステム情報再配置コマンドを発行して、前記メモリ装置に、前記メモリ装置により前記第２のデータ書き込みモードで書き込まれたデータを、前記第１のデータ書き込みモードによりデータ書き込み処理がなされたときのデータ配置と同じになるように、前記不揮発性メモリの物理アドレス空間内において再配置させる、
    　請求項１８から２１のいずれかに記載のホスト装置。
  23. 　請求項１から１１のいずれかに記載のメモリ装置と、
    　請求項１２から２２のいずれかに記載のホスト装置と、
    を備えるメモリシステム。
PCT/JP2010/004758 2009-07-29 2010-07-27 メモリ装置、ホスト装置およびメモリシステム WO2011013350A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011524658A JP5362010B2 (ja) 2009-07-29 2010-07-27 メモリ装置、ホスト装置およびメモリシステム
US13/140,887 US20110258372A1 (en) 2009-07-29 2010-07-27 Memory device, host device, and memory system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009176884 2009-07-29
JP2009-176884 2009-07-29

Publications (1)

Publication Number Publication Date
WO2011013350A1 true WO2011013350A1 (ja) 2011-02-03

Family

ID=43529022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/004758 WO2011013350A1 (ja) 2009-07-29 2010-07-27 メモリ装置、ホスト装置およびメモリシステム

Country Status (3)

Country Link
US (1) US20110258372A1 (ja)
JP (1) JP5362010B2 (ja)
WO (1) WO2011013350A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011093517A1 (en) * 2010-01-27 2011-08-04 Kabushiki Kaisha Toshiba Memory device and host device
JP2013109419A (ja) * 2011-11-17 2013-06-06 Toshiba Corp 情報処理装置
JP2014215724A (ja) * 2013-04-23 2014-11-17 キヤノン株式会社 情報処理装置
US9268706B2 (en) 2011-08-01 2016-02-23 Kabushiki Kaisha Toshiba Information processing device including host device and semiconductor memory device having plurality of address conversion information
JP2018022497A (ja) * 2012-01-26 2018-02-08 メモリー テクノロジーズ リミティド ライアビリティ カンパニー 不揮発性大容量メモリ・システムによるキャッシュ移動を提供するための装置および方法
US10983697B2 (en) 2009-06-04 2021-04-20 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11182079B2 (en) 2008-02-28 2021-11-23 Memory Technologies Llc Extended utilization area for a memory device
US11226771B2 (en) 2012-04-20 2022-01-18 Memory Technologies Llc Managing operational state data in memory module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100122017A1 (en) * 2007-03-28 2010-05-13 Masayuki Toyama Memory controller, non-volatile memory system, and host device
TWI494948B (zh) * 2011-01-31 2015-08-01 Phison Electronics Corp 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
US9329990B2 (en) * 2013-01-11 2016-05-03 Micron Technology, Inc. Host controlled enablement of automatic background operations in a memory device
KR102108839B1 (ko) 2013-06-12 2020-05-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 사용자 장치 및 그것의 데이터 쓰기 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127426A (ja) * 2002-10-02 2004-04-22 Sanyo Electric Co Ltd 記録制御装置、方法、およびその記録制御方法を利用可能な記録媒体
WO2005103903A1 (ja) * 2004-04-20 2005-11-03 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶システム
JP2008152464A (ja) * 2006-12-15 2008-07-03 Toshiba Corp 記憶装置
WO2009013877A1 (ja) * 2007-07-20 2009-01-29 Panasonic Corporation メモリコントローラ、メモリカード、不揮発性メモリシステム
JP2010140268A (ja) * 2008-12-11 2010-06-24 Toshiba Corp メモリデバイス

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797812A (en) * 1985-06-19 1989-01-10 Kabushiki Kaisha Toshiba System for continuous DMA transfer of virtually addressed data blocks
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US6549974B2 (en) * 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
JP3348367B2 (ja) * 1995-12-06 2002-11-20 富士通株式会社 多重アクセス方法および多重アクセスキャッシュメモリ装置
US5956507A (en) * 1996-05-14 1999-09-21 Shearer, Jr.; Bennie L. Dynamic alteration of operating system kernel resource tables
US8108590B2 (en) * 2000-01-06 2012-01-31 Super Talent Electronics, Inc. Multi-operation write aggregator using a page buffer and a scratch flash block in each of multiple channels of a large array of flash memory to reduce block wear
JP2003140980A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 記録装置
US6795872B2 (en) * 2002-05-09 2004-09-21 Renesas Technology America, Inc. Maintaining at least partial functionality of a device as defined by a hardware configuration at a USB bus enumeration while the device memory is programmed
US7152942B2 (en) * 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation
WO2005124530A2 (en) * 2004-06-21 2005-12-29 Kabushiki Kaisha Toshiba Method for controlling memory card and method for controlling nonvolatile semiconductor memory
RU2348992C2 (ru) * 2004-07-12 2009-03-10 Кабусики Кайся Тосиба Запоминающее устройство и ведущее устройство
TW200636471A (en) * 2005-04-01 2006-10-16 Mediatek Inc Method of parallel programmable memory and the system thereof
JP4896450B2 (ja) * 2005-06-30 2012-03-14 株式会社東芝 記憶装置
JP4859837B2 (ja) * 2005-09-22 2012-01-25 パナソニック株式会社 情報記録媒体アクセス装置、及びデータ記録方法
JP4498370B2 (ja) * 2007-02-14 2010-07-07 株式会社東芝 データ書き込み方法
US20080250220A1 (en) * 2007-04-06 2008-10-09 Takafumi Ito Memory system
CN101627438B (zh) * 2007-10-29 2013-10-09 松下电器产业株式会社 非易失性存储装置以及非易失性数据记录介质
US8423592B2 (en) * 2008-04-11 2013-04-16 Sandisk Technologies Inc. Method and system for accessing a storage system with multiple file systems
US8266371B2 (en) * 2008-07-30 2012-09-11 Panasonic Corporation Non-volatile storage device, host device, non-volatile storage system, data recording method, and program
JP4649503B2 (ja) * 2008-08-13 2011-03-09 株式会社東芝 半導体装置
US8090899B1 (en) * 2009-03-04 2012-01-03 Western Digital Technologies, Inc. Solid state drive power safe wear-leveling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127426A (ja) * 2002-10-02 2004-04-22 Sanyo Electric Co Ltd 記録制御装置、方法、およびその記録制御方法を利用可能な記録媒体
WO2005103903A1 (ja) * 2004-04-20 2005-11-03 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶システム
JP2008152464A (ja) * 2006-12-15 2008-07-03 Toshiba Corp 記憶装置
WO2009013877A1 (ja) * 2007-07-20 2009-01-29 Panasonic Corporation メモリコントローラ、メモリカード、不揮発性メモリシステム
JP2010140268A (ja) * 2008-12-11 2010-06-24 Toshiba Corp メモリデバイス

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182079B2 (en) 2008-02-28 2021-11-23 Memory Technologies Llc Extended utilization area for a memory device
US11907538B2 (en) 2008-02-28 2024-02-20 Memory Technologies Llc Extended utilization area for a memory device
US11829601B2 (en) 2008-02-28 2023-11-28 Memory Technologies Llc Extended utilization area for a memory device
US11494080B2 (en) 2008-02-28 2022-11-08 Memory Technologies Llc Extended utilization area for a memory device
US10983697B2 (en) 2009-06-04 2021-04-20 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11775173B2 (en) 2009-06-04 2023-10-03 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
US11733869B2 (en) 2009-06-04 2023-08-22 Memory Technologies Llc Apparatus and method to share host system RAM with mass storage memory RAM
WO2011093517A1 (en) * 2010-01-27 2011-08-04 Kabushiki Kaisha Toshiba Memory device and host device
JP2011175615A (ja) * 2010-01-27 2011-09-08 Toshiba Corp ホスト装置およびメモリデバイス
US9268706B2 (en) 2011-08-01 2016-02-23 Kabushiki Kaisha Toshiba Information processing device including host device and semiconductor memory device having plurality of address conversion information
US11537291B2 (en) 2011-08-01 2022-12-27 Kioxia Corporation Data reading and writing processing from and to a semiconductor memory and a memory of a host device by using first and second interface circuits
US10949092B2 (en) 2011-08-01 2021-03-16 Toshiba Memory Corporation Memory system with block rearrangement to secure a free block based on read valid first and second data
US10331356B2 (en) 2011-08-01 2019-06-25 Toshiba Memory Corporation Data writing processing into memory of a semiconductor memory device by using a memory of a host device
US11868618B2 (en) 2011-08-01 2024-01-09 Kioxia Corporation Data reading and writing processing from and to a semiconductor memory and a memory of a host device by using first and second interface circuits
US9870155B2 (en) 2011-08-01 2018-01-16 Toshiba Memory Corporation Information processing device including host device and semiconductor memory device having a block rearrangement to secure free blocks
US9542117B2 (en) 2011-08-01 2017-01-10 Kabushiki Kaisha Toshiba Information processing device including host device and semiconductor memory device having a plurality of address conversion information
JP2013109419A (ja) * 2011-11-17 2013-06-06 Toshiba Corp 情報処理装置
KR20210130829A (ko) * 2012-01-26 2021-11-01 메모리 테크놀로지즈 엘엘씨 캐시 이동을 비휘발성 대량 메모리 시스템에 제공하기 위한 장치 및 방법
KR102458334B1 (ko) 2012-01-26 2022-10-24 메모리 테크놀로지즈 엘엘씨 캐시 이동을 비휘발성 대량 메모리 시스템에 제공하기 위한 장치 및 방법
KR102317152B1 (ko) * 2012-01-26 2021-10-27 메모리 테크놀로지즈 엘엘씨 캐시 이동을 비휘발성 대량 메모리 시스템에 제공하기 위한 장치 및 방법
KR20200079558A (ko) * 2012-01-26 2020-07-03 메모리 테크놀로지즈 엘엘씨 캐시 이동을 비휘발성 대량 메모리 시스템에 제공하기 위한 장치 및 방법
JP2018022497A (ja) * 2012-01-26 2018-02-08 メモリー テクノロジーズ リミティド ライアビリティ カンパニー 不揮発性大容量メモリ・システムによるキャッシュ移動を提供するための装置および方法
US10877665B2 (en) 2012-01-26 2020-12-29 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US11797180B2 (en) 2012-01-26 2023-10-24 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US11782647B2 (en) 2012-04-20 2023-10-10 Memory Technologies Llc Managing operational state data in memory module
US11226771B2 (en) 2012-04-20 2022-01-18 Memory Technologies Llc Managing operational state data in memory module
JP2014215724A (ja) * 2013-04-23 2014-11-17 キヤノン株式会社 情報処理装置

Also Published As

Publication number Publication date
US20110258372A1 (en) 2011-10-20
JP5362010B2 (ja) 2013-12-11
JPWO2011013350A1 (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5362010B2 (ja) メモリ装置、ホスト装置およびメモリシステム
JP5400875B2 (ja) メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム、データ書き込み方法、および、プログラム
KR100483643B1 (ko) 메모리 장치
US8356134B2 (en) Memory device with non-volatile memory buffer
JP5443998B2 (ja) 不揮発性記憶装置、ホスト装置、不揮発性記憶システム、データ記録方法、およびプログラム
JP4059002B2 (ja) メモリ装置
WO2005096220A1 (ja) メモリカード及びメモリカードシステム
JP5175703B2 (ja) メモリデバイス
WO2011058700A1 (ja) アクセス装置、情報記録装置、コントローラ、リアルタイム情報記録システム、アクセス方法、および、プログラム
WO2006051780A1 (ja) 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置
US7725621B2 (en) Semiconductor device and data transfer method
JP2007193449A (ja) 情報記録装置及びその制御方法
JP2007193448A (ja) 情報記録装置及びその制御方法
JP2006514386A (ja) ドライブ装置、プログラム
JP5398761B2 (ja) メモリシステム
US7809877B2 (en) Host apparatus for controlling memory cards which minimizes interruption of writing to memory cards
JP2007193866A (ja) 情報記録装置及びその制御方法
JP2008250718A (ja) 不揮発性キャッシュメモリを用いた記憶装置とその制御方法
WO2011021367A1 (ja) 不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
US7447853B2 (en) Data copy device
WO2006051779A1 (ja) 不揮発性記憶装置の制御方法、メモリコントローラ及び不揮発性記憶装置
US8285932B2 (en) Mass storage system with improved usage of buffer capacity
WO2011007511A1 (ja) メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム
JP2010182216A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システムおよびプログラム
JP2007293987A (ja) 情報記録装置及びその制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10804103

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011524658

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13140887

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10804103

Country of ref document: EP

Kind code of ref document: A1