JP2015507798A - メモリ・モジュールにおいてデータ・エンティティを消去するための方法 - Google Patents

メモリ・モジュールにおいてデータ・エンティティを消去するための方法 Download PDF

Info

Publication number
JP2015507798A
JP2015507798A JP2014549505A JP2014549505A JP2015507798A JP 2015507798 A JP2015507798 A JP 2015507798A JP 2014549505 A JP2014549505 A JP 2014549505A JP 2014549505 A JP2014549505 A JP 2014549505A JP 2015507798 A JP2015507798 A JP 2015507798A
Authority
JP
Japan
Prior art keywords
sectors
memory
memory device
data entity
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014549505A
Other languages
English (en)
Other versions
JP2015507798A5 (ja
Inventor
ミリー キンモ
ミリー キンモ
Original Assignee
メモリー テクノロジーズ リミティド ライアビリティ カンパニー
メモリー テクノロジーズ リミティド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メモリー テクノロジーズ リミティド ライアビリティ カンパニー, メモリー テクノロジーズ リミティド ライアビリティ カンパニー filed Critical メモリー テクノロジーズ リミティド ライアビリティ カンパニー
Publication of JP2015507798A publication Critical patent/JP2015507798A/ja
Publication of JP2015507798A5 publication Critical patent/JP2015507798A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/285—Halt processor DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Abstract

【課題】メモリ・モジュールにおけるデータ・エンティティを消去すること。【解決手段】メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納するステップであって、この少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ステップと、メモリ・コントローラにおいて、このメモリ・デバイスの少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持するステップと、を含む方法。この方法は、このコンテキスト情報を使用して、このメモリ・デバイスの少なくとも２つのセクタを消去するステップを更に含む。【選択図】図１

Description

本願発明は、一般に、メモリ・モジュールに関するものである。本願発明は、特に、排他的ではないが、メモリ・モジュールにおけるデータ・エンティティを消去することに関する。
今日のメモリ・モジュール・インタフェースは、使用されているメモリ技術を隠すことができる。ホスト・ソフトウェアは、種々のメモリ技術とアーキテクチャに適応しなければならないことはない。しかしながら、これは、メモリ・モジュールが、損耗平均化および消去機能を効率的に取り扱うことができないという問題を起こす。例えば、メモリー・カードが、一旦、いっぱいに書き込まれたならば、たとえ、それの中に格納されたすべてのファイルが削除されたとしても、いっぱいであるように、内部的には見える。この理由は、通常のファイル・システム・インプリメンテーションにおいて、データは、メモリー・カードへ書き込まれるだけであり、新しいデータは、古いものに上書きするだけであることである。ファイルは、ファイル／クラスタ・エントリを、「予約されていない」と書き込むことによって、ファイル・アロケーション・テーブルだけから削除される。
管理されたＮＡＮＤメモリ・サブシステムにおいて、メモリ・コントローラは、不良ブロック管理と損耗平均化のようなフラッシュ管理機能の面倒を見る。メモリ・コントローラは、データのファイル・システム・レベルの詳細を知らないが、しかし、（例えば、特定のセクタが、同じであるか異なるファイルに属しているか、など）異なるセクタの間での可能な関係を理解することなく、データのセクタの読み出し／書き込みを管理するだけである。
外部ホストがファイルを削除するときに、ホストは、ファイル・アロケーション・テーブル（ＦＡＴ）における対応するアロケーションを、フリーとしてマークする。高度なホスト・オペレーティング・システム、および／または、ファイル・システムは、また、そのファイルがカバーしたセクタに、いわゆるトリミング機能を実行することもできる。ファイル・アロケーション・テーブル（ＦＡＴ）がどれくらい断片的であるか、に依存して、いくつかのコマンドは、ファイルに属しているすべてのセクタのトリミングをすることが必要でありえる。
本願発明の第１の例の態様にしたがって、メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納するステップであって、該少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ステップと、メモリ・コントローラにおいて、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持するステップと、このコンテキスト情報を使用して、このメモリ・デバイスの少なくとも２つのセクタを消去するステップと、を含む方法が提供される。
実施形態においては、この方法は、前記メモリ・コントローラにおいて、前記少なくとも２つのセクタのうちの少なくとも１つを、前記メモリ・デバイスから消去することを示す信号を規定するステップを更に含むことができる。
実施形態においては、この方法は、前記ホストによって、外部ホスト・アプリケーションからの削除信号に応じて、ファイル・アロケーション・テーブルから、データ・エンティティ・エントリを削除するステップと、前記少なくとも２つのセクタのうちの少なくとも１つを、前記ファイル・アロケーション・テーブルから前記データ・エンティティ・エントリの削除に対応して、メモリ・デバイスから、消去することを示す信号を生成するステップとを更に含むことができる。
このポインターは、前記メモリ・デバイスの第１のセクタの論理アドレスを示している開始アドレスと、前記メモリ・デバイスの第２のセクタの論理アドレスを示している開始アドレスと、を含むことができる。このポインターは、また、前記メモリ・デバイスの第１のセクタの物理アドレスを示している開始アドレスと、前記メモリ・デバイスの第２のセクタの物理アドレスを示している開始アドレスと、を含むこともできる。
コンテキスト識別子を、前記コンテキスト情報に対して規定することができる。さらにまた、グループ番号または連想コマンドを、前記コンテキスト情報に対して規定することができる。
実施形態においては、この方法は、前記コンテキスト識別子と結びつけられた、前記少なくとも２つのセクタのうちの少なくとも１つを消去することを示す前記信号に応じて、このメモリ・デバイスの少なくとも２つのセクタを消去するステップを更に含むことができる。
実施形態においては、この方法は、
− ＥＲＡＳＥ、
− ＴＲＩＭ、
− ＳｅｃｕｒｅＴＲＩＭ、
− ＳｅｃｕｒｅＥＲＡＳＥ、
− ＤＩＳＣＡＲＤ、
− Ｓａｎｉｔｉｚｅ、
− Ｕｎｍａｐ（ＵＦＳ）
のコマンドのうちの少なくとも１つを用いた消去機能によって、前記メモリ・デバイスの前記少なくとも２つのセクタを消去するステップを更に含むことができる。
実施形態においては、この方法は、前記消去機能によって、前記第１のセクタを消去することを示す第１の信号と、前記第２のセクタを消去することを示す第２の信号とを生成するステップを更に含むことができる。前記セクタは、
− 消去ブロック、
− 書き込みブロック、
− ページ、
− スーパー・ページ（ページのセット）、
− （例えば、ハードディスクの）セクタ、
のうちの少なくとも１つを含むことができる。
本願発明の第２の例の態様にしたがって、少なくとも１つのメモリ・デバイスと、外部ホストへの、および、前記少なくとも１つのメモリ・デバイスへのインタフェースを有するメモリ・コントローラと、を備えるメモリ・モジュールであって、前記メモリ・デバイスは、コンピュータ・プログラムコードを含み、該コンピュータ・プログラムコードは、前記メモリ・コントローラを用いて、前記メモリ・モジュールに、少なくとも、メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納することであって、該少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ことと、メモリ・コントローラにおいて、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持することと、このコンテキスト情報を使用して、前記メモリ・デバイスの前記少なくとも２つのセクタを消去することと、をさせるように構成されている、メモリ・モジュールが提供される。
実施形態においては、前記コンピュータ・プログラムコードは、前記メモリ・コントローラを用いて、前記メモリ・モジュールに、少なくとも、前記メモリ・コントローラにおいて、前記少なくとも２つのセクタのうちの少なくとも１つを、前記メモリ・デバイスから消去することを示す信号を規定することをさせるように更に構成されている。
データ・エンティティ・エントリは、外部ホスト・アプリケーションからの削除信号に応じて、ホストによって、ファイル・アロケーション・テーブルから、削除することができる。また、前記少なくとも２つのセクタのうちの少なくとも１つを、メモリ・デバイスから、消去することを示す信号は、前記ファイル・アロケーション・テーブルから前記データ・エンティティ・エントリの削除に対応して、生成することができる。
実施形態においては、前記セクタは、
− 消去ブロック、
− 書き込みブロック、
− ページ、
− スーパー・ページ（ページのセット）、
− （例えば、ハードディスクの）セクタ、
のうちの少なくとも１つを含む。
実施形態においては、前記メモリ・モジュールは、
− 埋め込み型マルチ・メディア・カード（ｅＭＭＣ：Ｅｍｂｅｄｄｅｄ ＭｕｌｔｉＭｅｄｉａＣａｒｄ）、
− メモリー・カード（ＳＤ）、
− アドバンスト・テクノロジー・アタッチメント（ＡＴＡ）、
− ユニバーサル・フラッシュ・ストレージ（ＵＦＳ：Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）
のうちの少なくとも１つを含む。
本願発明の第３の例の態様にしたがって、コンピュータ実行可能プログラムコードを含むコンピュータ読取り可能媒体の上で具体化されたコンピュータ・プログラムであって、該コンピュータ実行可能プログラムコードは、メモリ・モジュールの少なくとも１つのコントローラによって実行されるとき、該メモリ・モジュールに、メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納することであって、該少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ことと、メモリ・コントローラにおいて、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持することと、このコンテキスト情報を使用して、前記メモリ・デバイスの前記少なくとも２つのセクタを消去することと、をさせる、コンピュータ・プログラムが提供される。
いかなる前述のメモリ媒体でも、例えば、データ・ディスクまたはディスケットのようなディジタル・データ・ストレージ、光学ストレージ、磁気ストレージ、ホログラフィック・ストレージ、光磁気ストレージ、ソリッド・ステート・メモリ、相変化メモリ、抵抗変化ランダム・アクセス・メモリ、磁気ランダム・アクセス・メモリ、固体電解質メモリ、強誘電体ランダム・アクセス・メモリ、有機メモリまたはポリマー・メモリを含むことができる。メモリ媒体は、メモリを格納するほかの実質的な機能を有することなくデバイスに形成することができる。または、コンピュータのメモリ、チップ・セット、および、電子デバイスのサブ・アセンブリを含むが、これに限らず、他の機能を有するデバイスの一部として形成することができる。
本願発明の異なる拘束力のない例の態様と実施形態が、前述において図示された。上記の実施形態は、単に、本願発明の実現において利用することができるように選ばれた態様またはステップを説明するためだけに用いられる。いくつかの実施形態は、本願発明の特定の例の態様に関してだけ、提示することができる。対応する実施形態は、同様に他の例の態様に適用できることは理解されるべきである。本願発明は、添付の図面を参照して、記述されるが、例としてのみである。
本願発明の種々の実施形態が適用することができるシステムアーキテクチャーのいくらかの詳細を示す。 本願発明の種々の実施形態が適用することができるメモリ・デバイスのいくらかの詳細を示す。 本願発明の種々の実施形態が適用することができるユーザ装置の例のブロック図を提示する。 本願発明の例の実施形態に従って、メモリ・モジュールにおける動作を示すフローチャートを示す。
以下の記載において、同じ数字は、同じ要素を意味する。
図１は、本願発明の種々の実施形態が適用することができるシステム１００のいくらかの詳細を示す。このシステムは、例えば、ユーザ装置、ユーザ機器（ＵＥ）、および、メモリ・モジュール１２０のような外部ホスト１１０を含む。加えて、システムは、ホスト１１０とメモリ・モジュール１２０との間のデータ、制御信号およびクロック信号を通信するためのインタフェース１３０を備える。
メモリ・モジュール１２０は、たとえば、メモリー・カード、マルチ・メディア・カード（ＭＭＣ：Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）、セキュア・デジタル（ＳＤ）カード、あるいは、埋め込みメモリを備えることができる。メモリ・モジュール１２０は、メモリ・コントローラ１２１および、少なくとも１つのメモリ・デバイス１２２を備えることができる。メモリ・デバイス１２２は、データを格納するための複数のセクタを有するメモリ・ブロックを備えることができる。メモリ・コントローラ１２０は、ホスト・デバイス１１０との通信を容易にするためのホスト・インタフェース・コントローラ１２３、メモリ・デバイス１２２やメモリ・メンテナンス・コントローラ１２５との通信、および、動作（例えば、読み取り、書き込み、消去操作）を容易にするためのメモリ・インタフェース・コントローラ１２４を備えることができる。実施形態においては、コントローラ１２１、１２３−１２５は論理回路であることができる。
実施形態においては、メモリ・モジュール１２０がホスト（電子）デバイス１１０に接続しているとき、ホスト・コントローラ１１３は、インタフェース１３０を介して、ホスト・インタフェース・コントローラ１２３へコマンド信号を提供することができる。メモリ・デバイス１２２において、例えば、ファイルのようなデータ・エンティティは、メモリ・デバイス１２２の少なくとも２つのセクタを使って格納される。
実施形態においては、セクタは、
− 消去ブロック（ＮＡＮＤ）、
− 書き込みブロック（ｅＭＭＣ）、
− ページ（ＮＡＮＤ）、
− スーパー・ページ（ページのセット）、
−（例えば、ハードディスクの）セクタ
のうちの少なくとも１つを備えることができる。
よりよく区別するために、大きなシーケンシャル操作と小さなランダム操作との間で、また、マルチタスキングのサポートを改善するために、コンテキストは、読込み、または、書込みコマンドのグループと結びついていることができる。コマンドのグループを単一のコンテキストと結びつけることは、このデバイスが、データのハンドリングを最適化することを許容する。断片化したセクタを消去するために、より速いソリューションもまた、必要である。
コンテキストは、特定の読取り・書込みパターン（例えば、ある粒状度でシーケンシャルな）に対して構成されたアクティブなセッションとみることができる。マルティプルな読込みまたは書込みコマンドは、デバイスにパフォーマンスを最適化することを許容するために、それらの間のある論理的関係をつくる、このコンテキストと結びついている。例えば、大きなシーケンシャル書込みパターンは、デバイスが、内部の局所性を改善し、いくらかのオーバーヘッドを減少することを許容することによって、より良いパフォーマンスを有することができる。（例えば、データのある大規模ユニットが、書き込みが実行されている間の全体として電源異常に影響を受けることが許容されるならば、このユニットを満たすすべてのコマンドは、より速く動作することができる。電源異常の場合には通常、個々の書き込みを各々保護することが要求されるオーバーヘッドを減らすことができるからである。）
デバイスは、１つ以上の並列のコンテキストをサポートすることができ、これは、コンテキスト識別子（コンテキストＩＤ）によって識別される。コンテキストを使用するために、利用できるコンテキストＩＤが選択される。つぎに、それは、構成レジスタに書き込むことによって初期化される。すると、読取り・書込みコマンドを送る前に、コマンドにおけるコンテキストＩＤを指定することによってそのコンテキストに関連して、データを、読取り・書込みすることができる。そのコンテキストがもはや使用されないとき、コンテキストＩＤを閉じるために、構成レジスタは更新されなければならない。コンテキストは、別の構成／使用のためにそれを変更する前に、閉じられなければならない。
実施形態においては、例えば、セクタのようなメモリ・デバイス・ロケーションは、ポインターを使用して示すことができる。このポインターは、たとえば、メモリ・デバイス・ロケーションの論理アドレスまたは物理アドレスを含むことができる。
メモリ・モジュール１２０のメモリ・コントローラ１２１において、コンテキスト情報は、データ・エンティティについて維持されることができる。コンテキスト情報は、メモリ・デバイス１２２の少なくとも２つのセクタの論理アドレスを含むことができる。メモリ・コントローラ１２１において、信号を、少なくとも２つのセクタをメモリ・デバイス１２２から消去することを示すように規定することができる。メモリ・デバイス１２２の少なくとも２つのセクタは、つぎに、コンテキスト情報を使って消去することができる。
ここに記載されたように、ホスト１１０から受信される信号は、少なくとも２つのセクタに含まれる、メモリ・デバイス１２２から消去されるデータ・エンティティのためのコンテキストＩＤを含むことができる。コンテキストＩＤは、ポインターを備えているコンテキスト情報を識別する。ポインターは、メモリ・デバイス１２２の第１のセクタの論理アドレスを示す開始アドレスと、メモリ・デバイス１２２の第２のセクタの論理アドレスを示す開始アドレスとを備えることができる。データ・エンティティの消去は、そのデータ・エンティティまたは、そのデータ・エンティティに関係するデータを含む少なくとも１つのセクタに関するデータを含むすべてのセクタを消去することを含むことができる。
実施形態においては、消去は、
− ＥＲＡＳＥ （ｅＭＭＣ）、
− ＴＲＩＭ（ｅＭＭＣ／ＡＴＡ）、
− ＳｅｃｕｒｅＴＲＩＭ／ＳｅｃｕｒｅＥＲＡＳＥ（ｅＭＭＣ）、
− ＤＩＳＣＡＲＤ（ｅＭＭＣ）、
− Ｓａｎｉｔｉｚｅ （ｅＭＭＣ）、
− Ｕｎｍａｐ （ＵＦＳ）
機能のうちの少なくとも１つを使ってインプリメントすることができる。
実施形態においては、消去可能な単位は、消去グループとして規定することができる。この消去グループは、書き込みブロックにおいて測定される。それは、基本的な書き込み可能な単位である。消去グループのサイズは、デバイスに特有のパラメータである。明示的に消去されたメモリ範囲のコンテンツは、異なるメモリ技術に依存して、「０」または「１」である。ＥＲＡＳＥコマンドが正常に完了すると、消去されたマップされたデバイス・アドレス範囲は、異なるメモリ技術に依存して、すべて「０」または、すべて「１」で上書きされたかのようにふるまう。ＥＲＡＳＥコマンドの影響は、単にマップされたホスト・アドレス範囲を、マップされていないホスト・アドレス範囲へ動かすことである。ホストは、Ｅｒａｓｅグループの隣接する範囲を消去することができる。消去プロセスを始めることは、３つのステップのシーケンスである。まず、ホストは、ＥＲＡＳＥ＿ＧＲＯＵＰ＿ＳＴＡＲＴコマンドを用いて、その範囲の開始アドレスを規定し、次に、ＥＲＡＳＥ＿ＧＲＯＵＰ＿ＥＮＤコマンドを用いて、その範囲の最終アドレスを規定する。最後に、ゼロにセットする引数ビットを有するＥＲＡＳＥコマンドを発行することによって、それは消去プロセスを始める。ｅｒａｓｅコマンドのアドレス・フィールドは、バイト単位で、２ＧＢまでの密度、セクタ単位で、２ＧＢより大きい密度に対する消去グループアドレスである。
実施形態においては、トリミング機能ＴＲＩＭは、上述のＥＲＡＳＥ機能と同様である。その機能は、グループを消去する代わりに、ブロックを書き込むために消去動作を適用する。トリミング機能ＴＲＩＭは、ホストが、もはや要求されないデータを識別し、バックグラウンド消去イベントの間に、必要に応じてデータを消去することを許容する。トリム機能が適用される書き込みブロックのコンテンツは、異なるメモリ技術に依存して、「０」または「１」であることができる。
トリミング機能が正常に完了すると、トリミングされたマップされたデバイス・アドレス範囲は、異なるメモリ技術に依存して、すべて「０」または、すべて「１」で上書きされたかのようにふるまう。ＴＲＩＭコマンドの影響は、単にマップされたホスト・アドレス範囲を、マップされていないホスト・アドレス範囲へ動かすことである。ＴＲＩＭプロセスを完了することは、３つのステップのシーケンスである。まず、ホストは、ＥＲＡＳＥ＿ＧＲＯＵＰ＿ＳＴＡＲＴコマンドを用いた範囲の開始アドレスを規定することができ、次に、ＥＲＡＳＥ＿ＧＲＯＵＰ＿ＥＮＤコマンドを用いて範囲の最終アドレスを規定し、最後に、引数ビット０を、１にセットし、そして、引数の残りをゼロにセットして、ＥＲＡＳＥコマンドを発行することにより消去プロセスを開始する。
実施形態においては、ＳＡＮＩＴＩＺＥ機能を、デバイスからデータを取り除くために用いることができる。ＳＡＮＩＴＩＺＥ操作の使用は、デバイスにマップされていないユーザ・アドレス空間から物理的にデータを取り除くことを要求する。ＳＡＮＩＴＩＺＥ操作が完了されたあと、マップされていないホスト・アドレス空間には、データが存在してはならない。操作されている領域は、ホストによりアクセスできないので、この特徴を要求しているアプリケーションは、個々のデバイス・メーカーとともに、この操作が、適切に実行されることを確実とし、デバイス信頼性に対するインパクトを理解するために、機能しなければならない。
実施形態においては、ＤＩＳＣＡＲＤ機能は、消去のために使用することができる。ＤＩＳＣＡＲＤは、ＴＲＩＭと同様の操作である。ＤＩＳＣＡＲＤ機能は、ホストが、バックグラウンド消去イベントの間に、デバイスが必要に応じてデータを消去することができるように、もはや要求されないデータを識別することを許容する。ＤＩＳＣＡＲＤ機能が適用される書き込みブロックのコンテンツは、「ドント・ケア」となる。ＤＩＳＣＡＲＤ操作の後、オリジナルデータは、部分的に、あるいは、完全に、デバイスに依存するままにすることができる。デバイスは、廃棄された書き込みブロックのコンテンツを決定する。ＤＩＳＣＡＲＤとＴＲＩＭの区別は、デバイスが、ホストは、読込み操作が指示されるときに、消去としてマークされた１つ以上の論理的ブロック・アドレスからオリジナルデータを取り出さないことを保証することを要求されない、装置の動作である。ＴＲＩＭは、異なるメモリ技術に依存して、「０」か「１」によって応答する。廃棄プロセスを始めることは、３つのステップのシーケンスである。まず、ホストは、ＥＲＡＳＥ＿ＧＲＯＵＰ＿ＳＴＡＲＴコマンドを用いて、その範囲の開始アドレスを規定し、次に、ＥＲＡＳＥ＿ＧＲＯＵＰ＿ＥＮＤコマンドを用いて、その範囲囲の最終アドレスを規定する。最後に、１にセットされる引数ビット０およびビット１、および、ゼロにセットされる引数の残りを有するＥＲＡＳＥコマンドを発行することによって、それは消去プロセスを始める。ＤＩＳＣＡＲＤ操作の場合には、そのコマンドは、消去グループよりはむしろ書き込みブロックのアドレスを識別することができる。
実施形態においては、ＳｅｃｕｒｅＥＲＡＳＥ機能を使用することができる。セキュアなパージを示すＳｅｃｕｒｅＥＲＡＳＥコマンドは、消去グループの上で実行することができる。セキュアな消去は、この消去グループにおけるデータだけにされるのではなく、別の消去グループにおけるこのデータのいかなるコピーおいても行われなければならない。このコマンドは、直ちに実行され、メモリ・デバイスは、必要なすべての消去グループがパージされるまで、ホストに、コントロールを返さない。１つの消去グループは、例えば、特定のＮＡＮＤフラッシュにおいて消去することができる最小限のメモリ・ブロックである。
実施形態においては、ＳｅｃｕｒｅＴＲＩＭ機能を使用することができる。ＳｅｃｕｒｅＥＲＡＳＥと同様に、ＳｅｃｕｒｅＴＲＩＭコマンドは、消去グループではなく、書き込みブロックのうえで動作する。これを適切に取り扱うために、この操作は、２つのステップに分割されることができる。第１のステップは、第２のステップが呼び出される前に、ブロックの複数のセットに行うことができるセキュア・パージのブロックをマークする。第２のステップは、すべての要求されたセキュア・トリミングを実行する別のビット・フラグシーケンスによる消去である。
メモリ・デバイス１２２のセクタを消去することは、例えば、本願発明の実施形態にしたがうホスト１１０によって利用されることができる。ここに記載されたように、メモリ・メンテナンス・コントローラ１２５は、可能性がある消去セクタまたはブロックを備えるメモリ・メンテナンスを管理することができる。ファイル・アロケーション・テーブル（ＦＡＴ）からファイル・システム・レベルにおいてデータ・アイテムを削除した後に、ホスト１１０は、削除されたとしてマークされたすべてのセクタを収集すること、削除されたとしてマークされた複数のセクタを、できる限り、論理的ないし物理的に消去することを実行するようにさらに構成することができる。ホスト１１０は、また、ガーベッジ・コレクション削除した後のメモリ・デバイス１２２のメモリ損耗平均化を実行することもできる。さらには、メモリ・メンテナンス・コントローラ１２５は、ホストからの命令に基づいて、消去されるべきとマークされたすべてのセクタを収集すること、その複数のセクタを、できる限り、論理的ないし物理的に消去することを実行するようにさらに構成されることができる。ホスト１１０からの命令に基づいて、メモリ・メンテナンス・コントローラ１２５は、消去の後、メモリ・デバイス１２２のメモリ損耗平均化を実行することができる。
実施形態においては、メモリ・コントローラ１２１、ホスト・インタフェース・コントローラ１２３、メモリ・デバイス・コントローラ１２４、メモリ・メンテナンス・コントローラ１２５、および、メモリ・デバイス１２２は、ソフトウェアモジュール、ハードウェアモジュールまたはその組合せとしてインプリメントすることができる。さらには、モジュール１２１−１２５の各々は、別々のモジュール／ブロックとしてインプリメントされることができる、あるいは、メモリ・モジュール１２０の任意の他の標準モジュール／ブロックとも結合することができる、あるいは、それらの機能性によって、数ブロックに分けることができる。すべての、または、選択したメモリ・モジュール１２０のモジュール／ブロックは、１つの集積回路を使ってインプリメントすることができる。
実施形態においては、図１に示されるレジスタ１２６は、以前に記載された構成レジスタ等のレジスタ情報を格納するように構成される。レジスタ１２６は、例えば、メモリ・デバイス１２２に位置することもできる、レジスタは、メモリ・コントローラ１２１によってアクセスされることができる。
図２は、本願発明の種々の実施形態が適用することができるメモリ・デバイス１２２のいくつかの詳細を示す。
実施形態においては、ファイル・システム・インプリメンテーションにおいて、データは、例えば、メモリ・デバイスへ書き込まれ、そして、新しいデータは、古いものに上書きするだけである。ファイルは、ファイル／クラスタ／セクタ・エントリを、「予約されていない」と書き込むことによって、ファイル・アロケーション・テーブル（ＦＡＴ）から削除されるだけである。データをメモリ・デバイスから消去することは、別の機能である。
論理インタフェースを介して、フラッシュ・メモリにデータを書き込むときに、ホストは、典型的には、メモリ・システムの連続仮想アドレス空間の中で、ユニークな論理アドレスを、セクタに、クラスタまたはデータの他の単位に割り当てる。ホストは、ファイル・システムを典型的には維持し、ファイルデータを論理的クラスタに割り当てる。ここで、クラスタ・サイズは、典型的には固定である。フラッシュ・デバイスは、複数論理セクタに分割され、ホストは、複数の論理セクタを備えるクラスタの中に、スペースを割り当てる。クラスタは、論理アドレスの細区分であり、クラスタ・マップは、ファイル・アロケーション・テーブル（ＦＡＴ）として指定されることができる。ファイル・アロケーション・テーブル（ＦＡＴ）は、通常、格納デバイス自体の上に格納される。
連続論理アドレス空間は、メモリ・デバイス１２２の中に格納することができるデータのすべてに対してアドレスを提供するのに十分大きい。ホスト・アドレス空間は、セクタのインクリメントまたはデータのクラスタに、典型的には分割される。各々のクラスタは、所与のホストシステムにおいて、データのいくつかのセクタ、だいたい、典型的には、４つのセクタと６４のセクタとの間のセクタを含むように設計されることができる。標準的なセクタは、例えば、５１２または４０９６バイトのデータを含む。
図２は、典型的には、メモリ・デバイス１２２がどのように分割されるかの例を示す。格納デバイス１２２は、複数の分割を含むことができる。そして、図２においては、単一の分割２１０が、単純さのために示される。分割２１０は、システム領域２２０とデータエリア２３０とを含む。システム領域２２０は、種々のセグメント、例えば、マスター・ブート・レコード（「ＭＢＲ」）領域、分割ブート・レコード（「ＰＢＲ」）領域、ＦＡＴ１領域、ＦＡＴ２領域、および、ルート・ディレクトリ領域を有する。
ＭＢＲ領域は、全体的な分割情報を格納し、媒体がブート可能なデバイスである場合には、ＭＢＲは、ＭＢＲ領域からＰＢＲ領域にジャンプする命令を含む。ＭＢＲ領域も、隠された領域を含み、それはＭＢＲ領域とＰＢＲ領域との間の予約スペースである。
ＰＢＲ領域は、分割に対する分割／ブート情報を含む。例えば、ＰＢＲ領域は、ファイル・アロケーション・テーブル（ＦＡＴ）（たとえば、１２／１６／３２ビット）のタイプ、ラベル（すなわち、ドライブの名前）、ドライブの寸法、クラスタ・サイズ（すなわち、アロケーションユニットごとのセクタの数）、多くのファイル・アロケーション・テーブル（ＦＡＴ）領域、（図（２）に示される２つのＦＡＴ領域、ＦＡＴ１およびＦＡＴ２）、および、ファイル・アロケーション・テーブル（ＦＡＴ）ごとのセクタ数に対する情報を含む。ファイル・アロケーション・テーブル（ＦＡＴ）領域は、各々のファイルに対するセクタ／クラスタ情報を含む。例えば、ＦＡＴ−１２に対して、ファイル・アロケーション・テーブル（ＦＡＴ）域における各々のエントリは１２ビットを含み、そして、合計で４０９６のエントリがある。ルート・ディレクトリは、各々のファイルに対するエントリを含む。各々のディレクトリ・エントリは、ファイル名またはディレクトリに対する特定数のバイト（たとえば、８バイト）、拡張のためのいくつかのバイト（たとえば、３バイト）、ファイル属性（たとえば、ファイルがリードオンリーであるか、隠されているか、システムファイルであるか、ボリュームラベルであるか、ディレクトリであるか、修正されたものであるか、など）に対して、いくつかのバイト（たとえば、１バイト）、ファイルが作成されたときの日時を示しているいくつかのバイト、開始セクタ／クラスタに対する特定数のバイト数（たとえば、２）、および、ファイルの長さを示している特定数のバイト（たとえば４）を含む。開始セクタ／クラスタに対するいくつかのバイトは、ファイル・アロケーション・テーブル（ＦＡＴ）における第１のセクタ／クラスタを指しており、終了セクタ／クラスタは、例えば、０ｘＦＦＦまたは０Ｘｆｆｆｆｆｆにより、示すことができる。
ディレクトリにファイル名を書き込むために、ホストシステムは、フリーのセクタ／クラスタ・スペースをＦＡＴ１領域で見つけ、データが、データエリア２３０で書き込まれる。ＦＡＴ１およびＦＡＴ２のエントリの両方が、つぎに、更新される。ディレクトリ・エントリ、すなわち、日付／時間／開始セクタ／クラスタ／ファイル長も、また更新される。
実施形態においては、データ・エンティティ、たとえば、ファイル、は、パーティション２１０において、メモリ・デバイス１２２に格納される。データ・エンティティは、２つのセクタ２３１、２３２に格納される。コンテキスト構成を、このデータ・エンティティに対して規定することができ、コンテキストＩＤによって識別される。構成は、要求された特定のコンテキストＩＤの構成レジスタに書き込むことによって、なされることができる。つぎに、このコンテキストＩＤに結びついているすべての読み出しコマンド、または、書き込みコマンドは、そのＩＤとともに送られる。そのコンテキストが、もはや必要でないとき、それは、「０」バイトを、構成レジスタへ書き込むことによって閉じなければならない。この構成レジスタは、例えば、各コンテキスト（固定、定義済み＃０を除いて）につき１つの１５バイト・レジスタのアレイである。異なる規則は、また、同じファイル／コンテキストＩＤに後ほど追加される新しいデータに対して規定することができる。構成レジスタのＩＤインデックスは、それを閉じた後に再開することができ、ＩＤインデックスは、常に、新しいエンティティをつくることができる。しかしながら、データがＩＤインデックスへうまく書き込まれて、コンテキストＩＤは閉じられたあとに、データは、論理的にグループ化される。ホストに対する、このグループの露出はないが、しかし、メモリ・コントローラは、ＮＡＮＤの予備のページから、例えば、ページまたは格納データのヘッダを見つけ出すための手段を有する。
実施形態においては、ホストは、例えば、ファイルのようなデータ・エンティティを削除することに決める。ホスト・アプリケーションから削除信号を受信することに応じて、ホストは、ファイル・アロケーション・テーブル（ＦＡＴ）において、フリーとして、対応するアロケーションを、マークするさらには、メモリ・デバイスのセクタ２３１、２３２に位置するデータ・エンティティを消去することは、また、望ましいことである。セクタ２３１、２３２は、セクタ２３１、２３２に対して別々のトリミング機能を使用して、消去することができる。
実施形態においては、複数のセクタに含まれるファイルを消去するための、より効率的な方法がホストからメモリ・デバイスに複数のトリミング・コマンドを送ることのオーバーヘッドを減らすことによって、導入される。メモリ・コントローラは、データ・エンティティ（ファイル）の特定の部分が、互いに属しており、特定の単一のトリミング機能は、全体としてそのようなデータに適用するように規定することができることを通知され得る。そのような機能は、そのファイルでおおわれるセクタの数／アドレスから独立している。コンテキストＩＤの機能は、例えばファイルなど、データ・エンティティを備えているセクタ２３１、２３２を消去するために使用することができる。少なくとも、次のようなオプションが存在することができる。
第１のオプションは、特定のコンテキストＩＤ消去機能を導入することである。別々の特定のコマンド、あるいは、既存のコマンドにおける特別なパラメータを、使用することができる。さらには、レジスタの設定を用いることができる。第１のオプションは、既存の消去機能をそのまま利用することができる。そのような消去機能は、また、特定のデータ・エンティティの単一のセクタ、ＩＤまたはファイルを消去するために使用することもできる。消去機能は、例えば、ＪＥＤＥＣ ｅＭＭＣおよびＵＦＳメモリ標準の、Ｅｒａｓｅ、ＳｅｃｕｒｅＥｒａｓｅ、ＴＲＩＭ、ＳｅｃｕｒｅＴＲＩＭ、または、Ｄｉｓｃａｒｄコマンドを備えることができる。
第２のオプションは、消去機能により用いられるコンテキストＩＤのアドレスを導入することである。消去機能は、開始アドレスまたは、コンテキストＩＤのどんなアドレスでも使うことができ、そして、自動的に、同じコンテキストＩＤに属しているすべてのセクタを消去する。
第３のオプションは、階層的な消去機能を導入することである。コンテキストは、他のコンテキストＩＤのスーパーセットを提供しているコンテキストＩＤに対応する他のコンテキストのスーパーセットを含むことができる。そのような階層は、コンテキストＩＤ１へ書き込まれるデータが例えば、データベースであり、コンテキストＩＤ２へ書き込まれるデータがＩＤ１データベースのアイテムであることを可能にすることができる。結局、ＩＤ２のアドレスへの単一のトリミング・コマンドは、このアイテムに属しているセクタの位置がどんなに断片的であっても、このアイテムをデータベースから無効にすることができ、消去することができる。さらには、ＩＤ１のアドレスへの単一のトリミング・コマンドは、全部のデータベース、また、ＩＤ２に当初書き込まれたもの以外のそれに属しているすべてのアイテムを無効にすることができる、また、インデックスの階層に関係する制御レジスタも存在する。
図３は、本願発明の種々の実施形態が適用することができるユーザ装置３００の例のブロック図を提示する。これは、例えば、移動端末、ラップトップ、タブレット、または、他の通信装置のようなユーザ機器（ＵＥ）、ユーザ・デバイスまたは装置、であることができる。
ユーザ装置３００の一般的な構成は、通信インタフェース・モジュール３５０、通信インタフェース・モジュール３５０に結合されたプロセッサ３１０、および、プロセッサ３１０に結合されたメモリ３２０を備える。ユーザ装置は、更に、メモリ・３２０における格納されたソフトウェア３３０を備え、プロセッサ３１０へロードされて、実行されるように動作可能である。ソフトウェア３３０は、１つ以上のソフトウェアモジュールを含むことができ、コンピュータ・プログラム・プロダクトの形であることができる。ユーザ装置３００は、更に、プロセッサ３１０に結合されたユーザー・インターフェース・コントローラ３６０を備える。
通信インタフェース・モジュール３５０は、本願発明の種々の実施形態に関連して議論されたユーザ・データ・ラジオの少なくとも部分的にインプリメントする。通信インタフェース・モジュール３５０は、例えば、ＷＬＡＮ、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ（登録商標））、ＧＳＭ／ＧＰＲＳ、ＣＤＭＡ、ＷＣＤＭＡ、または、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）無線モジュールのようなラジオ・インタフェース・モジュールであることができる。通信インタフェース・モジュール３５０は、ユーザ装置３００に、または、アダプタ、カードまたは、ユーザ装置３００の適当なスロットまたはポートに挿入することができるような他のものに統合化することができる。通信インタフェース・モジュール３５０は、１つのラジオ・インタフェース技術または複数のテクノロジーをサポートすることができる。図３は、１つの通信インタフェース・モジュール３５０を示すが、しかし、ユーザ装置３００は、複数の通信インタフェース・モジュール３５０を備えることできる。
プロセッサ３１０は、例えば、中央処理装置（ＣＰＵ）、マイクロプロセッサー、デジタルシグナルプロセッサ（ＤＳＰ）、グラフィック処理装置、その他であることができる。図３は、１つのプロセッサ３１０を示すが、しかし、ユーザ装置３００は、複数のプロセッサを備えることができる。
メモリ・３２０は、たとえば、読取り専用メモリ（ＲＯＭ）、プログラム可能読取り専用メモリ（ＰＲＯＭ）、消去可能・プログラム可能読取り専用メモリ（消去可能ＰＲＯＭ）、ランダム・アクセスで・メモリ（ＲＡＭ）、フラッシュ・メモリ、データ・ディスク、光学ストレージ、磁気ストレージ、スマート・カード、その他のような不揮発性あるいは揮発性メモリであることができる。ユーザ装置３００は、複数のメモリを備えることができる。メモリ３２０は、装置３００の一部として構築することができる。あるいは、それは、ユーザによって、スロット、ポート、または、ユーザ装置３００のその他に挿入することができる。メモリ３２０は、データを格納するという唯一の目的に、役立つことができる、または、それは、例えば、データ処理など他の目的に役立つ装置の一部として構成することができる。
メモリ・モジュール３４０は、ユーザ装置３００で使われるスマート・カードとして含まれることができる。メモリ・モジュールは、たとえば、読取り専用メモリ（ＲＯＭ）、プログラム可能読取り専用メモリ（ＰＲＯＭ）、消去可能・プログラム可能読取り専用メモリ（消去可能ＰＲＯＭ）、ランダム・アクセスで・メモリ（ＲＡＭ）、フラッシュ・メモリ、データ・ディスク、光学ストレージ、磁気ストレージ、スマート・カード、その他のような不揮発性あるいは揮発性メモリであることができる。ユーザ装置３００は、複数のメモリ・モジュール３４０を備えることができる。メモリ・モジュール３４０は、ユーザによって、スロット、ポート、または、ユーザ装置３００のその他に挿入することができる。メモリ３４０は、データを格納するという唯一の目的に、役立つことができる、または、それは、例えば、データ処理など他の目的に役立つ装置の一部として構成することができる。
ユーザ・インターフェース・コントローラ３６０は、ユーザ装置３００のユーザから、例えば、キーボード、ユーザ装置３００のディスプレイの上で示されるグラフィカル・ユーザ・インタフェース、音声認識回路、または、例えば、ヘッドセットのようなアクセサリー・デバイスを介して、入力を受信するための回路、および、ユーザに対して、例えば、グラフィカル・ユーザ・インタフェースまたは、ラウド・スピーカを介して出力を提供するための回路を備えることができる。
当業者は、図３に示される要素に加えて、ユーザ装置３００は、たとえば、入出力（Ｉ／Ｏ）回路、メモリー・チップ、特定用途向け集積回路（ＡＳＩＣ）、ソースコーディング／デコーディング回路のような特定の目的のための処理回路、チャネルコーディング／デコーディング回路、暗号化／暗号解読回路、など追加的な回路とならんで、例えば、マイクロフォン、ディスプレイなど他の要素を備えることができることを理解する。加えて、ユーザ装置３００は、外部電源もしも外部電源供給が利用できないときに、ユーザ装置３００を動かすための使い捨て、または充電式電池（図示せず）を含むことができる。
図４は、本願発明の例の実施形態に従って、メモリ・モジュールにおける動作を示すフローチャートを示す。ステップ４００において、この方法は、開始する。ステップ４１０において、データ・エンティティは、メモリ・デバイスの少なくとも２つのセクタを使って格納され、この少なくとも２つのセクタは、同一のデータ・エンティティに結びついている。ステップ４２０において、メモリ・モジュールのメモリ・コントローラにおいて、このメモリ・デバイスの少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報が、維持される。ステップ４３０において、メモリ・コントローラにおいて、信号を、少なくとも２つのセクタを、メモリ・デバイス１２２から消去することを示すように規定する。ステップ４４０において、このメモリ・デバイスの少なくとも２つのセクタは、コンテキスト情報を使って消去される。ステップ４５０において、この方法は終了する。
種々の実施形態は提示された。この文書において、単語は、除外する意図がないオープン・エンドな表現を備え、含み、相当し、そのようなものとして用いられていることは理解されるべきである。
前述の説明は、本願発明の特定のインプリメンテーションと実施形態の非限定的な例として、本願発明を実行するための現在、発明者によって考えられるベスト・モードの完全で有益な説明を提供した。しかしながら、本願発明は、上で提示された実施形態の詳細に制限されず、同等の手段を用いて、または、実施形態の異なる組合せにより、本願発明の特性からそれることなく、他の実施形態においてインプリメントすることができることは、当業者には明らかである。
さらには、上で開示したこの発明の実施形態の特徴のいくつかは、他の特徴に対応したものを使用しなくても、優位なものとして使用することができる。したがって、前述の説明は、単に、本願発明の原理を説明するものであり、それらに、制限されるものではないと考えられるべきである。これゆえに、本願発明の範囲は、添付の特許請求の範囲によってのみ、制限されるものである。

Claims (18)

  1. メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納するステップであって、該少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ステップと、
    メモリ・コントローラにおいて、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持するステップと、
    前記コンテキスト情報を使用して、前記メモリ・デバイスの前記少なくとも２つのセクタを消去するステップと、
    を含む方法。
  2. 前記メモリ・コントローラにおいて、前記少なくとも２つのセクタのうちの少なくとも１つを、前記メモリ・デバイスから消去することを示す信号を規定するステップを更に含む請求項１に記載の方法。
  3. ホストによって、外部ホスト・アプリケーションからの削除信号に応じて、ファイル・アロケーション・テーブルから、データ・エンティティ・エントリを削除するステップと、
    前記少なくとも２つのセクタのうちの少なくとも１つを、前記ファイル・アロケーション・テーブルから前記データ・エンティティ・エントリの削除に対応して、メモリ・デバイスから、消去することを示す信号を生成するステップと
    を更に含む請求項１または２に記載の方法。
  4. 前記ポインターは、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの第１のセクタの論理アドレスを示している開始アドレスと、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの第２のセクタの論理アドレスを示している開始アドレスと、を含む、請求項１ないし３のいずれか１項に記載の方法。
  5. 前記ポインターは、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの第１のセクタの物理アドレスを示している開始アドレスと、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの第２のセクタの物理アドレスを示している開始アドレスと、を含む、請求項１ないし３のいずれか１項に記載の方法。
  6. 前記コンテキスト情報に対するコンテキスト識別子を規定するステップを更に含む請求項１ないし５のいずれか１項に記載の方法。
  7. 前記コンテキスト情報に対するグループ番号を規定するステップを更に含む請求項１ないし５のいずれか１項に記載の方法。
  8. 前記コンテキスト情報に対する連想コマンドを規定するステップを更に含む請求項１ないし５のいずれか１項に記載の方法。
  9. 前記コンテキスト識別子と結びつけられた、前記少なくとも２つのセクタのうちの少なくとも１つを消去することを示す前記信号に応じて、前記メモリ・デバイスの前記少なくとも２つのセクタを消去するステップを更に含む請求項６に記載の方法。
  10. − ＥＲＡＳＥ、
    − ＴＲＩＭ、
    − ＳｅｃｕｒｅＴＲＩＭ、
    − ＳｅｃｕｒｅＥＲＡＳＥ、
    − ＤＩＳＣＡＲＤ、
    − Ｓａｎｉｔｉｚｅ、
    − Ｕｎｍａｐ（ＵＦＳ）
    のコマンドのうちの少なくとも１つを用いる消去機能によって、前記メモリ・デバイスの前記少なくとも２つのセクタを消去するステップを更に含む請求項１ないし９のいずれか１項に記載の方法。
  11. 前記消去機能によって、前記第１のセクタを消去することを示す第１の信号と、前記第２のセクタを消去することを示す第２の信号とを生成するステップを更に含む請求項１０に記載の方法。
  12. 前記セクタは、
    − 消去ブロック、
    − 書き込みブロック、
    − ページ、
    − スーパー・ページ、および
    − ハードディスクのセクタ、
    のうちの少なくとも１つを含む、請求項１ないし１１のいずれか１項に記載の方法。
  13. 少なくとも１つのメモリ・デバイスと、
    外部ホストへの、および、前記少なくとも１つのメモリ・デバイスへのインタフェースを有するメモリ・コントローラと、
    を備えるメモリ・モジュールであって、
    前記メモリ・デバイスは、コンピュータ・プログラムコードを含み、
    該コンピュータ・プログラムコードは、前記メモリ・コントローラを用いて、前記メモリ・モジュールに、
    少なくとも、メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納することであって、該少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ことと、
    メモリ・コントローラにおいて、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持することと、
    前記コンテキスト情報を使用して、前記メモリ・デバイスの前記少なくとも２つのセクタを消去することと、
    をさせるように構成されている、メモリ・モジュール。
  14. 前記コンピュータ・プログラムコードは、前記メモリ・コントローラを用いて、前記メモリ・モジュールに、少なくとも、
    前記メモリ・コントローラにおいて、前記少なくとも２つのセクタのうちの少なくとも１つを、前記メモリ・デバイスから消去することを示す信号を規定すること
    をさせるように更に構成されている、請求項１３に記載のメモリ・モジュール。
  15. 前記コンピュータ・プログラムコードは、前記メモリ・コントローラを用いて、前記メモリ・モジュールに、少なくとも、
    前記ホストによって、外部ホスト・アプリケーションからの削除信号に応じて、ファイル・アロケーション・テーブルから、データ・エンティティ・エントリ削除することと、
    前記少なくとも２つのセクタのうちの少なくとも１つを、前記ファイル・アロケーション・テーブルから前記データ・エンティティ・エントリの削除に対応して、メモリ・デバイスから、消去することを示す信号を生成することと
    をさせるように更に構成されている、請求項１３または１４に記載のメモリ・モジュール。
  16. 前記セクタは、−消去ブロック、−書き込みブロック、−ページ、−スーパー・ページ、−ハードディスクのセクタ、のうちの少なくとも１つを含む、請求項１３ないし１５のいずれか１項に記載のメモリ・モジュール。
  17. 前記メモリ・モジュールは、
    − 埋め込み型マルチ・メディア・カード（ｅＭＭＣ：Ｅｍｂｅｄｄｅｄ ＭｕｌｔｉＭｅｄｉａＣａｒｄ）、
    − メモリー・カード（ＳＤ）、
    − アドバンスト・テクノロジー・アタッチメント（ＡＴＡ）、および
    − ユニバーサル・フラッシュ・ストレージ（ＵＦＳ：Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）
    のうちの少なくとも１つを含む、請求項１３ないし１６のいずれか１項に記載のメモリ・モジュール。
  18. コンピュータ実行可能プログラムコードを含むコンピュータ読取り可能媒体の上で具体化されたコンピュータ・プログラムであって、
    該コンピュータ実行可能プログラムコードは、メモリ・モジュールの少なくとも１つのコントローラによって実行されるとき、該メモリ・モジュールに、
    メモリ・デバイスの少なくとも２つのセクタを使用するデータ・エンティティを格納することであって、該少なくとも２つのセクタは、同一のデータ・エンティティに結びついている、ことと、
    メモリ・コントローラにおいて、前記メモリ・デバイスの前記少なくとも２つのセクタのうちの少なくとも１つへのポインターを含むデータ・エンティティのコンテキスト情報を維持することと、
    前記コンテキスト情報を使用して、前記メモリ・デバイスの前記少なくとも２つのセクタを消去することと、
    をさせる、コンピュータ・プログラム。
JP2014549505A 2011-12-29 2011-12-29 メモリ・モジュールにおいてデータ・エンティティを消去するための方法 Pending JP2015507798A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FI2011/051168 WO2013098463A1 (en) 2011-12-29 2011-12-29 Method for erasing data entity in memory module

Publications (2)

Publication Number Publication Date
JP2015507798A true JP2015507798A (ja) 2015-03-12
JP2015507798A5 JP2015507798A5 (ja) 2015-05-07

Family

ID=45531881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549505A Pending JP2015507798A (ja) 2011-12-29 2011-12-29 メモリ・モジュールにおいてデータ・エンティティを消去するための方法

Country Status (4)

Country Link
US (1) US10048884B2 (ja)
EP (1) EP2798500A1 (ja)
JP (1) JP2015507798A (ja)
WO (1) WO2013098463A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9329990B2 (en) * 2013-01-11 2016-05-03 Micron Technology, Inc. Host controlled enablement of automatic background operations in a memory device
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US9959072B2 (en) * 2013-12-20 2018-05-01 Sandisk Technologies Llc Systems and methods of compressing data
US9286160B2 (en) 2014-02-07 2016-03-15 Stmicroelectronics S.R.L. System and method for phase change memory with erase flag cells
KR102545166B1 (ko) 2016-07-26 2023-06-19 삼성전자주식회사 파일을 안전하게 삭제하는 호스트, 스토리지 시스템 및 호스트의 동작방법
CN106599699B (zh) * 2016-11-01 2020-06-09 惠州Tcl移动通信有限公司 一种移动终端内实现数据安全删除的方法及系统
US10579288B2 (en) 2017-08-31 2020-03-03 Micron Technology, Inc. Prioritized security
KR102411290B1 (ko) 2017-10-24 2022-06-22 삼성전자주식회사 선택적으로 퍼지 동작을 수행하도록 구성되는 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템
CN111803915A (zh) * 2020-06-11 2020-10-23 深圳市谷粒科技有限公司 一种游戏手柄的自动学习文件传输方法及其装置
EP3922329B1 (en) * 2020-06-11 2023-10-25 Shenzhen Guli Tech Co., Ltd. Self-learning file transmitting, data reading and writing, app communication reading and writing methods of game handle
JP2022147909A (ja) * 2021-03-24 2022-10-06 キオクシア株式会社 メモリシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153248A (ja) * 1997-08-04 1999-02-26 Tokyo Electron Ltd データ処理システム、ブロック消去型記憶媒体、及びプログラム記録媒体
JP2000076116A (ja) * 1998-08-31 2000-03-14 Kano Densan Hongkong Yugenkoshi 電子機器及びその制御方法及び記憶媒体
JP2007293917A (ja) * 1997-08-08 2007-11-08 Toshiba Corp メモリシステムの制御方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3653001A (en) 1967-11-13 1972-03-28 Bell Telephone Labor Inc Time-shared computer graphics system having data processing means at display terminals
US5337275A (en) * 1992-10-30 1994-08-09 Intel Corporation Method for releasing space in flash EEPROM memory array to allow the storage of compressed data
US5809340A (en) 1993-04-30 1998-09-15 Packard Bell Nec Adaptively generating timing signals for access to various memory devices based on stored profiles
JP4079506B2 (ja) 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6205494B1 (en) * 1998-12-18 2001-03-20 Western Digital Corporation Controller with automatic generation of linked list of data transfer descriptors for sequential commands, with linked list being used for execution of sequential data transfers
US6681304B1 (en) 2000-06-30 2004-01-20 Intel Corporation Method and device for providing hidden storage in non-volatile memory
DE60041263D1 (de) 2000-10-18 2009-02-12 St Microelectronics Srl Verschachtelte Speichereinrichtung mit willkürlichem und sequentiellem Zugriff
US7478248B2 (en) 2002-11-27 2009-01-13 M-Systems Flash Disk Pioneers, Ltd. Apparatus and method for securing data on a portable storage device
DE60307798T2 (de) 2003-05-30 2006-12-14 Agilent Technologies, Inc., Palo Alto Arbitrierung von gemeinsamen Speicher
US7152801B2 (en) 2004-04-16 2006-12-26 Sandisk Corporation Memory cards having two standard sets of contacts
US7395384B2 (en) 2004-07-21 2008-07-01 Sandisk Corproation Method and apparatus for maintaining data on non-volatile memory systems
JP2006343923A (ja) 2005-06-08 2006-12-21 Fujitsu Ltd ディスク記録装置
US7409489B2 (en) 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
US20070079015A1 (en) 2005-09-30 2007-04-05 Intel Corporation Methods and arrangements to interface a data storage device
WO2007058617A1 (en) * 2005-11-17 2007-05-24 Chee Keng Chang A controller for non-volatile memories, and methods of operating the memory controller
CN100485681C (zh) 2006-03-23 2009-05-06 北京握奇数据系统有限公司 智能卡存储系统及该系统中文件创建管理的方法
US7787870B2 (en) 2006-09-29 2010-08-31 Motorola, Inc. Method and system for associating a user profile to a caller identifier
KR101490327B1 (ko) * 2006-12-06 2015-02-05 퓨전-아이오, 인크. 뱅크 인터리브를 이용한 솔리드-스테이트 스토리지의 명령 관리 장치, 시스템 및 방법
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
CN102696010B (zh) * 2009-09-08 2016-03-23 才智知识产权控股公司(2) 用于将数据高速缓存在固态存储设备上的装置、系统和方法
WO2011095516A1 (en) * 2010-02-05 2011-08-11 St-Ericsson Sa Method and system for mass storage on flash memory
US20120173795A1 (en) * 2010-05-25 2012-07-05 Ocz Technology Group, Inc. Solid state drive with low write amplification
WO2012129191A2 (en) * 2011-03-18 2012-09-27 Fusion-Io, Inc. Logical interfaces for contextual storage
US9176810B2 (en) * 2011-05-27 2015-11-03 SanDisk Technologies, Inc. Bit error reduction through varied data positioning
US20130036256A1 (en) * 2011-08-05 2013-02-07 Hitachi, Ltd. Method and apparatus of sanitizing storage device
US9298603B2 (en) * 2011-09-09 2016-03-29 OCZ Storage Solutions Inc. NAND flash-based storage device and methods of using
US9690694B2 (en) * 2011-09-27 2017-06-27 Sandisk Technologies, Llc Apparatus, system, and method for an address translation layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153248A (ja) * 1997-08-04 1999-02-26 Tokyo Electron Ltd データ処理システム、ブロック消去型記憶媒体、及びプログラム記録媒体
JP2007293917A (ja) * 1997-08-08 2007-11-08 Toshiba Corp メモリシステムの制御方法
JP2000076116A (ja) * 1998-08-31 2000-03-14 Kano Densan Hongkong Yugenkoshi 電子機器及びその制御方法及び記憶媒体

Also Published As

Publication number Publication date
US10048884B2 (en) 2018-08-14
WO2013098463A1 (en) 2013-07-04
US20150052292A1 (en) 2015-02-19
EP2798500A1 (en) 2014-11-05

Similar Documents

Publication Publication Date Title
US10048884B2 (en) Method for erasing data entity in memory module
US11593259B2 (en) Directed sanitization of memory
US10635310B2 (en) Storage device that compresses data received from a host before writing therein
EP2605142B1 (en) Lba bitmap usage
US8521949B2 (en) Data deleting method and apparatus
US9053007B2 (en) Memory system, controller, and method for controlling memory system
JP4238514B2 (ja) データ記憶装置
KR100823171B1 (ko) 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
JP5295778B2 (ja) フラッシュメモリ管理方法
TWI398770B (zh) 用於快閃記憶體的資料存取方法、儲存系統與控制器
JP4611024B2 (ja) ブロック内のページをグループ化する方法及び装置
US9183136B2 (en) Storage control apparatus and storage control method
US9367451B2 (en) Storage device management device and method for managing storage device
US8516182B2 (en) Controller and memory system for managing data
US9582416B2 (en) Data erasing method, memory control circuit unit and memory storage apparatus
US20220197818A1 (en) Method and apparatus for performing operations to namespaces of a flash memory device
US7702845B2 (en) Method and apparatus for managing blocks according to update type of data in block-type memory
EP2665065A2 (en) Electronic device employing flash memory
JP2008507756A (ja) 最適化されたシーケンシャルなクラスタの管理のためのｆａｔ分析
US9201784B2 (en) Semiconductor storage device and method for controlling nonvolatile semiconductor memory
JP3421581B2 (ja) 不揮発性半導体メモリを用いた記憶装置
KR20110005817A (ko) 광 디스크 드라이브처럼 동작 가능한 메모리 드라이브 및 메모리 드라이브를 광 디스크 드라이브로 가상화하는 방법
TW202013183A (zh) 高效能垃圾收集方法以及資料儲存裝置及其控制器
JP2008134777A (ja) ファイル割当テーブルのキャッシュ方法
JP2005149620A (ja) 記憶装置およびファイルシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510