JP5481453B2 - メモリデバイス - Google Patents
メモリデバイス Download PDFInfo
- Publication number
- JP5481453B2 JP5481453B2 JP2011206384A JP2011206384A JP5481453B2 JP 5481453 B2 JP5481453 B2 JP 5481453B2 JP 2011206384 A JP2011206384 A JP 2011206384A JP 2011206384 A JP2011206384 A JP 2011206384A JP 5481453 B2 JP5481453 B2 JP 5481453B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- background processing
- memory device
- background
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
<1.1 構成>
<1.1.1 メモリデバイスの概要>
図1は、第1の実施形態に係るメモリデバイスを概略的に示している。図1は、メモリデバイスのハードウェア上の構成を示している。
図1に示すように、メモリデバイス(半導体記憶装置)1は、ホストデバイス(以下、単にホストと称する場合がある)2と通信できるように構成されている。メモリデバイス1は、ターゲットとして動作し、ホストデバイス2はイニシエータとして動作する。さらに具体的な例として、メモリデバイス1はUFSメモリデバイスであり、ホストデバイス2はUFSメモリデバイスをサポートするホストである。
例えば、メモリ11は1つまたは複数のNAND型フラッシュメモリを含む。メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ページ単位でデータの書き込み、及び読み出しを行う。ページは、図2に示すように、複数のメモリセルトランジスタの集合のメモリ空間からなり、固有の物理アドレスを割り当てられている。各メモリセルトランジスタ(メモリセル、セルトランジスタ等とも称す)MTは、いわゆる積層ゲート構造のMOSFET(metal oxide semiconductor field effect transistor)である。各メモリセルトランジスタMTは、電荷蓄積層CSに蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じた情報を記憶する。メモリセルトランジスタMTが電流経路(ソース/ドレインSD)同士を相互に直列接続されてNANDストリングを構成し、NANDストリングの両端に選択ランジスタS1、S2が接続される。選択トランジスタS2の電流経路の他端はビット線BLに接続され、選択トランジスタS1の電流経路の他端はソース線SLに接続されている。
メモリデバイス1は、例えば、プリント基板上に半田により実装される埋め込み型でも良いし、ホストデバイス2に設けられたカードスロットに対して脱着可能なリムーバブル型でもよい。図4は、封止された形態のメモリデバイス1の例を示している。図4に示されているように、プリント基板201上にチップ状の複数のメモリ11が積層されている。各メモリ11は、プリント基板201上の配線パターン(図示せず)にワイヤ202により接続されている。チップ状のメモリコントローラ12も、プリント基板201上に置かれ、ワイヤ202により配線パターンに接続されている。プリント基板201の裏面には、図示せぬ外部端子(例えば、BGA(ball grid array))が設けられている。外部端子には、図1に示した信号(RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c)が割り当てられ、この外部端子を介してメモリデバイス1外部のホストデバイス2との間で信号を通信する。プリント基板201、メモリ11、メモリコントローラ12、ワイヤ202は、例えば樹脂製のパッケージ203により封止されている。
次に、図5に、ホストデバイス2の構成の別の視点を示す。より具体的には、図5は、ホストデバイス2の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。
次に、図6に、メモリデバイス1の構成の別の視点を示す。より具体的には、図6は、メモリデバイス1の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。
パケット101は、LUN102と、実体部103を含んでいる。
LUN102は、例えばパケット101のヘッダに含められることが可能である。各パケットの宛先のロジカルユニット67は、LUNにより一意に特定される。
実体部103は、パケットの機能に固有の内容、例えばタスク、データ、LUコマンド、クエリー、各種のパラメータ等を含んでいる。より具体的には、パケットの実体部103にコマンド記述部が含まれており、コマンド記述部にSCSI(small computer system interface)コマンドが格納されている。SCSIコマンド中に、所定のコマンド、及びアドレス等が含まれている。
各ロジカルユニット67は、例えばメモリ11、メモリインターフェース34、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46(図1参照)により実現される。各ロジカルユニット67は、相互に独立して、ホストデバイス2からの処理を実行する。したがって、各ロジカルユニット67はメモリ11、インターフェース21、23、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46等の資源の一部を利用して実現される。各LUは、上記のようにホストデバイス2からは1つのLUを特定するLUNによって相互に区別される。ホストデバイス2からのコマンドは指定されたロジカルユニット67によって実行される。
<1.2.1 バックグランド処理>
第1の実施形態のメモリデバイス1は、全ロジカルユニット67のキュー(コマンドキュー)74が空になり、ホストデバイス2が許可する場合に、後述するバックグランド処理を行う。
まず、メモリデバイス1が行うバックグランド処理について説明する。第1の実施形態に係るメモリデバイス1のバックグランド処理としては、以下の(1)〜(6)の6つが考えられる。例えばCPU42が主体となってバックグランド処理を行う。
ガベージコレクションとは、メモリ11内の所定以上の量の無効データが含まれるブロックを再利用するプロセスである。具体的に再利用とは、このブロック内に保持されている有効なデータを、新しいブロックに移してから、このブロックを消去ブロックとして利用できる状態にすることである。
トリムとは、消去グループ単位で消去を行う代わりに、書き込みグループ単位でメモリ11の消去動作を行うことである。トリムでは、ホストデバイス2は、メモリ11内の必要でないデータを特定し、特定されたデータを消去することが出来る。
ワイプとは、メモリ11に論理ブロックを割り当て、再フォーマットする操作である。
メモリ11では、例えば使用を繰り返しているうちに不良ブロックが発生する。
このような不良ブロックの存在はフラッシュ操作(消去等)の失敗や書き込み動作が失敗する結果、判明する(ECC36により検出される)。
不良ブロックが特定されると、これらの不良ブロックはメモリ11内の不良ブロックテーブルに格納される。このように、不良ブロックを処理するプロセスのことを、バッドブロック管理と呼ぶ。
メモリ11ではデータの書き換え及び消去を繰り返すとメモリセルが劣化し、データを書き込むことができなくなることがある。このため特定のブロックのみにデータの書き込み消去が集中するとそのブロックだけ早く寿命を迎えてしまう。
この現象を回避するための動作がウェアレベリングである。ウェアレベリングにはいくつかの手法があるが、NAND型フラッシュメモリを使った記憶媒体では、メモリ11外部からのアドレス信号をメモリ11内部毎に異なるアドレスに変換して、各ブロックの書き込み消去回数が平均化されるようにする。また、このアドレス変換情報もメモリ11内に書き込まれて保存される。
リードディスターブとは、読み出しを繰り返すことによって発生するビットエラーである。選択されたブロックにおいて、非選択のメモリセルは、制御ゲートに電圧が印加されるので、読み出し操作を繰り返すにつれて、記憶データが破壊され、誤りが発生する。このリードディスターブを抑制するために、デバイスマネージャ63(CPU42)は例えばブロック毎の読出し回数を把握し、定期的にデータを書き直す。このような動作を、リードディスターブ対応処理等と称す。
ところで、例えばホストデバイス2は、消費電力の関係上、メモリデバイス1のコマンドキュー74が空になった際に、メモリデバイス1がバックグランド処理を行うことを許可しないことがある。メモリデバイス1は、ホストデバイス2の許可を得ないと、コマンドキュー74が空になった際に、バックグランド処理を行わない。
例えばデバイスマネージャ63は、メモリデバイス1が必要とするバックグランド処理の種類、及び数、そして、メモリ11の未使用メモリブロック数等に応じてレジスタ46内のフラグ「BACK_GROUND_OPS_STATUS属性(図示せず)」の設定を行う。
例えばデバイスマネージャ63は、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」の設定に基づいて、レジスタ46内の「BACKGROUND_OPS_IN(図示せず)」の「UFS Statusビット(図示せず)」を設定する。
次に、図10、11を用いて、第1の実施形態に係るメモリデバイス1の基本的な動作について説明する。図10は、第1の実施形態に係るメモリデバイス1において、バックグランド処理の重要度及び必要性の設定に係る動作1000についてのフローを示している。図11は、第1の実施形態に係るメモリデバイス1において、バックグランド処理が行われる場合の動作1100についてのフローを示している。
[ステップS1001]
図10に示すように、デバイスマネージャ63は、全てのロジカルユニット67内のキュー領域74が空か否かを判定する。これは、例えば、各ロジカルユニット67内のデバイスサーバ71が、キュー領域74が空になった旨を、デバイスマネージャ63に伝えることで、実現しても良い。
ステップS1001において、デバイスマネージャ63が、全てのロジカルユニット67内のコマンドキュー74が空だと判定した場合、レジスタ46内の「BACKGROUND_OPS_EN」の設定を確認する。
ステップS1002において、デバイスマネージャ63が、レジスタ46内の「BACKGROUND_OPS_EN」の設定が、バックグランド処理不許可である“0”であることを確認した場合、メモリデバイス1のバックグランド処理の要求、及び未使用のブロックBLKの数を確認する。
デバイスマネージャ63は、“メモリ11の未使用のブロックの数が閾値未満(未使用のブロック数<閾値)であり、且つ図8に示す(1)〜(6)のバックグランド処理の全てが必要である”という条件を満たすか否かを判定する。尚、この閾値は適宜変更されることができる。
ステップS1004の条件を満たす場合、デバイスマネージャ63は、バックグランド処理の重要度を「重要(Critical)」として、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」を“03”に設定する。そして、デバイスマネージャ63は、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」が“02”以上の場合、バックグランド処理を行う必要があると判定し、レジスタ46内の「BACKGROUND_OPS_IN」の「UFS Statusビット」を“1”に設定する。
ステップS1004の条件を満たさない場合、デバイスマネージャ63は、“図8に示す(1)が必要であり、且つ図8に示す(2)及び(3)の少なくとも一つが必要である”という条件を満たすか否かを判定する。
ステップS1006の条件を満たす場合、デバイスマネージャ63は、バックグランド処理の重要度を「必要(Performance Impact)」として、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」を“02”に設定する。そして、デバイスマネージャ63は、バックグランド処理を行う必要があると判定し、レジスタ46内の「BACKGROUND_OPS_IN」の「UFS Statusビット」を“1”に設定する。
ステップS1006の条件を満たさない場合、デバイスマネージャ63は、“図8に示す(1)〜(6)のうち一つ以上必要である”という条件を満たすか否かを判定する。
ステップS1008の条件を満たす場合、デバイスマネージャ63は、バックグランド処理の重要度を「必要(Required)」として、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」を“01”に設定する。そして、デバイスマネージャ63は、バックグランド処理を行う必要がないと判定し、レジスタ46内の「BACKGROUND_OPS_IN」の「UFS Statusビット」を“0”に設定する。
ステップS1008の条件を満たさない場合、デバイスマネージャ63は、バックグランド処理の重要度を「必要無し」として、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」を“00”に設定する。そして、デバイスマネージャ63は、バックグランド処理を行う必要がないと判定し、レジスタ46内の「BACKGROUND_OPS_IN」の「UFS Statusビット」を“0”に設定する。
[ステップS1101]
ステップS1002において、デバイスマネージャ63が、レジスタ46内の「BACKGROUND_OPS_EN」の設定が、バックグランド処理を許可する“1”であることを確認した場合、メモリデバイス1が必要とするバックグランド処理があるか否かを判定する。
ステップS1101において、デバイスマネージャ63が、メモリデバイス1が必要とするバックグランド処理があると判定した場合、デバイスマネージャ63は、ステップS1004と同様の動作を行う。
ステップS1102の条件を満たす場合、デバイスマネージャ63は、ステップS1005と同様の動作を行う。
デバイスマネージャ63は、図8に示す(1)〜(6)を、優先順位の高い(1)から順に(6)までバックグランド処理を行っていく。例えば(1)〜(3)のバックグランド処理が終了すると、デバイスマネージャ63は、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」を、「必要(Required)」を意味する“01”に設定しても良い。
ステップS1102の条件を満たさない場合、デバイスマネージャ63は、ステップS1006と同様の動作を行う。
ステップS1105の条件を満たす場合、デバイスマネージャ63は、ステップS1007と同様の動作を行う。
デバイスマネージャ63は、必要とされた処理のうち、優先順位の高いものから順にバックグランド処理を行っていく。
ステップS1105の条件を満たさない場合、デバイスマネージャ63は、ステップS1009と同様の動作を行う。
デバイスマネージャ63は、必要とされた処理のうち、優先順位の高いものから順にバックグランド処理を行っていく。
上述した第1の実施形態によれば、メモリデバイス1は、不揮発性のメモリ11と、コマンドが格納されるコマンド格納部(キュー領域)74とを備えている。また、メモリデバイス1は、バックグランド処理の種類とその優先順位とが設定され、必要とされているバックグランド処理の情報が設定され、ホストデバイス2によって、バックグランド処理の許可または不許可が設定される記憶部(レジスタ)46を備えている。更にメモリデバイス1は、コマンド格納部74にコマンドが格納されていないと判定すると、記憶部46を参照してホストデバイス2がバックグランド処理を行うことを許可しているか否かを判定し、許可されていない場合、記憶部46に設定されたバックグランド処理の情報と優先順位とを参照して、メモリ11の未使用のブロックの数と、必要とされているバックグランド処理の優先順位及び数とに基づいてバックグランド処理の重要度を記憶部46に設定し、ホストデバイス2がバックグランド処理を行うことを許可していると判定する場合、記憶部46に設定されたバックグランド処理の情報を参照して、メモリ11の未使用のブロックの数と、バックグランド処理の種類及び数とに基づいてバックグランド処理の重要度を記憶部46に設定し、記憶部46に設定されたバックグランド処理の情報に基づくバックグランド処理を、優先順に実行する管理部63を備えている。また、管理部63は、ホストデバイス2に、記憶部46に設定された重要度に関する情報を供給する。
このように、メモリデバイス1は、効率的にバックグランド処理を行うことができる。
次に、第2の実施形態について説明する。第2の実施形態に係るメモリデバイスは、第1実施形態と同じハードウェア構成および機能ブロックを有する。第2の実施形態の説明で触れられていない点については、第1実施形態の記述が第2の実施形態に全て適用されることに留意されたい。第2の実施形態は、メモリデバイス1がバックグランド処理している際に、メモリデバイス1に電力に関するコマンドが入力された場合に関する。
[ステップS1201]
メモリデバイス1がバックグランド処理を実行している最中に、ホストデバイス2がメモリデバイス1へと、例えばSleepモード、またはPower Down等の電力に関するコマンドを発行することがある。
レジスタ46内の「BACK_GROUND_OPS_STATUS属性」が“02”または“03”である場合、デバイスマネージャ63は、メモリデバイス1が必要とするバックグランド処理の中から、優先順位が高いものから最大で二つのバックグランド処理を実行する。その後、例えばデバイスマネージャ63は、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」を、「必要(Required)」を意味する“01”に設定する。
デバイスマネージャ63は、レジスタ46内の「BACK_GROUND_OPS_STATUS属性」が“01”に設定された後、ホストデバイス2から要求されたコマンドを実行する。つまり、メモリデバイス1は、Sleepモードに移行する、またはPower Downが実行される。
レジスタ46内の「BACK_GROUND_OPS_STATUS属性」が“00”または“01”である場合、デバイスマネージャ63は、ホストデバイス2から要求されたコマンドを実行する。つまり、メモリデバイス1は、Sleepモードに移行する、またはPower Downが実行される。
上述した第1の実施形態によれば、管理部63は、例えばバックグランド処理を実行している間にホストデバイス2からコマンドが入力された場合、記憶部46に設定された重要度が、所定の値以上の場合、バックグランド処理を実行する。
このように、バックグランド処理中に、ホストデバイス2から新しいコマンドが発行された場合でも、メモリデバイス1は重要度を用いることで、バックグランド処理の中止または続行を的確に判断することができる。
尚、バックグランドの許可設定、バックグランドの重要度、バックグランドの必要性、バックグランドの処理情報等がレジスタ46に設定されているが、設定される場所は、必ずしもレジスタ46に限らない。
12…メモリコントローラ、 21、23…インターフェース
22…コアロジック部、 31…ホストインターフェース
32…バッファ、 33…データバス、 34…メモリインターフェース
35…バッファ、 36…ECC回路、 41…制御バス
42…CPU、 43…ROM、 45…ワークRAM
46…レジスタ、 51…アナログ回路、 61…ターゲットポート
62…ルータ、 63…デバイスマネージャ、 64…デスクリプタ
65…アトリビュート、 66…フラグ、 67…ロジカルユニット
71…デバイスサーバ、 72…タスクマネージャ、 73…メモリ領域
74…キュー領域、 91…メモリセルアレイ、 92…ページバッファ
101…パケット、 102…LUN、 103…実体部
201…プリント基板、 202…ワイヤ、 203…パッケージ
210…アプリケーション、 220…ドライバ、 230…コントローラ、
240…インターフェース。
Claims (5)
- 不揮発性のメモリと、
コマンドが格納されるコマンド格納部と、
バックグランド処理の種類とその優先順位とが設定され、
必要とされているバックグランド処理の情報が設定され、
ホストデバイスによって、前記バックグランド処理の許可または不許可が設定される記憶部と、
前記コマンド格納部にコマンドが格納されていないと判定すると、前記記憶部を参照して前記ホストデバイスが前記バックグランド処理を行うことを許可しているか否かを判定し、
許可されていない場合、前記記憶部に設定された前記バックグランド処理の情報と前記優先順位とを参照して、前記メモリの未使用のブロックの数と、前記必要とされているバックグランド処理の優先順位及び数とに基づいて前記バックグランド処理の重要度を前記記憶部に設定する管理部と、
を備えることを特徴とするメモリデバイス。 - 前記管理部は、前記ホストデバイスが前記バックグランド処理を行うことを許可していると判定する場合、
前記記憶部に設定された前記バックグランド処理の情報を参照して、前記メモリの未使用のブロックの数と、前記バックグランド処理の種類及び数とに基づいて前記バックグランド処理の重要度を前記記憶部に設定し、
前記記憶部に設定された前記バックグランド処理の情報に基づくバックグランド処理を、優先順に実行する
ことを特徴とする請求項1に記載のメモリデバイス。 - 前記管理部は、前記バックグランド処理を実行している間に前記ホストデバイスからコマンドが入力された場合、前記記憶部に設定された前記重要度が、所定の値以上の場合、前記バックグランド処理を実行することを特徴とする請求項2に記載のメモリデバイス。
- 前記管理部は、前記バックグランド処理の間に前記ホストデバイスからコマンドが入力された場合、最大で2つの前記バックグランド処理を実行することを特徴とする請求項3に記載のメモリデバイス。
- 前記管理部は、前記ホストデバイスに、前記記憶部に設定された前記重要度に関する情報を供給することを特徴とする請求項1乃至4のいずれか一項に記載のメモリデバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206384A JP5481453B2 (ja) | 2011-09-21 | 2011-09-21 | メモリデバイス |
US13/428,472 US20130073797A1 (en) | 2011-09-21 | 2012-03-23 | Memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206384A JP5481453B2 (ja) | 2011-09-21 | 2011-09-21 | メモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069069A JP2013069069A (ja) | 2013-04-18 |
JP5481453B2 true JP5481453B2 (ja) | 2014-04-23 |
Family
ID=47881752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206384A Expired - Fee Related JP5481453B2 (ja) | 2011-09-21 | 2011-09-21 | メモリデバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130073797A1 (ja) |
JP (1) | JP5481453B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9094830B2 (en) * | 2012-07-05 | 2015-07-28 | Blackberry Limited | Managing data transfer across a network interface |
US9329990B2 (en) | 2013-01-11 | 2016-05-03 | Micron Technology, Inc. | Host controlled enablement of automatic background operations in a memory device |
US10049037B2 (en) | 2013-04-05 | 2018-08-14 | Sandisk Enterprise Ip Llc | Data management in a storage system |
US9543025B2 (en) | 2013-04-11 | 2017-01-10 | Sandisk Technologies Llc | Storage control system with power-off time estimation mechanism and method of operation thereof |
US10546648B2 (en) | 2013-04-12 | 2020-01-28 | Sandisk Technologies Llc | Storage control system with data management mechanism and method of operation thereof |
US9367353B1 (en) | 2013-06-25 | 2016-06-14 | Sandisk Technologies Inc. | Storage control system with power throttling mechanism and method of operation thereof |
US9448946B2 (en) | 2013-08-07 | 2016-09-20 | Sandisk Technologies Llc | Data storage system with stale data mechanism and method of operation thereof |
US9431113B2 (en) | 2013-08-07 | 2016-08-30 | Sandisk Technologies Llc | Data storage system with dynamic erase block grouping mechanism and method of operation thereof |
US9361222B2 (en) | 2013-08-07 | 2016-06-07 | SMART Storage Systems, Inc. | Electronic system with storage drive life estimation mechanism and method of operation thereof |
US9575887B2 (en) | 2013-09-06 | 2017-02-21 | Kabushiki Kaisha Toshiba | Memory device, information-processing device and information-processing method |
US9824004B2 (en) | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
US9747157B2 (en) | 2013-11-08 | 2017-08-29 | Sandisk Technologies Llc | Method and system for improving error correction in data storage |
US10108372B2 (en) * | 2014-01-27 | 2018-10-23 | Micron Technology, Inc. | Methods and apparatuses for executing a plurality of queued tasks in a memory |
KR102285789B1 (ko) * | 2014-07-01 | 2021-08-04 | 삼성전자 주식회사 | 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법 |
KR102291803B1 (ko) | 2015-04-07 | 2021-08-24 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법 |
JP6380815B2 (ja) * | 2015-11-26 | 2018-08-29 | 京セラドキュメントソリューションズ株式会社 | 記憶装置使用管理プログラム及び電子機器 |
US10025536B2 (en) * | 2016-02-10 | 2018-07-17 | Sandisk Technologies Llc | Memory system and method for simplifying scheduling on a flash interface module and reducing latencies in a multi-die environment |
KR102634776B1 (ko) * | 2016-06-15 | 2024-02-08 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10379943B2 (en) * | 2016-12-06 | 2019-08-13 | International Business Machines Corporation | Management of foreground and background processes in a storage controller |
KR20210001414A (ko) * | 2019-06-28 | 2021-01-06 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 그 저장 방법 |
US11899577B2 (en) * | 2020-11-24 | 2024-02-13 | Micron Technology, Inc. | Selective garbage collection |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090006720A1 (en) * | 2007-06-27 | 2009-01-01 | Shai Traister | Scheduling phased garbage collection and house keeping operations in a flash memory system |
US8473669B2 (en) * | 2009-12-07 | 2013-06-25 | Sandisk Technologies Inc. | Method and system for concurrent background and foreground operations in a non-volatile memory array |
-
2011
- 2011-09-21 JP JP2011206384A patent/JP5481453B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-23 US US13/428,472 patent/US20130073797A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2013069069A (ja) | 2013-04-18 |
US20130073797A1 (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5481453B2 (ja) | メモリデバイス | |
JP5547154B2 (ja) | メモリ・デバイス | |
US11237765B2 (en) | Data writing method and storage device | |
JP5547148B2 (ja) | メモリデバイス | |
JP5677336B2 (ja) | メモリ・デバイス | |
TWI494757B (zh) | Memory device | |
JP5694101B2 (ja) | メモリ・デバイス、ホスト・デバイス | |
KR102532084B1 (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
TWI684860B (zh) | 用來進行讀取加速之方法以及資料儲存裝置及其控制器 | |
CN111108488B (zh) | 内存块回收方法和装置 | |
CN110196684A (zh) | 数据存储装置、其操作方法以及具有其的存储系统 | |
US20200042238A1 (en) | Data storage device, method of operating the same, and storage system having the same | |
KR20230142795A (ko) | Zns 디바이스들에서의 상이한 기입 우선순위화 | |
KR20200029085A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
KR102649657B1 (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
KR20210055448A (ko) | 데이터 저장 장치 및 그 동작 방법 | |
US20200073701A1 (en) | Data storage device, operation method thereof and storage system having the same | |
JP5255389B2 (ja) | 記憶装置およびメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
LAPS | Cancellation because of no payment of annual fees |