JP5694101B2 - メモリ・デバイス、ホスト・デバイス - Google Patents
メモリ・デバイス、ホスト・デバイス Download PDFInfo
- Publication number
- JP5694101B2 JP5694101B2 JP2011205193A JP2011205193A JP5694101B2 JP 5694101 B2 JP5694101 B2 JP 5694101B2 JP 2011205193 A JP2011205193 A JP 2011205193A JP 2011205193 A JP2011205193 A JP 2011205193A JP 5694101 B2 JP5694101 B2 JP 5694101B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- host
- memory device
- initialization
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Description
実施形態の説明に先立ち、図1および図2を用い、参考例について簡単に説明する。
次に、第1の実施形態について説明する。
まず、図3は、第1の実施形態に係るメモリ・デバイスを概略的に示している。図3は、メモリ・デバイスのハードウェア上の構成を示している。
メモリ・デバイス1は、例えば、プリント基板上に半田実装される埋め込み型でも良いし、ホスト2に設けられたカードスロットに対して脱着可能なリムーバブル型でも良い。
次に、図5に、メモリ・デバイス1の構成の別の視点を示す。より具体的には、図5は、メモリ・デバイス1の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータ・ソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。
次に、図8を参照して、通信の際のLU67について説明する。図8は、第1実施形態に係る通信時のロジカル・ユニットLUの詳細を示す機能ブロック図である。複数のLU67のうち、少なくとも1つ、典型的には全てが以下に図8を参照して説明する構成を有している。
次に、図9を参照して、第1の実施形態に係るBoot動作について説明する。
第1の実施形態によれば、少なくとも下記(1)の効果が得られる。
このように、第1の実施形態では、デバイス1の初期化が完了するまでQuery Responseを返信せず、デバイス1の初期化が完了したらデバイス1がQuery Responseを返信する。そのため、ホスト2は、デバイス1がQuery Responseを返信するまで、デバイス1に対してQuery Request を発行してUPIUを通じてデバイス1の初期化が終了したかどうかを問い合わせることを行わない。
次に、第2の実施形態について、図10を用いて説明する。第2の実施形態は、ホスト2が、デバイス1が初期化を完了した後に初めてQuery Responseを返すことを認識する場合に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。
図10を参照して、第2の実施形態に係るBoot動作について説明する。
上記のように、第2の実施形態によれば、少なくとも上記(1)と同様の効果が得られる。
Claims (6)
- 複数のメモリセルを備える不揮発性のメモリと、
前記不揮発性のメモリを制御するコントローラとを具備し、
前記コントローラは、
ホスト・デバイスから、ブート動作のための情報を要求された際、アドレス、及びフラグ値を含む返信パケットを前記ホスト・デバイスに返信し、
前記ブート動作の際に、初期化が要求されると、前記初期化の終了まで前記初期化の要求に対する返信を返さず、初期化が終了したら前記初期化の要求に対する返信を行い、
前記ホスト・デバイスからの論理アドレスを割り当てられた書き込みデータを前記不揮発性のメモリに書き込む要求に対して前記書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することを前記ホスト・デバイスに要求し、
前記フラグ値は、初期化が終了したら前記初期化の要求に対する返信を行うことを示
す
メモリ・デバイス。 - 前記フラグ値は、前記メモリ・デバイスが有する前記不揮発性のメモリの全てのアドレスに一括して送信される
請求項1に記載のメモリ・デバイス。 - 前記メモリ・デバイスは、UFS(Universal Flash Storage)に基づいたメモリ・デバイスである
請求項1または2に記載のメモリ・デバイス。 - メモリ・デバイスに、ブート動作のための情報を要求し、
前記メモリ・デバイスから前記ブート動作のための情報の要求に対する、アドレスと、初期化が終了したら前記初期化の要求に対する返信を行うことを示すフラグ値とを含む返信パケットを受信し、
前記フラグ値の有無を読み出すことで、ポーリング動作が不要であるか否かを判断し、
ポーリング動作が不要であると判断する場合、前記メモリ・デバイスに対して、前記メモリ・デバイスの初期化が終了したかどうかの問い合わせを行わず、
前記ブート動作の際に、前記メモリ・デバイスに要求したデバイス情報を読み出すことで、前記メモリ・デバイスの初期化を要求したとき、前記メモリ・デバイスからの前記初期化の要求に対する返信を受信した段階で、前記メモリ・デバイスの初期化が完了したと判断し、
論理アドレスを割り当てた書き込みデータを書き込むことを前記メモリ・デバイスへ要求し、前記書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することを前記メモリ・デバイスから要求させるホスト・デバイス。 - 前記フラグ値は、前記メモリ・デバイスが有する不揮発性のメモリの全てのアドレスに一括して送信される
請求項4に記載のホスト・デバイス。 - 前記メモリ・デバイスはUFS(Universal Flash Storage)に基づいたメモリ・デバイスである
請求項4または5に記載のホスト・デバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205193A JP5694101B2 (ja) | 2011-09-20 | 2011-09-20 | メモリ・デバイス、ホスト・デバイス |
US13/426,872 US8799605B2 (en) | 2011-09-20 | 2012-03-22 | Initializing and writing to a nonvolatile storage device based on a client/server model |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205193A JP5694101B2 (ja) | 2011-09-20 | 2011-09-20 | メモリ・デバイス、ホスト・デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013068992A JP2013068992A (ja) | 2013-04-18 |
JP5694101B2 true JP5694101B2 (ja) | 2015-04-01 |
Family
ID=47881773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011205193A Expired - Fee Related JP5694101B2 (ja) | 2011-09-20 | 2011-09-20 | メモリ・デバイス、ホスト・デバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US8799605B2 (ja) |
JP (1) | JP5694101B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9122537B2 (en) * | 2009-10-30 | 2015-09-01 | Cisco Technology, Inc. | Balancing server load according to availability of physical resources based on the detection of out-of-sequence packets |
JP5547154B2 (ja) * | 2011-09-21 | 2014-07-09 | 株式会社東芝 | メモリ・デバイス |
US9697147B2 (en) | 2012-08-06 | 2017-07-04 | Advanced Micro Devices, Inc. | Stacked memory device with metadata management |
US9065722B2 (en) | 2012-12-23 | 2015-06-23 | Advanced Micro Devices, Inc. | Die-stacked device with partitioned multi-hop network |
US9286948B2 (en) * | 2013-07-15 | 2016-03-15 | Advanced Micro Devices, Inc. | Query operations for stacked-die memory device |
US9575887B2 (en) | 2013-09-06 | 2017-02-21 | Kabushiki Kaisha Toshiba | Memory device, information-processing device and information-processing method |
KR102156222B1 (ko) * | 2013-12-24 | 2020-09-15 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 |
KR20150112075A (ko) * | 2014-03-26 | 2015-10-07 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
US10067688B2 (en) | 2015-01-23 | 2018-09-04 | Qualcomm Incorporated | Storage resource management in virtualized environments |
US10310580B2 (en) | 2015-10-09 | 2019-06-04 | Sandisk Technologies Llc | Voltage level detection and analog circuit arrangements for memory systems |
KR102498223B1 (ko) | 2015-10-13 | 2023-02-09 | 삼성전자주식회사 | Ufs 장치의 작동 방법, ufs 호스트의 작동 방법, 및 이들을 포함하는 시스템의 작동 방법 |
US11727997B2 (en) | 2017-07-07 | 2023-08-15 | Micron Technology, Inc. | RPMB improvements to managed NAND |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7507119B2 (en) * | 2000-01-06 | 2009-03-24 | Super Talent Electronics, Inc. | USB device with integrated USB plug with USB-substrate supporter inside |
JP2001109582A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 転送方法及び装置、記録方法及び装置、再生方法及び装置、記録媒体 |
JP4178809B2 (ja) * | 2002-02-21 | 2008-11-12 | ソニー株式会社 | 外部接続機器及びホスト機器 |
JP2004064665A (ja) * | 2002-07-31 | 2004-02-26 | Canon Inc | データ転送装置及び送信装置及び受信装置及びそれらの制御方法 |
JPWO2005045680A1 (ja) * | 2003-11-07 | 2007-11-29 | 松下電器産業株式会社 | 情報記録媒体及びその制御方法 |
US7427027B2 (en) | 2004-07-28 | 2008-09-23 | Sandisk Corporation | Optimized non-volatile storage systems |
US20090307427A1 (en) | 2006-03-31 | 2009-12-10 | Hitachi Ulsi Systems Co., Ltd. | Memory card and method of writing data |
EP2045762B1 (en) * | 2006-07-26 | 2011-11-02 | Panasonic Corporation | Nonvolatile storage device, access device, and nonvolatile storage system |
US20100122017A1 (en) * | 2007-03-28 | 2010-05-13 | Masayuki Toyama | Memory controller, non-volatile memory system, and host device |
KR101573722B1 (ko) * | 2009-04-20 | 2015-12-03 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템 |
US9123409B2 (en) * | 2009-06-11 | 2015-09-01 | Micron Technology, Inc. | Memory device for a hierarchical memory architecture |
US7984166B2 (en) * | 2009-09-02 | 2011-07-19 | Honeywell International Inc. | Trivial file transfer protocol (TFTP) file segment and file address options |
JP2011192240A (ja) * | 2010-03-17 | 2011-09-29 | Sony Corp | 記憶装置および記憶システム |
-
2011
- 2011-09-20 JP JP2011205193A patent/JP5694101B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-22 US US13/426,872 patent/US8799605B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130073839A1 (en) | 2013-03-21 |
US8799605B2 (en) | 2014-08-05 |
JP2013068992A (ja) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5694101B2 (ja) | メモリ・デバイス、ホスト・デバイス | |
JP5547154B2 (ja) | メモリ・デバイス | |
JP5677336B2 (ja) | メモリ・デバイス | |
JP5481453B2 (ja) | メモリデバイス | |
JP5547148B2 (ja) | メモリデバイス | |
TWI494757B (zh) | Memory device | |
US20030028733A1 (en) | Memory apparatus | |
KR102532084B1 (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
JP2006092019A (ja) | コントローラ、メモリカード及びその制御方法 | |
TW201945928A (zh) | 控制儲存裝置之方法 | |
KR20160049200A (ko) | 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법 | |
KR102527265B1 (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
US20190266096A1 (en) | Data storage device, method of operating the same, and storage system having the same | |
JP2007272635A (ja) | メモリシステム及びコントローラ | |
KR20210112548A (ko) | 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법 | |
WO2019090493A1 (zh) | 内存块回收方法和装置 | |
KR20200060758A (ko) | 메모리 어드레싱 방법 및 관련 컨트롤러, 메모리 장치 및 호스트 | |
CN111258918A (zh) | 数据存储装置及其操作方法、存储系统 | |
KR102444606B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20200029085A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
CN103186470B (zh) | 存储器储存装置及其存储器控制器与数据写入方法 | |
KR20210060867A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20210063724A (ko) | 메모리 시스템 | |
CN113918081B (zh) | 计算机可读取存储介质、配置可靠命令的方法及装置 | |
US10606509B2 (en) | Data storage device managing write tag, writing operation method thereof, and storage system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
LAPS | Cancellation because of no payment of annual fees |