KR101573722B1 - 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템 - Google Patents

비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR101573722B1
KR101573722B1 KR1020090034220A KR20090034220A KR101573722B1 KR 101573722 B1 KR101573722 B1 KR 101573722B1 KR 1020090034220 A KR1020090034220 A KR 1020090034220A KR 20090034220 A KR20090034220 A KR 20090034220A KR 101573722 B1 KR101573722 B1 KR 101573722B1
Authority
KR
South Korea
Prior art keywords
drive data
memory
memory device
host
controller
Prior art date
Application number
KR1020090034220A
Other languages
English (en)
Other versions
KR20100115580A (ko
Inventor
노강호
노혜영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090034220A priority Critical patent/KR101573722B1/ko
Priority to US12/726,713 priority patent/US8589618B2/en
Publication of KR20100115580A publication Critical patent/KR20100115580A/ko
Application granted granted Critical
Publication of KR101573722B1 publication Critical patent/KR101573722B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Abstract

본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치, 그리고 동작 메모리를 포함하며, 비휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러를 포함하고, 비휘발성 메모리 장치는 비휘발성 메모리 장치를 액세스하기 위해 요구되는 구동 데이터를 저장하도록 구성된다. 초기화 동작 시에, 컨트롤러는 비휘발성 메모리에 저장되어 있는 구동 데이터의 일부분을 동작 메모리에 로딩한 후에, 동작 대기(standby) 신호를 출력하도록 구성된다.

Description

비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템{MEMORY SYSTEM INCLUDING NONVOLATILE MEMORY DEVICE AND CONTROLLER}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 비휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM, DRAM, SDRAM 등이 있다. 비휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터가 소멸하지 않는 메모리 장치이다. 비휘발성 메모리 장치에는 ROM, PROM, EPROM, EEPROM, 플래시 메모리 장치, PRAM, MRAM, RRAM, FRAM 등이 있다. 플래시 메모리 장치는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 목적은, 감소된 초기화 동작 시간을 갖는 메모리 시스템을 제공하는 데에 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치; 그리고 동작 메모리를 포함하며, 상기 비휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러를 포함하고, 상기 비휘발성 메모리 장치는 상기 비휘발성 메모리 장치를 액세스하기 위해 요구되는 구동 데이터를 저장하도록 구성되고, 초기화 동작 시에, 상기 컨트롤러는 상기 비휘발성 메모리에 저장되어 있는 구동 데이터의 일부분을 상기 동작 메모리에 로딩한 후에, 동작 대기(standby) 신호를 상기 호스트에 전달하도록 구성된다.
실시 예로서, 상기 컨트롤러는 상기 동작 대기 신호를 활성화한 후에 상기 비휘발성 메모리 장치에 저장되어 있는 구동 데이터의 다른 부분을 상기 동작 메모리에 로딩하도록 구성된다.
실시 예로서, 상기 호스트로부터의 요청이 유휴(idle) 상태일 때, 상기 컨트롤러는 상기 구동 데이터의 다른 부분을 상기 동작 메모리에 로딩하도록 구성된다.
실시 예로서, 상기 호스트로부터 요청이 수신된 때에, 상기 컨트롤러는 상기 비휘발성 메모리 장치에 저장되어 있는 구동 데이터 중 상기 수신된 요청과 연관된 부분을 검출하고, 상기 검출된 부분을 상기 구동 데이터의 다른 부분으로서 상기 동작 메모리에 로딩하도록 구성된다.
실시 예로서, 상기 구동 데이터의 다른 부분의 용량은, 상기 구동 데이터의 다른 부분을 상기 동작 메모리에 로딩하는 시간이 상기 호스트의 응답 대기 시간보다 짧아지도록 설정된다.
실시 예로서, 상기 구동 데이터의 일부분은 코드를 포함하고, 상기 구동 데이터의 다른 부분은 상기 비휘발성 메모리 장치의 논리 어드레스 및 물리 어드레스의 관계를 나타내는 매핑 테이블을 포함한다.
실시 예로서, 상기 구동 데이터의 일부분은 상기 매핑 테이블이 저장되어 있는 어드레스 영역을 나타내는 매핑 정보를 더 포함한다.
실시 예로서, 상기 구동 데이터의 일부분은 상기 매핑 테이블 중 파일 시스템이 저장되어 있는 어드레스 영역에 대응하는 테이블을 더 포함한다.
실시 예로서, 상기 구동 데이터의 일부분은 부트 코드를 더 포함한다.
실시 예로서, 상기 구동 데이터의 일부분은 상기 매핑 테이블 중 운영 체제(OS, Operating System)가 저장되어 있는 어드레스 영역에 대응하는 테이블을 더 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 구동 데이터의 일부분을 동작 메모리에 로딩한 후에, 동작 대기(standby) 신호를 호스트에 전달하도록 구성된다. 따라서, 메모리 시스템의 초기화 동작 시간이 감소된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명 의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템(10)은 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함한다.
컨트롤러(100)는 호스트(Host) 및 비휘발성 메모리 장치(200)에 연결된다. 컨트롤러(100)는 비휘발성 메모리 장치(200)로부터 읽은 데이터를 호스트(Host)에 전달하고, 호스트(Host)로부터 전달되는 데이터를 비휘발성 메모리 장치(200)에 저장하도록 구성된다.
컨트롤러(100)는 램(110, RAM, Random Access Memory)을 포함한다. 램(110)은 컨트롤러(100)의 동작 메모리로서 이용될 것이다. 예시적으로, 램(110)은 DRAM, SRAM, SDRAM 등과 같은 휘발성 램을 포함할 것이다. 다른 예로서, 램(110)은 노어 플래시 메모리, PRAM, RRAM, MRAM, FRAM 등과 같은 비휘발성 램을 포함할 것이다.
컨트롤러(100)는 프로세싱 유닛, 호스트 인터페이스, 그리고 메모리 인터페이스와 같은 잘 알려진 구성 요소들을 더 포함할 것이다.
호스트 인터페이스는 호스트(Host) 및 컨트롤러(100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 것이다. 예시적으로, 컨트롤러(100)는 USB, MMC, PCI-E, ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI, ESDI, 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(호스트)와 통신하도록 구성될 것이다. 메모리 인터 페이스는 비휘발성 메모리 장치(200)와 인터페이싱할 것이다.
비휘발성 메모리 장치(200)는 데이터를 저장하기 위한 메모리 셀 어레이, 메모리 셀 어레이에 데이터를 기입 및 독출하기 위한 읽기 쓰기 회로, 외부로부터 전달되는 어드레스를 디코딩하여 읽기 쓰기 회로에 전달하는 어드레스 디코더, 비휘발성 메모리 장치(200)의 제반 동작을 제어하기 위한 제어 로직 등을 포함할 것이다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치(200)는 도 2를 참조하여 더 상세하게 설명된다.
메모리 시스템(10)은 오류 정정 블록을 추가적으로 포함할 수 있다. 오류 정정 블록은 비휘발성 메모리 장치(200)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성될 것이다. 예시적으로, 오류 정정 블록은 컨트롤러(100)의 구성 요소로서 제공될 것이다. 다른 예로서, 오류 정정 블록은 비휘발성 메모리 장치(200)의 구성 요소로서 제공될 것이다.
컨트롤러(100) 및 비휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(100) 및 비휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 것이다. 예를 들면, 컨트롤러(100) 및 비휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD), 유니버설 플래시 기억장치(UFS) 등을 구성할 것이다.
다른 예로서, 컨트롤러(100) 및 비휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 것이다. 예시적으로, 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 장치를 포함할 것이다. 메모리 시스템(10)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(10)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선될 것이다.
다른 예로서, 메모리 시스템(10)은 컴퓨터, 휴대용 컴퓨터, UMPC, 워크스테이션, 넷북(net-book), PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), 디지털 카메라(digital camera), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, 또는 반도체 드라이브(SSD, Solid State Drive) 또는 메모리 카드와 같은 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나에 적용될 것이다.
다른 예로서, 비휘발성 메모리 장치(200) 또는 메모리 시스템(10)은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 비휘발성 메모리 장치(200) 또는 메모리 시스템(10)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 것이다.
도 2는 도 1의 비휘발성 메모리 장치(200)를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 어드레스 디코더(220), 읽기 쓰기 회로(230), 그리고 제어 로직(240)을 포함한다.
메모리 셀 어레이(210)는 워드 라인들(WL)을 통해 어드레스 디코더(220)에 연결되고, 비트 라인들(BL)을 통해 읽기 쓰기 회로(230)에 연결된다. 메모리 셀 어레이(210)는 복수의 메모리 블록들을 포함한다. 각각의 메모리 블록은 복수의 메모리 셀들을 포함한다. 예시적으로, 메모리 셀들의 행들은 워드 라인들(WL)에 연결될 것이다. 메모리 셀들의 열들은 비트 라인들(BL)에 연결될 것이다. 예시적으로, 메모리 셀들은 셀 당 하나 또는 그 이상의 비트를 저장할 수 있도록 구성될 것이다.
어드레스 디코더(220)는 워드 라인들(WL)을 통해 메모리 셀 어레이(210)에 연결된다. 어드레스 디코더(220)는 제어 로직(250)의 제어에 응답하여 동작한다. 어드레스 디코더(220)는 외부로부터 어드레스(ADDR)를 전달받는다. 예시적으로, 어드레스(ADDR)는 도 1의 컨트롤러(100)로부터 전달될 것이다.
어드레스 디코더(220)는 전달된 어드레스(ADDR) 중 행 어드레스를 디코딩할 것이다. 어드레스 디코더(220)는 디코딩된 행 어드레스를 이용하여 워드 라인들(WL)을 선택할 것이다. 어드레스 디코더(220)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩할 것이다. 어드레스 디코더(220)는 디코딩된 열 어드레스를 읽기 쓰기 회로(230)에 전달한다. 예시적으로, 어드레스 디코더(220)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같이 잘 알려진 구성 요소들을 포함할 것이다.
읽기 쓰기 회로(230)는 비트 라인들(BL)을 통해 메모리 셀 어레이(210)에 연결되고, 데이터 라인들(DL)을 통해 데이터 입출력 회로(240)에 연결된다. 읽기 쓰기 회로(230)는 제어 로직(250)의 제어에 응답하여 동작한다. 읽기 쓰기 회로(230)는 어드레스 디코더(220)로부터 디코딩된 열 어드레스를 수신할 것이다. 읽기 쓰기 회로(230)는 디코딩된 열 어드레스를 이용하여 비트 라인들(BL)을 선택할 것이다. 읽기 쓰기 회로(230)는 외부와 데이터(DATA)를 교환하도록 구성된다. 예시적으로, 읽기 쓰기 회로(230)는 도 1의 컨트롤러(100)와 데이터를 교환하도록 구성될 것이다.
예시적으로, 읽기 쓰기 회로(230)는 컨트롤러(100)로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(210)에 기입할 것이다. 다른 예로서, 읽기 쓰기 회로(230)는 메모리 셀 어레이(210)로부터 데이터를 읽고, 읽어진 데이터를 컨트롤러(100)에 전달할 것이다. 다른 예로서, 읽기 쓰기 회로(230)는 메모리 셀 어레이(210)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(210)의 제 2 저장 영역에 기입할 것이다. 예를 들면, 읽기 쓰기 회로(230)는 카피-백(copy-back) 동작을 수행할 것이다.
예시적으로, 읽기 쓰기 회로(230)는 페이지 버퍼, 열 선택 회로, 데이터 버퍼 등과 같이 잘 알려진 구성 요소들을 포함할 것이다. 다른 예로서, 읽기 쓰기 회로(230)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로, 데이터 버퍼 등과 같이 잘 알려진 구성 요소들을 포함할 것이다.
제어 로직(240)은 어드레스 디코더(220) 및 읽기 쓰기 회로(230)에 연결된다. 제어 로직(240)은 비휘발성 메모리 장치(200)의 제반 동작을 제어한다. 제어 로직(240)은 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 동작한다. 예시적으로, 제어 신호(CTRL)는 도 1의 컨트롤러(100)로부터 전달될 것이다.
메모리 셀 어레이(210)는 구동 데이터(211) 및 사용자 데이터(219)를 저장하도록 구성된다. 구동 데이터(211)는 메모리 시스템(10)이 호스트(Host)로부터의 요청(request)을 수행하기 위해 요구되는 데이터를 나타낸다. 예시적으로, 구동 데이터(211)는 호스트(Host)로부터의 읽기, 쓰기, 소거 등의 요청을 수행하기 위해 요구되는 데이터를 포함한다.
예시적으로, 구동 데이터(211)는 컨트롤러(100)가 호스트(Host)의 요청에 따라 비휘발성 메모리 장치(200)를 제어하기 위해 요구되는 코드들을 포함할 것이다. 예시적으로, 구동 데이터(211)는 호스트(Host)로부터의 읽기, 쓰기, 소거 등의 요청을 수행하기 위해 요구되는 코드들을 포함할 것이다. 예시적으로, 구동 데이 터(211)는 컨트롤러(100)가 가비지 컬렉션(Garbage Collection), 머지(Merge), 마모도 관리(Wear Leveling) 등의 배경 동작들(Background Operation)을 수행하기 위해 요구되는 코드들을 더 포함할 것이다.
비휘발성 메모리 장치(200)가 플래시 메모리 장치로 구성되면, 비휘발성 메모리 장치(200)의 논리 어드레스 및 물리 어드레스는 일치하지 않을 것이다. 이때, 구동 데이터(211)는 비휘발성 메모리 장치(200)의 논리 어드레스 및 물리 어드레스의 관계를 나타내는 매핑 테이블을 더 포함할 것이다. 즉, 구동 데이터(211)는 컨트롤러(100)가 호스트(Host)의 요청에 따라 비휘발성 메모리 장치(200)를 액세스하기 위해 요구되는 데이터 또는 정보를 더 포함할 것이다.
사용자 데이터(219)는 사용자에 의해 임의로 기입, 독출, 소거될 수 있는 데이터를 나타낸다. 예를 들면, 사용자 데이터(219)는 텍스트(text) 데이터, 음성(audio) 데이터, 영상(image) 데이터, 운영체제(OS, Operating, System), 어플리케이션(Application) 등을 포함할 것이다.
예시적으로, 메모리 셀 어레이(210)의 저장 영역은 물리적으로(예를 들면, 메모리 블록 단위로) 구분될 것이다. 물리적으로 구분된 저장 영역들에 구동 데이터 및 사용자 데이터가 각각 저장될 것이다. 예를 들면, 메모리 셀 어레이(210)의 제 1 영역에 구동 데이터가 저장되고, 제 2 영역에 사용자 데이터가 저장될 것이다.
예시적으로, 메모리 셀 어레이(210)의 저장 영역은 논리적으로(예를 들면, 어드레스를 이용하여) 구분될 것이다. 논리적으로 구분된 저장 영역들에 구동 데이 터 및 사용자 데이터가 각각 저장될 것이다. 예를 들면, 메모리 셀 어레이(210)의 제 1 영역에 구동 데이터가 저장되고, 제 2 영역에 사용자 데이터가 저장될 것이다.
이하에서, 간결한 설명을 위하여, 비휘발성 메모리 장치(200)는 플래시 메모리 장치인 것으로 가정하자. 그러나, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(200)는 플래시 메모리 장치로 한정되지 않는다. 예시적으로, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 ROM, PROM, EPROM, EEPROM, 플래시 메모리 장치, PRAM, MRAM, RRAM, FRAM 등과 같은 다양한 비휘발성 메모리 장치들 중 하나를 포함할 수 있음이 이해될 것이다.
플래시 메모리 장치(200)의 메모리 셀 어레이(210)는 구동 데이터(211) 및 사용자 데이터(219)를 저장하도록 구성된다. 구동 데이터(211)는 코드들은 메모리 시스템(10)이 호스트(Host)의 요청을 수행하기 위해 요구되는 코드들을 포함할 것이다. 예를 들면, 구동 데이터(211)는 메모리 시스템(211)의 펌웨어(Frimware)를 구동하기 위해 요구되는 코드들을 포함할 것이다. 예를 들면, 구동 데이터(211)는 메모리 시스템(211)의 플래시 변환 계층(FTL, Flash Translation Layer)을 구동하기 위해 요구되는 코드들을 포함할 것이다.
구동 데이터(211)는 플래시 메모리 장치(200)의 논리 어드레스 및 물리 어드레스 사이의 관계를 나타내는 매핑 테이블을 포함할 것이다. 구동 데이터(211)는 매핑 테이블에 대한 정보를 나타내는 매핑 정보를 포함할 것이다. 예를 들면, 매핑 정보는 매핑 테이블이 저장되어 있는 저장 영역의 어드레스를 포함할 것이다. 예를 들면, 매핑 정보는 매핑 테이블이 저장되어 있는 저장 영역의 물리 어드레스를 포함할 것이다.
플래시 메모리 장치(200)의 저장 용량이 증가할수록, 플래시 메모리 장치(200)의 구동 데이터(211)의 용량이 증가할 것이다. 예를 들면, 플래시 메모리 장치(200)의 저장 용량이 증가할수록, 플래시 메모리 장치(200)의 어드레스의 수 또한 증가할 것이다. 즉, 플래시 메모리 장치(200)의 저장 용량이 증가할수록, 매핑 테이블의 용량 또한 증가할 것이다.
구동 데이터(211)는 메모리 시스템(10)이 호스트(Host)의 요청을 수행하기 위해 요구되는 데이터이다. 따라서, 초기화 동작 시에, 플래시 메모리 장치(200)에 저장되어 있는 구동 데이터(211)는 컨트롤러(100)의 동작 메모리(110)에 로딩되도록 구성될 것이다. 구동 데이터(211)의 용량이 증가할수록, 구동 데이터(211)를 플래시 메모리 장치(200)로부터 컨트롤러(100)의 동작 메모리(110)에 로딩하는 시간이 증가할 것이다. 즉, 플래시 메모리 장치(200)의 저장 용량이 증가할수록, 메모리 시스템(10)의 초기화 동작 시간이 증가할 것이다. 메모리 시스템(10)의 초기화 동작 시간이 호스트(Host)의 응답 대기 시간보다 길어지면, 타임 아웃(time-out) 과 같은 문제가 발생될 것이다.
본 발명의 실시 예에 따른 메모리 시스템(10)은 구동 데이터(211)의 일부분(a portion)을 동작 메모리(110)에 로딩한 후에, 동작 대기(standby) 신호를 호스트(Host)에 전송하도록 구성된다. 따라서, 메모리 시스템(10)의 초기화 동작 시간이 감소된다.
도 3은 도 1의 메모리 시스템(10)의 초기화 동작을 설명하기 위한 순서도이다. 도 4는 도 3의 순서도에 따른 메모리 시스템(10)의 동작을 보여주는 블록도이다. 도 4에서, 메모리 셀 어레이(210) 및 컨트롤러(100)가 도시되어 있다. 간결한 설명을 위하여, 어드레스 디코더(220), 읽기 쓰기 회로(230), 그리고 제어 로직(240)은 생략되어 있다.
도 3 및 4를 참조하면, S110 단계에서, 초기화 신호(INI)가 수신된다. 예시적으로, 초기화 신호(INI)는 호스트(Host)로부터 제공될 것이다. 예를 들면, 초기화 신호(INI)는 파워-온 시에 호스트(Host)로부터 전달될 것이다. 예를 들면, 초기화 신호(INI)는 호스트(Host)로부터 전달되는 리셋(reset) 신호일 것이다.
다른 예로서, 초기화 신호(INI)는 메모리 시스템(10) 내부에서 생성될 것이다. 예를 들면, 초기화 신호(INI)는 메모리 시스템(10) 내부에서 생성되는 리셋 신호일 것이다. 예를 들면, 초기화 신호(INI)는 파워-온 검출 신호일 것이다. 즉, 메모리 시스템(10)에 제공되는 전원이 미리 설정된 레벨에 도달하면, 메모리 시스템(10)은 초기화 신호(INI)를 생성할 것이다. 예를 들면, 메모리 시스템(10)에 제공되는 전원은 호스트(Host)로부터 제공될 것이다. 예를 들면, 메모리 시스템(10)에 제공되는 전원은 별도의 전원 공급 장치로부터 제공될 것이다.
S120 단계에서, 구동 데이터(211)의 일부분(a portion)이 램(RAM)으로 로딩된다. 즉, 메모리 셀 어레이(210)에 저장되어 있는 구동 데이터(211)의 일부분(213)이 컨트롤러(100)의 동작 메모리(110)에 로딩된다.
예시적으로, 구동 데이터(211)의 일부분(213)은 코드들(213a)을 포함할 것이 다. 예를 들면, 코드들(213a)은 호스트(Host)의 요청에 따라 읽기, 쓰기, 그리고 소거 동작을 수행하기 위해 요구되는 코드들을 포함할 것이다. 예시적으로, 구동 데이터(211)는 매핑 정보(213b)를 포함할 것이다. 매핑 정보(213b)는 매핑 테이블(215)이 저장되어 있는 영역(예를 들면, 물리 어드레스)을 나타내는 정보일 것이다.
S130 단계에서, 동작 대기(standby) 신호가 활성화된다. 즉, 메모리 시스템(10)은 동작 대기 신호를 호스트(Host)에 전송한다. 동작 대기 신호가 전달되면, 호스트(Host)는 메모리 시스템(10)의 초기화 동작이 완료된 것으로 인식할 것이다. 즉, 호스트(Host)는 메모리 시스템(10)에 요청을 전달할 것이다.
상술한 바와 같이, 메모리 시스템(10)은 구동 데이터(211)의 일부분(213)을 동작 메모리(110)에 로딩한 후에, 동작 대기 신호를 활성화한다. 따라서, 메모리 시스템(10)의 초기화 동작 시간이 감소됨이 이해될 것이다.
메모리 시스템(10)으로부터 호스트(Host)로 전송되는 신호는 "동작 대기 신호"라는 명칭에 의해 한정되지 않는다. 메모리 시스템(10)으로부터 호스트(Host)로 전송되는 신호는 메모리 시스템(10)의 초기화 동작이 완료되었음을 나타낼 것이다. 예를 들면, 메모리 시스템(10)으로부터 호스트(Host)로 전송되는 신호는 레디/비지(nR/B) 신호일 것이다.
S140 단계에서, 구동 데이터(211)의 다른 부분(another portion)이 램(RAM)에 로딩된다. 즉, 구동 데이터(211) 중 컨트롤러(100)의 동작 메모리(110)에 로딩되어 있지 않은 부분(215)이 동작 메모리(110)에 로딩될 것이다. 구동 데이터(211) 의 다른 부분을 동작 메모리(110)에 로딩하는 것은 이하에서 더 상세하게 설명된다.
도 5는 도 3의 구동 데이터의 다른 부분(another portion)을 로딩하는 단계(S140)를 보여주는 순서도이다. 도 4 및 5를 참조하면, S210 단계에서, 호스트(Host)로부터의 요청이 유휴(Idle) 상태인지 판별된다. 호스트(Host)로부터의 요청이 유휴 상태이면, S220 단계가 수행된다.
S220 단계에서, 메모리 셀 어레이(210)에 저장되어 있는 구동 데이터(211)의 다른 부분(another portion)이 동작 메모리(110)에 로딩된다. 구동 데이터(211)의 다른 부분(another portion)은 매핑 테이블(215)을 포함한다. 매핑 테이블(215)은 한 번에 또는 여러 번에 걸쳐서 동작 메모리(110)에 로딩될 것이다. 예시적으로, 매핑 테이블(215)의 용량이 미리 설정된 값보다 작으면, 매핑 테이블(215)은 한 번에 동작 메모리(110)에 로딩될 것이다.
다른 예로서, 매핑 테이블(215)의 용량이 미리 설정된 값보다 크면, 매핑 테이블(215)은 복수의 그룹들로 분할될 것이다. 예를 들면, 매핑 테이블(215)은 제 1 매핑 테이블(215a), 제 2 매핑 테이블(215b), 그리고 제 3 매핑 테이블(215c)로 분할될 것이다. 이때, 분할된 각각의 매핑 테이블의 용량은 미리 설정된 값보다 작을 것이다. 분할된 매핑 테이블들(215a, 215b, 215c) 중 하나가, 구동 데이터(211)의 다른 부분(another portion)으로서 동작 메모리(110)에 로딩될 것이다.
예시적으로, 매핑 테이블(215)은 어드레스(예를 들면, 논리 어드레스)를 이용하여 분할될 것이다. 예를 들면, 제 1 매핑 테이블(215a)은 플래시 메모리 장 치(200)의 제 1 어드레스 내지 제 n (n 은 양의 정수) 어드레스를 매핑할 것이다. 제 2 매핑 테이블(215b)은 플래시 메모리 장치(200)의 제 n 어드레스 내지 제 m (m은 n보다 큰 정수) 어드레스를 매핑할 것이다. 제 3 매핑 테이블(215c)은 플래시 메모리 장치(200)의 제 m 어드레스 내지 제 p (p는 m보다 큰 정수) 어드레스를 매핑할 것이다.
매핑 테이블(215)을 분할하는 방법은 다양하게 응용 및 변경될 수 있음이 이해될 것이다. 예를 들면, 어드레스(예를 들면, 논리 어드레스) 및 모듈라(modula) 연산을 이용하여, 매핑 테이블(215)이 분할될 수 있음이 이해될 것이다. 매핑 테이블(215)을 분할하는 방법은 한정되지 않음이 이해될 것이다.
예시적으로, 매핑 정보(213b)는 매핑 테이블(215)의 분할에 대한 정보를 포함할 것이다. 예를 들면, 매핑 정보(213b)는 분할된 각각의 매핑 테이블이 포함하는 어드레스의 범위에 대한 정보를 포함할 것이다.
간결한 설명을 위하여, 매핑 테이블(215)은 3 개로 분할되는 것으로 가정하자. 분할된 제 1 내지 제 3 매핑 테이블(215a, 215b, 215c) 중 하나가 구동 데이터(211)의 다른 부분(another portion) 으로서 동작 메모리(110)에 로딩될 것이다. 그러나, 매핑 테이블(215)은 3 개로 분할되는 것으로 한정되지 않음이 이해될 것이다. 이후에, S260 단계가 수행될 것이다.
S210 단계에서, 호스트(Host)로부터의 요청이 유휴 상태가 아니면, S230 단계가 수행된다. 예를 들면, 호스트(Host)로부터 읽기, 쓰기, 또는 소거 요청이 전달되면, S230 단계가 수행될 것이다.
S230 단계에서, 구동 데이터(211) 중 호스트(Host)의 요청에 연관된 부분이 동작 메모리(110)에 로딩되어 있는지 판별된다. 예시적으로, 호스트(Host)의 요청을 수행하기 위한 코드들이 동작 메모리(110)에 로딩되어 있는지 판별될 것이다. 다른 예로서, 호스트(Host)의 요청을 수행하기 위한 매핑 테이블이 동작 메모리(110)에 로딩되어 있는지 판별될 것이다.
호스트(Host)로부터의 읽기, 쓰기, 또는 소거 요청은 대응하는 어드레스와 함께 전달될 것이다. 호스트(Host)로부터 전달되는 어드레스는 논리 어드레스일 것이다. 플래시 메모리 장치(200)의 메모리 셀 어레이(210)는 물리 어드레스에 의해 액세스될 것이다. 호스트(Host)의 요청을 수행하기 위하여, 논리 어드레스 및 물리 어드레스 사이의 관계를 나타내는 매핑 테이블이 요구될 것이다.
상술한 실시 예에서, 매핑 테이블(215)은 제 1 매핑 테이블(215a), 제 2 매핑 테이블(215b), 그리고 제 3 매핑 테이블(215c)로 분할되는 것으로 가정하였다. 그리고, 분할된 제 1 내지 제 3 매핑 테이블들(215a~215c)은 3 회에 걸쳐서 동작 메모리(110)에 로딩되는 것으로 가정하였다. 즉, 호스트(Host)의 요청에 연관된 매핑 테이블은 동작 메모리(110)에 로딩되어 있을수 있으며, 또는 동작 메모리(110)에 로딩되기 전일 수 있음이 이해될 것이다.
호스트(Host)의 요청에 연관된 매핑 테이블이 동작 메모리(110)에 로딩되어 있으면, S250 단계가 수행될 것이다. S250 단계에서, 호스트(Host)로부터의 요청이 수행될 것이다. 이후에, S260 단계가 수행될 것이다.
S230 단계에서, 호스트(Host)의 요청에 연관된 매핑 테이블이 동작 메모 리(110)에 로딩되어 있지 않으면, S240 단계가 수행될 것이다. S240 단계에서, 구동 데이터(211) 중 호스트(Host)의 요청과 연관된 부분이 구동 데이터(211)의 다른 부분(another portion)으로서 동작 메모리(110)에 로딩된다.
우선, 구동 데이터(211) 중 호스트(Host)의 요청과 연관된 부분이 검출될 것이다. 호스트(Host)의 요청은 대응하는 어드레스와 함께 전달될 것이다. 동작 메모리(110)에 로딩되어 있는 매핑 정보(213b)를 참조하면, 분할된 매핑 테이블들(215a~215c) 중 호스트(Host)로부터 전달된 어드레스에 대응하는 매핑 테이블이 검출될 것이다.
동작 메모리(110)에 로딩되어 있는 매핑 정보(213b)를 참조하면, 검출된 매핑 테이블이 저장되어 있는 영역에 대한 정보(예를 들면, 어드레스)가 검출될 것이다. 검출된 어드레스를 이용하여, 분할된 매핑 테이블들(215a~215c) 중 호스트(Host)의 요청에 연관된 매핑 테이블을 액세스하는 것이 가능할 것이다. 액세스된 매핑 테이블이 구동 데이터(211)의 다른 부분(another portion)으로서 동작 메모리(110)에 로딩될 것이다.
이후에, S250 단계에서, 호스트(Host)의 요청이 수행될 것이다. 이후에, S260 단계가 수행된다.
S260 단계에서, 모든 구동 데이터(211)가 동작 메모리(110)에 로딩되어 있는지 판별된다. 모든 구동 데이터(211)가 동작 메모리(110)에 로딩되어 있으면, 구동 데이터(211)를 동작 메모리(110)에 로딩하는 것은 종료된다. 즉, 도 3을 참조하여 설명된 S140 단계가 종료된다. 모든 구동 데이터(211)가 동작 메모리(110)에 로딩 되어 있지 않으면, S210 단계가 다시 수행될 것이다.
요약하면, 초기화 동작 시에, 플래시 메모리 장치(200)에 저장되어 있는 구동 데이터(211)의 일부분(a portion)이 동작 메모리(110)에 로딩되고, 동작 대기(standby) 신호가 활성화된다. 따라서, 초기화 동작 시간이 감소됨이 이해될 것이다.
이후에, 플래시 메모리 장치(200)에 저장되어 있는 구동 데이터(211)의 다른 부분(another portion)이 동작 메모리(110)에 로딩된다. 예시적으로, 호스트(Host)로부터의 요청이 유휴 상태일 때, 구동 데이터(211)의 다른 부분(another portion)이 동작 메모리(110)에 로딩된다. 다른 예로서, 구동 데이터(211) 중 호스트(Host)의 요청과 연관된 부분이 구동 데이터(211)의 다른 부분(another portion)으로서 동작 메모리(110)에 로딩된다. 따라서, 초기화 동작 시간을 감소시키면서, 구동 데이터(211)를 동작 메모리(110)에 로딩하는 것이 가능함이 이해될 것이다.
도 6은 도 1의 메모리 시스템(10)을 포함하는 컴퓨팅 시스템(300)을 보여주는 블록도이다. 도 6을 참조하면, 본 발명의 실시 예에 따른 컴퓨팅 시스템(300)은 중앙 처리 장치(310), 램(320, RAM, Random Access Memory), 사용자 인터페이스(330), 전원(340), 그리고 메모리 시스템(10)을 포함한다.
메모리 시스템(10)은 시스템 버스(350)를 통해, 중앙처리장치(310), 램(320), 사용자 인터페이스(330), 그리고 전원(340)에 전기적으로 연결된다. 사용자 인터페이스(330)를 통해 제공되거나, 중앙 처리 장치(310)에 의해서 처리된 데이터는 메모리 시스템(10)에 저장된다. 메모리 시스템(10)은 컨트롤러(100) 및 비 휘발성 메모리 장치(200)를 포함한다.
도 1 내지 5를 참조하여 설명된 바와 같이, 메모리 시스템(10)은 초기화 동작 시에 구동 데이터의 일부분을 동작 메모리에 로딩하고, 동작 대기(stnadby) 신호를 활성화하도록 구성될 것이다. 이후에, 메모리 시스템(10)은 구동 데이터의 다른 부분을 동작 메모리에 로딩하도록 구성될 것이다.
메모리 시스템(10)이 반도체 드라이브(SSD)로 장착되는 경우, 컴퓨팅 시스템(300)의 부팅 속도가 획기적으로 빨라질 수 있다. 도면에 도시되지 않았지만, 본 발명에 따른 시스템은 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor) 등을 더 포함할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 이해될 것이다.
도 7은 본 발명의 다른 실시 예에 따른 메모리 시스템(10')을 보여주는 블록도이다. 도 7을 참조하면, 메모리 시스템(10')은 컨트롤러(100) 및 비휘발성 메모리 셀 어레이(210')를 포함한다. 도 4를 참조하여 설명된 바와 같이, 간결한 설명을 위하여, 메모리 셀 어레이(210')를 제외한 비휘발성 메모리 장치의 구성 요소들은 생략되어 있다. 컨트롤러(100)는 도 1 내지 6을 참조하여 설명된 바와 마찬가지로 동작하도록 구성될 것이다.
메모리 셀 어레이(210')는 구동 데이터(211') 및 사용자 데이터(219)를 저장하도록 구성된다. 초기화 동작 시에, 구동 데이터(211')의 일부분(213')이 컨트롤러(100)의 동작 메모리(110)에 로딩된다. 초기화 동작 시에 로딩되는 구동 데이터(211')의 일부분(213')은 코드들(213a), 매핑 정보(213b), 그리고 매핑 테이블의 일부(213c)를 포함할 것이다.
예시적으로, 메모리 시스템(10)은 호스트(Host)의 부팅을 위한 저장 장치로 이용될 것이다. 초기화 동작 시에 동작 메모리(110)에 로딩되는 코드들(213a)은 부트 코드를 포함할 것이다. 호스트(Host)의 부팅 동작 시에, 호스트(Host)는 부트 코드를 사용자 데이터보다 우선적으로 요청할 것이다. 메모리 시스템(10)의 초기화 동작 시에, 부트 코드가 동작 메모리(110)에 로딩된다. 메모리 시스템(10)은 동작 메모리(110)에 로딩되어 있는 부트 코드를 호스트(Host)로 전송하는 것이 가능하다. 따라서, 호스트(Host)의 부팅 속도가 향상될 수 있음이 이해될 것이다.
다른 예로서, 매핑 테이블의 일부(213c)는 부트 코드가 저장되어 있는 영역의 어드레스를 매핑할 것이다. 호스트(Host)의 부팅 동작 시에, 호스트(Host)는 부트 코드를 사용자 데이터보다 우선적으로 요청할 것이다. 메모리 시스템(10)의 초기화 동작 시에, 부트 코드의 매핑 테이블(213c)이 동작 메모리(110)에 로딩된다. 메모리 시스템(10)은 동작 메모리(110)에 로딩되어 있는 매핑 테이블(213c)을 이용하여 부트 코드를 액세스하는 것이 가능하다. 따라서, 호스트(Host)의 부팅 속도가 향상될 수 있음이 이해될 것이다.
예시적으로, 매핑 테이블의 일부(213c)는 운영 체제(OS, Operating System)가 저장되어 있는 영역의 어드레스를 매핑할 것이다. 호스트(Host)의 부팅 동작 시에, 호스트(Host)는 운영 체제(OS)를 사용자 데이터보다 우선적으로 요청할 것이다. 메모리 시스템(10)의 초기화 동작 시에, 운영 체제(OS)의 매핑 테이블(213c)이 동작 메모리(110)에 로딩된다. 메모리 시스템(10)은 동작 메모리(110)에 로딩되어 있는 매핑 테이블(213c)을 이용하여 운영 체제(OS)를 액세스하는 것이 가능하다. 따라서, 호스트(Host)의 부팅 속도가 향상될 수 있음이 이해될 것이다.
예시적으로, 매핑 테이블의 일부(213c)는 메모리 시스템(10)의 파일 시스템(FS, File System) 정보가 저장되어 있는 영역의 어드레스를 매핑할 것이다. 메모리 시스템(10)이 호스트(Host)에 연결되면, 또는 호스트(Host)의 부팅 동작 시에, 호스트(Host)는 메모리 시스템(10)의 파일 시스템 정보를 사용자 데이터보다 우선적으로 요청할 것이다. 메모리 시스템(10)의 초기화 동작 시에, 메모리 시스템(10)의 파일 시스템 정보의 매핑 테이블(213c)이 동작 메모리(110)에 로딩된다. 메모리 시스템(10)은 동작 메모리(110)에 로딩되어 있는 매핑 테이블(213c)을 이용하여 파일 시스템 정보를 액세스하는 것이 가능하다. 따라서, 메모리 시스템(10)의 인식 속도 또는 호스트(Host)의 부팅 속도가 향상될 수 있음이 이해될 것이다.
매핑 테이블(215')은 도 1 내지 6을 참조하여 설명된 바와 같이 분할될 수 있다. 예시적으로, 도 4를 참조하여 설명된 메모리 시스템(10)과 비교하면, 매핑 테이블의 일부(213c)는 제 1 매핑 테이블(215a)로부터 분리되어, 구동 데이터(211')의 일부분(213')으로 포함될 것이다.
도 1 내지 6을 참조하여 설명된 바와 같이, 동작 대기(standby) 신호가 활성화된 후에, 분할된 매핑 테이블들(215a', 215b, 215c)은 동작 메모리(110)에 로딩될 것이다. 따라서, 메모리 시스템(10)의 초기화 속도를 감소시키며, 구동 데이터(211')를 동작 메모리(110)에 로딩하는 것이 가능하다.
도 1을 참조하여 설명된 바와 같이, 메모리 시스템(10')은 메모리 카드 또는 반도체 드라이브(SSD, Solid State Drive)를 형성할 수 있음이 이해될 것이다. 도 1을 참조하여 설명된 바와 같이, 메모리 시스템(10')은 다양한 장치들의 구성 요소로 구현될 수 있음이 이해될 것이다. 도 1을 참조하여 설명된 바와 같이, 메모리 시스템(10')은 다양한 형태들의 패키지로 실장될 수 있음이 이해될 것이다.
도 6을 참조하여 설명된 바와 같이, 메모리 시스템(10)은 컴퓨팅 시스템(300)의 구성 요소로 구현될 수 있음이 이해될 것이다.
예시적으로, 구동 데이터(211, 211')의 일부분(213, 213')은 메모리 셀 어레이(210, 210')의 미리 설정된 영역에 저장될 것이다. 초기화 동작 시에, 컨트롤러(100)는 메모리 셀 어레이(210, 210')의 미리 설정된 영역으로부터 구동 데이터(211, 211')를 로딩하도록 구성될 것이다.
상술한 실시 예에서, 구동 데이터는 코드들, 매핑 정보, 그리고 매핑 테이블을 포함하는 것으로 설명되었다. 그러나, 구동 데이터는 코드들, 매핑 정보, 그리고 매핑 테이블을 포함하는 것으로 한정되지 않는다. 구동 데이터는 호스트(Host)의 요청을 수행하기 위해 요구되는 다양한 종류의 데이터 또는 정보를 포함할 것이다.
상술한 실시 예에서, 초기화 동작 시에 로딩되는 구동 데이터의 일부분은 코드들 및 매핑 정보를 포함하는 것으로 설명되었다. 그러나, 구동 데이터의 일부분은 코드들 및 매핑 정보를 포함하는 것으로 한정되지 않는다. 예시적으로, 초기화 동작 시에, 코드들 중 일부가 동작 메모리에 로딩될 수 있을 것이다. 다른 예로서, 초기화 동작 시에, 코드들이 동작 메모리에 로딩될 수 있을 것이다. 다른 예로서, 초기화 동작 시에, 매핑 정보의 일부가 동작 메모리에 로딩될 수 있을 것이다. 다른 예로서, 초기화 동작 시에, 매핑 테이블의 일부가 동작 메모리에 로딩될 수 있을 것이다. 다른 예로서, 초기화 동작 시에, 매핑 테이블이 동작 메모리에 로딩될 수 있을 것이다. 다른 예로서, 초기화 동작 시에, 코드들, 매핑 정보, 그리고 매핑 테이블들 중 일부가 동작 메모리에 로딩될 수 있음이 이해될 것이다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 자명하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 비휘발성 메모리 장치를 보여주는 블록도이다.
도 3은 도 1의 메모리 시스템의 초기화 동작을 설명하기 위한 순서도이다.
도 4는 도 3의 순서도에 따른 메모리 시스템의 동작을 보여주는 블록도이다.
도 5는 도 3의 구동 데이터의 다른 부분을 로딩하는 단계를 보여주는 순서도이다.
도 6은 도 1의 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 7은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.

Claims (10)

  1. 비휘발성 메모리 장치; 그리고
    동작 메모리를 포함하며, 상기 비휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러를 포함하고,
    상기 비휘발성 메모리 장치는 상기 비휘발성 메모리 장치를 액세스하기 위해 요구되는 구동 데이터를 저장하도록 구성되고,
    초기화 동작 시에, 상기 컨트롤러는 상기 비휘발성 메모리 장치에 저장되어 있는 구동 데이터의 일부분을 상기 동작 메모리에 로딩한 후에, 동작 대기(standby) 신호를 활성화하도록 구성되고,
    상기 컨트롤러는 상기 동작 대기 신호를 활성화한 후에 상기 비휘발성 메모리 장치에 저장되어 있는 구동 데이터의 다른 부분을 상기 동작 메모리에 로딩하도록 구성되고,
    호스트로부터 요청이 수신된 때에, 상기 컨트롤러는 상기 비휘발성 메모리 장치에 저장되어 있는 구동 데이터 중 상기 수신된 요청과 연관된 부분을 검출하고, 상기 검출된 부분을 상기 구동 데이터의 다른 부분으로서 상기 동작 메모리에 로딩하도록 구성되고,
    상기 구동 데이터의 다른 부분의 용량은, 상기 구동 데이터의 다른 부분을 상기 동작 메모리에 로딩하는 시간이 상기 호스트의 응답 대기 시간보다 짧아지도록 설정되는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 호스트로부터의 요청이 유휴(idle) 상태일 때, 상기 컨트롤러는 상기 구동 데이터의 다른 부분을 상기 동작 메모리에 로딩하도록 구성되는 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 구동 데이터의 일부분은 코드를 포함하고,
    상기 구동 데이터의 다른 부분은 상기 비휘발성 메모리 장치의 논리 어드레스 및 물리 어드레스의 관계를 나타내는 매핑 테이블을 포함하는 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 구동 데이터의 일부분은 상기 매핑 테이블이 저장되어 있는 어드레스 영역을 나타내는 매핑 정보를 더 포함하는 메모리 시스템.
  5. 제 3 항에 있어서,
    상기 구동 데이터의 일부분은 상기 매핑 테이블 중 파일 시스템이 저장되어 있는 어드레스 영역에 대응하는 테이블을 더 포함하는 메모리 시스템.
  6. 제 3 항에 있어서,
    상기 구동 데이터의 일부분은 부트 코드를 더 포함하는 메모리 시스템.
  7. 제 3 항에 있어서,
    상기 구동 데이터의 일부분은 상기 매핑 테이블 중 운영 체제(OS, Operating System)가 저장되어 있는 어드레스 영역에 대응하는 테이블을 더 포함하는 메모리 시스템.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020090034220A 2009-04-20 2009-04-20 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템 KR101573722B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090034220A KR101573722B1 (ko) 2009-04-20 2009-04-20 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템
US12/726,713 US8589618B2 (en) 2009-04-20 2010-03-18 Memory system comprising nonvolatile memory device and controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090034220A KR101573722B1 (ko) 2009-04-20 2009-04-20 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20100115580A KR20100115580A (ko) 2010-10-28
KR101573722B1 true KR101573722B1 (ko) 2015-12-03

Family

ID=42981844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090034220A KR101573722B1 (ko) 2009-04-20 2009-04-20 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US8589618B2 (ko)
KR (1) KR101573722B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8296337B2 (en) 2006-12-06 2012-10-23 Fusion-Io, Inc. Apparatus, system, and method for managing data from a requesting device with an empty data token directive
JP2009151415A (ja) * 2007-12-19 2009-07-09 Seiko Epson Corp 印刷装置およびｕｓｂデバイスの認識方法
US8423724B2 (en) * 2010-09-08 2013-04-16 Smart Modular Technologies, Inc. Dynamic back-up storage system with rapid restore and method of operation thereof
JP5694101B2 (ja) * 2011-09-20 2015-04-01 株式会社東芝 メモリ・デバイス、ホスト・デバイス
US9213632B1 (en) 2012-02-29 2015-12-15 Marvell International Ltd. Systems and methods for data storage devices to use external resources
US10019353B2 (en) * 2012-03-02 2018-07-10 Longitude Enterprise Flash S.A.R.L. Systems and methods for referencing data on a storage medium
KR101873530B1 (ko) * 2012-04-10 2018-07-02 삼성전자주식회사 모바일 기기, 모바일 기기의 입력 처리 방법, 및 모바일 기기를 이용한 전자 결제 방법
US20140241071A1 (en) * 2013-02-26 2014-08-28 Seagate Technology Llc Fast Power Loss Recovery By Swapping Boot and Recovery Data Sets in a Memory
KR20150085301A (ko) * 2014-01-15 2015-07-23 삼성전자주식회사 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법
KR20160125116A (ko) * 2015-04-21 2016-10-31 엘지전자 주식회사 이동 단말기 및 그 제어 방법
KR102423278B1 (ko) * 2017-11-28 2022-07-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10817423B2 (en) 2018-10-10 2020-10-27 Micron Technology, Inc. Memory mapping for hibernation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010942A (ja) 2003-06-17 2005-01-13 Matsushita Electric Ind Co Ltd ブートコードが格納されるシーケンシャルアクセス・メモリデバイスを備えた装置及び前記装置の起動方法
US20060053246A1 (en) 2004-08-30 2006-03-09 Lee Schweiray J Systems and methods for providing nonvolatile memory management in wireless phones
US20080086631A1 (en) 2000-01-06 2008-04-10 Chow David Q Flash memory controller controlling various flash memory cells
US20080098164A1 (en) 1999-08-04 2008-04-24 Super Talent Electronics Inc. SRAM Cache & Flash Micro-Controller with Differential Packet Interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319598B1 (ko) 1998-03-18 2002-04-06 김영환 플래시메모리어레이액세스방법및장치
US20050138288A1 (en) * 2003-12-23 2005-06-23 Horng-Yee Chou Dual mode USB and PCI express device
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
KR100606046B1 (ko) * 2004-01-20 2006-07-28 삼성전자주식회사 휴대용 단말기의 낸드 플래쉬 메모리를 이용한 부팅 장치및 방법
JP4561246B2 (ja) 2004-08-31 2010-10-13 ソニー株式会社 メモリ装置
JP2007280329A (ja) 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 不揮発性記憶装置および不揮発性記憶装置の管理方法
KR101702390B1 (ko) * 2009-04-09 2017-02-06 삼성전자주식회사 컴퓨터 시스템의 부팅 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080098164A1 (en) 1999-08-04 2008-04-24 Super Talent Electronics Inc. SRAM Cache & Flash Micro-Controller with Differential Packet Interface
US20080086631A1 (en) 2000-01-06 2008-04-10 Chow David Q Flash memory controller controlling various flash memory cells
JP2005010942A (ja) 2003-06-17 2005-01-13 Matsushita Electric Ind Co Ltd ブートコードが格納されるシーケンシャルアクセス・メモリデバイスを備えた装置及び前記装置の起動方法
US20060053246A1 (en) 2004-08-30 2006-03-09 Lee Schweiray J Systems and methods for providing nonvolatile memory management in wireless phones

Also Published As

Publication number Publication date
US8589618B2 (en) 2013-11-19
US20100268869A1 (en) 2010-10-21
KR20100115580A (ko) 2010-10-28

Similar Documents

Publication Publication Date Title
KR101573722B1 (ko) 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템
KR102615659B1 (ko) 메모리 시스템 및 이의 동작 방법
KR20100093885A (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR102485812B1 (ko) 메모리 시스템과 메모리 시스템의 동작방법 및 메모리 시스템을 포함하는 데이터 처리 시스템
KR20170070921A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US20100211820A1 (en) Method of managing non-volatile memory device and memory system including the same
US8331151B2 (en) Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
US11461226B2 (en) Storage device including memory controller
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170036964A (ko) 불휘발성 메모리 시스템의 동작 방법
US10672434B2 (en) Storage device and method of operating the same
US10795594B2 (en) Storage device
US8154925B2 (en) Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips
KR20200137244A (ko) 메모리 시스템 및 그것의 동작방법
KR102435863B1 (ko) 스토리지 장치 및 그것을 포함하는 서버 시스템의 매칭 키 검색 방법
KR20210038189A (ko) 저장 장치 및 그 동작 방법
US11055020B2 (en) Data storage device sharing operations with another data storage device and method of operating the same
US20170329709A1 (en) Memory system having multiple cache pages and operating method thereof
CN113535460A (zh) 数据存储装置及其操作方法
KR101565974B1 (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US20230075820A1 (en) Event log management method, controller and storage device
US11609710B2 (en) Host, data storage device, data processing system and data processing method
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US20200310873A1 (en) Controller and memory system including the same
US11281590B2 (en) Controller, operating method thereof and storage device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 5