KR20150085301A - 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법 - Google Patents

메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법 Download PDF

Info

Publication number
KR20150085301A
KR20150085301A KR1020140005020A KR20140005020A KR20150085301A KR 20150085301 A KR20150085301 A KR 20150085301A KR 1020140005020 A KR1020140005020 A KR 1020140005020A KR 20140005020 A KR20140005020 A KR 20140005020A KR 20150085301 A KR20150085301 A KR 20150085301A
Authority
KR
South Korea
Prior art keywords
memory
boot
memory device
memory controller
post
Prior art date
Application number
KR1020140005020A
Other languages
English (en)
Inventor
임선영
추민엽
박미경
이동양
정부일
정주연
한혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140005020A priority Critical patent/KR20150085301A/ko
Priority to US14/524,231 priority patent/US20150199201A1/en
Publication of KR20150085301A publication Critical patent/KR20150085301A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/088—Dustproof, splashproof, drip-proof, waterproof, or flameproof casings or inlets
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/12—Manhole shafts; Other inspection or access chambers; Accessories therefor
    • E02D29/14—Covers for manholes or the like; Frames for covers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/081—Bases, casings or covers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/14—Fastening of cover or lid to box
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G9/00—Installations of electric cables or lines in or on the ground or water
    • H02G9/10—Installations of electric cables or lines in or on the ground or water in cable chambers, e.g. in manhole or in handhole
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Environmental & Geological Engineering (AREA)
  • Paleontology (AREA)
  • Mining & Mineral Resources (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Life Sciences & Earth Sciences (AREA)

Abstract

메모리 시스템의 동작 방법에서는 메모리 장치에 포함되는 비휘발성 메모리 및 휘발성 메모리 중 상기 비휘발성 메모리에 저장된 부트 코드 및 불량 정보에 기초하여 하드웨어를 초기화시킨다. 호스트가 불량 정보에 기초하여 메모리 컨트롤러에 포함되는 내부 메모리 및 메모리 장치의 안전 영역에서 데이터를 처리한다. 호스트 및 메모리 컨트롤러가 불량 정보(FI)에 기초하여 메모리 장치 내의 불량 영역에 상응하는 물리적 어드레스(PA)에 액세스하는 것을 차단하여 메모리 시스템의 오동작을 방지할 수 있고, 불량 정보(FI)를 호스트 및 메모리 컨트롤러가 포함되는 시스템 레벨로 전달할 수 있다.

Description

메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법{METHOD OF OPERATING MEMORY SYSTEM AND METHOD OF INITIALIZING MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 메모리 시스템에 관한 것으로서, 보다 상세하게는 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법에 관한 것이다.
반도체 생산 공정 중에 메모리 장치 내의 메모리 셀 어레이에 불량 셀들이 발생할 수 있다. 불량 셀들을 포함하는 메모리 셀 어레이에 데이터를 기입하거나 메모리 셀 어레이로부터 데이터를 독출하는 과정에서 오류가 발생한다.
따라서 메모리 셀 어레이 내의 불량 셀들에 데이터를 기입하거나 불량 셀들로부터 데이터를 독출하는 것을 차단할 필요가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 호스트 및 메모리 컨트롤러가 메모리 장치 내에 저장되는 불량 어드레스에 관한 정보를 이용하여 성능을 높일 수 있는 메모리 시스템의 동작 방법을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 호스트 및 메모리 컨트롤러가 메모리 장치 내에 저장되는 불량 어드레스에 관한 정보를 이용하여 성능을 높일 수 있는 메모리 시스템의 초기화 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법은 메모리 장치, 메모리 컨트롤러 및 호스트를 포함하는 메모리 시스템의 동작 방법으로서, 상기 메모리 장치에 포함되는 비휘발성 메모리 및 휘발성 메모리 중 상기 비휘발성 메모리에 저장된 부트 코드 및 불량 정보에 기초하여 하드웨어를 초기화시키는 단계 및 상기 호스트가 상기 불량 정보에 기초하여 상기 메모리 컨트롤러에 포함되는 내부 메모리 및 상기 메모리 장치의 안전 영역에서 데이터를 처리하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 메모리 장치는 비휘발성 메모리 및 휘발성 메모리를 포함하고, 상기 부트 코드 및 상기 불량 정보는 상기 비휘발성 메모리에 저장될 수 있다.
예시적인 실시예에 있어서, 상기 부트 코드 및 상기 불량 정보에 기초하여 하드웨어를 초기화시키는 단계는 상기 부트 코드 중 프리-부트(pre-boot) 코드에 기초하여 상기 하드웨어 중 프리-부트 하드웨어를 초기화시키는 프리-부트 단계 및 상기 부트 코드 중포스트-부트(post-boot) 코드에 기초하여 상기 하드웨어 중 포스트-부트 하드웨어를 초기화시키는 포스트-부트 단계를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 프리-부트 하드웨어는 상기 메모리 장치를 포함하고, 상기 포스트-부트 하드웨어는 표시 장치, 저장 장치 및 입출력 장치를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 프리-부트 코드를 상기 메모리 장치로부터 상기 메모리 컨트롤러에 포함되는 상기 내부 메모리에 로딩하여 상기 프리-부트 단계를 수행할 수 있다.
예시적인 실시예에 있어서, 상기 호스트가 상기 메모리 장치의 어드레스를 액세스(access)하는 경우, 상기 메모리 컨트롤러는 상기 메모리 장치의 어드레스를 상기 내부 메모리의 어드레스로 매핑할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 불량 정보에 기초하여 상기 프리-부트 코드를 상기 메모리 장치에 포함되는 비휘발성 메모리로부터 휘발성 메모리에 로딩하여 상기 프리-부트 단계를 수행할 수 있다.
예시적인 실시예에 있어서, 상기 프리-부트 단계가 수행된 후, 상기 메모리 컨트롤러는 상기 프리-부트 단계의 완성을 나타내는 프리-부트 종료 신호를 상기 호스트에 전달할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 포스트-부트 코드 및 상기 불량 정보를 상기 메모리 장치로부터 상기 내부 메모리에 로딩하여 상기 포스트-부트 단계를 수행할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 불량 정보에 기초하여 상기 포스트-부트 코드를 상기 메모리 장치에 포함되는 비휘발성 메모리로부터 휘발성 메모리로 로딩하여 상기 포스트-부트 단계를 수행할 수 있다.
예시적인 실시예에 있어서, 상기 포스트-부트 단계를 수행한 후, 상기 메모리 컨트롤러는 상기 불량 정보에 기초하여 운영 체제를 상기 안전 영역에 로딩할 수 있다.
예시적인 실시예에 있어서, 상기 포스트-부트 단계가 수행된 후, 상기 메모리 컨트롤러는 상기 포스트-부트 단계의 완성을 나타내는 포스트-부트 종료 신호를 상기 호스트에 전달할 수 있다.
예시적인 실시예에 있어서, 상기 호스트는 상기 불량 정보에 따라 구현되는 매핑 테이블에 기초하여 상기 데이터의 논리적 어드레스를 상기 안전 영역의 물리적 어드레스에 매핑할 수 있다.
예시적인 실시예에 있어서, 상기 매핑 테이블은 상기 메모리 장치의 복수의 로우 어드레스들을 그룹화하여 형성될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 메모리 시스템의 초기화 방법은 메모리 장치, 메모리 컨트롤러 및 호스트를 포함하는 메모리 시스템의 초기화 방법으로서, 상기 메모리 장치에 포함되는 비휘발성 메모리 및 휘발성 메모리 중 상기 비휘발성 메모리에 저장된 부트 코드 및 불량 정보에 기초하여 하드웨어를 초기화시키는 단계 및 상기 호스트가 상기 불량 정보에 기초하여 상기 메모리 컨트롤러에 포함되는 내부 메모리 및 상기 메모리 장치의 안전 영역에 운영체제를 로딩하는 단계를 포함한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타내는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 3은 도 1의 메모리 시스템의 동작 방법에 포함되는 하드웨어를 초기화시키는 단계의 일 예를 나타내는 순서도이다.
도 4는 도 2의 메모리 시스템에 포함되는 비휘발성 메모리에 저장된 불량 정보 및 부트 코드의 일 예를 나타내는 도면이다.
도 5는 도 2의 메모리 시스템을 포함하는 전체 시스템을 나타내는 블록도이다.
도 6은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계의 일 예를 설명하기 위한 블록도이다.
도 7은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계에서 어드레스 매핑의 일 예를 나타내는 도면이다.
도 8은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계의 다른 예를 설명하기 위한 블록도이다.
도 9는 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계의 종료를 설명하기 위한 블록도이다.
도 10은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 포스트-부트 단계의 일 예를 설명하기 위한 블록도이다.
도 11은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 포스트-부트 단계의 다른 예를 설명하기 위한 블록도이다.
도 12는 도 2의 메모리 시스템에 포함되는 휘발성 메모리의 일 예를 나타내는 도면이다.
도 13은 도 2의 메모리 시스템에 포함되는 휘발성 메모리의 다른 예를 나타내는 도면이다.
도 14는 도 3의 하드웨어를 초기화시키는 단계에 포함되는 포스트-부트 단계의 종료를 설명하기 위한 블록도이다.
도 15는 도 2의 메모리 시스템에서 데이터의 논리적 어드레스를 메모리 장치의 물리적 어드레스에 매핑하는 일 예를 나타내는 도면이다.
도 16는 도 2의 메모리 시스템에 포함되는 메모리 장치에 할당되는 어드레스들을 나타내는 도면이다.
도 17은 도 2의 메모리 시스템에 저장되는 어드레스 매핑 테이블의 일 예를 나타내는 도면이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템의 초기화 방법을 나타내는 순서도이다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템을 모바일 장치에 응용한 예를 나타내는 블록도이다.
도 20은 본 발명의 실시예들에 따른 메모리 시스템을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타내는 순서도이고, 도 2는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 메모리 시스템(10)은 호스트(100), 메모리 컨트롤러(300) 및 메모리 장치(200)를 포함한다. 메모리 시스템(10)에 전원이 인가되면 메모리 시스템(10)에 대한 파워-업 시퀀스가 진행된다.
메모리 장치(200)에 포함되는 비휘발성 메모리(230) 및 휘발성 메모리(250) 중 비휘발성 메모리(230) 저장된 부트 코드(boot code, BC) 및 불량 정보(fail info, FI)에 기초하여 하드웨어를 초기화시킬 수 있다(S110). 메모리 컨트롤러(300)는 내부 메모리(310)를 포함할 수 있다. 메모리 장치(200)는 비휘발성 메모리(230) 및 휘발성 메모리(250)를 포함할 수 있다. 비휘발성 메모리(230)에는 부트 코드(BC) 및 불량 정보(FI)가 저장될 수 있다. 휘발성 메모리(250)는 안전 영역(256) 및 불량 영역(252)을 포함할 수 있다.
메모리 시스템(10)에 전원이 인가되는 경우, 비휘발성 메모리(230)에 저장되는 부트 코드(BC)를 이용하여 하드웨어에 포함되는 메모리 장치(200)를 초기화시킬 수 있다. 부트 코드(BC)는 메모리 시스템(10)에 전원이 인가되면 초기에 수행되는 프로그램일 수 있다. 부트 코드(BC)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 차단되는 경우에도 데이터(DATA)가 유지될 수 있는 비휘발성 메모리(230)에 저장될 수 있다. 불량 정보(FI)는 메모리 장치(200)에 포함되는 불량 어드레스(ADDR)들에 관한 정보를 포함할 수 있다. 불량 정보(FI)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 차단되는 경우에도 데이터(DATA)가 유지될 수 있는 비휘발성 메모리(230)에 저장될 수 있다.
메모리 컨트롤러(300)가 휘발성 메모리(250)에 포함되는 안전 영역(256)에 데이터(DATA)를 기입하는 경우, 안전 영역(256)에 기입되는 데이터(DATA)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 안전 영역(256)으로부터 데이터(DATA)를 독출하는 경우, 안전 영역(256)으로부터 독출되는 데이터(DATA)에 오류가 발생하지 않는다. 메모리 컨트롤러(300)가 불량 영역(252)에 데이터(DATA)를 기입하는 경우, 불량 영역(252)에 기입되는 데이터(DATA)에 오류가 발생할 수 있고, 메모리 컨트롤러(300)가 불량 영역(252)으로부터 데이터(DATA)를 독출하는 경우, 불량 영역(252)으로부터 독출되는 데이터(DATA)에 오류가 발생할 수 있다.
비휘발성 메모리(230) 및 휘발성 메모리(250)는 하나의 메모리 컨트롤러(300)를 이용하여 제어될 수 있다. 예를 들어 메모리 컨트롤러(300)는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 이용하여 메모리 장치(200)에 포함되는 비휘발성 메모리(230)를 제어할 수 있다. 또한 메모리 컨트롤러(300)는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 이용하여 메모리 장치(200)에 포함되는 휘발성 메모리(250)를 제어할 수 있다.
메모리 컨트롤러(300)가 메모리 장치(200)에 저장된 부트 코드(BC)에 기초하여 메모리 장치(200)를 초기화시킬 수 있다. 예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 부트 코드(BC)의 크기보다 큰 경우, 부트 코드(BC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수 있다. 부트 코드(BC)가 내부 메모리(310)에 로딩되면, 호스트(100)는 부트 코드(BC)에 기초하여 메모리 장치(200)를 초기화시킬 수 있다. 메모리 장치(200)가 초기화되면, 메모리 컨트롤러(300)는 불량 정보(FI)를 비휘발성 메모리(230)로부터 내부 메모리(310)에 로딩할 수 있다. 또한 메모리 컨트롤러(300)는 비휘발성 메모리(230)로부터 메모리 장치(200)에 포함되는 휘발성 메모리(250)에 불량 정보(FI)를 로딩할 수 있다. 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 데이터(DATA)를 메모리 장치(200)의 안전 영역(256)에 저장할 수 있다.
부트 코드(BC) 및 불량 정보(FI)가 메모리 장치(200)로부터 독출되는 순서는 부트 코드(BC)가 먼저 비휘발성 메모리(230)로부터 독출된 후에 불량 정보(FI)가 독출될 수도 있고, 부트 코드(BC) 및 불량 정보(FI)가 동시에 독출될 수도 있으며, 불량 정보(FI)를 먼저 독출한 후 부트 코드(BC)를 독출할 수도 있다.
예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 부트 코드(BC)의 크기보다 작은 경우, 부트 코드(BC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수는 없다. 내부 메모리(310)에 로딩되지 않은 부트 코드(BC)는 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 안전 영역(256) 및 불량 영역(252)에 로딩될 수 있다. 부트 코드(BC)가 휘발성 메모리(250)의 안전 영역(256)에 로딩되는 경우, 안전 영역(256)에 로딩되는 부트 코드(BC)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 부트 코드(BC)를 수행하면 프로그램에 오류가 발생하지 않는다. 부트 코드(BC)가 휘발성 메모리(250)의 불량 영역(252)에 로딩되는 경우, 불량 영역(252)에 로딩되는 부트 코드(BC)에 오류가 발생하며, 메모리 컨트롤러(300)가 부트 코드(BC)를 수행하면 프로그램에 오류가 발생할 수 있다. 따라서 호스트(100) 및 메모리 컨트롤러(300)는 부트 코드(BC)가 메모리 장치(200)에 포함되는 불량 영역(252)에 로딩되지 않도록 불량 정보(FI)를 이용할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 영역(252)에 관한 불량 정보(FI)에 기초하여 부트 코드(BC)를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다.
불량 정보(FI)가 메모리 장치(200)에 포함되는 휘발성 메모리(250)에 저장되는 방식은 링크드 리스트 방식일 수 있다. 휘발성 메모리(250)에 포함되는 안전 영역(256)은 연속적인 어드레스(ADDR)로 구성되지 않을 수 있다. 예를 들어, 안전 영역(256)은 제1 안전 영역, 제2 안전 영역 및 제3 안전 영역을 포함할 수 있다. 제1 안전 영역, 제2 안전 영역 및 제3 안전 영역 각각은 연속적인 어드레스(ADDR)로 구성될 수 있다. 제1 안전 영역에는 불량 정보(FI) 및 제2 안전 영역의 주소가 저장될 수 있다. 제2 안전 영역에는 불량 정보(FI) 및 제3 안전 영역의 주소가 저장될 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 제1 안전 영역으로부터 불량 정보(FI)를 얻고 제1 안전 영역에 저장된 제2 안전 영역의 주소를 이용하여 제2 안전 영역으로부터 불량 정보(FI)를 얻을 수 있으며, 제2 안전 영역에 저장된 제3 안전 영역의 주소를 이용하여 제3 안전 영역에 저장된 불량 정보(FI)를 얻을 수 있다. 제1 안전 영역의 주소는 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)에 저장될 수 있다.
호스트(100)가 불량 정보(FI)에 기초하여 메모리 컨트롤러(300)에 포함되는 내부 메모리(310) 및 메모리 장치(200)의 안전 영역(256)에서 데이터(DATA)를 처리할 수 있다(S120). 데이터(DATA)는 프로그램을 포함할 수 있다.
호스트(100) 및 메모리 컨트롤러(300)가 불량 정보(FI)에 기초하여 메모리 장치(200)에 포함되는 안전 영역(256)에 프로그램이 저장되도록 어드레스(ADDR)를 매핑한다. 호스트(100) 및 메모리 컨트롤러(300)는 비휘발성 메모리(230)에 저장되는 불량 정보(FI)에 따라 휘발성 메모리(250)의 불량 영역(252) 및 안전 영역(256)을 구분할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 프로그램의 논리적 어드레스(Logical Addr, LA)를 메모리 장치(200)에 포함되는 안전 영역(256)의 물리적 어드레스(Physical Addr, PA)에 매핑할 수 있다.
호스트(100) 및 메모리 컨트롤러(300)는 프로그램이 메모리 장치(200) 내의 불량 영역(252)에 저장될 수 없도록 프로그램의 논리적 어드레스(LA)가 메모리 장치(200) 내의 불량 영역(252)에 해당하는 물리적 어드레스(PA)에 할당되는 것을 차단할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 프로그램이 메모리 장치(200) 내의 안전 영역(256)에 저장될 수 있도록 프로그램의 논리적 어드레스(LA)를 메모리 장치(200) 내의 안전 영역(256)에 해당하는 물리적 어드레스(PA)에 할당할 수 있다.
호스트(100) 및 메모리 컨트롤러(300)가 어드레스 매핑에 따라 프로그램을 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다. 메모리 컨트롤러(300)가 불량 정보(FI)를 이용하여 프로그램의 논리적 어드레스(LA)를 메모리 장치(200)의 안전 영역(256)의 물리적 어드레스(PA)에 매핑한 후, 프로그램은 어드레스 매핑에 따라 안전 영역(256)에 로딩될 수 있다.
본 발명의 실시예들에 따른 메모리 시스템(10)의 동작 방법에서는 메모리 컨트롤러(300)가 메모리 장치(200)에 저장되는 불량 정보(FI)에 기초하여 메모리 장치(200) 내의 안전 영역(256)에 부트 코드(BC) 및 불량 정보(FI)를 로딩할 수 있다. 상술한 메모리 시스템(10)의 동작 방법에 따르면, 호스트(100) 및 메모리 컨트롤러(300)가 불량 정보(FI)에 기초하여 메모리 장치(200) 내의 불량 영역(252)에 상응하는 물리적 어드레스(PA)에 액세스하는 것을 차단하여 메모리 시스템(10)의 오동작을 방지할 수 있고, 불량 정보(FI)를 호스트(100) 및 메모리 컨트롤러(300)가 포함되는 시스템 레벨로 전달할 수 있다.
예시적인 실시예에 있어서, 메모리 장치(200)는 비휘발성 메모리(230) 및 휘발성 메모리(250)를 포함할 수 있다. 비휘발성 메모리(230)는 메모리 장치(200)를 포함하는 메모리 시스템(10)에 전원이 인가되지 않는 경우에도 비휘발성 메모리(230)에 포함되는 데이터(DATA)는 유지될 수 있다. 휘발성 메모리(250)는 메모리 장치(200)를 포함하는 메모리 시스템(10)에 전원이 인가되지 않는 경우에는 휘발성 메모리(250)에 포함되는 데이터(DATA)는 유지될 수 없다.
휘발성 메모리(250)는 안전 영역(256) 및 불량 영역(252)을 포함할 수 있다. 부트 코드(BC)가 휘발성 메모리(250)의 안전 영역(256)에 로딩되는 경우, 안전 영역(256)에 로딩되는 부트 코드(BC)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 부트 코드(BC)를 수행하면 프로그램에 오류가 발생하지 않는다. 부트 코드(BC)가 휘발성 메모리(250)의 불량 영역(252)에 로딩되는 경우, 불량 영역(252)에 로딩되는 부트 코드(BC)에 오류가 발생하며, 메모리 컨트롤러(300)가 부트 코드(BC)를 수행하면 프로그램에 오류가 발생할 수 있다.
비휘발성 메모리(230)에는 부트 코드(BC) 및 불량 정보(FI)가 저장될 수 있다. 비휘발성 메모리(230)에 저장되는 부트 코드(BC)를 이용하여 하드웨어를 초기화시킬 수 있다. 부트 코드(BC)는 메모리 시스템(10)에 전원이 인가되면 초기에 수행되는 프로그램일 수 있다. 부트 코드(BC)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 차단되는 경우에도 데이터(DATA)가 유지될 수 있는 비휘발성 메모리(230)에 저장될 수 있다. 불량 정보(FI)는 메모리 장치(200)에 포함되는 불량 어드레스(ADDR)들에 관한 정보를 포함할 수 있다. 불량 정보(FI)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 차단되는 경우에도 데이터(DATA)가 유지될 수 있는 비휘발성 메모리(230)에 저장될 수 있다.
도 3은 도 1의 메모리 시스템의 동작 방법에 포함되는 하드웨어를 초기화시키는 단계의 일 예를 나타내는 순서도이고, 도 4는 도 2의 메모리 시스템에 포함되는 비휘발성 메모리에 저장된 불량 정보 및 부트 코드의 일 예를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 부트 코드(BC) 및 불량 정보(FI)에 기초하여 하드웨어를 초기화시키는 단계(S110)는 프리-부트 단계(S111) 및 포스트-부트 단계(S113)를 포함할 수 있다. 프리-부트(S111)는 부트 코드(BC) 중 프리-부트(pre-boot) 코드에 기초하여 하드웨어 중 프리-부트 하드웨어(pre-boot hardware, PRE_BH)를 초기화시킬 수 있다. 포스트-부트(S113)는 부트 코드(BC) 중 포스트-부트(post-boot) 코드에 기초하여 하드웨어 중 포스트-부트 하드웨어(post-boot hardware, POST_BH)를 초기화시킬 수 있다. 비휘발성 메모리(230)에는 불량 정보(FI), 부트 코드(BC) 및 데이터(DATA)가 저장될 수 있다. 불량 정보(FI)는 불량 어드레스(ADDR)들에 관한 정보를 포함할 수 있다. 부트 코드(BC)는 프리-부트 코드(pre-boot code, PREBC) 및 포스트-부트 코드(post-boot code, PSTBC)를 포함할 수 있다.
메모리 컨트롤러(300)가 메모리 장치(200)에 저장된 프리-부트 코드(PREBC)에 기초하여 프리-하드웨어를 초기화시킬 수 있다. 예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 프리-부트 코드(PREBC)의 크기보다 큰 경우, 프리-부트 코드(PREBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수 있다. 프리-부트 코드(PREBC)가 내부 메모리(310)에 로딩되면, 호스트(100)는 프리-부트 코드(PREBC)에 기초하여 프리-부트 하드웨어(PRE_BH)를 초기화시킬 수 있다. 프리-부트 하드웨어(PRE_BH)가 초기화되면, 메모리 컨트롤러(300)는 불량 정보(FI)를 비휘발성 메모리(230)로부터 내부 메모리(310)에 로딩할 수 있다. 또한 메모리 컨트롤러(300)는 불량 정보(FI)를 비휘발성 메모리(230)로부터 메모리 장치(200)에 포함되는 휘발성 메모리(250)에 로딩할 수 있다.
예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 프리-부트 코드(PREBC)의 크기보다 작은 경우, 프리-부트 코드(PREBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수는 없다. 내부 메모리(310)에 로딩되지 않은 프리-부트 코드(PREBC)는 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 안전 영역(256) 및 불량 영역(252)에 로딩될 수 있다. 따라서 호스트(100) 및 메모리 컨트롤러(300)는 프리-부트 코드(PREBC)가 메모리 장치(200)에 포함되는 불량 영역(252)에 로딩되지 않도록 불량 정보(FI)를 이용할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 영역(252)에 관한 불량 정보(FI)에 기초하여 프리-부트 코드(PREBC)를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다.
메모리 컨트롤러(300)가 메모리 장치(200)에 저장된 포스트-부트 코드(PSTBC)에 기초하여 포스트-하드웨어를 초기화시킬 수 있다.
메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 포스트-부트 코드(PSTBC)의 크기보다 작은 경우, 포스트-부트 코드(PSTBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수는 없다. 내부 메모리(310)에 로딩되지 않은 포스트-부트 코드(PSTBC)는 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 안전 영역(256) 및 불량 영역(252)에 로딩될 수 있다. 포스트-부트 코드(PSTBC)가 휘발성 메모리(250)의 안전 영역(256)에 로딩되는 경우, 안전 영역(256)에 로딩되는 포스트-부트 코드(PSTBC)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 포스트-부트 코드(PSTBC)를 수행하면 프로그램에 오류가 발생하지 않는다. 포스트-부트 코드(PSTBC)가 휘발성 메모리(250)의 불량 영역(252)에 로딩되는 경우, 불량 영역(252)에 로딩되는 포스트-부트 코드(PSTBC)에 오류가 발생하며, 메모리 컨트롤러(300)가 포스트-부트 코드(PSTBC)를 수행하면 프로그램에 오류가 발생할 수 있다. 따라서 호스트(100) 및 메모리 컨트롤러(300)는 포스트-부트 코드(PSTBC)가 메모리 장치(200)에 포함되는 불량 영역(252)에 로딩되지 않도록 불량 정보(FI)를 이용할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 영역(252)에 관한 불량 정보(FI)에 기초하여 포스트-부트 코드(PSTBC)를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다.
도 5는 도 2의 메모리 시스템을 포함하는 전체 시스템을 나타내는 블록도이다.
도 5를 참조하면, 전체 시스템(20)은 호스트(100), 메모리 장치(200), 표시 장치(201), 저장 장치(202) 및 입출력 장치(203)를 포함할 수 있다. 프리-부트 하드웨어(PRE_BH)는 메모리 장치(200)를 포함할 수 있다. 프리-부트 하드웨어(PRE_BH)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 인가되는 경우, 최초로 초기화되는 하드웨어일 수 있다. 예를 들어, 메모리 시스템(10)을 포함하는 모바일 장치에서 모바일 장치에 전원이 인가되면 최초로 초기화되는 하드웨어는 메모리 장치(200)일 수 있다.
포스트-부트 하드웨어(POST_BH)는 표시 장치(201), 저장 장치(202) 및 입출력 장치(203)를 포함할 수 있다. 포스트-부트 하드웨어(POST_BH)는 메모리 장치(200)가 초기화된 이후에 초기화가 이루어지는 하드웨어들일 수 있다. 예를 들어, 모바일 장치에서 메모리 장치(200)가 초기화된 후에 초기화되는 하드웨어는 표시 장치(201), 저장 장치(202) 및 입출력 장치(203)일 수 있다.
도 6은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계의 일 예를 설명하기 위한 블록도이다.
도 6을 참조하면, 메모리 컨트롤러(300)는 내부 메모리(310)를 포함하고, 메모리 장치(200)는 비휘발성 메모리(230) 및 휘발성 메모리(250)를 포함할 수 있다. 비휘발성 메모리(230)에는 불량 정보(FI), 프리-부트 코드(PREBC), 포스트-부트 코드(PSTBC) 및 데이터(DATA)가 저장될 수 있고, 휘발성 메모리(250)는 안전 영역(256) 및 불량 영역(252)을 포함할 수 있다.
메모리 컨트롤러(300)는 프리-부트 코드(PREBC)를 메모리 장치(200)로부터 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)에 로딩하여 프리-부트 단계를 수행할 수 있다. 예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 프리-부트 코드(PREBC)의 크기보다 큰 경우, 프리-부트 코드(PREBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수 있다. 프리-부트 코드(PREBC)가 내부 메모리(310)에 로딩되면, 호스트(100) 및 메모리 컨트롤러(300)는 프리-부트 코드(PREBC)에 기초하여 프리-부트 하드웨어(PRE_BH)를 초기화시킬 수 있다. 프리-부트 하드웨어(PRE_BH)는 메모리 장치(200)를 포함할 수 있다. 프리-부트 하드웨어(PRE_BH)가 초기화되면, 메모리 컨트롤러(300)는 불량 정보(FI)를 비휘발성 메모리(230)로부터 내부 메모리(310)에 로딩할 수 있다.
도 7은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계에서 어드레스 매핑의 일 예를 나타내는 도면이다.
도 7을 참조하면, 프리-부트 단계(S111)에서 호스트(100)가 메모리 장치(200)의 어드레스(ADDR)를 액세스(access)하는 경우, 메모리 컨트롤러(300)는 메모리 장치(200)의 어드레스(ADDR)를 내부 메모리(310)의 어드레스로 매핑할 수 있다.
프리-부트 단계(S111)에서는 프리-부트 코드(PREBC)가 내부 메모리(310)에 로딩될 수 있다. 호스트(100)는 프리-부트 단계(S111)를 수행하기 위하여 메모리 장치(200)의 어드레스(ADDR)를 액세스할 수 있다. 이 경우 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 물리적 어드레스(PA)를 액세스하면 프리-부트 코드(PREBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 저장되어 있으므로 프리-부트 단계(S111)는 수행될 수 없다. 따라서 호스트(100)가 휘발성 메모리(250)의 어드레스(ADDR)를 액세스하는 경우 메모리 컨트롤러(300)는 메모리 장치(200)의 어드레스(ADDR)를 내부 메모리(310)의 어드레스(ADDR)로 매핑할 수 있다. 예를 들어 호스트(100)가 메모리 장치(200)의 00000에 해당하는 어드레스(ADDR)를 액세스하는 경우, 메모리 컨트롤러(300)는 메모리 장치(200)의 00000에 해당하는 어드레스(ADDR)를 내부 메모리(310)의 00000에 해당하는 어드레스(ADDR)로 매핑할 수 있다. 호스트(100)가 메모리 장치(200)의 00001에 해당하는 어드레스(ADDR)를 액세스하는 경우, 메모리 컨트롤러(300)는 메모리 장치(200)의 00001에 해당하는 어드레스(ADDR)를 내부 메모리(310)의 00001에 해당하는 어드레스(ADDR)로 매핑할 수 있다. 호스트(100)가 메모리 장치(200)의 00010에 해당하는 어드레스(ADDR)를 액세스하는 경우, 메모리 컨트롤러(300)는 메모리 장치(200)의 00010에 해당하는 어드레스(ADDR)를 내부 메모리(310)의 00010에 해당하는 어드레스(ADDR)로 매핑할 수 있다. 같은 방식으로, 호스트(100)가 메모리 장치(200)의 11111에 해당하는 어드레스(ADDR)를 액세스하는 경우, 메모리 컨트롤러(300)는 메모리 장치(200)의 11111에 해당하는 어드레스(ADDR)를 내부 메모리(310)의 11111에 해당하는 어드레스(ADDR)로 매핑할 수 있다.
본 발명의 실시예들에 따른 메모리 시스템(10)의 동작 방법에서는 메모리 컨트롤러(300)가 메모리 장치(200)에 저장되는 불량 정보(FI)에 기초하여 메모리 장치(200) 내의 안전 영역(256)에 부트 코드(BC) 및 불량 정보(FI)를 로딩할 수 있다. 상술한 메모리 시스템(10)의 동작 방법에 따르면, 호스트(100) 및 메모리 컨트롤러(300)가 불량 정보(FI)에 기초하여 메모리 장치(200) 내의 불량 영역(252)에 상응하는 물리적 어드레스(PA)에 액세스하는 것을 차단하여 메모리 시스템(10)의 오동작을 방지할 수 있고, 불량 정보(FI)를 호스트(100) 및 메모리 컨트롤러(300)가 포함되는 시스템 레벨로 전달할 수 있다.
도 8은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계의 다른 예를 설명하기 위한 블록도이다.
도 8을 참조하면, 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 프리-부트 코드(PREBC)를 메모리 장치(200)에 포함되는 비휘발성 메모리(230)로부터 휘발성 메모리(250)에 로딩하여 프리-부트 단계(S111)를 수행할 수 있다.
메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 프리-부트 코드(PREBC)의 크기보다 작은 경우, 프리-부트 코드(PREBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수는 없다. 내부 메모리(310)에 로딩되지 않은 프리-부트 코드(PREBC)는 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 안전 영역(256) 및 불량 영역(252)에 로딩될 수 있다. 따라서 호스트(100) 및 메모리 컨트롤러(300)는 프리-부트 코드(PREBC)가 메모리 장치(200)에 포함되는 불량 영역(252)에 로딩되지 않도록 불량 정보(FI)를 이용할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 영역(252)에 관한 불량 정보(FI)에 기초하여 프리-부트 코드(PREBC)를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다.
불량 정보(FI)가 메모리 장치(200)에 포함되는 휘발성 메모리(250)에 저장되는 방식은 링크드 리스트 방식일 수 있다. 휘발성 메모리(250)에 포함되는 안전 영역(256)은 연속적인 어드레스(ADDR)로 구성되지 않을 수 있다. 예를 들어, 안전 영역(256)은 제1 안전 영역, 제2 안전 영역 및 제3 안전 영역을 포함할 수 있다. 제1 안전 영역, 제2 안전 영역 및 제3 안전 영역 각각은 연속적인 어드레스(ADDR)로 구성될 수 있다. 제1 안전 영역에는 불량 정보(FI) 및 제2 안전 영역의 주소가 저장될 수 있다. 제2 안전 영역에는 불량 정보(FI) 및 제3 안전 영역의 주소가 저장될 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 제1 안전 영역으로부터 불량 정보(FI)를 얻고 제1 안전 영역에 저장된 제2 안전 영역의 주소를 이용하여 제2 안전 영역으로부터 불량 정보(FI)를 얻을 수 있으며, 제2 안전 영역에 저장된 제3 안전 영역의 주소를 이용하여 제3 안전 영역에 저장된 불량 정보(FI)를 얻을 수 있다. 제1 안전 영역의 주소는 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)에 저장될 수 있다.
도 9는 도 3의 하드웨어를 초기화시키는 단계에 포함되는 프리-부트 단계의 종료를 설명하기 위한 블록도이다.
도 9를 참조하면, 프리-부트 단계(S111)가 수행된 후, 메모리 컨트롤러(300)는 프리-부트 단계(S111)의 완성을 나타내는 프리-부트 종료 신호(pre-boot finish, PREBF)를 호스트(100)에 전달할 수 있다. 프리-부트 단계(S111)가 수행되면 프리-부트 하드웨어(PRE_BH)는 초기화될 수 있다. 호스트(100)는 프리-부트 하드웨어(PRE_BH)의 초기화 완성을 확인하기 전에는 포스트-부트 단계(S113)를 수행할 수 없다. 따라서 호스트(100)는 프리-부트 하드웨어(PRE_BH)가 초기화 완성을 확인할 필요가 있다. 프리-부트 단계(S111)가 수행되면 메모리 컨트롤러(300)는 프리-부트 종료 신호(PREBF)를 호스트(100)에게 전달할 수 있다.
예시적인 실시예에 있어서, 프리-부트 단계(S111)가 수행되기 전, 메모리 컨트롤러(300)는 프리-부트 단계(S111)의 준비 완성을 나타내는 프리-부트 준비 신호를 호스트(100)에 전달할 수 있다.
도 10은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 포스트-부트 단계의 일 예를 설명하기 위한 블록도이다.
도 10을 참조하면, 메모리 컨트롤러(300)는 포스트-부트 코드(PSTBC) 및 불량 정보(FI)를 메모리 장치(200)로부터 내부 메모리(310)에 로딩하여 포스트-부트 단계(S113)를 수행할 수 있다.
메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 포스트-부트 코드(PSTBC)의 크기보다 큰 경우, 포스트-부트 코드(PSTBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수 있다. 포스트-부트 코드(PSTBC)가 내부 메모리(310)에 로딩되면, 호스트(100)는 포스트-부트 코드(PSTBC)에 기초하여 메모리 장치(200)를 초기화시킬 수 있다. 메모리 장치(200)가 초기화되면, 메모리 컨트롤러(300)는 불량 정보(FI)를 비휘발성 메모리(230)로부터 내부 메모리(310)에 로딩할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 데이터(DATA)를 메모리 장치(200)의 안전 영역(256)에 저장할 수 있다. 포스트-부트 코드(PSTBC) 및 불량 정보(FI)가 메모리 장치(200)로부터 로딩되는 순서는 포스트-부트 코드(PSTBC)가 먼저 비휘발성 메모리(230)로부터 로딩된 후에 불량 정보(FI)가 로딩될 수도 있고, 포스트-부트 코드(PSTBC) 및 불량 정보(FI)가 동시에 로딩될 수도 있으며, 불량 정보(FI)를 먼저 로딩된 후 포스트-부트 코드(PSTBC)를 로딩할 수도 있다.
도 11은 도 3의 하드웨어를 초기화시키는 단계에 포함되는 포스트-부트 단계의 다른 예를 설명하기 위한 블록도이다.
도 11을 참조하면, 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 포스트-부트 코드(PSTBC)를 메모리 장치(200)에 포함되는 비휘발성 메모리(230)로부터 휘발성 메모리(250)로 로딩하여 포스트-부트 단계(S113)를 수행할 수 있다.
메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 포스트-부트 코드(PSTBC)의 크기보다 작은 경우, 포스트-부트 코드(PSTBC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수는 없다. 내부 메모리(310)에 로딩되지 않은 포스트-부트 코드(PSTBC)는 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 안전 영역(256) 및 불량 영역(252)에 로딩될 수 있다. 따라서 호스트(100) 및 메모리 컨트롤러(300)는 포스트-부트 코드(PSTBC)가 메모리 장치(200)에 포함되는 불량 영역(252)에 로딩되지 않도록 불량 정보(FI)를 이용할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 영역(252)에 관한 불량 정보(FI)에 기초하여 포스트-부트 코드(PSTBC)를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다.
도 12는 도 2의 메모리 시스템에 포함되는 휘발성 메모리의 일 예를 나타내는 도면이다.
도 11 및 도 12를 참조하면, 휘발성 메모리(250a)는 데이터 영역(251)을 포함할 수 있다. 데이터 영역(251)은 불량 영역(252) 및 안전 영역(256)을 포함할 수 있다. 포스트-부트 단계(S113)를 수행한 후, 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 운영 체제(OS)를 안전 영역(256)에 로딩할 수 있다.
운영 체제(OS)는 불량 정보(FI)에 기초하여 응용 프로그램(APP)을 안전 영역(256)에 로딩할 수 있다. 불량 정보(FI)는 메모리 장치(200)의 데이터 영역(251)에 포함되는 불량 영역(252)의 어드레스(ADDR)에 관한 정보일 수 있다. 메모리 컨트롤러(300)가 초기화된 후, 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 메모리 장치(200)에 포함되는 안전 영역(256)에 운영 체제(OS)를 로딩할 수 있다. 운영 체제(OS)는 불량 정보(FI)를 이용하여 메모리 장치(200)의 안전 영역(256)에 응용 프로그램(APP)을 로딩할 수 있다.
운영 체제(OS)가 메모리 장치(200) 내의 안전 영역(256)에 로딩된 이후에는 운영 체제(OS)도 불량 정보(FI)를 이용하여 응용 프로그램(APP)을 메모리 장치(200) 내의 안전 영역(256)에 로딩할 수 있다. 불량 정보(FI)는 메모리 컨트롤러(300)를 통해서 운영 체제(OS)로까지 전달될 수 있다.
안전 영역(256)은 제1 안전 영역(257), 제2 안전 영역(258) 및 제3 안전 영역(259)을 포함할 수 있다. 운영 체제(OS)는 불량 정보(FI)에 기초하여 응용 프로그램(APP)을 메모리 장치(200) 내의 안전 영역(256)에 로딩할 수 있다. 예를 들어, 운영 체제(OS)가 제1 안전 영역(257)에 로딩되는 경우 응용 프로그램(APP)은 제2 안전 영역(258) 및 제3 안전 영역(259)에 로딩될 수 있다. 운영 체제(OS)가 제2 안전 영역(258)에 로딩되는 경우 응용 프로그램(APP)은 제1 안전 영역(257) 및 제3 안전 영역(259)에 로딩될 수 있다. 운영 체제(OS)가 제3 안전 영역(259)에 로딩되는 경우 응용 프로그램(APP)은 제1 안전 영역(257) 및 제2 안전 영역(258)에 로딩될 수 있다.
불량 정보(FI)는 메모리 장치(200)의 데이터 영역(251)에 포함되는 불량 영역(252)의 어드레스(ADDR)에 관한 정보일 수 있다.
도 13은 도 2의 메모리 시스템에 포함되는 휘발성 메모리의 다른 예를 나타내는 도면이다.
도 11 및 도 13을 참조하면, 메모리 시스템(10)에 포함되는 휘발성 메모리(250b)는 데이터 영역(251)을 포함하고 데이터 영역(251)은 안전 영역(256) 및 불량 영역(252)을 포함할 수 있다. 데이터 영역(251)에는 메모리 컨트롤러(300)로부터 제공되는 데이터(DATA)가 저장될 수 있다. 불량 정보(FI)는 메모리 장치(200)의 데이터 영역(251)에 포함되는 불량 영역(252)의 어드레스(ADDR)에 관한 정보일 수 있다.
메모리 컨트롤러(300)가 초기화된 후, 메모리 컨트롤러(300)가 불량 정보(FI)에 기초하여 메모리 장치(200)의 안전 영역(256)에 데이터(DATA)가 저장되도록 데이터(DATA)에 관한 논리적 어드레스(LA)를 메모리 장치(200)의 물리적 어드레스(PA)에 매핑할 수 있다. 메모리 컨트롤러(300)는 데이터(DATA)가 메모리 장치(200) 내의 불량 영역(252)에 저장될 수 없도록 데이터(DATA)에 관한 논리적 어드레스(LA)를 메모리 장치(200) 내의 불량 영역(252)에 해당하는 물리적 어드레스(PA)에 매핑하는 것을 차단할 수 있다.
안전 영역(256)은 제1 안전 영역(257), 제2 안전 영역(258) 및 제3 안전 영역(259)을 포함할 수 있다. 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 데이터(DATA)를 메모리 장치(200) 내의 안전 영역에 저장할 수 있다. 예를 들어, 제 1 데이터(DATA1)가 제1 안전 영역(257)에 저장되는 경우 제2 데이터(DATA2)는 제2 안전 영역(258) 및 제3 안전 영역(259)에 저장될 수 있다. 제1데이터(DATA1)가 제2 안전 영역(258)에 저장되는 경우 제2 데이터(DATA2)는 제1 안전 영역(257) 및 제3 안전 영역(259)에 저장될 수 있다. 제1 데이터(DATA1)가 제3 안전 영역(259)에 저장되는 경우 제2 데이터(DATA2)는 제1 안전 영역(257) 및 제2 안전 영역(258)에 저장될 수 있다. 메모리 컨트롤러(300)가 데이터(DATA)를 메모리 장치(200) 내의 불량 영역(252)에 저장하는 경우 데이터(DATA)에 오류가 발생할 수 있다.
도 14는 도 3의 하드웨어를 초기화시키는 단계에 포함되는 포스트-부트 단계의 종료를 설명하기 위한 블록도이다.
도 14를 참조하면, 포스트-부트 단계(S113)가 수행된 후, 메모리 컨트롤러(300)는 포스트-부트 단계(S113)의 완성을 나타내는 포스트-부트 종료 신호(post-boot finish, PSTBF)를 호스트(100)에 전달할 수 있다. 포스트-부트 단계(S113)가 수행되면 포스트-부트 하드웨어(POST_BH)는 초기화될 수 있다. 포스트-부트 단계(S113)가 수행되면 메모리 컨트롤러(300)는 포스트-부트 종료 신호(PSTBF)를 호스트(100)에게 전달할 수 있다.
예시적인 실시예에 있어서, 포스트-부트 단계(S113)가 수행되기 전, 메모리 컨트롤러(300)는 포스트-부트 단계(S113)의 준비 완성을 나타내는 포스트-부트 준비 신호를 호스트(100)에 전달할 수 있다.
도 15는 도 2의 메모리 시스템에서 데이터의 논리적 어드레스를 메모리 장치의 물리적 어드레스에 매핑하는 일 예를 나타내는 도면이다.
도 15를 참조하면, 메모리 컨트롤러(300)가 안전 영역(256)에 데이터(DATA)를 기입하는 경우, 안전 영역(256)에 기입되는 데이터(DATA)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 안전 영역(256)으로부터 데이터(DATA)를 독출하는 경우, 안전 영역(256)으로부터 독출되는 데이터(DATA)에 오류가 발생하지 않는다. 메모리 컨트롤러(300)가 불량 영역(252)에 데이터(DATA)를 기입하는 경우, 불량 영역(252)에 기입되는 데이터(DATA)에 오류가 발생할 수 있고, 메모리 컨트롤러(300)가 불량 영역(252)으로부터 데이터(DATA)를 독출하는 경우, 불량 영역(252)으로부터 독출되는 데이터(DATA)에 오류가 발생할 수 있다. 따라서 메모리 컨트롤러(300)는 메모리 장치(200) 내의 불량 영역(252)에 액세스하는 것을 차단할 필요가 있다.
예를 들어, 메모리 장치(200) 내의 어드레스(ADDR) 0x0000000010 및 0x0000000011에 상응하는 메모리 장치(200) 내의 셀들은 불량 셀들에 해당하므로 메모리 컨트롤러(300)는 메모리 장치(200) 내의 어드레스(ADDR) 0x0000000010 및 0x0000000011에 액세스를 차단할 수 있고, 메모리 장치(200) 내의 어드레스(ADDR) 0x0000000000, 0x00000000001, x0000000100, 0x0000000101 x0000000110 및 0x0000000111에 액세스를 허용할 수 있다. 메모리 컨트롤러(300)는 메모리 장치(200) 내의 불량 영역(252)에 해당하는 어드레스(ADDR)에 액세스를 차단하고 안전 영역(256)에 해당하는 어드레스(ADDR)에 액세스를 허용할 수 있다.
도 16는 도 2의 메모리 시스템에 포함되는 메모리 장치에 할당되는 어드레스들을 나타내는 도면이고, 도 17은 도 2의 메모리 시스템에 저장되는 어드레스 매핑 테이블의 일 예를 나타내는 도면이다.
도 16 및 도 17을 참조하면, 호스트(100)는 불량 정보(FI)에 따라 구현되는 매핑 테이블에 기초하여 데이터(DATA)의 논리적 어드레스(LA)를 안전 영역(256)의 물리적 어드레스(PA)에 매핑할 수 있다. 매핑 테이블은 메모리 장치(200)의 복수의 로우 어드레스(row address, RA)들을 그룹화하여 형성될 수 있다.
예를 들어, 메모리 장치(200)의 로우 어드레스(RA)에 할당되는 비트 수가 13비트이고, 컬럼 어드레스에 할당되는 비트 수가 10비트이며, 뱅크 어드레스에 할당되는 비트 수가 2비트이고, 뱅크 그룹에 할당되는 비트 수가 1비트일 수 있다. 8개의 로우 어드레스(RA)들을 매핑 단위(mapping unit, MU)로 하여 매핑 테이블(130)을 형성할 수 있다. 이 경우, 총 매핑 단위의 수는 2^10*2^2*2=8000개일 수 있다.
어드레스 매핑은 불량 정보(FI) 및 매핑 테이블(130)에 따라 결정될 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 정보(FI)를 이용하여 메모리 장치(200) 내의 불량 영역(252)에 프로그램이나 데이터(DATA)가 로딩되는 것을 차단할 수 있다. 예를 들어, 메모리 장치(200) 내의 로우 어드레스(RA)가 0x0000000000000 ~ 0x1111111111111라고 하면, 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111에 해당하는 단위 불량 정보(unit fail info, UFI)의 값은 '1'일 수 있다. 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001101000 ~ 0x0000001101111에 해당하는 단위 불량 정보(UFI)의 값은 '1'일 수 있다. 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001110000 ~ 0x0000001110111에 해당하는 단위 불량 정보(UFI)의 값은 '1'일 수 있다.
단위 불량 정보(UFI)의 값이 '1' 이면, 단위 불량 정보(UFI)는 불량으로 판단되고, 단위 불량 정보(UFI)의 값이 '0'이면, 단위 불량 정보(UFI)는 양호로 판단될 수 있다. 따라서 단위 불량 정보(UFI)의 값이 '1'해당하는 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111에 상응하는 메모리 장치(200) 내의 셀들은 불량 셀들에 해당할 수 있다. 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111에 상응하는 메모리 장치(200) 내의 영역은 불량 영역(252)에 포함될 수 있다. 또한 단위 불량 정보의 값이 '0'해당하는 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111를 제외한 영역에 상응하는 메모리 장치(200) 내의 셀들은 양호 셀들에 해당할 수 있다. 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111를 제외한 영역에 상응하는 메모리 장치(200) 내의 영역은 안전 영역(256)에 포함될 수 있다.
메모리 컨트롤러(300)가 안전 영역(256)에 데이터(DATA)를 기입하는 경우, 안전 영역(256)에 기입되는 데이터(DATA)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 안전 영역(256)으로부터 데이터(DATA)를 독출하는 경우, 안전 영역(256)으로부터 독출되는 데이터(DATA)에 오류가 발생하지 않는다. 메모리 컨트롤러(300)가 불량 영역(252)에 데이터(DATA)를 기입하는 경우, 불량 영역(252)에 기입되는 데이터(DATA)에 오류가 발생할 수 있고, 메모리 컨트롤러(300)가 불량 영역(252)으로부터 데이터(DATA)를 독출하는 경우, 불량 영역(252)으로부터 독출되는 데이터(DATA)에 오류가 발생할 수 있다. 따라서 메모리 컨트롤러(300)는 메모리 장치(200) 내의 불량 영역(252)에 액세스하는 것을 차단할 필요가 있다.
예를 들어, 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111에 상응하는 메모리 장치(200) 내의 셀들은 불량 셀들에 해당하므로 메모리 컨트롤러(300)는 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111에 액세스를 차단할 수 있고, 메모리 장치(200) 내의 로우 어드레스(RA) 0x0000001100000 ~ 0x0000001100111, 0x0000001101000 ~ 0x0000001101111 및 0x0000001110000 ~ 0x0000001110111을 제외한 영역에 액세스를 허용할 수 있다. 메모리 컨트롤러(300)는 메모리 장치(200) 내의 불량 영역(252)에 해당하는 어드레스(ADDR)에 액세스를 차단하고 안전 영역(256)에 해당하는 어드레스(ADDR)에 액세스를 허용할 수 있다.
이 경우, 불량 정보(FI)는 메모리 장치(200)에 포함되는 불량 영역(252)의 어드레스(ADDR)에 관한 정보일 수 있다. 메모리 컨트롤러(300)는 커맨드(CMD) 및 어드레스(ADDR)를 이용하여 메모리 장치(200)에 포함되는 불량 정보(FI)를 독출할 수 있다. 커맨드(CMD)는 독출 커맨드일 수 있다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템의 초기화 방법을 나타내는 순서도이다.
도 2 및 도 18을 참조하면, 메모리 시스템(10)은 메모리 장치(200), 메모리 컨트롤러(300) 및 호스트(100)를 포함한다. 메모리 시스템(10)에 전원이 인가되면 메모리 시스템(10)에 대한 파워-업 시퀀스가 진행된다.
메모리 장치(200)에 포함되는 비휘발성 메모리(230) 및 휘발성 메모리(250) 중 비휘발성 메모리(230)에 저장된 부트 코드(BC) 및 불량 정보(FI)에 기초하여 하드웨어를 초기화시킨다(S210). 메모리 컨트롤러(300)는 내부 메모리(310)를 포함할 수 있다. 메모리 장치(200)는 비휘발성 메모리(230) 및 휘발성 메모리(250)를 포함할 수 있다. 비휘발성 메모리(230)에는 부트 코드(BC) 및 불량 정보(FI)가 저장될 수 있다. 휘발성 메모리(250)는 안전 영역(256) 및 불량 영역(252)을 포함할 수 있다.
메모리 시스템(10)에 전원이 인가되는 경우, 비휘발성 메모리(230)에 저장되는 부트 코드(BC)를 이용하여 하드웨어에 포함되는 메모리 장치(200)를 초기화시킬 수 있다. 부트 코드(BC)는 메모리 시스템(10)에 전원이 인가되면 초기에 수행되는 프로그램일 수 있다. 부트 코드(BC)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 차단되는 경우에도 데이터(DATA)가 유지될 수 있는 비휘발성 메모리(230)에 저장될 수 있다. 불량 정보(FI)는 메모리 장치(200)에 포함되는 불량 어드레스들에 관한 정보를 포함할 수 있다. 불량 정보(FI)는 메모리 시스템(10)을 포함하는 전체 시스템에 전원이 차단되는 경우에도 데이터(DATA)가 유지될 수 있는 비휘발성 메모리(230)에 저장될 수 있다.
메모리 컨트롤러(300)가 휘발성 메모리(250)에 포함되는 안전 영역(256)에 데이터(DATA)를 기입하는 경우, 안전 영역(256)에 기입되는 데이터(DATA)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 안전 영역(256)으로부터 데이터(DATA)를 독출하는 경우, 안전 영역(256)으로부터 독출되는 데이터(DATA)에 오류가 발생하지 않는다. 메모리 컨트롤러(300)가 불량 영역(252)에 데이터(DATA)를 기입하는 경우, 불량 영역(252)에 기입되는 데이터(DATA)에 오류가 발생할 수 있고, 메모리 컨트롤러(300)가 불량 영역(252)으로부터 데이터(DATA)를 독출하는 경우, 불량 영역(252)으로부터 독출되는 데이터(DATA)에 오류가 발생할 수 있다.
비휘발성 메모리(230) 및 휘발성 메모리(250)는 하나의 메모리 컨트롤러(300)를 이용하여 제어될 수 있다. 예를 들어 메모리 컨트롤러(300)는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 이용하여 메모리 장치(200)에 포함되는 비휘발성 메모리(230)를 제어할 수 있다. 또한 메모리 컨트롤러(300)는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 이용하여 메모리 장치(200)에 포함되는 휘발성 메모리(250)를 제어할 수 있다.
메모리 컨트롤러(300)가 메모리 장치(200)에 저장된 부트 코드(BC)에 기초하여 메모리 장치(200)를 초기화시킬 수 있다. 예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 부트 코드(BC)의 크기보다 큰 경우, 부트 코드(BC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수 있다. 부트 코드(BC)가 내부 메모리(310)에 로딩되면, 호스트(100)는 부트 코드(BC)에 기초하여 메모리 장치(200)를 초기화시킬 수 있다. 메모리 장치(200)가 초기화되면, 메모리 컨트롤러(300)는 불량 정보(FI)를 비휘발성 메모리(230)로부터 내부 메모리(310)에 로딩할 수 있다. 또한 메모리 컨트롤러(300)는 비휘발성 메모리(230)로부터 메모리 장치(200)에 포함되는 휘발성 메모리(250)에 불량 정보(FI)를 로딩할 수 있다. 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 데이터(DATA)를 메모리 장치(200)의 안전 영역(256)에 저장할 수 있다.
부트 코드(BC) 및 불량 정보(FI)가 메모리 장치(200)로부터 독출되는 순서는 부트 코드(BC)가 먼저 비휘발성 메모리(230)로부터 독출된 후에 불량 정보(FI)가 독출될 수도 있고, 부트 코드(BC) 및 불량 정보(FI)가 동시에 독출될 수도 있으며, 불량 정보(FI)를 먼저 독출한 후 부트 코드(BC)를 독출할 수도 있다.
예를 들어 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)의 용량이 부트 코드(BC)의 크기보다 작은 경우, 부트 코드(BC)는 메모리 컨트롤러(300)의 내부 메모리(310)에 모두 로딩될 수는 없다. 내부 메모리(310)에 로딩되지 않은 부트 코드(BC)는 메모리 장치(200)에 포함되는 휘발성 메모리(250)의 안전 영역(256) 및 불량 영역(252)에 로딩될 수 있다. 부트 코드(BC)가 휘발성 메모리(250)의 안전 영역(256)에 로딩되는 경우, 안전 영역(256)에 로딩되는 부트 코드(BC)에 오류가 발생하지 않으며, 메모리 컨트롤러(300)가 부트 코드(BC)를 수행하면 프로그램에 오류가 발생하지 않는다. 부트 코드(BC)가 휘발성 메모리(250)의 불량 영역(252)에 로딩되는 경우, 불량 영역(252)에 로딩되는 부트 코드(BC)에 오류가 발생하며, 메모리 컨트롤러(300)가 부트 코드(BC)를 수행하면 프로그램에 오류가 발생할 수 있다. 따라서 호스트(100) 및 메모리 컨트롤러(300)는 부트 코드(BC)가 메모리 장치(200)에 포함되는 불량 영역(252)에 로딩되지 않도록 불량 정보(FI)를 이용할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 영역(252)에 관한 불량 정보(FI)에 기초하여 부트 코드(BC)를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다.
불량 정보(FI)가 메모리 장치(200)에 포함되는 휘발성 메모리(250)에 저장되는 방식은 링크드 리스트 방식일 수 있다. 휘발성 메모리(250)에 포함되는 안전 영역(256)은 연속적인 어드레스(ADDR)로 구성되지 않을 수 있다. 예를 들어, 안전 영역(256)은 제1 안전 영역, 제2 안전 영역 및 제3 안전 영역을 포함할 수 있다. 제1 안전 영역, 제2 안전 영역 및 제3 안전 영역 각각은 연속적인 어드레스(ADDR)로 구성될 수 있다. 제1 안전 영역에는 불량 정보(FI) 및 제2 안전 영역의 주소가 저장될 수 있다. 제2 안전 영역에는 불량 정보(FI) 및 제3 안전 영역의 주소가 저장될 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 제1 안전 영역으로부터 불량 정보(FI)를 얻고 제1 안전 영역에 저장된 제2 안전 영역의 주소를 이용하여 제2 안전 영역으로부터 불량 정보(FI)를 얻을 수 있으며, 제2 안전 영역에 저장된 제3 안전 영역의 주소를 이용하여 제3 안전 영역에 저장된 불량 정보(FI)를 얻을 수 있다. 제1 안전 영역의 주소는 메모리 컨트롤러(300)에 포함되는 내부 메모리(310)에 저장될 수 있다.
호스트(100)가 불량 정보(FI)에 기초하여 메모리 컨트롤러(300)에 포함되는 내부 메모리(310) 및 메모리 장치(200)의 안전 영역(256)에 운영체제를 로딩한다(S220).
호스트(100) 및 메모리 컨트롤러(300)가 불량 정보(FI)에 기초하여 메모리 장치(200)에 포함되는 안전 영역(256)에 운영 체제가 저장되도록 어드레스 매핑한다. 호스트(100) 및 메모리 컨트롤러(300)는 비휘발성 메모리(230)에 저장되는 불량 정보(FI)에 따라 휘발성 메모리(250)의 불량 영역(252) 및 안전 영역(256)을 구분할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 불량 정보(FI)에 기초하여 운영 체제의 논리적 어드레스(Logical Addr, LA)를 메모리 장치(200)에 포함되는 안전 영역(256)의 물리적 어드레스(Physical Addr, PA)에 매핑할 수 있다.
호스트(100) 및 메모리 컨트롤러(300)는 운영 체제가 메모리 장치(200) 내의 불량 영역(252)에 저장될 수 없도록 운영 체제의 논리적 어드레스(LA)가 메모리 장치(200) 내의 불량 영역(252)에 해당하는 물리적 어드레스(PA)에 할당되는 것을 차단할 수 있다. 호스트(100) 및 메모리 컨트롤러(300)는 운영 체제가 메모리 장치(200) 내의 안전 영역(256)에 저장될 수 있도록 운영 체제의 논리적 어드레스(LA)를 메모리 장치(200) 내의 안전 영역(256)에 해당하는 물리적 어드레스(PA)에 할당할 수 있다.
호스트(100) 및 메모리 컨트롤러(300)가 어드레스 매핑에 따라 운영 체제를 메모리 장치(200)의 안전 영역(256)에 로딩할 수 있다. 메모리 컨트롤러(300)가 불량 정보(FI)를 이용하여 운영 체제의 논리적 어드레스(LA)를 메모리 장치(200)의 안전 영역(256)의 물리적 어드레스(PA)에 매핑한 후, 운영 체제는 어드레스 매핑에 따라 안전 영역(256)에 로딩될 수 있다.
본 발명의 실시예들에 따른 메모리 시스템(10)의 동작 방법에서는 메모리 컨트롤러(300)가 메모리 장치(200)에 저장되는 불량 정보(FI)에 기초하여 메모리 장치(200) 내의 안전 영역(256)에 부트 코드(BC) 및 불량 정보(FI)를 로딩할 수 있다. 상술한 메모리 시스템(10)의 동작 방법에 따르면, 호스트(100) 및 메모리 컨트롤러(300)가 불량 정보(FI)에 기초하여 메모리 장치(200) 내의 불량 영역(252)에 상응하는 물리적 어드레스(PA)에 액세스하는 것을 차단하여 메모리 시스템(10)의 오동작을 방지할 수 있고, 불량 정보(FI)를 호스트(100) 및 메모리 컨트롤러(300)가 포함되는 시스템 레벨로 전달할 수 있다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템을 모바일 장치에 응용한 예를 나타내는 블록도이다.
도 19를 참조하면, 모바일 장치(700)은 프로세서(710), 메모리 장치(720), 저장 장치(730), 이미지 센서(760), 디스플레이 디바이스(740) 및 파워 서플라이(750)를 포함할 수 있다. 모바일 장치(700)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에따라, 프로세서(710)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(720), 저장 장치(730) 및 디스플레이 장치(740)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(720)는 모바일 장치(700)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(720)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)을 포함하여 구현될 수 있다. 저장 장치(730)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 모바일 장치(700)은 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 더 포함할 수 있다. 파워 서플라이(750)는 모바일 장치(700)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(760)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(710)와 연결되어 통신을 수행할 수 있다. 이미지 센서(900)는 프로세서(710)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
모바일 장치(700)의 구성 요소들은 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 모바일 장치(700)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 모바일 장치(700)은 본원발명의 실시예들에 따른 메모리 시스템을 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 모바일 장치(700)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 20은 본 발명의 실시예들에 따른 메모리 시스템을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 20을 참조하면, 컴퓨팅 시스템(800)은 프로세서(810), 입출력 허브(820), 입출력 컨트롤러 허브(830), 적어도 하나의 메모리 모듈(840) 및 그래픽 카드(850)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(800)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(810)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(810)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(810)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1510)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 18에는 하나의 프로세서(810)를 포함하는 컴퓨팅 시스템(800)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(800)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(810)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(810)는 메모리 모듈(840)의 동작을 제어하는 메모리 컨트롤러(811)를 포함할 수 있다. 프로세서(810)에 포함된 메모리 컨트롤러(811)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(811)와 메모리 모듈(840) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(840)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(811)는 입출력 허브(820) 내에 위치할 수 있다. 메모리 컨트롤러(811)를 포함하는 입출력 허브(820)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
입출력 허브(820)는 그래픽 카드(850)와 같은 장치들과 프로세서(810) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(820)는 다양한 방식의 인터페이스를 통하여 프로세서(810)에 연결될 수 있다. 예를 들어, 입출력 허브(820)와 프로세서(810)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다.
입출력 허브(820)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(820)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(850)는 AGP 또는 PCIe를 통하여 입출력 허브(820)와 연결될 수 있다. 그래픽 카드(850)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(850)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(820)는, 입출력 허브(820)의 외부에 위치한 그래픽 카드(850)와 함께, 또는 그래픽 카드(850) 대신에 입출력 허브(820)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(820)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(820)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(830)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(830)는 내부 버스를 통하여 입출력 허브(820)와 연결될 수 있다. 예를 들어, 입출력 허브(820)와 입출력 컨트롤러 허브(830)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(830)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(830)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(810), 입출력 허브(820) 및 입출력 컨트롤러 허브(830)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(810), 입출력 허브(820) 또는 입출력 컨트롤러 허브(830) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명의 실시예들에 따른 메모리 시스템의 동작 방법에서는 메모리 컨트롤러가 메모리 장치에 저장되는 불량 정보(FI)에 기초하여 메모리 장치 내의 안전 영역에 부트 코드 및 불량 정보를 로딩할 수 있다. 상술한 메모리 시스템의 동작 방법에 따르면, 호스트 및 메모리 컨트롤러가 불량 정보(FI)에 기초하여 메모리 장치 내의 불량 영역에 상응하는 물리적 어드레스(PA)에 액세스하는 것을 차단하여 메모리 시스템의 오동작을 방지할 수 있고, 불량 정보(FI)를 호스트 및 메모리 컨트롤러가 포함되는 시스템 레벨로 전달할 수 있다.
본 발명의 실시예들에 따른 메모리 시스템의 동작 방법은 시스템 레벨에서 메모리 장치 내의 불량 어드레스에 액세스하는 것을 차단할 수 있어 메모리 시스템을 사용하는 반도체 장치에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 메모리 장치, 메모리 컨트롤러 및 호스트를 포함하는 메모리 시스템의 동작 방법으로서,
    상기 메모리 장치에 포함되는 비휘발성 메모리 및 휘발성 메모리 중 상기 비휘발성 메모리에 저장된 부트 코드 및 불량 정보에 기초하여 하드웨어를 초기화시키는 단계; 및
    상기 호스트가 상기 불량 정보에 기초하여 상기 메모리 컨트롤러에 포함되는 내부 메모리 및 상기 메모리 장치의 안전 영역에서 데이터를 처리하는 단계를 포함하는 메모리 시스템의 동작 방법.
  2. 제1 항에 있어서,
    상기 부트 코드 및 상기 불량 정보에 기초하여 하드웨어를 초기화시키는 단계는,
    상기 부트 코드 중 프리-부트(pre-boot) 코드에 기초하여 상기 하드웨어 중 프리-부트 하드웨어를 초기화시키는 프리-부트 단계; 및
    상기 부트 코드 중 포스트-부트(post-boot) 코드에 기초하여 상기 하드웨어 중 포스트-부트 하드웨어를 초기화시키는 포스트-부트 단계를 포함하고,
    상기 프리-부트 하드웨어는 상기 메모리 장치를 포함하고,
    상기 포스트-부트 하드웨어는 표시 장치, 저장 장치 및 입출력 장치를 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법. 것을 특징으로 하는 메모리 시스템의 동작 방법.
  3. 제2 항에 있어서,
    상기 메모리 컨트롤러는 상기 프리-부트 코드를 상기 메모리 장치로부터 상기 메모리 컨트롤러에 포함되는 상기 내부 메모리에 로딩하여 상기 프리-부트 단계를 수행하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  4. 제3 항에 있어서,
    상기 호스트가 상기 메모리 장치의 어드레스를 액세스(access)하는 경우,
    상기 메모리 컨트롤러는 상기 메모리 장치의 어드레스를 상기 내부 메모리의 어드레스로 매핑하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  5. 제2 항에 있어서,
    상기 메모리 컨트롤러는 상기 불량 정보에 기초하여 상기 프리-부트 코드를 상기 메모리 장치에 포함되는 비휘발성 메모리로부터 휘발성 메모리에 로딩하여 상기 프리-부트 단계를 수행하고,
    상기 프리-부트 단계가 수행된 후,
    상기 메모리 컨트롤러는 상기 프리-부트 단계의 완성을 나타내는 프리-부트 종료 신호를 상기 호스트에 전달하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  6. 제2 항에 있어서,
    상기 메모리 컨트롤러는 상기 포스트-부트 코드 및 상기 불량 정보를 상기 메모리 장치로부터 상기 내부 메모리에 로딩하여 상기 포스트-부트 단계를 수행하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  7. 제2 항에 있어서,
    상기 메모리 컨트롤러는 상기 불량 정보에 기초하여 상기 포스트-부트 코드를 상기 메모리 장치에 포함되는 비휘발성 메모리로부터 휘발성 메모리로 로딩하여 상기 포스트-부트 단계를 수행하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  8. 제7 항에 있어서, 상기 포스트-부트 단계를 수행한 후,
    상기 메모리 컨트롤러는 상기 포스트-부트 단계의 완성을 나타내는 포스트-부트 종료 신호를 상기 호스트에 전달하고,
    상기 메모리 컨트롤러는 상기 불량 정보에 기초하여 운영 체제를 상기 안전 영역에 로딩하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  9. 제1 항에 있어서,
    상기 호스트는 상기 불량 정보에 따라 구현되는 매핑 테이블에 기초하여 상기 데이터의 논리적 어드레스를 상기 안전 영역의 물리적 어드레스에 매핑하고,
    상기 매핑 테이블은 상기 메모리 장치의 복수의 로우 어드레스들을 그룹화하여 형성되는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  10. 메모리 장치, 메모리 컨트롤러 및 호스트를 포함하는 메모리 시스템의 초기화 방법으로서,
    상기 메모리 장치에 포함되는 비휘발성 메모리 및 휘발성 메모리 중 상기 비휘발성 메모리에 저장된 부트 코드 및 불량 정보에 기초하여 하드웨어를 초기화시키는 단계; 및
    상기 호스트가 상기 불량 정보에 기초하여 상기 메모리 컨트롤러에 포함되는 내부 메모리 및 상기 메모리 장치의 안전 영역에 운영체제를 로딩하는 단계를 포함하는 메모리 시스템의 초기화 방법.
KR1020140005020A 2014-01-15 2014-01-15 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법 KR20150085301A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140005020A KR20150085301A (ko) 2014-01-15 2014-01-15 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법
US14/524,231 US20150199201A1 (en) 2014-01-15 2014-10-27 Memory system operating method providing hardware initialization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140005020A KR20150085301A (ko) 2014-01-15 2014-01-15 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법

Publications (1)

Publication Number Publication Date
KR20150085301A true KR20150085301A (ko) 2015-07-23

Family

ID=53521444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140005020A KR20150085301A (ko) 2014-01-15 2014-01-15 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법

Country Status (2)

Country Link
US (1) US20150199201A1 (ko)
KR (1) KR20150085301A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817459B2 (en) * 2015-06-11 2017-11-14 Hewlett Packard Enterprise Development Lp Pre-boot video signal
US10705902B2 (en) * 2018-05-03 2020-07-07 Western Digital Technologies, Inc. Crash log storage and retrieval using boot partitions in solid state systems
US11663111B2 (en) * 2020-01-02 2023-05-30 Texas Instruments Incorporated Integrated circuit with state machine for pre-boot self-tests
CN114385247A (zh) * 2020-10-21 2022-04-22 环达电脑(上海)有限公司 开机方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654446B1 (ko) * 2004-12-09 2006-12-06 삼성전자주식회사 보안 부팅 장치 및 방법
JP4991320B2 (ja) * 2007-01-12 2012-08-01 株式会社東芝 ホスト装置およびメモリシステム
US9373362B2 (en) * 2007-08-14 2016-06-21 Dell Products L.P. System and method for implementing a memory defect map
US8082418B2 (en) * 2007-12-17 2011-12-20 Intel Corporation Method and apparatus for coherent device initialization and access
DE102008011925B4 (de) * 2008-02-29 2018-03-15 Globalfoundries Inc. Sicheres Initialisieren von Computersystemen
US8082384B2 (en) * 2008-03-26 2011-12-20 Microsoft Corporation Booting an electronic device using flash memory and a limited function memory controller
KR101573722B1 (ko) * 2009-04-20 2015-12-03 삼성전자주식회사 비휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20150199201A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
US10949105B2 (en) Data storage device and operating method of the data storage device
US10115479B2 (en) Memory device, memory system and method of verifying repair result of memory device
US11068206B2 (en) Data storage device for processing a sequential unmap entry by using trim instruction data and operating method thereof
US9460816B2 (en) Semiconductor memory devices and memory systems including the same
US20170242600A1 (en) Data storage device
CN110716883A (zh) 存储器系统及其操作方法
US10776048B2 (en) Electronic apparatus and operating method thereof
US11520694B2 (en) Data storage device and operating method thereof
KR20160061703A (ko) 내부 카피 동작을 수행하는 메모리 장치
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US9037781B2 (en) Method for managing buffer memory, memory controllor, and memory storage device
KR20150085301A (ko) 메모리 시스템의 동작 방법 및 이를 포함하는 메모리 시스템의 초기화 방법
US20230031745A1 (en) Memory system and controller of memory system
US11782638B2 (en) Storage device with improved read latency and operating method thereof
CN109426448B (zh) 存储器系统及其操作方法
US20210216458A1 (en) Memory system performing host map management
KR20170058699A (ko) 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US20150128000A1 (en) Method of operating memory system
US20160328171A1 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
KR102178833B1 (ko) 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
US11720276B2 (en) Memory system and controller for managing write status
CN113515466B (zh) 用于多内核之间动态逻辑块地址分布的系统和方法
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
CN114595091A (zh) 存储装置和计算系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application