KR20210038189A

KR20210038189A - 저장 장치 및 그 동작 방법

Info

Publication number: KR20210038189A
Application number: KR1020190121014A
Authority: KR
Inventors: 성진용; 박규태
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2019-09-30
Filing date: 2019-09-30
Publication date: 2021-04-07
Also published as: CN112582011A; US20210096773A1; US11237766B2

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 전압 변동을 감지하는 메모리 장치는 메모리 셀 어레이, 주변 회로, 전압 변동 검출부, 전원 레지스터, 상태 레지스터 및 레지스터 출력 제어부를 포함한다. 메모리 셀 어레이는 복수의 메모리 셀들을 포함한다. 주변 회로는 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 동작을 수행한다. 전압 변동 검출부는 동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 생성한다. 전원 레지스터는 전압 변동 정보를 저장한다. 상태 레지스터는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장한다. 레지스터 출력 제어부는 상태 레지스터로부터 제공된 상태 정보를 전압 변동 정보를 기초로 갱신한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}

본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.

저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.

휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.

비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.

본 발명의 실시 예는, 전압 변동을 감지하는 저장 장치 및 그 동작 방법을 제공한다.

본 발명의 실시 예에 따른 메모리 장치는 메모리 셀 어레이, 주변 회로, 전압 변동 검출부, 전원 레지스터, 상태 레지스터 및 레지스터 출력 제어부를 포함한다. 메모리 셀 어레이는 복수의 메모리 셀들을 포함한다. 주변 회로는 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 동작을 수행한다. 전압 변동 검출부는 동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 생성한다. 전원 레지스터는 전압 변동 정보를 저장한다. 상태 레지스터는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장한다. 레지스터 출력 제어부는 상태 레지스터로부터 제공된 상태 정보를 전압 변동 정보를 기초로 갱신한다.

본 발명의 실시 예에 따른, 전원 레지스터 및 상태 레지스터를 포함하는 메모리 장치의 동작 방법은, 메모리 컨트롤러로부터 수신된 커맨드에 따라 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 동작을 개시하는 단계, 동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 전원 레지스터에 저장하는 단계, 메모리 장치의 동작 상태를 나타내는 상태 정보를 상태 레지스터에 저장하는 단계 및 전압 변동 정보를 기초로 상태 레지스터로부터 제공된 상태 정보를 갱신하는 단계를 포함한다.

본 발명의 실시 예에 따른 저장 장치는 메모리 장치 및 메모리 컨트롤러를 포함한다. 메모리 장치는 동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 저장하고, 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하고, 전압 변동 정보를 기초로 상태 정보를 갱신한 갱신 상태 정보를 생성한다. 메모리 컨트롤러는 전압 변동의 발생 여부를 판단하기 위한 전압 임계 범위를 설정하고, 갱신 상태 정보를 기초로 동작이 페일되거나 비정상으로 수행되었는지 여부를 판단하고, 판단 결과를 기초로 동작을 다시 수행하도록 메모리 장치를 제어한다.

본 기술에 따르면 전압 변동을 감지하는 저장 장치 및 그 동작 방법이 제공된다.

도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 3은 도 2의 메모리 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 4는 메모리 장치의 전원 상태를 관리하기 위한 전원 관리 정보를 설명하기 위한 도면이다.
도 5는 메모리 장치의 동작 상태를 나타내는 상태 정보를 설명하기 위한 도면이다.
도 6는 도 3의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 7은 도 6의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 8은 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 9는 다른 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 10은 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 11은 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 12는 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.

본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.

도 1을 참조하면, 저장 장치(50)는 메모리 장치(100), 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200), 메모리 장치(50) 및 메모리 컨트롤러(200)에 전원을 공급하는 전력 관리 회로(300)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(400)의 제어에 따라 데이터를 저장하는 장치이다.

저장 장치(50)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.

저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.

메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.

메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.

메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.

메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.

메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.

메모리 장치(100)는 전력 관리 회로(300)로부터 전원 전압(VCCI2)을 제공받을 수 있다. 메모리 장치(100)는 전원 전압(VCCI2)의 레벨 변화에 따라 메모리 장치(100)의 동작의 신뢰성을 확보하기 위해서 다양한 관리 동작들을 수행한다. 예를 들어, 전력 관리 회로(300)로부터 전원 전압 공급이 갑작스럽게 차단(이하, '서든 파워 오프(Sudden Power Off; SPO)'라함)되면, 메모리 장치(100)에 프로그램 중인 데이터가 손상되는 등 결함이 발생할 수 있다. 따라서 상기 서든 파워 오프 시에 데이터의 안전한 보존을 위해서 메모리 장치(100)는 전원 전압(VCCI2)의 레벨을 모니터링 할 수 있다.

메모리 장치(100)는 전원 전압(VCCI2)이 일정 수준 이하로 내려가서 서든 파워 오프가 예상되는 경우에는, 메모리 장치(100)에 포함된 메모리 셀들과 연결되는 워드라인(Word Line, WL) 및 비트라인(Bit Line, BL)에 공급되는 전압들을 디스차지하기 위한 동작을 수행할 수 있다.

메모리 장치(100)는 전원 전압(VCCI2)이 공급될 때 오작동을 방지하기 위해 파워 온 리셋 회로(power on reset; POR)를 포함할 수 있다. 전원 전압(VCCI2)이 메모리 장치(100)에 인가될 때, 전원 전압(VCCI2)이 소정의 레벨에 도달하면 파워 온 리셋 회로는 메모리 장치(100)를 구성하는 플립 플롭, 래치, 카운터, 레지스터 등을 초기화시키기 위한 리셋 신호를 제공할 수 있다.

예를 들어, 메모리 장치(100)는 파워-온 시에 전원 전압(VCCI2)이 소정 레벨에 도달하면 활성화된 리셋 신호를 출력한다. 이후, 전원 전압(VCCI2)이 정상 동작 전압에 도달하게 되면 리셋 신호는 비활성화된다. 활성화된 리셋 신호에 응답하여, 메모리 장치(100)의 내부 구성 요소들은 초기 상태로 리셋될 수 있다. 파워 온 리셋 회로도 전원 전압(VCCI2)의 레벨을 감지할 수 있다.

전력 관리 회로(300)의 전력 공급 여건 및 메모리 장치(100)의 전력 소모량에 따라, 메모리 장치(100)에 제공되는 전원 전압(VCCI2)은 순간적으로 급등(Overshoot)하거나 급락(Undershoot)할 수 있다.

즉, 메모리 컨트롤러(200)는 정상적으로 동작하고, 메모리 장치(100)가 순간적으로 전압 강하나 전압 상승을 겪을 뿐, 동작은 가능한 상황일수 있다. 그러나, 메모리 장치(100)가 프로그램 동작, 읽기 동작 또는 소거 동작을 수행하는 경우 해당 동작의 수행이 가능하나, 그 동작 결과에 대한 신뢰성은 떨어질 수 있다.

실시 예에서 메모리 장치(100)는 메모리 장치(100)의 동작 수행 중에 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 저장할 수 있다. 메모리 장치(100)는 메모리 장치(100)의 동작 상태를 나타내는 상태 정보를 저장할 수 있다. 메모리 장치(100)는 전압 변동 정보를 기초로 상태 정보를 갱신한 갱신 상태 정보를 생성할 수 있다. 메모리 장치(100)는 갱신 상태 정보를 메모리 컨트롤러(200)에 제공할 수 있다.

이를 위해, 메모리 장치(100)는 전압 변동 검출부(131), 전원 레지스터(132), 상태 레지스터(133) 및 레지스터 출력 제어부(134)를 포함할 수 있다.

전압 변동 검출부(131)는 메모리 장치(100)에 입력되는 전원 전압(VCCI2)에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 생성할 수 있다. 전압 변동 검출부(131)는 생성한 전압 변동 정보를 전원 레지스터(132)에 저장할 수 있다.

전원 레지스터(132)는 전원 관리 정보를 저장할 수 있다. 전원 관리 정보는 감지 모드 설정 정보, 임계 전압 정보 및 전압 변동 정보를 포함할 수 있다. 감지 모드 설정 정보는 레지스터 출력 제어부(134)가 메모리 컨트롤러(200)로 출력할 상태 정보에 전압 변동 정보를 반영할 것인지 여부를 나타낼 수 있다. 임계 전압 정보는 전압 임계 범위를 결정하기 위한 임계 전압 레벨들을 포함할 수 있다.

상태 레지스터(133)는 메모리 장치(100)에 대한 동작 상태를 나타내는 상태 정보를 저장할 수 있다. 상태 정보는 레디/비지 정보 및 패스/페일 정보를 포함할 수 있다. 레디/비지 정보는 새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 따른 동작이 완료되었는지 여부를 나타낼 수 있다. 패스/페일 정보는 메모리 장치(100)가 수행한 동작이 페일되었는지 여부를 나타낼 수 있다.

레지스터 출력 제어부(134)는 상태 레지스터(133)로부터 상태 정보를 제공받을 수 있다. 레지스터 출력 제어부(134)는 메모리 컨트롤러(200)로부터 상태 읽기 커맨드를 수신하면, 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러(200)에 제공할 수 있다.

레지스터 출력 제어부(134)는 전원 레지스터(132)로부터 감지 모드 설정 정보 및 전압 변동 정보를 제공받을 수 있다.

레지스터 출력 제어부(134)는 감지 모드 설정 정보에 따라, 전압 변동 정보를 기초로 상태 레지스터(133)로부터 제공된 상태 정보를 갱신할지 여부를 결정할 수 있다. 감지 모드 설정 정보는 온(On) 상태 및 오프(Off) 상태 중 어느 하나의 상태를 나타낼 수 있다.

예를 들어, 감지 모드 설정 정보가 온 상태를 나타내면, 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 상태 레지스터(133)로부터 제공된 상태 정보를 갱신할 수 있다. 이 경우, 레지스터 출력 제어부(134)는 메모리 컨트롤러(200)로부터 수신한 상태 읽기 커맨드에 응답하여, 갱신된 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러(200)에 제공할 수 있다.

감지 모드 설정 정보가 오프 상태를 나타내면, 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 상태 레지스터(133)로부터 제공된 상태 정보를 갱신하지 않을 수 있다. 이 경우, 레지스터 출력 제어부(134)는 메모리 컨트롤러(200)로부터 수신한 상태 읽기 커맨드에 응답하여, 갱신되지 않은 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러(200)에 제공할 수 있다.

메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.

저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(400)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.

메모리 컨트롤러(200)는 호스트(400)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.

실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.

메모리 컨트롤러(200)는 전력 관리 회로(300)로부터 공급받은 전원 전압(VCCI1)을 이용하여 구동할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 동작 제어부(210) 및 전원 제어부(220)를 포함할 수 있다.

동작 제어부(210)는 메모리 장치(100)에 상태 읽기 커맨드를 제공할 수 있다. 동작 제어부(210)는 메모리 장치(100)로부터 상태 읽기 커맨드에 대한 상태 읽기 응답을 수신할 수 있다. 동작 제어부(210)는 상태 읽기 응답에 포함된 상태 정보를 기초로, 메모리 장치(100)의 동작이 페일되었는지 여부를 판단할 수 있다. 동작 제어부(210)는 상태 정보를 기초로, 메모리 장치(100)의 동작이 비정상적으로 수행되었는지 여부를 판단할 수 있다.

동작 제어부(210)는 메모리 장치(100)의 동작이 페일되거나 비정상적으로 수행되면, 메모리 장치(100)가 해당 동작을 다시 수행하도록 메모리 장치(100)를 제어할 수 있다.

예를 들어, 동작 제어부(210)는 동작이 프로그램 동작이고 페일이면, 프로그램 동작이 수행된 메모리 영역과 다른 메모리 영역에 프로그램 동작을 다시 수행하도록 메모리 장치(100)를 제어할 수 있다. 동작 제어부(210)는 동작이 소거 동작이고 페일이면, 소거 동작이 수행된 메모리 영역에 소거 동작을 다시 수행하도록 메모리 장치(100)를 제어할 수 있다. 동작 제어부(210)는 동작이 리드 동작이고 비정상적으로 수행되면, 리드 동작이 수행된 메모리 영역에 리드 동작을 다시 수행하도록 메모리 장치(100)를 제어할 수 있다.

메모리 장치(100)는 비정상적으로 수행된 리드 동작에 따라 획득한 리드 데이터에 대한 에러 정정 디코딩을 수행하지 않고, 리드 동작을 다시 수행함으로써 불필요한 에러 정정 디코딩을 줄일 수 있다.

전원 제어부(220)는 메모리 장치(100)의 전원 상태를 관리하기 위한 전원 설정 커맨드를 메모리 장치(100)에 제공할 수 있다.

구체적으로, 전원 제어부(220)는 전원 설정 커맨드를 통해 메모리 장치(100)에 저장된 감지 모드 설정 정보 및 임계 전압 정보를 설정할 수 있다. 전원 설정 커맨드는 셋 피쳐(Set Feature) 커맨드 및 셋 파라(Set Para) 커맨드 중 적어도 하나를 포함할 수 있다.

전력 관리 회로(300)는 외부 전원을 입력 받아 내부 전원을 생성할 수 있다. 전력 관리 회로(300)는 외부 전압(VCCE)을 이용하여 전원 전압들(VCCI1, VCCI2)을 생성할 수 있다. 전력 관리 회로(300)는 전원 전압(VCCI1)을 메모리 컨트롤러(200)에 제공하고, 전원 전압(VCC2)을 메모리 장치(100)에 제공할 수 있다.

호스트(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.

도 2는 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.

도 2를 참조하면, 메모리 컨트롤러(200)는 동작 제어부(210) 및 전원 제어부(220)를 포함할 수 있다.

동작 제어부(210)는 메모리 장치(100)에 상태 읽기 커맨드를 제공할 수 있다. 동작 제어부(210)는 메모리 장치(100)로부터 상태 읽기 커맨드에 대한 상태 읽기 응답을 수신할 수 있다. 동작 제어부(210)는 상태 읽기 응답에 포함된 상태 정보를 기초로, 메모리 장치(100)의 동작이 페일되었는지 여부를 판단할 수 있다.

동작 제어부(210)는 메모리 장치(100)의 동작이 페일되면, 메모리 장치(100)가 해당 동작을 다시 수행하도록 메모리 장치(100)에 동작 커맨드를 제공할 수 있다. 동작 커맨드는 소거 커맨드, 프로그램 커맨드 및 리드 커맨드 중 어느 하나일 수 있다.

동작 제어부(210)는 동작이 프로그램 동작이고 페일이면, 프로그램 동작이 수행된 메모리 영역과 다른 메모리 영역에 대한 프로그램 커맨드를 메모리 장치(100)에 제공할 수 있다. 동작 제어부(210)는 동작이 소거 동작이고 페일이면, 소거 동작이 수행된 메모리 영역에 대한 소거 커맨드를 메모리 장치(100)에 제공할 수 있다.

전원 제어부(220)는 전원 설정 커맨드를 통해 메모리 장치(100)에 저장된 감지 모드 설정 정보를 설정할 수 있다. 전원 설정 커맨드는 셋 피쳐(Set Feature) 커맨드 및 셋 파라(Set Para) 커맨드 중 적어도 하나를 포함할 수 있다.

감지 모드 설정 정보는 메모리 장치(100)가 상태 읽기 응답에 포함된 상태 정보에 전압 변동 정보를 반영할 지 여부를 나타낼 수 있다. 전압 변동 정보는 메모리 장치(100)의 동작 수행 중 메모리 장치(100)의 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 정보일 수 있다.

예를 들어, 감지 모드 설정 정보가 온(On) 상태를 나타내면, 메모리 장치(100)는 전압 변동 정보를 기초로 갱신된 상태 정보를 포함한 상태 읽기 응답을 메모리 컨트롤러(200)에 제공할 수 있다. 감지 모드 설정 정보가 오프(Off) 상태를 나타내면, 메모리 장치(100)는 전압 변동 정보를 기초로 갱신되지 않은 상태 정보를 포함한 상태 읽기 응답을 메모리 컨트롤러(200)에 제공할 수 있다.

전원 제어부(220)는 전원 설정 커맨드를 통해 메모리 장치(100)에 저장된 임계 전압 정보를 설정할 수 있다. 임계 전압 정보는 전압 임계 범위를 결정하기 위한 임계 전압 레벨들을 포함할 수 있다. 전압 임계 범위는 전압 변동 여부를 판단하기 위해 설정된 전원 전압의 범위일 수 있다.

도 3은 도 2의 메모리 장치의 구성 및 동작을 설명하기 위한 도면이다.

도 3을 참조하면, 메모리 장치(100)는 전압 변동 검출부(131), 전원 레지스터(132), 상태 레지스터(133) 및 레지스터 출력 제어부(134)를 포함할 수 있다.

전압 변동 검출부(131)는 메모리 장치(100)에 입력되는 전원 전압에 전압 변동이 발생하였는지 여부를 검출할 수 있다.

구체적으로, 전압 변동 검출부(131)는 임계 전압 정보에 포함된 임계 전압 레벨들을 기초로 전압 임계 범위를 결정할 수 있다. 전압 임계 범위는 전압 변동 여부를 판단하기 위해 설정된 전원 전압의 범위일 수 있다.

예를 들어, 전압 임계 범위는 제1 임계 전압 레벨과 제2 임계 전압 레벨 사이일 수 있다. 제1 임계 전압 레벨은 제2 임계 전압 레벨보다 높을 수 있다.

전압 변동 검출부(131)는 전원 전압이 전압 임계 범위를 벗어나는 지에 따라 전압 변동이 발생하였는지 여부를 판단할 수 있다. 전압 변동 검출부(131)는 판단 결과를 기초로, 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 생성할 수 있다.

전압 변동 정보는 전압 상승 정보 및 전압 강하 정보를 포함할 수 있다. 전압 상승 정보는 전원 전압이 전압 임계 범위를 초과하여 전압 상승이 발생하였는지 여부를 나타내는 정보일 수 있다. 전압 강하 정보는 전원 전압이 전압 임계 범위를 초과하여 전압 강하가 발생하였는지 여부를 나타내는 정보일 수 있다.

예를 들어, 전압 변동 검출부(131)는 전원 전압이 제1 임계 전압 레벨보다 높으면, 전압 상승 정보를 생성할 수 있다. 전압 변동 검출부(131)는 전원 전압이 제2 임계 전압 레벨보다 낮으면, 전압 강하 정보를 생성할 수 있다.

전압 변동 검출부(131)는 생성한 전압 변동 정보를 전원 레지스터(132)에 제공할 수 있다.

전원 레지스터(132)는 전원 관리 정보를 저장할 수 있다.

전원 관리 정보는 감지 모드 설정 정보, 임계 전압 정보 및 전압 변동 정보를 포함할 수 있다. 감지 모드 설정 정보는 레지스터 출력 제어부(134)가 메모리 컨트롤러로 출력할 상태 정보에 전압 변동 정보를 반영할 것인지 여부를 나타낼 수 있다. 임계 전압 정보는 전압 임계 범위를 결정하기 위한 임계 전압 레벨들을 포함할 수 있다.

전원 레지스터(132)는 메모리 컨트롤러로부터 전원 설정 커맨드를 수신할 수 있다. 전원 레지스터(132)에 저장된 감지 모드 정보 및 임계 전압 정보는 전원 설정 커맨드에 따라 설정될 수 있다.

전원 레지스터(132)는 감지 모드 설정 정보 및 전압 변동 정보를 레지스터 출력 제어부(134)에 제공할 수 있다. 전원 레지스터(132)는 임계 전압 정보를 전압 변동 검출부(131)에 제공할 수 있다.

상태 레지스터(133)는 메모리 장치(100)에 대한 동작 상태를 나타내는 상태 정보를 저장할 수 있다. 상태 정보는 레디/비지 정보, 패스/페일 정보 및 정상 동작 정보를 포함할 수 있다. 레디/비지 정보는 새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 따른 동작이 완료되었는지 여부를 나타낼 수 있다. 패스/페일 정보는 메모리 장치(100)가 수행한 동작이 페일되었는지 여부를 나타낼 수 있다. 정상 동작 정보는 메모리 장치(100)가 수행한 동작이 정상적으로 수행되었는지 여부를 나타낼 수 있다.

상태 레지스터(133)는 상태 정보를 레지스터 출력 제어부(134)에 제공할 수 있다.

레지스터 출력 제어부(134)는 상태 레지스터(133)로부터 상태 정보를 제공받을 수 있다. 레지스터 출력 제어부(134)는 메모리 컨트롤러로부터 상태 읽기 커맨드를 수신하면, 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러에 제공할 수 있다.

예를 들어, 감지 모드 설정 정보가 온 상태를 나타내면, 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 상태 레지스터(133)로부터 제공된 상태 정보를 갱신할 수 있다. 레지스터 출력 제어부(134)는 메모리 컨트롤러로부터 수신한 상태 읽기 커맨드에 응답하여, 갱신된 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러에 제공할 수 있다.

실시 예에서, 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 상태 정보에 포함된 패스/페일 정보를 갱신할 수 있다. 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 전압 변동의 발생 여부를 판단할 수 있다. 레지스터 출력 제어부(134)는 전압 변동이 발생한 것으로 판단되면, 패스/패일 정보는 페일을 나타내는 것으로 설정할 수 있다.

실시 예에서, 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 상태 정보에 포함된 정상 동작 정보를 갱신할 수 있다. 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 전압 변동의 발생 여부를 판단할 수 있다. 레지스터 출력 제어부(134)는 전압 변동이 발생한 것으로 판단되면, 정상 동작 정보는 '비정상 수행'을 나타내는 것으로 설정할 수 있다.

감지 모드 설정 정보가 오프 상태를 나타내면, 레지스터 출력 제어부(134)는 전압 변동 정보를 기초로 상태 레지스터(133)로부터 제공된 상태 정보를 갱신하지 않을 수 있다. 레지스터 출력 제어부(134)는 메모리 컨트롤러로부터 수신한 상태 읽기 커맨드에 응답하여, 갱신되지 않은 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러에 제공할 수 있다.

도 4는 메모리 장치의 전원 상태를 관리하기 위한 전원 관리 정보를 설명하기 위한 도면이다.

도 4를 참조하면 도 3의 전원 레지스터(132)는 전원 관리 정보를 저장할 수 있다.

전원 관리 정보는 감지 모드 설정 정보, 임계 전압 정보 및 전압 변동 정보를 포함할 수 있다.

감지 모드 설정 정보는 메모리 컨트롤러로 출력될 상태 정보에 전압 변동 정보를 반영할 것인지 여부를 나타낼 수 있다.

임계 전압 정보는 전압 임계 범위를 결정하기 위한 임계 전압 레벨들을 포함할 수 있다. 전압 임계 범위는 전압 변동 여부를 판단하기 위해 설정된 전원 전압의 범위일 수 있다.

전압 변동 정보는 전압 상승 정보 및 전압 강하 정보를 포함할 수 있다. 전압 상승 정보는 메모리 장치의 동작 수행 중 전원 전압이 전압 임계 범위를 초과하여 전압 상승이 발생하였는지 여부를 나타내는 정보일 수 있다. 전압 강하 정보는 메모리 장치의 동작 수행 중 전원 전압이 전압 임계 범위를 초과하여 전압 강하가 발생하였는지 여부를 나타내는 정보일 수 있다.

도 5는 메모리 장치의 동작 상태를 나타내는 상태 정보를 설명하기 위한 도면이다.

도 5를 참조하면, 도 3의 상태 레지스터(133)는 상태 정보를 저장할 수 있다.

상태 레지스터(133)는 메모리 장치(100)에 대한 동작 상태를 나타내는 상태 정보를 저장할 수 있다. 상태 정보는 레디/비지 정보, 패스/페일 정보 및 정상 동작 정보를 포함할 수 있다.

레디/비지 정보는 새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 따른 동작이 완료되었는지 여부를 나타낼 수 있다. 패스/페일 정보는 메모리 장치(100)가 수행한 동작이 페일되었는지 여부를 나타낼 수 있다. 정상 동작 정보는 메모리 장치(100)가 수행한 동작이 정상적으로 수행되었는지 여부를 나타낼 수 있다.

실시 예에서, 패스/페일 정보는 프로그램 동작이 패스되었는지 또는 페일되었는지를 나타낼 수 있다. 패스/페일 정보는 소거 동작이 패스되었는지 또는 페일되었는지를 나타낼 수 있다. 패스/페일 정보는 리드 동작이 패스되었는지 또는 페일되었는지와 관련하여 돈 케어(Don`t Care) 정보를 나타낼 수 있다. 다시 말해서, 메모리 장치가 수행한 리드 동작의 패스 또는 페일 여부는 상태 정보에 포함된 패스/페일 정보를 기초로 판단되지 않을 수 있다.

다른 실시 예에서 패스/페일 정보는 리드 동작이 패스되었는지 또는 페일되었는지를 나타낼 수 있다. 이 경우, 메모리 장치가 수행한 리드 동작의 패스 또는 페일 여부는 상태 정보에 포함된 패스/페일 정보를 기초로 판단될 수 있다.

실시 예에서, 정상 동작 정보는 동작이 메모리 장치가 수행한 동작이 '정상 수행'인지 또는 '비정상 수행'인지를 나타낼 수 있다. 메모리 장치는 정상 동작 정보는 디폴트 값으로 '정상 수행'을 나타내는 것으로 설정할 수 있다. 전압 변동 정보에 따라 전압 변동이 발생한 것으로 판단되면 메모리 장치는 정상 동작 정보는 '비정상 수행'을 나타내는 것으로 설정할 수 있다.

도 5를 참조하여, 패스/페일 정보와 정상 동작 정보에서 설명된 동작의 종류는 본 실시 예에 제한되지 않는다.

도 6은 도 3의 메모리 장치의 구조를 설명하기 위한 도면이다.

도 6을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.

메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.

메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.

주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.

주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.

어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.

실시 예에서 행 라인들(RL)은 로컬 라인 그룹들에 포함된 로컬 라인들일 수 있다. 로컬 라인 그룹은 하나의 메모리 블록에 대응될 수 있다. 로컬 라인 그룹은 드레인 선택 라인, 로컬 워드라인들 및 소스 선택 라인을 포함할 수 있다.

어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.

어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스(RADD)에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.

프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.

리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.

본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.

본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.

전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.

실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.

실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.

전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.

생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.

읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.

제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.

프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 전압이 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.

리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.

소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.

데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.

데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.

센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.

제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.

제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 로우 어드레스(RADD)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.

실시 예에서, 제어 로직(130)은 도 3을 참조하여 설명된 전압 변동 검출부(131), 전원 레지스터(132), 상태 레지스터(133) 및 레지스터 출력 제어부(134)를 포함할 수 있다.

도 7은 도 6의 메모리 셀 어레이를 설명하기 위한 도면이다.

도 7을 참조하면, 제1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제1 내지 제m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 7에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.

메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn, (n은 양의 정수)) 및 소스 선택 트랜지스터(SST)를 포함한다.

제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 드레인 선택 트랜지스터(DST)의 게이트 단자는 드레인 선택 라인(DSL1)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트 단자 각각은 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 소스 선택 트랜지스터(SST)의 게이트 단자는 소스 선택 라인(SSL1)에 연결된다.

설명의 편의를 위해 복수의 셀 스트링들(CS1_1~CS1_m) 중 제1 셀 스트링(CS1_1)을 기준으로 셀 스트링의 구조를 설명한다. 하지만 나머지 셀 스트링들(CS1_2~CS1_m) 각각도 제1 셀 스트링(CS1_1)과 마찬가지로 구성됨이 이해될 것이다.

제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 드레인 단자는 제1 비트 라인(BL1)에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 소스 단자는 제1 셀 스트링(CS1_1)에 포함된 제1 메모리 셀(MC1)의 드레인 단자에 연결된다. 제1 내지 제n 메모리 셀들(MC1~MCn)은 서로 직렬로 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 드레인 단자는 제1 셀 스트링(CS1_1)에 포함된 제n 메모리 셀(MCn)의 소스 단자에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 소스 단자는 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.

드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 6의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제1 내지 제m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.

도 8은 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.

도 8을 참조하면, S801단계에서, 메모리 장치는 메모리 컨트롤러로부터 동작 커맨드를 수신할 수 있다. 동작 커맨드는 프로그램 커맨드, 소거 커맨드 및 리드 커맨드 중 어느 하나일 수 있다.

S803단계에서, 메모리 장치는 수신된 동작 커맨드에 따른 동작을 개시할 수 있다. 예를 들어, 동작 커맨드가 프로그램 커맨드이면, 메모리 장치는 동작 커맨드와 함께 수신되는 어드레스에 해당하는 메모리 영역에 동작 커맨드와 함께 수신되는 데이터를 저장하기 위한 프로그램 동작을 수행할 수 있다. 또는 동작 커맨드가 소거 커맨드인 경우, 메모리 장치는 소거 커맨드와 함께 수신되는 블록 어드레스에 해당하는 메모리 블록에 대해 소거 동작을 수행할 수 있다. 또는 동작 커맨드가 리드 커맨드인 경우, 메모리 장치는 리드 커맨드와 함께 수신되는 어드레스에 해당하는 메모리 영역에 대해 리드 동작을 수행할 수 있다.

S805단계에서, 메모리 장치는 전압 변동이 감지되었는지 여부를 판단할 수 있다. 전압 변동은 전원 전압 레벨의 급등(Overshoot)으로 인한 전압 상승이나 전원 전압 레벨의 급락(Undershoot)으로 인한 전압 강하를 의미할 수 있다.

구체적으로 메모리 장치는 전원 전압의 레벨을 모니터링 할 수 있다. 메모리 장치는 전원 전압의 레벨이 전압 임계 범위를 벗어나는지에 따라 전압 변동의 발생 여부를 판단할 수 있다. 메모리 장치는 전원 전압의 레벨이 전원 임계 범위보다 높으면, 전압 상승이 발생하였음을 감지할 수 있다. 메모리 장치는 전원 전압의 레벨이 전원 임계 범위보다 낮으면, 전압 강하가 발생하였음을 감지할 수 있다.

전압 변동이 감지되면 S807단계로 진행하고, 전압 변동이 감지되지 않으면, S809단계로 진행한다.

S807단계에서, 메모리 장치는 전원 레지스터에 전압 변동 정보를 저장할 수 있다. 전압 변동 정보는 전압 상승 정보 및 전압 강하 정보 중 적어도 하나를 포함할 수 있다.

S809단계에서, 메모리 장치는 동작의 수행이 완료되었는지 여부를 판단할 수 있다. 판단 결과, 동작이 수행 중이면 S805단계로 진행하고, 동작이 완료되면 S811단계로 진행한다. 즉, 메모리 장치는 해당 동작의 수행이 완료될 때까지 S805단계의 전압 변동이 감지되었는지 여부를 지속적으로 모니터링할 수 있다.

S811단계에서, 메모리 장치는 상태 레지스터에 저장된 상태 정보를 갱신할 수 있다. 상태 정보는 레디/비지 정보, 패스/페일 정보 및 정상 동작 정보를 포함할 수 있다.

예를 들어, 레디/비지 정보는 새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 의한 동작이 완료되었는지 여부를 나타낼 수 있다. 패스/페일 정보는 가장 최근에 수행된 커맨드에 대응하는 동작이 페일되었는지 여부를 나타낼 수 있다. 정상 동작 정보는 커맨드에 대응하는 동작이 정상적으로 수행되었는지 여부를 나타낼 수 있다.

실시 예에서 패스/페일 정보는 프로그램 동작 또는 소거 동작이 페일되었는지 여부를 나타낼 수 있다. 정상 동작 정보는 리드 동작이 정상적으로 수행되었는지 여부를 나타낼 수 있다. 패스/페일 정보와 정상 동작 정보에서 설명된 동작의 종류는 본 실시 예에 제한되지 않는다.

다양한 실시 예에서, 메모리 장치는 메모리 컨트롤러부터 수신한 상태 읽기 커맨드에 응답하여 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러에 제공할 수 있다. 메모리 장치는 상태 읽기 커맨드에 응답하여 상태 정보에 포함된 패스/페일 정보 및 정상 동작 정보를 전압 변동 정보를 기초로 갱신하여 메모리 컨트롤러에 제공할 수 있다.

도 9는 다른 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.

도 9를 참조하면, S901단계에서, 메모리 장치는 메모리 컨트롤러로부터 상태 읽기 커맨드를 수신할 수 있다. 상태 읽기 커맨드는 상태 레지스터에 저장된 값을 요청하는 커맨드일 수 있다.

S903단계에서, 메모리 장치는 감지 모드가 활성화 되었는지 판단할 수 있다. 구체적으로, 메모리 장치는 전원 레지스터에 저장된 감지 모드 설정 정보를 기초로 감지 모드의 활성화 여부를 판단할 수 있다. 감지 모드 설정 정보가 온(On) 상태를 나타내면 감지 모드는 활성화 상태이고, 오프(Off) 상태를 나타내면 감지 모드는 비활성화 상태일 수 있다.

감지 모드가 활성화 상태이면, S905단계로 진행하고, 감지 모드가 비활성화 상태이면 S907단계로 진행한다.

S905단계에서, 메모리 장치는 전원 레지스터에 저장된 전압 변동 정보를 기초로 상태 레지스터로부터 제공된 상태 정보를 갱신할 수 있다.

구체적으로, 메모리 장치는 전압 변동 정보를 기초로 상태 정보에 포함된 패스/페일 정보를 갱신할 수 있다. 메모리 장치는 전압 변동 정보에 따라 전압 변동이 발생한 것으로 판단되면, 패스/패일 정보는 페일을 나타내는 것으로 설정할 수 있다.

S907단계에서, 메모리 장치는 상태 정보를 포함하는 상태 읽기 응답을 메모리 컨트롤러에 제공할 수 있다.

도 10은 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.

도 10을 참조하면, S1001단계에서, 메모리 컨트롤러는 메모리 장치로 소거 커맨드를 제공할 수 있다. 메모리 컨트롤러는 메모리 장치로 소거 커맨드를 제공할 때, 소거할 메모리 영역(메모리 블록)을 나타내는 어드레스를 함께 제공할 수 있다.

S1003단계에서, 메모리 컨트롤러는 메모리 장치로 상태 읽기 커맨드를 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 S1201단계에서 설명한 소거 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, S1203단계의 상태 읽기 커맨드를 메모리 장치로 제공할 수 있다. 상태 읽기 커맨드는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터의 값을 요청하는 커맨드일 수 있다.

S1005단계에서, 메모리 컨트롤러는 상태 읽기 커맨드에 대한 메모리 장치의 상태 읽기 응답을 수신할 수 있다. 상태 읽기 응답은 메모리 장치의 동작 상태를 나타내는 상태 정보를 포함할 수 있다.

S1007단계에서, 메모리 컨트롤러는 상태 읽기 응답에 포함된 상태 정보를 기초로 소거 동작이 완료되었는지 여부를 판단할 수 있다. 상태 정보는 레디/비지 정보, 패스/페일 정보 및 정상 동작 정보를 포함할 수 있다. 메모리 컨트롤러는 레디/비지 정보를 기초로 소거 동작이 완료되었는지 여부를 판단할 수 있다. 소거 동작이 완료된 경우 S1009단계로 진행하고, 소거 동작이 완료되지 않은 경우 S1003단계로 진행한다.

S1009단계에서, 메모리 컨트롤러는 상태 정보에 포함된 패스/페일 정보를 기초로 소거 동작이 패스되었는지 판단할 수 있다. 소거 동작이 패스되면 동작을 종료하고, 소거 동작이 페일되면, S1011단계로 진행한다.

S1011단계에서, 메모리 컨트롤러는 소거 동작이 정상적으로 완료되지 않았으므로, 소거 대상 메모리 영역에 다시 소거 동작을 수행하도록 메모리 장치를 제어할 수 있다

도 11은 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.

도 11을 참조하면, S1101단계에서, 메모리 컨트롤러는 메모리 장치로 프로그램 커맨드를 제공할 수 있다. 메모리 컨트롤러는 메모리 장치로 프로그램 커맨드를 제공할 때, 프로그램할 메모리 영역을 나타내는 프로그램 어드레스 및 프로그램할 데이터인 프로그램 데이터를 함께 제공할 수 있다.

S1103단계에서, 메모리 컨트롤러는 메모리 장치로 상태 읽기 커맨드를 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 S1201단계에서 설명한 프로그램 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, S1203단계의 상태 읽기 커맨드를 메모리 장치로 제공할 수 있다. 상태 읽기 커맨드는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터의 값을 요청하는 커맨드일 수 있다.

S1105단계에서, 메모리 컨트롤러는 상태 읽기 커맨드에 대한 메모리 장치의 상태 읽기 응답을 수신할 수 있다. 상태 읽기 응답은 메모리 장치의 동작 상태를 나타내는 상태 정보를 포함할 수 있다.

S1107단계에서, 메모리 컨트롤러는 상태 읽기 응답에 포함된 상태 정보를 기초로 프로그램 동작이 완료되었는지 여부를 판단할 수 있다. 상태 정보는 레디/비지 정보, 패스/페일 정보 및 정상 동작 정보를 포함할 수 있다. 메모리 컨트롤러는 레디/비지 정보를 기초로 프로그램 동작이 완료되었는지 여부를 판단할 수 있다. 프로그램 동작이 완료된 경우 S1109단계로 진행하고, 프로그램 동작이 완료되지 않은 경우 S1103단계로 진행한다.

S1109단계에서, 메모리 컨트롤러는 상태 정보에 포함된 패스/페일 정보를 기초로 프로그램 동작이 패스되었는지 판단할 수 있다. 프로그램 동작이 패스되면 동작을 종료하고, 프로그램 동작이 페일되면, S1111단계로 진행한다.

S1111단계에서, 메모리 컨트롤러는 프로그램 동작이 정상적으로 완료되지 않았으므로, 다른 메모리 영역에 다시 프로그램 동작을 수행하도록 메모리 장치를 제어할 수 있다.

도 12는 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.

도 12를 참조하면, S1201단계에서, 메모리 컨트롤러는 메모리 장치로 리드 커맨드를 제공할 수 있다. 메모리 컨트롤러는 메모리 장치로 리드 커맨드를 제공할 때, 리드할 메모리 영역을 나타내는 리드 어드레스를 함께 제공할 수 있다.

S1203단계에서, 메모리 컨트롤러는 메모리 장치로 상태 읽기 커맨드를 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 S1201단계에서 설명한 리드 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, S1203단계의 상태 읽기 커맨드를 메모리 장치로 제공할 수 있다. 상태 읽기 커맨드는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터의 값을 요청하는 커맨드일 수 있다.

S1205단계에서, 메모리 컨트롤러는 상태 읽기 커맨드에 대한 메모리 장치의 상태 읽기 응답을 수신할 수 있다. 상태 읽기 응답은 메모리 장치의 동작 상태를 나타내는 상태 정보를 포함할 수 있다.

S1207단계에서, 메모리 컨트롤러는 상태 읽기 응답에 포함된 상태 정보를 기초로 리드 동작이 완료되었는지 여부를 판단할 수 있다. 상태 정보는 레디/비지 정보, 패스/페일 정보 및 정상 동작 정보를 포함할 수 있다. 메모리 컨트롤러는 레디/비지 정보를 기초로 리드 동작이 완료되었는지 여부를 판단할 수 있다. 리드 동작이 완료된 경우 S1209단계로 진행하고, 리드 동작이 완료되지 않은 경우 S1203단계로 진행한다.

S1209단계에서, 메모리 컨트롤러는 상태 정보에 포함된 정상 동작 정보를 기초로 리드 동작이 정상적으로 수행되었는지 여부를 판단할 수 있다. 리드 동작이 정상적으로 수행되면 동작을 종료하고, 리드 동작이 비정상적으로 수행되면, S1211단계로 진행한다.

다양한 실시 예에서, 메모리 컨트롤러는 리드 동작이 정상적으로 수행되면, 리드 동작에 따라 메모리 장치로부터 획득한 리드 데이터에 대한 에러 정정 디코딩을 수행(미도시)할 수 있다. 에러 정정 디코딩의 수행 결과 리드 데이터에 포함된 페일 비트의 개수가 정정 가능한 비트 수보다 작거나 같으면, 리드 동작은 패스이고, 페일 비트의 개수가 정정 가능한 비트수보다 크면 리드 동작은 페일일 수 있다. 리드 동작이 페일이면 메모리 컨트롤러는 대상 메모리 영역에 다시 리드 동작을 수행하도록 메모리 장치를 제어할 수 있다.

S1211단계에서, 메모리 컨트롤러는 리드 동작이 정상적으로 수행되지 않았으므로, 대상 메모리 영역에 다시 리드 동작을 수행하도록 메모리 장치를 제어할 수 있다.

도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.

도 13을 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.

메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.

버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.

프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.

프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.

프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.

프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.

실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.

실시 예에서, 프로세서부(1010)는 도 1의 동작 제어부(210) 및 전원 제어부(220)를 포함할 수 있다.

메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.

에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.

호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.

버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.

메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.

예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.

예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.

예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.

도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.

도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.

메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.

예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.

메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.

예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.

메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.

도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.

도 15를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.

본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.

SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.

보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.

버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.

도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.

도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.

애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.

메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.

네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.

스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.

예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.

사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.

50: 저장 장치
100: 메모리 장치
131: 전압 변동 검출부
132: 전원 레지스터
133: 상태 레지스터
134: 레지스터 출력 제어부
200: 메모리 컨트롤러
210: 동작 제어부
220: 전원 제어부
300: 전력 관리 회로
400: 호스트

Claims

복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 동작을 수행하는 주변 회로;
상기 동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 생성하는 전압 변동 검출부;
상기 전압 변동 정보를 저장하는 전원 레지스터;
메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터; 및
상기 상태 레지스터로부터 제공된 상기 상태 정보를 상기 전압 변동 정보를 기초로 갱신하는 레지스터 출력 제어부;를 포함하는 메모리 장치.
제 1항에 있어서, 상기 전압 변동 검출부는,
상기 전원 전압이 전압 임계 범위를 벗어나는지 여부에 따라 상기 전압 변동이 발생하였는지 여부를 판단하는 메모리 장치.
제 2항에 있어서, 상기 전원 레지스터는,
상기 전압 임계 범위를 결정하기 위한 제1 임계 전압 레벨 및 제2 임계 전압 레벨을 포함하는 임계 전압 정보를 저장하는 메모리 장치.
제 3항에 있어서, 상기 전압 변동 정보는,
상기 전원 전압에 전압 강하가 발생하였는지 여부를 나타내는 전압 강하 정보 및 상기 전원 전압에 전압 상승이 발생하였는지 여부를 나타내는 전압 상승 정보를 포함하는 메모리 장치.
제 4항에 있어서, 상기 전압 변동 검출부는,
상기 전원 전압이 상기 제1 임계 전압 레벨보다 높으면, 상기 전압 상승 정보를 생성하는 메모리 장치.
제 4항에 있어서, 상기 전압 변동 검출부는,
상기 전원 전압이 상기 제2 임계 전압 레벨보다 낮으면, 상기 전압 강하 정보를 생성하는 메모리 장치.
제 1항에 있어서, 상기 상태 정보는,
상기 동작이 페일되었는지 여부를 나타내는 패스/페일 정보 및 상기 동작이 정상적으로 수행되었는지 여부를 나타내는 정상 동작 정보를 포함하는 메모리 장치.
제 7항에 있어서, 상기 레지스터 출력 제어부는,
상기 전압 변동 정보를 기초로 상기 패스/페일 정보 및 상기 정상 동작 정보를 갱신하는 메모리 장치.
제 1항에 있어서, 상기 레지스터 출력 제어부는,
메모리 컨트롤러로부터 수신한 상태 읽기 커맨드에 응답하여, 상기 갱신된 상태 정보를 포함하는 상태 읽기 응답을 상기 메모리 컨트롤러에 제공하는 메모리 장치.
제 1항에 있어서, 상기 동작은,
프로그램 동작, 소거 동작 또는 리드 동작인 메모리 장치.
전원 레지스터 및 상태 레지스터를 포함하는 메모리 장치의 동작 방법에 있어서,
메모리 컨트롤러로부터 수신된 커맨드에 따라 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 동작을 개시하는 단계;
상기 동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 상기 전원 레지스터에 저장하는 단계;
메모리 장치의 동작 상태를 나타내는 상태 정보를 상기 상태 레지스터에 저장하는 단계; 및
상기 전압 변동 정보를 기초로 상기 상태 레지스터로부터 제공된 상기 상태 정보를 갱신하는 단계;를 포함하는 메모리 장치의 동작 방법.
제 11항에 있어서,
상기 메모리 컨트롤러로부터 상태 읽기 커맨드를 수신하는 단계; 및
상기 상태 읽기 커맨드에 응답하여, 상기 갱신된 상태 정보를 포함하는 상태 읽기 응답을 상기 메모리 장치에 제공하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
제 11항에 있어서, 상기 상태 정보는,
상기 동작이 페일되었는지 여부를 나타내는 패스/페일 정보 및 상기 동작이 정상적으로 수행되었는지 여부를 나타내는 정상 동작 정보를 포함하는 메모리 장치의 동작 방법.
제 13항에 있어서, 상기 갱신하는 단계는,
상기 전압 변동 정보를 기초로 상기 패스/페일 정보 및 상기 정상 동작 정보를 갱신하는 메모리 장치의 동작 방법.
동작의 수행 중 전원 전압에 전압 변동이 발생하였는지 여부를 나타내는 전압 변동 정보를 저장하고, 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하고, 상기 전압 변동 정보를 기초로 상기 상태 정보를 갱신한 갱신 상태 정보를 생성하는 메모리 장치; 및
상기 전압 변동의 발생 여부를 판단하기 위한 전압 임계 범위를 설정하고, 상기 갱신 상태 정보를 기초로 상기 동작이 페일되거나 비정상적으로 수행되었는지 여부를 판단하고, 상기 판단 결과를 기초로 상기 동작을 다시 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러;를 포함하는 저장 장치.
제 15항에 있어서, 상기 메모리 장치는,
상기 전원 전압이 상기 전압 임계 범위를 벗어나는지에 따라 상기 전원 전압에 전압 변동이 발생하였는지 여부를 판단하는 저장 장치.
제 15항에 있어서, 상기 메모리 컨트롤러는,
상기 전압 임계 범위를 설정하기 위한 전원 설정 커맨드를 상기 메모리 장치에 제공하고,
상기 전원 설정 커맨드는,
셋 피쳐(Set Feature) 커맨드 및 셋 파라(Set Para) 커맨드 중 적어도 하나를 포함하는 저장 장치.
제 17항에 있어서, 상기 메모리 컨트롤러는,
상기 동작이 프로그램 동작이고 페일이면, 상기 프로그램 동작이 수행된 메모리 영역과 다른 메모리 영역에 상기 프로그램 동작을 다시 수행하도록 상기 메모리 장치를 제어하는 저장 장치.
제 17항에 있어서, 상기 메모리 컨트롤러는,
상기 동작이 소거 동작이고 페일이면, 상기 소거 동작이 수행된 메모리 영역에 상기 소거 동작을 다시 수행하도록 상기 메모리 장치를 제어하는 저장 장치.
제 17항에 있어서 상기 메모리 컨트롤러는,
상기 동작이 리드 동작이고 비정상적으로 수행되면, 상기 리드 동작이 수행된 메모리 영역에 상기 리드 동작을 다시 수행하도록 상기 메모리 장치를 제어하는 저장 장치.