KR20210120240A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210120240A
KR20210120240A KR1020200036676A KR20200036676A KR20210120240A KR 20210120240 A KR20210120240 A KR 20210120240A KR 1020200036676 A KR1020200036676 A KR 1020200036676A KR 20200036676 A KR20200036676 A KR 20200036676A KR 20210120240 A KR20210120240 A KR 20210120240A
Authority
KR
South Korea
Prior art keywords
memory
map
stored
memory controller
map buffer
Prior art date
Application number
KR1020200036676A
Other languages
English (en)
Inventor
양승원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200036676A priority Critical patent/KR20210120240A/ko
Priority to US17/003,351 priority patent/US11748265B2/en
Priority to CN202011085962.3A priority patent/CN113448892A/zh
Publication of KR20210120240A publication Critical patent/KR20210120240A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 메모리 장치를 제어하는 메모리 컨트롤러는 맵 버퍼 및 맵 업데이트 제어부를 포함한다. 맵 버퍼는 적어도 하나 이상의 인덱스에 각각 대응되는 저장 영역을 포함한다. 맵 업데이트 제어부는 제1 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 메타 데이터를 적어도 하나 이상의 인덱스 중 타겟 인덱스에 대응되는 저장 영역에 저장하고, 제1 논리 어드레스에 대한 매핑 데이터가 업데이트되면 메타 데이터를 갱신한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 향상된 맵 업데이트 성능을 갖는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 메모리 컨트롤러는 맵 버퍼 및 맵 업데이트 제어부를 포함한다. 맵 버퍼는 적어도 하나 이상의 인덱스에 각각 대응되는 저장 영역을 포함한다. 맵 업데이트 제어부는 제1 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 메타 데이터를 적어도 하나 이상의 인덱스 중 타겟 인덱스에 대응되는 저장 영역에 저장하고, 제1 논리 어드레스에 대한 매핑 데이터가 업데이트되면 메타 데이터를 갱신한다.
본 발명의 실시 예에 따른 메모리 장치를 제어하고 맵 버퍼를 포함하는 메모리 컨트롤러의 동작 방법은, 제1 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 메타 데이터를 맵 버퍼에 저장하는 단계 및 제1 논리 어드레스에 대한 매핑 데이터가 업데이트 되었는지 여부에 따라, 매핑데이터를 기초로 맵 버퍼에 저장된 메타 데이터를 갱신하는 단계;를 포함한다.
본 기술에 따르면 향상된 맵 업데이트 성능을 갖는 메모리 컨트롤러 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 5는 일 실시 예에 따른 도 4의 맵 버퍼의 구성 및 동작을 설명하기 위한 도면이다..
도 6는 다른 실시 예에 따른 도 4의 맵 버퍼의 구성 및 동작을 설명하기 위한 도면이다.
도 7a 및 도 7b는 일 실시 예에 따른 맵 업데이트 동작을 설명하기 위한 도면이다.
도 8은 실시 예에 따른 맵 업데이트 동작을 설명하기 위한 순서도이다.
도 9는 실시 예에 따른 맵 업데이트 동작을 설명하기 위한 순서도이다.
도 10은 실시 예에 따른 인덱스 유효 처리를 설명하기 위한 순서도이다.
도 11은 실시 예에 따른 인덱스 무효 처리를 설명하기 위한 순서도이다.
도 12는 일 실시 예에 따른 맵 플러시 동작을 설명하기 위한 순서도이다.
도 13은 일 실시 예에 따른 맵 플러시 동작을 설명하기 위한 순서도이다.
도 14는 일 실시 예에 따른 맵 플러시 동작을 설명하기 위한 순서도이다.
도 15는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트(300) 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 맵 버퍼(210) 및 맵 업데이트 제어부(220)를 포함할 수 있다.
맵 버퍼(210)는 매핑 데이터의 변경 이력을 나타내는 히스토리 정보를 포함하는 메타 데이터를 저장할 수 있다. 히스토리 정보는 논리 어드레스에 매핑되는 물리 어드레스에 대한 변경 이력일 수 있다.
실시 예에서, 맵 버퍼(210)는 적어도 하나 이상의 인덱스에 각각 대응되는 저장 영역을 포함할 수 있다. 하나의 인덱스에 대응되는 저장 영역에 하나의 논리 어드레스에 대응되는 메타 데이터가 저장될 수 있다.
맵 업데이트 제어부(220)는 호스트(300)로부터 수신한 논리 어드레스에 대한 매핑 데이터가 업데이트되면, 매핑 데이터를 기초로 메타 데이터를 생성하고, 생성된 메타 데이터를 맵 버퍼(210)에 저장할 수 있다. 또는 맵 업데이트 제어부(220)는 매핑 데이터를 기초로 맵 버퍼(210)에 저장된 해당 논리 어드레스에 대응되는 메타 데이터를 갱신할 수 있다.
맵 업데이트 제어부(220)는 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 메모리 장치(100)로 플러시된 메타 데이터는 메모리 장치(100)의 메모리 블록에 저장될 수 있다. 메모리 블록에 저장된 메타 데이터는 매핑 데이터의 복구를 위해 사용될 수 있다.
실시 예에서, 맵 업데이트 제어부(220)는 호스트(300)로부터 수신한 플러시 요청에 응답하여, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 실시 예에서, 맵 업데이트 제어부(220)는 맵 버퍼(210)에 저장된 메타 데이터의 양을 기초로, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 실시 예에서, 맵 업데이트 제어부(220)는 메모리 장치(100)에 서든 파워 오프가 발생하면, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더(121)는 선택된 워드라인에 전압 생성부(122)로부터 공급받은 동작 전압(Vop)을 인가할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 전압이 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 어드레스(ADDR), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 어드레스(ADDR)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제1 내지 제m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)은 각각 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn, (n은 양의 정수)) 및 소스 선택 트랜지스터(SST)를 포함한다.
제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 드레인 선택 트랜지스터(DST)의 게이트 단자는 드레인 선택 라인(DSL1)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트 단자 각각은 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 제1 내지 제m 셀 스트링들(CS1_1~CS1_m)에 각각 포함된 소스 선택 트랜지스터(SST)의 게이트 단자는 소스 선택 라인(SSL1)에 연결된다.
설명의 편의를 위해 복수의 셀 스트링들(CS1_1~CS1_m) 중 제1 셀 스트링(CS1_1)을 기준으로 셀 스트링의 구조를 설명한다. 하지만 나머지 셀 스트링들(CS1_2~CS1_m) 각각도 제1 셀 스트링(CS1_1)과 마찬가지로 구성됨이 이해될 것이다.
제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 드레인 단자는 제1 비트 라인(BL1)에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 드레인 선택 트랜지스터(DST)의 소스 단자는 제1 셀 스트링(CS1_1)에 포함된 제1 메모리 셀(MC1)의 드레인 단자에 연결된다. 제1 내지 제n 메모리 셀들(MC1~MCn)은 서로 직렬로 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 드레인 단자는 제1 셀 스트링(CS1_1)에 포함된 제n 메모리 셀(MCn)의 소스 단자에 연결된다. 제1 셀 스트링(CS1_1)에 포함된 소스 선택 트랜지스터(SST)의 소스 단자는 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제1 내지 제n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제1 내지 제m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
도 4는 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 컨트롤러(200)는 맵 버퍼(210) 및 맵 업데이트 제어부(220)를 포함할 수 있다. 메모리 컨트롤러(200)는 서든 파워 오프 감지부(230)를 더 포함할 수 있다.
맵 버퍼(210)는 매핑 데이터의 변경 이력을 나타내는 히스토리 정보를 포함하는 메타 데이터를 저장할 수 있다. 히스토리 정보는 논리 어드레스에 매핑되는 물리 어드레스에 대한 변경 이력일 수 있다.
실시 예에서, 맵 버퍼(210)는 적어도 하나 이상의 인덱스에 각각 대응되는 저장 영역을 포함할 수 있다. 하나의 인덱스에 대응되는 저장 영역에 하나의 논리 어드레스에 대응되는 메타 데이터가 저장될 수 있다.
맵 업데이트 제어부(220)는 호스트(300)로부터 수신한 논리 어드레스(LBA)에 대한 매핑 데이터가 업데이트되면, 논리 어드레스(LBA)에 대응되는 메타 데이터가 맵 버퍼(210)에 저장되었는지 판단할 수 있다.
맵 업데이트 제어부(220)는 논리 어드레스(LBA)에 대응되는 메타 데이터가 맵 버퍼(210)에 저장되어 있지 않으면, 업데이트된 매핑 데이터를 기초로 메타 데이터를 생성하고, 생성된 메타 데이터를 맵 버퍼(210)에 저장할 수 있다. 예를 들어, 맵 업데이트 제어부(220)는 생성한 메타 데이터를 맵 버퍼(210)의 저장 영역 중 타겟 인덱스에 대응되는 저장 영역에 저장할 수 있다. 맵 업데이트 제어부(220)는 타겟 인덱스에 대응되는 저장 영역에 메타 데이터를 저장하면서, 타겟 인덱스를 유효 처리할 수 있다.
맵 업데이트 제어부(220)는 논리 어드레스(LBA)에 대응되는 메타 데이터가 맵 버퍼(210)에 저장되어 있으면, 업데이트된 매핑 데이터를 기초로 맵 버퍼(210)에 저장된 메타 데이터를 갱신할 수 있다.
맵 업데이트 제어부(220)는 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 맵 업데이트 제어부(220)는 맵 버퍼(210)의 저장 영역 중 메타 데이터가 플러시된 저장 영역의 인덱스를 무효 처리할 수 있다.
실시 예에서, 맵 업데이트 제어부(220)는 호스트(300)로부터 수신한 플러시 요청(REQ)에 응답하여, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다.
실시 예에서, 맵 업데이트 제어부(220)는 맵 버퍼(210)에 저장된 메타 데이터의 양을 기초로, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 다시 말해서, 맵 업데이트 제어부(220)는 맵 버퍼(210)의 저장 영역에 각각 대응되는 인덱스 중 유효 인덱스의 개수를 기초로, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 맵 업데이트 제어부(220)는 유효 인덱스의 개수가 설정된 개수에 도달하면, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다. 설정된 개수는 디폴트 값으로 설정될 수 있다. 실시 예에서, 디폴트 값은 맵 버퍼(210)의 저장 영역에 대응되는 인덱스의 전체 개수일 수 있다. 설정된 개수는 호스트(300)의 요청 또는 메모리 컨트롤러(200)의 제어에 따라 변경될 수 있다.
실시 예에서, 맵 업데이트 제어부(220)는 감지 신호(SPO_SIG)를 수신하면, 맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치(100)로 플러시할 수 있다.
서든 파워 오프 감지부(230)는 메모리 장치(100)의 서든 파워 오프를 감지할 수 있다. 서든 파워 오프 감지부(230)는 서든 파워 오프를 감지하면, 감지 신호(SPO_SIG)를 맵 업데이트 제어부(220)에 제공할 수 있다. 서든 파워 오프는 메모리 장치(100)에 공급되는 전원이 비정상적으로 차단되는 상태일 수 있다.
도 5는 일 실시 예에 따른 도 4의 맵 버퍼의 구성 및 동작을 설명하기 위한 도면이다..
도 5를 참조하면, 논리 어드레스에 대한 매핑 데이터가 업데이트 될 때마다 메타 데이터가 생성되고, 생성된 메타 데이터는 맵 버퍼(210)에 저장될 수 있다. 메타 데이터는 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함할 수 있다. 메타 데이터는 논리 어드레스, 논리 어드레스에 이전에 매핑된 물리 어드레스, 논리 어드레스에 현재 매핑된 물리 어드레스를 포함할 수 있다.
제1 쓰기 동작(Write1)에서, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA5'에서 'PBA7'로 변경될 수 있다. 즉, 논리 어드레스(LBA1)에 대한 매핑 데이터가 업데이트되면, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제1 메타 데이터(MD1)가 맵 버퍼(210)에 저장될 수 있다. 제1 메타 데이터(MD1)는 논리 어드레스(LBA1), 이전 물리 어드레스(PBA5) 및 현재 물리 어드레스(PBA7)를 포함할 수 있다.
제2 쓰기 동작(Write2)에서, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA7'에서 'PBA9'로 변경될 수 있다. 논리 어드레스(LBA1)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제2 메타 데이터(MD2)가 맵 버퍼(210)에 저장될 수 있다. 제2 메타 데이터(MD2)는 논리 어드레스(LBA1), 이전 물리 어드레스(PBA7) 및 현재 물리 어드레스(PBA9)를 포함할 수 있다.
제3 쓰기 동작(Write3)에서, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA9'에서 'PBA3'로 변경될 수 있다. 논리 어드레스(LBA1)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제3 메타 데이터(MD3)가 맵 버퍼(210)에 저장될 수 있다. 제3 메타 데이터(MD3)는 논리 어드레스(LBA1), 이전 물리 어드레스(PBA9) 및 현재 물리 어드레스(PBA3)를 포함할 수 있다.
맵 버퍼(210)에 메타 데이터가 가득 차면, 맵 버퍼(210)에 저장된 메타 데이터는 메모리 장치로 플러시 될 수 있다.
도 6는 다른 실시 예에 따른 도 4의 맵 버퍼의 구성 및 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 맵 버퍼(210)는 각 인덱스에 대응되는 저장 영역을 포함할 수 있다. 맵 버퍼(210)에 저장된 메타 데이터는 인덱스에 따라 관리될 수 있다.
예를 들어, 초기 인덱스는 무효(-)일 수 있다. 타겟 인덱스에 대응되는 저장 영역에 메타 데이터가 저장되면, 타겟 인덱스는 유효 처리될 수 있다. 인덱스의 값은 맵 버퍼(210)에 메타 데이터가 저장될 때마다 증가할 수 있다. 맵 버퍼(210)에 저장된 메타 데이터가 플러시되면, 플러시된 저장 영역의 인덱스는 무효 처리될 수 있다.
실시 예에서, 논리 어드레스에 대한 매핑 데이터가 업데이트되면, 업데이트된 매핑 데이터를 기초로 메타 데이터가 생성될 수 있다. 생성된 매핑 데이터는 맵 버퍼(210)의 저장 영역 중 타겟 인덱스에 대응되는 저장 영역에 저장될 수 있다. 실시 예에서, 논리 어드레스에 대응되는 메타 데이터가 타겟 인덱스에 대응되는 저장 영역에 저장된 상태에서, 논리 어드레스에 대한 매핑 데이터가 업데이트되면, 타겟 인덱스에 대응되는 저장 영역에 저장된 메타 데이터는 갱신될 수 있다.
도 6에서, 맵 버퍼(210)는 제1 내지 제3 인덱스(IDX1~IDX3)에 대응되는 저장 영역을 포함한다. 초기에 제1 내지 제3 인덱스(IDX1~IDX3)는 무효(-)일 수 있다. 맵 버퍼(210)의 저장 영역에 대응되는 인덱스의 개수는 본 실시 예에 제한되지 않는다.
제1 쓰기 동작(Write1)에서, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA5'에서 'PBA7'로 변경될 수 있다. 논리 어드레스(LBA1)에 대한 매핑 데이터가 업데이트되면, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제1 메타 데이터(MD1)가 맵 버퍼(210)에 저장될 수 있다. 제1 메타 데이터(MD1)는 맵 버퍼(210)의 저장 영역 중 제1 인덱스(IDX1)에 대응되는 저장 영역에 저장되고, 제1 인덱스(IDX1)는 유효 처리될 수 있다.
제1 메타 데이터(MD1)는 논리 어드레스(LBA1), 이전 물리 어드레스(PBA5) 및 현재 물리 어드레스(PBA7)를 포함할 수 있다.
제2 쓰기 동작(Write2)에서, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA7'에서 'PBA9'로 변경될 수 있다. 논리 어드레스(LBA1)에 대한 매핑 데이터가 업데이트되면, 업데이트된 매핑 데이터를 기초로 제1 인덱스(IDX1)에 대응되는 저장 영역에 저장된 제1 메타 데이터(MD1)는 갱신될 수 있다. 갱신된 제1 메타 데이터(MD1)는 논리 어드레스(LBA1), 이전 물리 어드레스(PBA7) 및 현재 물리 어드레스(PBA9)를 포함할 수 있다.
제3 쓰기 동작(Write3)에서, 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA9'에서 'PBA3'로 변경될 수 있다. 논리 어드레스(LBA1)에 대한 매핑 데이터가 업데이트되면, 업데이트된 매핑 데이터를 기초로 제1 인덱스(IDX1)에 대응되는 저장 영역에 저장된 제1 메타 데이터(MD1)는 갱신될 수 있다. 갱신된 제1 메타 데이터(MD1)는 논리 어드레스(LBA1), 이전 물리 어드레스(PBA9) 및 현재 물리 어드레스(PBA7)를 포함할 수 있다.
도 6의 실시 예에 따르면, 동일한 논리 어드레스에 대한 매핑 데이터가 여러 번 업데이트되더라도, 해당 논리 어드레스에 대응되는 최신 메타 데이터만 맵 버퍼(210)에 저장되므로 맵 버퍼(210)의 용량이 효율적으로 활용될 수 있다. 또한, 메모리 장치로 메타 데이터를 플러시하는 빈도가 감소되므로, 맵 업데이트 성능이 향상될 수 있다.
도 7a 및 도 7b는 일 실시 예에 따른 맵 업데이트 동작을 설명하기 위한 도면이다.
도 7a에서, 제1 내지 제3 쓰기 동작(Write1~Wirte3)에 따른 맵 업데이트 동작이 설명될 수 있다.
맵 버퍼(210)는 제1 내지 제4 인덱스(IDX1~IDX4)에 대응되는 저장 영역을 포함한다. 초기에 제1 내지 제4 인덱스(IDX1~IDX4)는 무효(-)일 수 있다. 맵 버퍼(210)의 저장 영역에 대응되는 인덱스의 개수는 본 실시 예에 제한되지 않는다. 실시 예에서, 메타 데이터가 저장되는 저장 영역의 타겟 인덱스는 메타 데이터가 맵 버퍼(210)에 저장될 때마다 순차적으로 증가할 수 있다.
제1 쓰기 동작(Write1)에서, 제1 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA2'에서 'PBA4'로 변경될 수 있다. 제1 논리 어드레스(LBA1)에 대한 매핑 데이터가 업데이트되면, 제1 논리 어드레스(LBA1)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제1 메타 데이터(MD1)가 맵 버퍼(210)에 저장될 수 있다. 제1 메타 데이터(MD1)는 맵 버퍼(210)의 저장 영역 중 제1 인덱스(IDX1)에 대응되는 저장 영역에 저장되고, 제1 인덱스(IDX1)는 유효 처리될 수 있다. 제1 메타 데이터(MD1)는 제1 논리 어드레스(LBA1), 이전 물리 어드레스(PBA2) 및 현재 물리 어드레스(PBA4)를 포함할 수 있다.
제2 쓰기 동작(Write2)에서, 제2 논리 어드레스(LBA2)에 매핑되는 물리 어드레스는 'PBA9'에서 'PBA8'로 변경될 수 있다. 제2 논리 어드레스(LBA2)에 대한 매핑 데이터가 업데이트되면, 제2 논리 어드레스(LBA2)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제2 메타 데이터(MD2)가 맵 버퍼(210)에 저장될 수 있다. 제2 메타 데이터(MD2)는 맵 버퍼(210)의 저장 영역 중 제2 인덱스(IDX2)에 대응되는 저장 영역에 저장되고, 제2 인덱스(IDX2)는 유효 처리될 수 있다. 제2 메타 데이터(MD2)는 제2 논리 어드레스(LBA2), 이전 물리 어드레스(PBA9) 및 현재 물리 어드레스(PBA8)를 포함할 수 있다.
제3 쓰기 동작(Write3)에서, 제1 논리 어드레스(LBA1)에 매핑되는 물리 어드레스는 'PBA4'에서 'PBA11'로 변경될 수 있다. 제1 논리 어드레스(LBA1)에 대한 매핑 데이터가 업데이트되면, 제1 인덱스(IDX1)에 대응되는 저장 영역에 저장된 제1 메타 데이터(MD1)는 갱신될 수 있다. 갱신된 제1 메타 데이터(MD1)는 제1 논리 어드레스(LBA1), 이전 물리 어드레스(PBA4) 및 현재 물리 어드레스(PBA11)를 포함할 수 있다.
도 7b에서, 제4 및 제5 쓰기 동작(Write4, Wirte5)과 플러시 동작(Flush)에 따른 맵 업데이트 동작이 설명될 수 있다.
제4 쓰기 동작(Write4)에서, 제4 논리 어드레스(LBA4)에 매핑되는 물리 어드레스는 'PBA7'에서 'PBA15'로 변경될 수 있다. 제4 논리 어드레스(LBA4)에 대한 매핑 데이터가 업데이트되면, 제4 논리 어드레스(LBA4)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제3 메타 데이터(MD3)가 맵 버퍼(210)에 저장될 수 있다. 제3 메타 데이터(MD3)는 맵 버퍼(210)의 저장 영역 중 제3 인덱스(IDX3)에 대응되는 저장 영역에 저장되고, 제3 인덱스(IDX3)는 유효 처리될 수 있다. 제3 메타 데이터(MD3)는 제4 논리 어드레스(LBA4), 이전 물리 어드레스(PBA7) 및 현재 물리 어드레스(PBA15)를 포함할 수 있다.
제5 쓰기 동작(Write5)에서, 제3 논리 어드레스(LBA3)에 매핑되는 물리 어드레스는 'PBA6'에서 'PBA17'로 변경될 수 있다. 제3 논리 어드레스(LBA3)에 대한 매핑 데이터가 업데이트되면, 제3 논리 어드레스(LBA3)에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 제4 메타 데이터(MD4)가 맵 버퍼(210)에 저장될 수 있다. 제4 메타 데이터(MD4)는 맵 버퍼(210)의 저장 영역 중 제4 인덱스(IDX4)에 대응되는 저장 영역에 저장되고, 제4 인덱스(IDX4)는 유효 처리될 수 있다. 제4 메타 데이터(MD4)는 제3 논리 어드레스(LBA3), 이전 물리 어드레스(PBA6) 및 현재 물리 어드레스(PBA17)를 포함할 수 있다.
맵 버퍼(210)에 저장된 메타 데이터를 메모리 장치로 플러시하는 되는 조건은 다양할 수 있다.
실시 예에서, 맵 버퍼(210)에 저장된 메타 데이터의 양에 따라 플러시 동작이 수행될 수 있다. 예를 들어, 맵 버퍼(210)에 메타 데이터가 가득 차면 플러시 동작이 수행될 수 있다. 또는, 맵 버퍼(210)에 저장된 메타 데이터의 양이 설정된 값에 도달하면 플러시 동작이 수행될 수 있다. 또는, 맵 버퍼(210)에 대응되는 인덱스 중 유효 인덱스의 개수가 설정된 개수에 도달하면 플러시 동작이 수행될 수 있다.
실시 예에서, 호스트로부터 수신한 플러시 요청에 따라 플러시 동작이 수행될 수 있다.
실시 예에서, 메모리 장치의 서든 파워 오프가 감지되면 플러시 동작이 수행될 수 있다.
도 6에서, 플러시 조건으로 설정된 개수는 4일 수 있다. 설정된 개수의 값은 본 실시 예에 제한되지 않는다.
제5 쓰기 동작(Write5) 이후에, 제1 내지 제4 인덱스(IDX1~IDX4)는 유효일 수 있다. 즉 유효 인덱스의 개수가 설정된 개수에 도달하였으므로, 플러시 동작이 수행될 수 있다. 제1 내지 제4 인덱스(IDX1)에 대응되는 저장 영역에 각각 저장된 제1 내지 제4 메타 데이터(MD1~MD4)는 메모리 장치로 플러시될 수 있다. 플러시된 메타 데이터가 저장된 저장 영역의 인덱스는 무효(-)로 처리될 수 있다. 따라서, 제1 내지 제4 인덱스(IDX1)는 무효(-)로 처리될 수 있다.
도 8은 실시 예에 따른 맵 업데이트 동작을 설명하기 위한 순서도이다.
도 8을 참조하면, S801단계에서, 호스트로부터 수신한 논리 어드레스에 대한 매핑 데이터가 업데이트될 수 있다.
S803단계에서, 논리 어드레스에 대응되는 메타 데이터가 생성될 수 있다. 메타 데이터는 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함할 수 있다. 즉 메타 데이터는 논리 어드레스에 매핑되는 물리 어드레스에 대한 변경 이력을 포함할 수 있다.
S805단계에서, 논리 어드레스에 대응되는 기존 메타 데이터가 맵 버퍼에 저장되었는지 여부가 판단될 수 있다. 판단 결과, 기존 메타 데이터가 맵 버퍼에 저장되어 있으면(Yes), S809단계로 진행한다. 기존 메타 데이터가 맵 버퍼에 저장되어 있지 않으면(No), S807단계로 진행한다.
S807단계에서, 생성된 메타 데이터는 맵 버퍼에 저장될 수 있다.
S809단계에서, 업데이트된 매핑 데이터를 기초로 맵 버퍼에 저장된 기존 메타 데이터는 갱신될 수 있다. 또는 생성된 메타 데이터를 기초로 맵 버퍼에 저장된 기존 메타 데이터는 갱신될 수 있다.
도 9는 실시 예에 따른 맵 업데이트 동작을 설명하기 위한 순서도이다.
S901단계에서, 논리 어드레스에 대응되는 메타 데이터가 맵 버퍼에 저장될 수 있다. 구체적으로, 논리 어드레스에 대응되는 메타 데이터는 맵 버퍼의 저장 영역 중 타겟 인덱스에 대응되는 저장 영역에 저장될 수 있다.
S903단계에서, 논리 어드레스에 대한 매핑 데이터가 업데이트 되었는지 여부가 판단될 수 있다. 판단 결과, 매핑 데이터에 대한 업데이트가 있으면(Yes), S905단계로 진행한다. 매핑 데이터에 대한 업데이트가 없으면(No), 동작을 종료한다.
S905단계에서, 업데이트된 매핑 데이터를 기초로 맵 버퍼에 저장된 메타 데이터는 갱신될 수 있다.
도 10은 실시 예에 따른 인덱스 유효 처리를 설명하기 위한 순서도이다.
도 10을 참조하면, S1001단계에서, 논리 어드레스에 대응되는 메타 데이터는 맵 버퍼의 저장 영역 중 타겟 인덱스에 대응되는 저장 영역에 저장될 수 있다.
S1003단계에서, 타겟 인덱스는 유효 처리될 수 있다.
도 11은 실시 예에 따른 인덱스 무효 처리를 설명하기 위한 순서도이다.
도 11을 참조하면, S1101단계에서, 맵 버퍼에 저장된 메타 데이터는 메모리 장치로 플러시될 수 있다.
S1103단계에서, 맵 버퍼의 저장 영역 중 메타 데이터가 플러시된 저장 영역에 대응되는 인덱스는 무효 처리될 수 있다.
도 12는 일 실시 예에 따른 맵 플러시 동작을 설명하기 위한 순서도이다.
도 12를 참조하면, S1201단계에서, 메모리 컨트롤러는 호스트로부터 플러시 요청을 수신하였는지 판단할 수 있다. 판단 결과, 플러시 요청을 수신하면(Yes), S1203단계로 진행하고, 플러시 요청을 수신하지 않았으면(No), 동작을 종료한다.
S1203단계에서, 맵 버퍼에 저장된 메타 데이터는 메모리 장치로 플러시될 수 있다.
도 13은 일 실시 예에 따른 맵 플러시 동작을 설명하기 위한 순서도이다.
도 13을 참조하면, S1301단계에서, 유효 인덱스의 개수가 설정된 개수보다 크거나 같은지 판단될 수 있다. 판단 결과, 유효 인덱스의 개수가 설정된 개수보다 크거나 같으면(Yes), S1303단계로 진행하고, 유효 인덱스의 개수가 설정된 개수보다 작으면(No), 동작을 종료한다.
설정된 개수는 메모리 컨트롤러의 동작 환경에 따라 다양하게 설정될 수 있다. 실시 예에서, 설정된 개수는 맵 버퍼의 저장 영역에 대응되는 인덱스의 전체 개수일 수 있다. 실시 예에서, 설정된 개수는 맵 버퍼의 저장 영역에 대응되는 인덱스의 전체 개수 중 일정 비율에 해당하는 개수일 수 있다.
S1303단계에서, 맵 버퍼에 저장된 메타 데이터는 메모리 장치로 플러시될 수 있다.
도 14는 일 실시 예에 따른 맵 플러시 동작을 설명하기 위한 순서도이다.
도 14를 참조하면, S1401단계에서, 서든 파워 오프가 감지되었는지 판단될 수 있다. 판단 결과, 서든 파워 오프가 감지되면(Yes), S1403단계로 진행하고, 서든 파워 오프가 감지되지 않으면(No), 동작을 종료한다.
S1403단계에서, 맵 버퍼에 저장된 메타 데이터는 메모리 장치로 플러시될 수 있다.
도 15는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
실시 예에서, 프로세서부(1010)는 도 1에 도시된 맵 업데이트 제어부(220)를 포함할 수 있다. 메모리 버퍼부(1020)는 도 1에 도시된 맵 버퍼(210)를 포함할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 16을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 17을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 18을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 맵 버퍼
220: 맵 업데이트 제어부
300: 호스트

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    적어도 하나 이상의 인덱스에 각각 대응되는 저장 영역을 포함하는 맵 버퍼;
    제1 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 메타 데이터를 상기 적어도 하나 이상의 인덱스 중 타겟 인덱스에 대응되는 저장 영역에 저장하고, 상기 제1 논리 어드레스에 대한 매핑 데이터가 업데이트되면 상기 메타 데이터를 갱신하는 맵 업데이트 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 맵 업데이트 제어부는,
    상기 타겟 인덱스에 대응되는 저장 영역에 상기 메타 데이터가 저장되면, 상기 타겟 인덱스를 유효 처리하는 메모리 컨트롤러.
  3. 제 2항에 있어서, 상기 맵 업데이트 제어부는,
    상기 적어도 하나 이상의 인덱스 중 유효한 인덱스의 개수가 설정된 개수에 도달하면, 상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 메모리 컨트롤러.
  4. 제 1항에 있어서, 상기 맵 업데이트 제어부는,
    호스트의 플러시 요청에 응답하여, 상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 메모리 컨트롤러.
  5. 제 1항에 있어서,
    상기 메모리 장치의 서든 파워 오프를 감지하여 감지 신호를 생성하는 서든 파워 오프 감지부;를 더 포함하는 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 맵 업데이트 제어부는,
    상기 감지 신호에 응답하여, 상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 메모리 컨트롤러.
  7. 제 1항에 있어서, 상기 맵 업데이트 제어부는,
    상기 제1 논리 어드레스와 상이한 제2 논리 어드레스에 대한 매핑 데이터가 업데이트되면, 상기 맵 버퍼에 상기 제2 논리 어드레스에 대응되는 메타 데이터가 저장되어 있는지 여부에 따라, 상기 제2 논리 어드레스에 대응되는 메타 데이터를 상기 맵 버퍼에 저장하거나, 상기 맵 버퍼에 저장된 상기 제2 논리 어드레스에 대응되는 메타 데이터를 갱신하는 메모리 컨트롤러.
  8. 제 7항에 있어서, 상기 맵 업데이트 제어부는,
    상기 제2 논리 어드레스에 대응되는 메타 데이터를 상기 적어도 하나 이상의 인덱스 중 상기 타겟 인덱스와 상이한 인덱스에 대응되는 저장 영역에 저장하는 메모리 컨트롤러.
  9. 제 1항에 있어서, 상기 맵 업데이트 제어부는,
    상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하면, 상기 적어도 하나 이상의 인덱스를 무효 처리하는 메모리 컨트롤러.
  10. 제 1항에 있어서, 상기 타겟 인덱스는,
    상기 맵 버퍼에 새로운 메타 데이터가 저장될 때마다 순차적으로 증가하는 메모리 컨트롤러.
  11. 메모리 장치를 제어하고 맵 버퍼를 포함하는 메모리 컨트롤러의 동작 방법에 있어서,
    제1 논리 어드레스에 매핑되는 물리 어드레스에 대한 히스토리 정보를 포함하는 메타 데이터를 상기 맵 버퍼에 저장하는 단계;
    상기 제1 논리 어드레스에 대한 매핑 데이터가 업데이트 되었는지 여부에 따라, 상기 매핑 데이터를 기초로 상기 맵 버퍼에 저장된 상기 메타 데이터를 갱신하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  12. 제 11항에 있어서, 상기 맵 버퍼는,
    적어도 하나 이상의 인덱스에 각각 대응되는 저장 영역을 포함하고,
    상기 메타 데이터를 상기 맵 버퍼에 저장하는 단계는,
    상기 메타 데이터를 상기 적어도 하나 이상의 인덱스 중 타겟 인덱스에 대응되는 저장 영역에 저장하는 메모리 컨트롤러의 동작 방법.
  13. 제 12항에 있어서,
    상기 타겟 인덱스에 대응되는 저장 영역에 상기 메타 데이터가 저장되면, 상기 타겟 인덱스를 유효 처리하는 메모리 컨트롤러의 동작 방법.
  14. 제 12항에 있어서,
    상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 단계;를 더 포함하는 메모리 컨트롤러의 동작 방법.
  15. 제 14항에 있어서, 상기 플러시하는 단계는,
    상기 적어도 하나 이상의 인덱스 중 유효한 인덱스의 개수가 설정된 개수에 도달하면, 상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 메모리 컨트롤러의 동작 방법.
  16. 제 14항에 있어서, 상기 플러시하는 단계는,
    호스트의 플러시 요청에 응답하여, 상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 메모리 컨트롤러의 메모리 컨트로러의 동작 방법.
  17. 제 14항에 있어서, 상기 플러시하는 단계는,
    상기 메모리 장치의 서든 파워 오프를 감지하면, 상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하는 메모리 컨트롤러의 동작 방법.
  18. 제 15항에 있어서,
    상기 맵 버퍼에 저장된 메타 데이터를 상기 메모리 장치로 플러시하면, 상기 적어도 하나 이상의 인덱스를 무효 처리하는 메모리 컨트롤러의 동작 방법.
  19. 제 11항에 있어서,
    상기 제1 논리 어드레스와 상이한 제2 논리 어드레스에 대한 매핑 데이터가 업데이트되면, 상기 맵 버퍼에 상기 제2 논리 어드레스에 대응되는 메타 데이터가 저장되어 있는지 판단하는 단계; 및
    상기 판단 결과를 기초로, 상기 제2 논리 어드레스에 대응되는 메타 데이터를 상기 맵 버퍼에 저장하거나, 상기 맵 버퍼에 저장된 상기 제2 논리 어드레스에 대응되는 메타 데이터를 갱신하는 단계;를 더 포함하는 메모리 컨트롤러의 동작 방법.
  20. 제 12항에 있어서, 상기 타겟 인덱스는,
    상기 맵 버퍼에 새로운 메타 데이터가 저장될 때마다 순차적으로 증가하는 메모리 컨트롤러의 동작 방법.
KR1020200036676A 2020-03-26 2020-03-26 메모리 컨트롤러 및 그 동작 방법 KR20210120240A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200036676A KR20210120240A (ko) 2020-03-26 2020-03-26 메모리 컨트롤러 및 그 동작 방법
US17/003,351 US11748265B2 (en) 2020-03-26 2020-08-26 Memory controller and method of operating the same
CN202011085962.3A CN113448892A (zh) 2020-03-26 2020-10-12 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200036676A KR20210120240A (ko) 2020-03-26 2020-03-26 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210120240A true KR20210120240A (ko) 2021-10-07

Family

ID=77808644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200036676A KR20210120240A (ko) 2020-03-26 2020-03-26 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11748265B2 (ko)
KR (1) KR20210120240A (ko)
CN (1) CN113448892A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11599468B1 (en) * 2021-11-30 2023-03-07 Qualcomm Incorporated Marshalled data coherency
CN115954026B (zh) * 2023-03-10 2023-07-28 长鑫存储技术有限公司 刷新次数确定方法及设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860124A (en) * 1996-09-30 1999-01-12 Intel Corporation Method for performing a continuous over-write of a file in nonvolatile memory
US7509474B2 (en) * 2005-06-08 2009-03-24 Micron Technology, Inc. Robust index storage for non-volatile memory
JP2008225616A (ja) * 2007-03-09 2008-09-25 Hitachi Ltd ストレージシステム、リモートコピーシステム、及びデータ復元方法
US20090271562A1 (en) * 2008-04-25 2009-10-29 Sinclair Alan W Method and system for storage address re-mapping for a multi-bank memory device
CN102651009B (zh) * 2011-02-28 2014-09-24 国际商业机器公司 一种存储系统中检索数据的方法和设备
CN102364474B (zh) * 2011-11-17 2014-08-20 中国科学院计算技术研究所 用于机群文件系统的元数据存储系统和管理方法
US8924832B1 (en) * 2012-06-26 2014-12-30 Western Digital Technologies, Inc. Efficient error handling mechanisms in data storage systems
US9489297B2 (en) * 2013-01-21 2016-11-08 Sandisk Technologies Llc Pregroomer for storage array
US9292213B2 (en) * 2013-11-14 2016-03-22 Intel Corporation Maintaining at least one journal and/or at least one data structure by circuitry
US9880760B2 (en) * 2014-10-30 2018-01-30 Sandisk Technologies Llc Managing data stored in a nonvolatile storage device
KR20160064364A (ko) * 2014-11-27 2016-06-08 삼성전자주식회사 패스트 오픈을 위한 어드레스 맵 운영방법 및 그에 따른 메모리 시스템
US10108503B2 (en) * 2015-08-24 2018-10-23 Western Digital Technologies, Inc. Methods and systems for updating a recovery sequence map
US10102119B2 (en) * 2015-10-30 2018-10-16 Sandisk Technologies Llc Garbage collection based on queued and/or selected write commands
US9904607B2 (en) * 2015-11-13 2018-02-27 International Business Machines Corporation Logical to physical table restoration from stored journal entries
KR102545166B1 (ko) * 2016-07-26 2023-06-19 삼성전자주식회사 파일을 안전하게 삭제하는 호스트, 스토리지 시스템 및 호스트의 동작방법
US10997065B2 (en) 2017-11-13 2021-05-04 SK Hynix Inc. Memory system and operating method thereof
KR20190082513A (ko) 2018-01-02 2019-07-10 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
US10838629B2 (en) * 2018-09-24 2020-11-17 Western Digital Technologies, Inc. Solid state device with fast boot after ungraceful shutdown
CN112100087B (zh) * 2019-06-17 2024-04-02 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
US11379447B2 (en) * 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller

Also Published As

Publication number Publication date
CN113448892A (zh) 2021-09-28
US11748265B2 (en) 2023-09-05
US20210303476A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
KR20220036468A (ko) 저장 장치 및 그 동작 방법
KR20210070054A (ko) 저장 장치 및 그 동작 방법
KR20200088713A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220059259A (ko) 메모리 시스템 및 그 동작 방법
KR20200077276A (ko) 저장 장치 및 그 동작 방법
KR20220113159A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200091199A (ko) 저장 장치, 저장 장치를 포함하는 컴퓨팅 시스템 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
KR20210038189A (ko) 저장 장치 및 그 동작 방법
US11748265B2 (en) Memory controller and method of operating the same
KR20220064101A (ko) 저장 장치 및 그 동작 방법
KR20220028332A (ko) 저장 장치 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
KR20210079104A (ko) 저장 장치 및 그 동작 방법
KR20210055346A (ko) 스토리지 장치 및 그 동작 방법
US11481135B2 (en) Storage device and method of operating the storage device
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220048864A (ko) 저장 장치 및 그 동작 방법
KR20220046978A (ko) 저장 장치 및 그 동작 방법
KR20210085499A (ko) 저장 장치 및 그 동작 방법
KR20210131618A (ko) 저장 장치 및 그 동작 방법
KR20210101972A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210054396A (ko) 저장 장치 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same